JP2002289543A - 成長部位ごとにエピタキシャル成長特性が異なるように半導体エピタキシャル層を成長させる方法 - Google Patents

Abstract

(57)【要約】 【課題】 一度のエピタキシャル成長により成長部位ご
とにエピタキシャル成長特性が異なるように半導体エピ
タキシャル層を成長させる。 【解決手段】 半導体集積素子を製作するための半導体
基板上にブリッジ形の誘電体薄膜を成長させる第１ステ
ップと、半導体基板上に成長部位ごとにエピタキシャル
成長特性が異なるエピタキシャル層を成長させる第２ス
テップとを備えた。ブリッジ形態の誘電体薄膜の幅と間
隔とを調節することによって、成長させるエピタキシャ
ル層の成長速度及び厚さを調節して、一度のエピタキシ
ャル成長のみでも成長部位ごとにエピタキシャル成長特
性が異なるエピタキシャル層を成長させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積素子を
製作する時に用いられる成長部位ごとにエピタキシャル
成長特性が異なるように半導体エピタキシャル層を成長
させる方法に関し、より詳細には、形成された誘電体薄
膜ブリッジの幅と間隔を調節することにより、一度のエ
ピタキシャル成長で成長部位ごとにエピタキシャル成長
特性が異なる半導体エピタキシャル層を成長させる方法
に関する。

【０００２】

【従来の技術】現在、大容量及び超高速光通信の需要が
急激に増加することにより、多様な構造の光素子が要求
され、開発されている。このような光素子の発展方向
は、単一素子の特性を改善する方向と共に、種々の素子
を一つの基板上に集積する集積化の方向に向いる。この
ような特徴を有する光素子の集積技術とは、電気的信号
を光信号に変換する半導体レーザダイオードと、光信号
を電気信号に変換する受光素子、光フィルタ、光増幅器
などの多様な光素子を、多様な組合せにより集積する技
術である。このような、光素子の集積化は、素子の特性
を極大化できるだけでなく、素子製作のコストを低減す
ることができ、多様な機能を有する新素子を創出できる
という長所のため、極めて活発な研究がなされている。

【０００３】このような特徴の集積技術を介して実現さ
れた光素子には、例えば、変調器が集積化されたＤＦＢ
−ＬＤ、光増幅器が集積化された光フィルタ、発光素子
と受光素子を集積化したトランシバなどがある。相異な
特性と構造を有するこのような光素子を一つの基板に集
積させる方法としては、接合結合技法、選択領域成長
（以下、ＳＡＧという）技術、埋立てマスク成長（以
下、ＥＭＧという）技術、選択マスク成長（以下、ＳＭ
Ｇという）技法などの多様な技法がある。

【０００４】このような光素子の集積技法は、集積され
る素子の種類により要求されるエピタキシャル成長特性
が異なる。例えば、半導体レーザダイオードと光の大き
さを変換する光モードのサイズ変換器とを集積させる場
合、半導体レーザダイオードと光モードのサイズ変換器
との間の接合面において、光の反射が深刻な影響を及ぼ
すことはない。一方、半導体光増幅器と光モードのサイ
ズ変換器とを集積させる場合に、接合面での光の反射が
極めて深刻な問題となる。従って、光の反射が極めて深
刻な影響を及ぼす素子である光増幅器と光モードのサイ
ズ変換器との接合では、多様な集積技法のうち、光反射
が多く起きる可能性のある接合結合技法を用いることが
難しく、ＳＡＧ技法を用いる。

【０００５】このように、光素子集積方法を用いる際に
は、集積される素子が要求する特性に応じて、上述した
方法の一つを選択して用いるようになる。

【０００６】図１乃至図５は、従来の技術にかかるエピ
タキシャル成長技術を示した図である。図面を参照しな
がら、従来の技術にかかる種々の集積技術に対して説明
する。図１乃至図４は、接合結合技法を用いたエピタキ
シャル成長方法を示した図である。

【０００７】まず、図１に示すように、ＩｎＰ、または
ＧａＡｓなどの半導体基板１２０上に第１の構造を有す
るエピタキシャル１１０を成長させた後、図２に示すよ
うに、半導体表面の一部を誘電体薄膜１３０により覆っ
て保護した後、誘電体薄膜１３０がない領域の第１の構
造を有するエピタキシャル１１０を部分エッチングす
る。次いで、図３に示すように、第２の構造を有するエ
ピタキシャル１４０を第１の構造を有するエピタキシャ
ル１１０がエッチングされた位置に成長させる。

【０００８】図４は、上述した従来の技術にかかる接合
結合技法を介して成長させた素子の実際の適用例を示し
た図である。電子吸収モジュレータに導波管層を接合結
合した結果の写真である。

【０００９】上述した従来の技術にかかる接合結合技法
は、各々の素子を独立に最適化できるため、種々の種類
の素子集積に用いられるだけでなく、素子の接合部位で
の特性変化が極めて急激に起きるため、特性変化区間で
ある遷移領域の長さが他の集積法に比べて相当に短いと
いう特徴がある。しかし、成長させたエピタキシャルの
成長厚さがあまり厚くなれば、エピタキシャル成長特性
を制御するのが困難となるだけではなく、第１の構造を
有するエピタキシャル１１０と第２の構造を有するエピ
タキシャル１４０が連結する連結部位のエピタキシャル
成長特性を制御するのが非常に困難である。また、結合
する領域での大きい屈折率の差により、光の反射が極め
て深刻であるという短所がある。

【００１０】次に、従来の技術にかかるＳＡＧ技法を用
いたエピタキシャル成長方法に対して説明する。図５乃
至図６は、従来の技術にかかるＳＡＧ技法を示した図で
ある。ＳＡＧ技法とは、図５に示すように、半導体層が
成長する領域の一部分をＳｉＮ_ｘ、またはＳｉＯ_２など
の誘電体薄膜２２０により覆った後、エピタキシャル成
長装置にウェーハを挿入してエピタキシャルを成長させ
る方法である。

【００１１】図６に示すように、このような過程を経て
処理された基板２１０にＩｎＰなどの半導体層を成長さ
せれば、誘電体薄膜２２０上には、エピタキシャルが成
長できない反面、誘電体薄膜２２０により覆われない露
出されたＩｎＰ基板上ではエピタキシャルが成長する。
これは、誘電体薄膜２２０に入射する物質である吸着原
子（adatom、成長に寄与する原子、即ち、Ｉｎ、Ｐ、Ｇ
ａ、またはＡｓなどの単一原子、或いはこれらの複合
体）が誘電体薄膜により成長ができないので、この領域
に入射した吸着原子は、成長が起きる隣接領域に拡散さ
れて成長に参加するようになるためである。これによ
り、誘電体薄膜２２０に隣接した領域は、誘電体薄膜２
２０より遠く離れた部分に比べて、多い量の吸着原子が
供給されて誘電体薄膜２２０との距離により成長速度が
違う成長特性を示す。

【００１２】図６は、エピタキシャル成長以後に図５で
１の方向に切断した断面を示した図であり、図７はエピ
タキシャル成長以後に図５で２の方向に切断した断面を
示した図であり、ＳＡＧ技法にかかるエピタキシャル成
長特性を示す。即ち、ＳＡＧ技法は、誘電体薄膜の存在
如何により、誘電体薄膜からの距離により異なるエピタ
キシャル成長特性を素子集積時に用いたものである。誘
電体薄膜と隣接した領域で成長する半導体エピタキシャ
ルと、誘電体薄膜と遠く離れた領域で成長する半導体薄
膜との間の成長速度差、または成長組成差による異なる
特性を用いた技法である。

【００１３】このようなＳＡＧ技法の特性を最もよく適
用できる素子には、光モードのサイズ変換器（optical
mode size converter）が集積された半導体レーザダイ
オードがある。半導体の特性上、光モードのサイズ変換
器として用いる部分のエネルギーバンドギャップが、半
導体レーザダイオードから発生するレーザ光のエネルギ
ーより小さい場合は、レーザダイオードから発生した光
が光モードのサイズ変換器の領域で吸収される現象が発
生する。従って、光モードのサイズ変換器の領域に用い
られる物質のエネルギーバンドギャップが、レーザダイ
オードで用いられるエネルギーバンドギャップより大き
くするべきである。半導体レーザダイオードを製作する
部分の近くに誘電体薄膜を蒸着させた後、エピタキシャ
ル成長をすれば、誘電体に近い領域の成長速度は増加す
る反面、誘電体より遠く離れた領域（即ち、光モードの
サイズ変換器が製作される領域）のエピタキシャル成長
速度は減少する。即ち、半導体レーザダイオードが製作
される領域のエピタキシャル成長の厚さは厚い反面、光
モードのサイズ変換器が製作される領域のエピタキシャ
ル成長の厚さは薄くなる。

【００１４】従って、ＳＡＧ技法に量子井戸構造を適用
する場合、成長の厚さが薄い量子井戸のエネルギーバン
ドギャップは、成長の厚さが厚い量子井戸構造に比べて
青色変移する。誘電体薄膜に近い領域は、誘電体薄膜か
ら遠く離れた部分よりエネルギーバンドギャップが小さ
くなるので、半導体レーザダイオードから発生した光
が、光モードのサイズ変換器で吸収されなくなる。

【００１５】このような特徴を含むＳＡＧ技法における
成長速度の差が極大化される遷移領域は、約１５０μｍ
程度であると知られており、成長条件の変化により値が
あまり変わらない。これは、従来の技術にかかるＳＡＧ
技法が、気相における吸着原子の濃度傾斜による拡散に
起因するためである。従って、ＳＡＧ技法では数μｍ以
内の距離での急激な組成、または成長の厚さの変化を得
ることはできない。従って、ＳＡＧ技法は、急激な成長
特性変化を要求する構造には適用することが難しいとい
う短所がある。しかし、このような短所にもかかわら
ず、ＳＡＧ方式は、遷移領域での光反射がないため、半
導体接合界面での光反射に敏感な素子の集積に非常に有
用な方式として適用されている。

【００１６】次に、従来技術にかかるＥＭＧ技法を用い
たエピタキシャル成長方法に関して説明する。図８乃至
図１０は、従来技術にかかるＥＭＧ技法を用いたエピタ
キシャル成長方法を示した図である。ＥＭＧ技法とは、
ＥＭＧ領域で成長させたエピタキシャル成長層の厚さ
を、平面基板に比べて小さくすることにより、ＥＭＧ領
域でない領域に比べて相対的に、量子井戸構造でバンド
ギャップの青色遷移を可能とする方法である。即ち、基
板にトレンチを掘ってエピタキシャルを成長させる場
合、トレンチ内部で成長するエピタキシャルの成長速度
が、トレンチのない領域で成長するエピタキシャルの成
長速度に比べて小さいことを用いた方法である。

【００１７】図８に示すように、まず、基板３１０上に
空間層３３０を形成し、誘電体薄膜３２０を上に乗せた
形態に製作する。この時、用いられる薄膜３２０の材料
としては、誘電体、または空間層に対して選択エッチン
グされる半導体層を用いる。

【００１８】図９は、図８の形態に製作された基板にエ
ピタキシャル層を成長した後、エピタキシャル成長断面
を図８で（１）の方向に切断した断面を示した図であ
る。図１０は、エピタキシャル成長した後、エピタキシ
ャル成長断面を図８で（２）の方向に切断した断面を示
した図である。図９と図１０は、誘電体薄膜３２０を誘
電体として用いた場合の例である。ＥＭＧ技法によるエ
ピタキシャル成長は、トレンチの深さ（空間層の厚さ＋
誘電体薄膜の厚さ）が深くなれば、吸着原子が拡散しな
ければならない距離が長くなるので、トレンチ底に供給
される吸着原子の供給量が低減されて、成長速度が小さ
くなる効果がある。また、誘電体薄膜３２０の開口部に
比べて、エピタキシャルが成長する領域であるトレンチ
底の幅が広いので、トレンチ底に入射する吸着原子の濃
度が落ちる。トレンチでのエピタキシャル成長速度が、
トレンチ構造ではない平面に比べて小さいので、これを
量子井戸構造に適用すれば、トレンチ内部での成長厚さ
が薄くなって平面領域に比べて波長の青色遷移が起きる
という効果がある。

【００１９】しかし、ＥＭＧ技法にかかるエピタキシャ
ル成長方法は、トレンチを形成するための空間層３３０
を基板に成長させるために、エピタキシャル成長過程が
さらに１回必要となる短所がある。さらに、成長速度の
低下の度合いは、トレンチの幅とトレンチの深さとに極
めて敏感な特性を見せ、トレンチ幅が広い場合には非常
に厚い空間層を必要とするという短所がある。

【００２０】図１１は、このようなＥＭＧ技法によるエ
ピタキシャル成長時のトレンチの深さ、または幅による
成長速度を示した図である。トレンチの深さが５μｍで
ある場合は、相当程度の成長速度の差を得るために、ト
レンチの幅は５μｍ以内に調節するべきである。また、
５μｍのトレンチ深さに対し、２０μｍ以上のトレンチ
幅に対しては、成長速度の低下をほとんど示さない。こ
のような結果を通じて、有用な光素子を手軽に製作する
ためには、均一な特性を有するエピタキシャル幅が、最
小５μｍを超えるべきであるため、R. Westphalenなど
の結果を考慮すると、充分な成長速度の差が生ずるよう
にするためには、トレンチの深さが１０μｍを超えるべ
きである。しかし、このような深さのトレンチを製作す
るためには、空間層をさらに厚く成長させるべきである
が、これは経済性に劣るという短所がある。

【００２１】最後に、従来技術にかかるＳＭＧ技法を用
いたエピタキシャル成長方法に対して説明する。図１２
は、従来の技術にかかるＳＭＧ技法を用いたエピタキシ
ャル成長方法を示した図である。

【００２２】従来の技術にかかるＳＭＧ技法は、上述し
たＥＭＧ技法とは異なって、図１２のように、成長表面
にトレンチを形成しない代わりに、機械的なシャドウマ
スク５１０がトレンチの役割をする。シャドウマスクに
より覆われた部分は、成長に寄与できる吸着原子が横方
向拡散のみによって提供されるので、機械的なシャドウ
マスク５１０により覆われない部分に比べて成長速度が
小さいことを特徴とする。このようなＳＭＧ技法を用い
たエピタキシャル成長技術は、ＳＡＧ技法、またはＥＭ
Ｇ技法と異なって、ウェーハ表面に何らの処理をしない
ので、非常に経済的ではある。しかし、成長厚さの遷移
領域の長さが非常に長いため、遷移領域の長さが短くな
る素子の集積には不適当な短所がある。また、ＳＭＧ成
長技法は、シャドウマスク５１０を基板上に乗せた形態
であるので、高速回転型エピタキシャル成長装置を適用
するには不適当である。

【００２３】

【発明が解決しようとする課題】上述した従来の技術の
問題点を解決するため、本発明の目的は、エピタキシャ
ル成長速度を小さくするべき部分に、誘電体薄膜をブリ
ッジ形状に蒸着した後、蒸着された誘電体薄膜ブリッジ
の幅と間隔とを調節することにより、エピタキシャル成
長層の成長速度及び成長層の厚さを調節できるようにし
た成長部位ごとにエピタキシャル成長特性が異なるよう
に半導体エピタキシャル層を成長させる方法を提供する
ことにある。

【００２４】

【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、成長部
位ごとにエピタキシャル成長特性が異なるように半導体
エピタキシャル層を成長させる方法において、半導体集
積素子を製作するための半導体基板上にブリッジ形の誘
電体薄膜を成長させる第１ステップと、前記半導体基板
上に成長部位ごとにエピタキシャル成長特性が異なる前
記エピタキシャル層を成長させる第２ステップとを備え
たことを特徴とする。

【００２５】請求項２に記載の発明は、請求項１に記載
の前記第１ステップは、前記半導体基板上に選択エッチ
ング層、空間層、選択エッチング層及び前記誘電体薄膜
を、順に形成する第１サブステップと、前記誘電体薄膜
を所定の間隔をおいた２つの矩形に形成すると共に、前
記２つの矩形の誘電体薄膜間にブリッジ形状の誘電体薄
膜を形成する第２サブステップと、前記２つの矩形誘電
体薄膜を用いた湿式選択エッチングを介して、前記空間
層を２つの矩形に形成する第３サブステップとを含むこ
とを特徴とする。

【００２６】請求項３に記載の発明は、請求項１に記載
の前記第２ステップは、ＭＯＣＶＤ法を用いることを特
徴とする。

【００２７】請求項４に記載の発明は、請求項１に記載
の前記第２ステップは、前記誘電体薄膜ブリッジ間の間
隔及び幅を用いて前記エピタキシャル層の成長速度及び
厚さを調節することを特徴とする。

【００２８】請求項５に記載の発明は、請求項１に記載
の前記誘電体薄膜は、ＳｉＯ_２またはＳｉＮ_ｘであるこ
とを特徴とする。

【００２９】請求項６に記載の発明は、請求項２に記載
の前記第１サブステップの誘電体薄膜は、ＣＶＤ法を介
して形成されることを特徴とする。

【００３０】請求項７に記載の発明は、請求項２に記載
の前記第２サブステップは、ホトリソグラフィを用いる
ことを特徴とする。

【００３１】以下では、エピタキシャル成長速度を小さ
くする領域に誘電体薄膜をブリッジ形態に蒸着すること
において、蒸着される誘電体薄膜 ブリッジ間の間隔及
びブリッジの幅を調節することによって、エピタキシャ
ル層の成長速度及び厚さを調節する技法をブリッジ遮蔽
成長（以下、ＢＭＧという）技法といい、本発明により
成長させた層を、エピタキシャル層と称する。

【００３２】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態について詳細に説明する。

【００３３】図１３は、本発明の一実施形態にかかる成
長部位ごとにエピタキシャル成長特性が異なるように半
導体エピタキシャル層を成長させる方法を具現する過程
において、ＳｉＯ_２、またはＳｉＮ_ｘの誘電体薄膜をブ
リッジ形状に蒸着させた状態を示した図である。半導体
基板６１０上に空間層６２０及び誘電体薄膜６３０が形
成されており、ＳｉＯ_２、またはＳｉＮ_ｘの誘電体薄膜
６３０は、ブリッジ形状に形成される。

【００３４】図１４乃至図１７は、本発明の一実施形態
にかかるブリッジを用いてエピタキシャルを成長させる
過程を順次示した図である。図１４に示すように、Ｉｎ
Ｐからなる半導体基板７１０上に、ＩｎＧａＡｓから構
成された選択エッチング層７２０を成長させ、成長した
選択エッチング層７２０上に空間層７３０、またＩｎＧ
ａＡｓから構成された選択エッチング層７４０を成長さ
せる。このような形態で成長させた選択エッチング層７
４０上に、化学蒸着法（ＣＶＤ）を用いてＳｉＯ_２、ま
たはＳｉＮ_ｘから構成された誘電体薄膜７５０を成長さ
せる。

【００３５】この時、成長した選択エッチング層７２０
は、空間層７３０をエッチングする時に湿式選択工程を
適用することにより、エッチングの後の平坦な底を得る
ためのものである。

【００３６】図１５は、ブリッジ形状に形成された誘電
体薄膜の上面図である。図１６は、斜視図である。誘電
体薄膜７５０を、ホトリソグラフィを介して、所定の間
隔をおいた２つの矩形の誘電体薄膜７５０’に成長させ
る。さらに、成長した２つの矩形の誘電体薄膜７５０’
間を、ブリッジ形状の誘電体薄膜７５０’’に連結した
形態にエッチングする。

【００３７】以後、２つの矩形の誘電体薄膜７５０’を
エッチングマスクとして用いて、空間層７３０及び選択
エッチング層７４０を湿式選択エッチングすることによ
り、所定の間隔をおいた２つの矩形の空間層７３０’を
形成する。

【００３８】この時、湿式選択エッチング法を用いる理
由は、ブリッジ７５０’’の下の空間層をエッチング液
の横方向の拡散により全てエッチングすると共に、誘電
体薄膜７５０’の下の空間層が残留するようにエッチン
グできるためである。このようなエッチングは、ブリッ
ジ形態の誘電体薄膜７５０’’の幅が矩形の誘電体薄膜
７５０’の幅に比べて非常に小さく設計することにより
得られる。

【００３９】ここで、本発明にかかるＢＭＧ成長技法を
介して形成されるブリッジ形態の誘電体薄膜７５０’’
の役割について説明する。ブリッジ形状に形成される誘
電体薄膜７５０’’は、上述したＳＡＧ技法のように、
表面にエピタキシャル成長しない。即ち、誘電体薄膜ブ
リッジは、エピタキシャル成長に必要な吸着原子の拡散
を妨害する妨害要因のみで作用する。即ち、ブリッジ間
のオープン領域、即ちブリッジ間の間隔が全くない時
は、吸着原子が半導体基板表面に拡散して入らないので
成長ができない。これに対して、ブリッジの幅が減少、
またはオープン領域が大きくなる場合には、拡散阻止力
が減少して成長が活発になり、全ての領域が完全にオー
プンされた場合には、ブリッジによる吸着原子の拡散低
下がないのでエピタキシャル成長が活発となる。従っ
て、誘電体薄膜から構成されたブリッジの幅及びブリッ
ジ間の間隔によって、成長するエピタキシャルの成長速
度及び層の厚さが決定される。

【００４０】次に、図１６のような構造を含む半導体基
板をＭＯＣＶＤ（Metal Organic Chemical Vapor Depos
ition）装置に挿入する。図１７は、エピタキシャル成
長した後に、図１６の１−２の方向に切断した部分を示
した図である。図１７に示すように、エピタキシャルが
順々に変化する構造を形成する。

【００４１】即ち、誘電体薄膜がブリッジ形状７５０’
に形成されている部分で成長したエピタキシャル７８
０’は、成長速度が遅いので、エピタキシャルの厚さも
薄い。これに対して、誘電体薄膜７５０’がない部分で
成長したエピタキシャル７８０は、成長速度が速いた
め、成長したエピタキシャルも比較的厚い。そのため、
一度のエピタキシャル成長だけでも、成長部位ごとにエ
ピタキシャルが各々異なり、エピタキシャル成長特性の
変化がなだらかに変わる構造を形成することができる。

【００４２】図１８及び図１９は、本発明を介して形成
されるエピタキシャル層の成長前と成長後とを示した図
である。誘電体薄膜ブリッジがよく形成されており、エ
ピタキシャル層が形成された以後にも誘電体薄膜ブリッ
ジが維持されていることが分かる。

【００４３】図２０は、本発明にかかる誘電体薄膜ブリ
ッジを介して成長させたエピタキシャル層の断面を示し
た図である。本発明を介して成長させたエピタキシャル
層が、図の１から２の方向へ行くにつれて微細ながら低
くなっていることが分かる。即ち、誘電体薄膜ブリッジ
がある領域の成長速度が、誘電体薄膜ブリッジがない領
域の成長速度に比べて低いのが分かる。

【００４４】図２１は、図２０のエピタキシャル層を得
るための誘電体薄膜ブリッジを有する半導体基板の上面
図である。即ち、図２０は、図２１に示された矢印区間
（０１１方向）を切開した後の断面を見た図である。図
２０における成長速度の変化は、平面とブリッジパター
ンの境界面から３．０μｍ以内に集中していることが分
かる。

【００４５】図２２は、図２０のような変化をサーフェ
ースプロフィラー（surface profiler）を介して測定し
た結果を示したグラフである。成長厚さが急激に変化す
る地点が、誘電体薄膜ブリッジがない領域と誘電体薄膜
ブリッジがある領域との境界面である。即ち、図２０に
示すように結果が相互一致していることが分かる。

【００４６】このような特徴を含むＢＭＧ技法にかかる
エピタキシャル層の成長速度及びそれによるエピタキシ
ャル層の厚さに対して説明する。図２３は、誘電体薄膜
のブリッジ幅とブリッジ間の間隔とによって変化するエ
ピタキシャル層の厚さを実験により具現したグラフであ
る。誘電体薄膜ブリッジ間のオープン領域がますます大
きくなるほど、成長されるエピタキシャル層の厚さは益
々厚くなる。また、同じ誘電体薄膜ブリッジ間のオープ
ン領域に対しても、マスクで表現されたブリッジ幅が増
えれば、成長層の厚さが減ることが分かる。これによっ
て、ブリッジ幅とブリッジ間隔とを調節することによっ
て、成長されるエピタキシャル層の速度及び厚さを調節
できる。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
半導体基板上に成長させた誘電体薄膜をブリッジ形状に
形成する。形成された誘電体薄膜ブリッジ間の間隔とブ
リッジ幅とを調節することによって、以後成長させるエ
ピタキシャル層の厚さ及び成長速度を調節することがで
きる。また、エピタキシャル層の成長特性変化がなだら
かに変化することによって、光反射の問題を回避するこ
とができる。さらに、成長特性の変化が極めて狭い領域
で発生する特徴を有しており、高速回転型の装備にも容
易に適用できる。

【図面の簡単な説明】

【図１】従来の接合結合技法を用いたエピタキシャル成
長方法を示した図である。

【図２】従来の接合結合技法を用いたエピタキシャル成
長方法を示した図である。

【図３】従来の接合結合技法を用いたエピタキシャル成
長方法を示した図である。

【図４】従来の接合結合技法を用いて成長させた素子を
示した図である。

【図５】従来のＳＡＧ技法を用いたエピタキシャル成長
方法を示した図である。

【図６】従来のＳＡＧ技法を用いて成長させた素子の断
面図である。

【図７】従来のＳＡＧ技法を用いて成長させた素子の断
面図である。

【図８】従来のＥＭＧ技法を用いたエピタキシャル成長
方法を示した図である。

【図９】従来のＥＭＧ技法を用いて成長させた素子の断
面図である。

【図１０】従来のＥＭＧ技法を用いて成長させた素子の
断面図である。

【図１１】従来のＥＭＧ技法によるエピタキシャル成長
時のトレンチの深さ、または幅による成長速度を示した
図である。

【図１２】従来のＳＭＧ技法を用いたエピタキシャル成
長方法を示した図である。

【図１３】本発明の一実施形態にかかる成長部位ごとに
エピタキシャル成長特性が異なるように半導体エピタキ
シャル層を成長させる方法を示した図である。

【図１４】本発明の一実施形態にかかるブリッジパター
ンを用いてエピタキシャルを成長させる過程を示した図
である。

【図１５】本発明の一実施形態にかかるブリッジパター
ンを用いてエピタキシャルを成長させた素子の上面図で
ある。

【図１６】本発明の一実施形態にかかるブリッジパター
ンを用いてエピタキシャルを成長させた素子の斜視図で
ある。

【図１７】本発明の一実施形態にかかるブリッジパター
ンを用いてエピタキシャルを成長させた素子の断面図で
ある。

【図１８】本発明の一実施形態にかかるブリッジパター
ンの成長前の形状を示した図である。

【図１９】本発明の一実施形態にかかるブリッジパター
ンの成長後の形状を示した図である。

【図２０】本発明の一実施形態にかかる誘電体薄膜ブリ
ッジを介して成長させたエピタキシャル層の断面図であ
る。

【図２１】本発明の一実施形態にかかる誘電体薄膜ブリ
ッジを有する半導体基板の上面図である。

【図２２】サーフェースプロフィラーを介して測定した
結果を示したグラフである。

【図２３】誘電体薄膜のブリッジ幅とブリッジ間の間隔
とによって変化するエピタキシャル層の厚さを示したグ
ラフである。

【符号の説明】

６１０，７１０ 半導体基板 ６２０，７３０ 空間層 ６３０，７５０ 誘電体薄膜 ７２０，７４０ 選択エッチング層 ７５０’ 矩形の誘電体薄膜 ７５０’’ ブリッジ形状の誘電体薄膜 ７８０ エピタキシャル

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョ ホソン 大韓民国 デジョンシ ソク サムチョン ドン ククハ ウースン アパートメント 507−909 (72)発明者 イ キュソク 大韓民国 デジョンシ ソク ウォルピョ ン２ドン ハナレウム アパートメント 109−702 Ｆターム(参考） 4G077 AA03 BE47 DB08 ED04 ED06 EE07 HA02 HA06 TA04 TB05 TF03 TK04 5F045 AA04 AB12 AB17 CA12 DA51 DB01 5F073 AB21 BA01 BA04 CB02 DA05 DA22

Claims (7)

【特許請求の範囲】
1. 【請求項１】 成長部位ごとにエピタキシャル成長特性
   が異なるように半導体エピタキシャル層を成長させる方
   法において、 半導体集積素子を製作するための半導体基板上にブリッ
   ジ形の誘電体薄膜を成長させる第１ステップと、 前記半導体基板上に成長部位ごとにエピタキシャル成長
   特性が異なる前記エピタキシャル層を成長させる第２ス
   テップとを備えたことを特徴とする成長部位ごとにエピ
   タキシャル成長特性が異なるように半導体エピタキシャ
   ル層を成長させる方法。
2. 【請求項２】 前記第１ステップは、 前記半導体基板上に選択エッチング層、空間層、選択エ
   ッチング層及び前記誘電体薄膜を、順に形成する第１サ
   ブステップと、 前記誘電体薄膜を所定の間隔をおいた２つの矩形に形成
   すると共に、前記２つの矩形の誘電体薄膜間にブリッジ
   形状の誘電体薄膜を形成する第２サブステップと、 前記２つの矩形誘電体薄膜を用いた湿式選択エッチング
   を介して、前記空間層を２つの矩形に形成する第３サブ
   ステップとを含むことを特徴とする請求項１に記載の成
   長部位ごとにエピタキシャル成長特性が異なるように半
   導体エピタキシャル層を成長させる方法。
3. 【請求項３】 前記第２ステップは、ＭＯＣＶＤ法を用
   いることを特徴とする請求項１に記載の成長部位ごとに
   エピタキシャル成長特性が異なるように半導体エピタキ
   シャル層を成長させる方法。
4. 【請求項４】 前記第２ステップは、前記誘電体薄膜ブ
   リッジ間の間隔及び幅を用いて前記エピタキシャル層の
   成長速度及び厚さを調節することを特徴とする請求項１
   に記載の成長部位ごとにエピタキシャル成長特性が異な
   るように半導体エピタキシャル層を成長させる方法。
5. 【請求項５】 前記誘電体薄膜は、ＳｉＯ_２またはＳｉ
   Ｎ_ｘであることを特徴とする請求項１に記載の成長部位
   ごとにエピタキシャル成長特性が異なるように半導体エ
   ピタキシャル層を成長させる方法。
6. 【請求項６】 前記第１サブステップの誘電体薄膜は、
   ＣＶＤ法を介して形成されることを特徴とする請求項２
   に記載の成長部位ごとにエピタキシャル成長特性が異な
   るように半導体エピタキシャル層を成長させる方法。
7. 【請求項７】 前記第２サブステップは、ホトリソグラ
   フィを用いることを特徴とする請求項２に記載の成長部
   位ごとにエピタキシャル成長特性が異なるように半導体
   エピタキシャル層を成長させる方法。