JPH10173289A

JPH10173289A - 半導体装置の製造方法

Info

Publication number: JPH10173289A
Application number: JP8326485A
Authority: JP
Inventors: Akira Oya; 彰大家; Masaaki Komori; 正明古森; Masahiro Aoki; 雅博青木; Hiroshi Sato; 宏佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-12-06
Filing date: 1996-12-06
Publication date: 1998-06-26

Abstract

(57)【要約】【課題】角度ずれや基板割れの発生のないシャドーマス
ク成長の方法を提供する。【解決手段】基板上面とシャドーマスク下面のいずれか
一方に凹部４を設け、他方に凹部４に対応する形状の凸
部２を設け、凸部２を凹部４にはめ込むことにより基板
３上にシャドーマスク１を保持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に係り、
特にスポットサイズ拡大半導体レーザなどのように基板
面内で膜厚の異なる領域を持つ素子およびその製造方法
に関する。

【０００２】

【従来の技術】半導体レーザなどの半導体発光装置にお
いては、近年、多機能化や集積化が要求されている。例
えば、半導体レーザと光ファイバとの結合効率を向上さ
せるには、レーザ光出射端でのビームスポット径を拡大
する必要がある。そのためにはレーザ活性層の膜厚を光
軸方向にテーパ状に変化させる必要がある。

【０００３】従来、このテーパ状の膜厚変化を実現する
ためには、有機金属気相成長法（ＭＯＣＶＤ法）などに
よる結晶成長の際に、基板表面に酸化物などのマスクを
形成する選択成長による方法や、基板上にシャドーマス
クを設置する方法が用いられている。

【０００４】前者の選択成長による方法は、予め基板上
にフォトリソグラフィ技術によりシリコン酸化膜などの
マスクを設けておき、このマスク近傍の結晶の成長速度
がマスク上からの原料の拡散効果により通常の成長速度
に比べて大きくなることを利用するものである。

【０００５】一方、後者のシャドーマスク成長による方
法は、基板上にシリコンなどにより作製したシャドーマ
スクを置き、このシャドーマスク近傍への原料供給が通
常よりも小さくなることを利用するものである。特に後
者は、テーパ形状の膜厚比を大きくとれる上に、その方
法が容易であることから注目されている。この方法に関
するものとしては、例えば１９９６年春季第４３回応用
物理学関連連合講演会講演予稿集２９ａ−ＺＣ−４，ｐ
３３８が挙げられる。

【０００６】このシャドーマスク成長を、特に半導体レ
ーザの作製に用いて所望の素子を作製する場合、基板と
シャドーマスクとの配置が重要となってくる。すなわ
ち、半導体レーザの光軸方向（もしくは基板結晶の劈開
方向）に対してシャドーマスクのパターンが例えば直交
する向きに設置される必要があり、基板とシャドーマス
クのずれ角度が０.２度以上となるとレーザ特性の低下
や素子作製歩留りの低下を生じる。従って、基板とのず
れ角度が０.２度以内になるようにシャドーマスクを設
置する必要がある。

【０００７】基板上のシャドーマスクの設置の方法とし
ては、従来、基板の劈開面とシャドーマスクの合わせ面
を一致させた上で、次の二つの方法が用いられている。
第一の方法は、基板上にシャドーマスクを載せるだけの
方法である。この場合、通常の結晶成長中は基板とシャ
ドーマスクの位置関係は一定に保たれるが、基板の搬送
や回転などの振動により両者の合わせ角度ずれが生じや
すい。第二の方法は、基板とシャドーマスクの両者を例
えばピンやバネなどにより基板ホルダーに機械的に固定
する方法である。この場合、基板とシャドーマスク、あ
るいは基板ホルダーの材質の違いによる熱膨張係数差に
より、温度の昇降時に基板に歪が加わり、割れが生じる
ことがある。

【０００８】

【発明が解決しようとする課題】本発明は、基板上に膜
厚の異なる領域を同時に形成するために基板上にシャド
ーマスクを設置して結晶成長を行う際、振動によるシャ
ドーマスクの角度ずれや、熱膨張による基板の割れ発生
を伴わない作製方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、基板とシャドーマスクに関して、基板上面とシャド
ーマスク下面のいずれか一方に凹部を設け、他方にこの
凹部に対応する形状の凸部を設け、凸部を凹部にはめ込
むことにより基板上にシャドーマスクを保持する方法を
考案した。また、この凹部および凸部は、基板やシャド
ーマスク、あるいはそれらの表面に形成した誘電体膜に
対してエッチングなどの工程を行うことにより作製す
る。このための凹部および凸部は、その深さまたは高さ
は１μｍ以上１００μｍ以下で十分である。また、凹部
および凸部の形状は、その断面が垂直，順メサ，逆メサ
のいずれの組み合わせでも、それらの長さ，幅，深さ
(高さ)を工夫することにより可能である。

【００１０】以下、基板とシャドーマスクに１本の直線
状の凹部および凸部を形成し、これらをはめ込むことに
より両者を保持する場合を例に説明する。

【００１１】例えば半導体基板上面に１０μｍの厚さの
シリコン酸化膜を形成した後に、このシリコン酸化膜の
一部をフォトリソグラフィとエッチングにより除去し、
幅２００μｍの直線状のシリコン酸化膜部分（凸部）を
残すことが可能である。この場合、凸部の断面形状はほ
ぼ垂直な形状となる。一方、シャドーマスク側について
はその下面にフォトリソグラフィとエッチングにより対
応する形状の深さ１０μｍ，幅２００μｍ程度の直線状
の溝（凹部）を形成することができる。この場合、凹部
の形状はエッチングの方法により例えば順メサ形状とな
るが、その場合には底面幅が２００μｍより大きいこと
が必要である。

【００１２】これにより、シャドーマスクは基板に対し
て直線状の凹部と凸部により保持することが可能とな
る。従って、基板の搬送や回転などの振動に対してはシ
ャドーマスクの角度ずれを生じることがなくなる。ま
た、直線状の凹部と凸部の組み合わせはその直線方向に
は自由度を持つために、熱膨張係数の差に伴う伸縮に対
しては自由に動くことができ、基板に歪みが加わること
はなくなる。

【００１３】さらに、この直線状の凹凸部を例えば直交
する２方向（ｘ方向，ｙ方向）に設けた場合には、基板
とシャドーマスクの熱膨張係数に大きな差があっても両
者の位置関係は、それらの２直線の交点を中心に自由度
を持つため、温度の昇降に対して可逆的となる。

【００１４】ここでは、基板上に凸部を、シャドーマス
ク側に凹部を形成する場合を示したが、その逆の組み合
わせも可能であることは言うまでもない。

【００１５】また、基板とシャドーマスクの熱膨張係数
の差が小さく、温度変化に対して両者の位置ずれが小さ
い場合には、凹部と凸部として例えば２００μｍ角程
度，深さ（高さ）１０μｍ程度のものを基板とシャドー
マスクの四隅に設置することによっても可能である。

【００１６】

【発明の実施の形態】

（実施例１）図１および図２は本発明による手法を用い
て、１.３μｍ帯で動作するビーム拡大機構を備えた半
導体レーザを作製した例である。ここで、図１（ａ）は
本発明の一実施例のシャドーマスクの平面図、同図
（ｂ）および（ｃ）は同図（ａ）のＡ−Ａ′およびＢ−
Ｂ′断面から見た斜視図である。また、図２は本発明の
実施により製造した半導体装置の要部とその部分断面図
である。

【００１７】はじめに、（１００）Ｓｉ基板表面に、公
知の熱酸化，フォトリソグラフィ，エッチングの各工程
を数回繰り返すことにより図１（ａ）に示すようなシャ
ドーマスク１を形成する。ここで、マスクストライプの
幅は１００μｍ、ストライプの間隔は９００μｍであ
る。この場合、図１（ｂ）および図１（ｃ）の断面図に
示すようにマスクストライプの側壁は（１１１）面とな
る。この際、シャドーマスクの〔０１１〕および〔０１
−１〕方向についてマスク下面に図に示すような高さ２
０μｍ、順メサの根元幅５０μｍの直線状の凸部２をそ
れぞれ中央付近に１本ずつ形成する。さらに、マスクス
トライプについては、その下面が周辺部よりも５０μｍ
程度エッチングにより薄くなっている。

【００１８】一方、ｎ型（１００）ＩｎＰ基板３上に厚
さ１μｍのシリコン酸化膜を形成したのち、公知のフォ
トリソグラフィ，エッチング技術を用いて、ＩｎＰ基板
の〔０１１〕および〔０１−１〕方向に上面幅５５μｍ
のＶ字型の溝（凹部）４をそれぞれ１本ずつ形成する。
ここで、２本の溝の位置は、シャドーマスク側の凸部に
対応する位置である。この場合、このＶ字型の溝の深さ
は、シャドーマスク側の凸部の高さ２０μｍよりも十分
深くなる。この後、シリコン酸化膜を除去し、ＩｎＰ表
面を出す。

【００１９】次に、このＩｎＰ基板３上に、シャドーマ
スクのストライプ方向がＩｎＰ基板の〔０１−１〕方向
となるようにシャドーマスク１を設置する。このとき、
図１（ｂ）および図１（ｃ）に示すように、シャドーマ
スクの凸部２がＩｎＰ基板の凹部４にはめ込まれて両者
が保持される。この結果、ＩｎＰ基板とシャドーマスク
の位置は基板の搬送あるいは回転の振動に対しては、そ
の位置関係が一定に保たれる。また、基板温度の昇降に
対しては、凹凸部の交点を中心にＩｎＰ基板３とシャド
ーマスク１の両者に伸縮する自由度があるために、基板
に歪が加わることはない。

【００２０】次に、有機金属気相成長法によりｎ型Ｉｎ
Ｐバッファ層（厚さ０.２μｍ）５,ｎ型ＩｎＧａＡｓＰ
下側光ガイド層（組成波長１.１０μｍ，厚さ０.１μ
ｍ）６，１％圧縮歪のＩｎＧａＡｓＰ(組成波長１.４５
μｍ，６ｎｍ厚）を井戸層としＩｎＧａＡｓＰ(組成波
長１.１０μｍ，１０ｎｍ厚）を障壁層とする６周期の
歪多重量子井戸活性層７，ＩｎＧａＡｓＰ上側光ガイド
層（組成波長１.１０μｍ,厚さ０.０５μｍ）８，ｐ型
ＩｎＰクラッド層（厚さ０.１μｍ）９を順次形成す
る。基板温度は６００℃である。この際、シャドーマス
クの効果により、シャドーマスク近傍の成長膜厚は図１
（ｂ）および（ｃ）に示すようにテーパ状に減少し、シ
ャドーマスクから離れた領域の約１／５となった。ここ
で、この成長膜厚変化領域のパターンとＩｎＰ基板の劈
開面との角度のずれを測定したところ、その角度は０.
１度以下であった。次に、シャドーマスクを取り外し
た後、ｐ型ＩｎＰクラッド層（厚さ５μｍ）１０，高濃
度のｐ型ＩｎＧａＡｓキャップ層（厚さ０.２μｍ）１
１を順次形成する。

【００２１】次に、公知のレーザ作製法を用いて、図２
に示すようなテーパ形状のリッジストライプ導波路を有
するレーザ構造に加工する。ここで、リッジ底面の幅は
2.5μｍであるが、レーザ出射端では８.０μｍにまで
テーパ状に広げられている。リッジ幅が漸次変化する領
域長は１５０μｍ、全素子長は５００μｍである。レー
ザ後端面には反射率７０％の高反射膜を施した。

【００２２】作製したレーザ素子は、室温，連続条件に
おいて、波長１.３μｍで発振し、しきい値６〜８ｍ
Ａ，発振効率０.５０Ｗ／Ａと良好な特性を示した。ま
た、８５℃の高温動作でもしきい値１８〜２２ｍＡ、発
振効率０.４０Ｗ／Ａとビーム拡大機構のない従来構造
の半導体レーザと遜色のない特性が得られた。ここで、
リッジ幅８.０μｍの前端面からのレーザ出射ビームの
スポット径は７.５μｍと、リッジ幅２.５μｍの後端面
でのスポット径１.５μｍに比べて約５倍に拡大され
た。このレーザとコア径１０μｍの単一モードファイバ
との結合を行ったところ、水平，垂直方向の位置決め精
度±３μｍで結合損失２ｄＢ以下を実現した。また、素
子の長期信頼性を９０℃の高温条件下で評価したところ
１０万時間以上の推定寿命を確認した。

【００２３】（実施例２）図３および図４は本発明によ
る手法を用いて、１.５５μｍ帯で動作する半導体レー
ザ光増幅器を作製した例である。

【００２４】はじめに、（１００）Ｓｉ基板表面に、公
知の熱酸化，フォトリソグラフィ，エッチングの各工程
を数回繰り返すことにより図３（ａ）に示すようなシャ
ドーマスク２１を形成する。ここで、マスクストライプ
の幅は１００μｍ、ストライプの間隔は１３００μｍで
ある。この場合、図３（ｂ）および図３（ｃ）の断面図
に示すようにマスクストライプの側壁は（１１１）面と
なる。この際、シャドーマスクの〔０１１〕および〔０
１−１〕方向についてマスク下面に図に示すような深さ
１０μｍ，順メサ根元（底面）幅２１０μｍの直線状の
溝（凹部）２２をそれぞれ中央付近に１本ずつ形成す
る。さらに、マスクストライプについては、エッチング
によりその下面が周辺部よりも３０μｍ程度薄くなって
いる。

【００２５】一方、ｎ型（１００）ＩｎＰ基板２３上に
厚さ１０μｍのシリコン酸化膜を形成したのち、その一
部を公知のフォトリソグラフィ，エッチング技術により
除去して、〔０１１〕および〔０１−１〕方向に高さ１
０μｍ，幅２００μｍの凸部２４をそれぞれ１本ずつ形
成する。ここで、２本の凸部の位置は、シャドーマスク
側の凹部に対応する位置である。また、ＩｎＰ基板２２
は、凸部２３以外の領域は、ＩｎＰ表面が露出してい
る。

【００２６】次に、このＩｎＰ基板２３上に、シャドー
マスクのストライプ方向がＩｎＰ基板の〔０１−１〕方
向となるようにシャドーマスク２１を設置する。このと
き、図３(ｂ）および図３(ｃ）に示すように、ＩｎＰ基
板の凸部２４がシャドーマスクの凹部２２にはめ込まれ
て両者が保持される。この結果、ＩｎＰ基板とシャドー
マスクの位置は基板の搬送あるいは回転の振動に対して
は、その位置関係が一定に保たれる。また、基板温度の
昇降に対しては、凹凸部の交点を中心にＩｎＰ基板とシ
ャドーマスクの両者に伸縮する自由度があるために、基
板に歪が加わることはない。

【００２７】次に、有機金属気相成長法によりｎ型Ｉｎ
Ｐバッファ層(厚さ０.２μｍ）２５，ｎ型ＩｎＧａＡｓ
Ｐ下側光ガイド層(組成波長１.１５μｍ，厚さ０.０５
μｍ)２６，０.４５％引っ張り歪のＩｎＧａＡｓＰ(組
成波長１.６０μｍ，６ｎｍ厚)を井戸層としＩｎＧａＡ
ｓＰ(組成波長１.１５μｍ，１０ｎｍ厚）を障壁層とす
る６周期の歪多重量子井戸活性層２７，ＩｎＧａＡｓＰ
上側光ガイド層（組成波長１.１５μｍ，厚さ０.０５μ
ｍ)２８，ｐ型ＩｎＰクラッド層(厚さ０.１μｍ)２９を
順次形成する。基板温度は、６００℃である。

【００２８】この際、シャドーマスクの効果により、シ
ャドーマスク近傍の成長膜厚は図３（ｂ）に示すように
テーパ状に減少し、シャドーマスクから離れた領域の約
１／１０となった。ここで、この成長膜厚変化領域のパ
ターンとＩｎＰ基板の劈開面との角度のずれを測定した
ところ、その角度は０.１度以下であった。次に、シャ
ドーマスクを取り外した後、ｐ型ＩｎＰクラッド層（厚
さ５μｍ）３０，高濃度のｐ型ＩｎＧａＡｓキャップ層
（厚さ０.２μｍ）３１を順次形成する。

【００２９】次に、公知のレーザ作製法を用いて、図４
に示すようなテーパ形状のリッジストライプ導波路を有
するレーザ構造に加工する。ここで、リッジ底面の幅は
2.5μｍであるが、レーザ入／出射端では７.０μｍに
までテーパ状に広げられている。リッジ幅が漸次変化す
る領域長は１５０μｍ、全素子長は７００μｍである。
レーザ両端面には反射率０.０５％の反射防止膜を施し
た。

【００３０】作製したレーザ素子は、室温，連続条件に
おいて、印加電圧１００ｍＡでチップ利得２５ｄＢを得
て、ＴＥ，ＴＭモード間の利得差は０.５ｄＢ以下と良
好である。また、飽和利得は１０ｄＢｍであった。一
方、リッジ幅７.０μｍの入／出射端面でビームスポッ
ト径は６μｍと、従来型に比べて約４倍に拡大された。
この光増幅器とコア径１０μｍの単一モードファイバと
の結合を行ったところ、片端面当たりの結合損失２ｄＢ
以下を水平，垂直方向の位置決め精度±３μｍで実現し
た。

【００３１】本実施例では、半導体レーザおよび光増幅
器におけるテーパ状の膜厚変化を形成する場合について
説明したが、本発明はこれに限られるものではない。多
種の光デバイス，電子デバイスにおいて半導体結晶を基
板面内に選択的に作製する場合への応用も可能である。
さらには、本発明のマスク保持方法は半導体の形成だけ
ではなく、例えば半導体素子上面への電極形成時に金属
材料をマスク蒸着する場合などにも適用可能である。

【００３２】

【発明の効果】本発明の半導体製造方法によれば、角度
ずれや熱歪による基板割れの発生のないシャドーマスク
成長を実現できる。これにより、選択成長法に比べて膜
厚比を大きくとることができるというシャドーマスク成
長の利点を生かし、半導体素子性能の向上が図れる。さ
らにシャドーマスク成長という簡便な方法において素子
作製歩留まりが向上することから、半導体素子の低価格
化も容易に実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における製造方法の説明
図。

【図２】本発明の第１の実施例における素子構造の説明
図。

【図３】本発明の第２の実施例における製造方法の説明
図。

【図４】本発明の第２の実施例における素子構造の説明
図。

【符号の説明】

１…シリコンシャドーマスク、２…シャドーマスク下面
凸部、３…ｎ型(100）ＩｎＰ基板、４…ＩｎＰ基板上面
凹部、５…ｎ型ＩｎＰバッファ層、６…ｎ型ＩｎＧａＡ
ｓＰ下側光ガイド層、７…ＩｎＧａＡｓＰ歪多重量子井
戸活性層、８…ＩｎＧａＡｓＰ上側光ガイド層、９…ｐ
型ＩｎＰクラッド層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤宏東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】半導体または絶縁体からなる基板上にシャ
ドーマスクを設置して基板上に半導体結晶を形成する成
長方法において、基板上面とシャドーマスク下面のいず
れか一方に凹部を他方に凸部を設け、かつ、この凹部に
凸部をはめ込むことにより基板上にシャドーマスクを保
持して作製されることを特徴とする半導体装置の製造方
法。
【請求項２】基板上面またはシャドーマスク下面に設け
た凹部または凸部の深さまたは高さが１μｍ以上１００
μｍ以下であることを特徴とする請求項１記載の半導体
装置の製造方法。
【請求項３】基板上面に１μｍ以上１００μｍ以下の厚
さの誘電体膜を形成し、この誘電体膜の一部をエッチン
グなどの手法により除去することにより基板上面に凸部
を形成することを特徴とする請求項１または２記載の半
導体装置の製造方法。
【請求項４】基板上面の一部をエッチングなどの手法に
より１μｍ以上１００μｍ以下の深さまで除去すること
により基板上面に凹部もしくは凸部を形成することを特
徴とする請求項１または２記載の半導体装置の製造方
法。
【請求項５】シャドーマスク下面に１μｍ以上１００μ
ｍ以下の厚さの誘電体膜を形成し、この誘電体膜の一部
をエッチングなどの手法により除去することによりシャ
ドーマスク下面に凹部もしくは凸部を形成することを特
徴とする請求項１または２記載の半導体装置の製造方
法。
【請求項６】シャドーマスク下面の一部をエッチングな
どの手法により１μｍ以上１００μｍ以下の深さまで除
去することによりシャドーマスク下面に凹部もしくは凸
部を形成することを特徴とする請求項１または２記載の
半導体装置の製造方法。
【請求項７】基板上面とシャドーマスク下面に設けた凹
部および凸部の形状が、互いに直交する２本の直線状も
しくは直線上に配置された形状であることを特徴とする
請求項１ないし６のいずれか記載の半導体装置の製造方
法。
【請求項８】面方位が（１００）である基板上において
基板上面に設けた凹部または凸部が、互いに直交する
〔０１１〕および〔０１−１〕方向の２本の直線状もし
くは直線上に配置された形状であることを特徴とする請
求項７記載の半導体装置の製造方法。
【請求項９】基板上面とシャドーマスク下面に設けた凹
部および凸部が基板とシャドーマスクの周辺部、望まし
くは四隅付近に位置することを特徴とする請求項１ない
し６のいずれか記載の半導体装置の製造方法。
【請求項１０】請求項１ないし９のいずれか記載の半導
体製造方法により作製し、光導波層の膜厚が素子内で変
化していることを特徴とする半導体光導波素子。