JP2015018880A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】長手方向に膜厚が変調された半導体層を膜質及び精度よく形成する。
【解決手段】第１領域５０、第２領域５２、第３領域５４および第４領域５６を備える基板上に下から順に、第１層及び第２層を形成する工程と、第１層及び第２層を形成する工程の後マスクを形成する工程と、マスクを用い基板上の第１領域と第４領域とに半導体層を成膜する工程と、を有し、マスクを形成する工程は、長手方向の一端から他端にかけてその幅が変調された第１領域において第２層を残存させ第１層を除去するステップと、第１領域の短手方向の両側に設けられ第１領域から離間した第２領域において、第１層と第２層とを残存させるステップと、第１領域と第２領域とを接続する第３領域において、第２層を残存させ第１層を除去するステップと、第１領域と第２領域との間の第３領域以外の第４領域において第１層と前記第２層とを除去するステップと、を含む半導体装置の製造方法。
【選択図】図５

Description

本発明は、半導体装置およびその製造方法に関し、基板上に半導体層が成膜された半導体装置およびその製造方法に関する。

例えば、基板上に半導体層を成膜し、半導体層を光の導波路とすることがある。このような場合、半導体層は細長い形状の構造となる。光の導波路においては、光を集光または分散させるため膜厚を変調することがある。例えば特許文献１には、アンダーカット型のシャドウマスクを用い、基板上に膜厚が変調した半導体層を形成することが記載されている。半導体層は光の導波路として用いられている。

特開平１０−１３５５６３号公報

特許文献１の方法では、導波路となる半導体層の幅方向に膜厚が変調される。しかしながら、導波路の長手方向に膜厚が変調された半導体層を、膜質および精度よく形成することは難しい。

本発明は、上記課題に鑑みみなされたものであり、長手方向に膜厚が変調された半導体層を、膜質および寸度よく形成することを目的とする。

本発明は、第１領域、第２領域、第３領域および第４領域を備える基板上に下から順に、第１層および第２層を形成する工程と、前記第１層および前記第２層を形成する工程の後、マスクを形成する工程と、前記マスクを用い、前記基板上の前記第１領域と前記第４領域とに半導体層を成膜する工程と、を有し、前記マスクを形成する工程は、長手方向の一端から他端にかけてその幅が変調された前記第１領域において前記第２層を残存させ前記第１層を除去するステップと、前記第１領域の短手方向の両側に設けられ前記第１領域から離間した前記第２領域において、前記第１層と前記第２層とを残存させるステップと、前記第１領域と前記第２領域とを接続する前記第３領域において、前記第２層を残存させ前記第１層を除去するステップと、前記第１領域と前記第２領域との間の前記第３領域以外の前記第４領域において前記第１層と前記第２層とを除去するステップと、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、長手方向に膜厚が変調された半導体層を、膜質および寸法精度よく形成することができる。

上記構成において、前記マスクを形成する工程は、前記第１領域、前記第２領域および前記第３領域の前記第２層を残存させるように前記第４領域の前記第２層を除去する工程と、前記第１領域、前記第２領域および前記第３領域に残存した第２層をマスクに前記第１領域、前記第３領域および前記第４領域の前記第１層を除去する工程と、を含む構成とすることができる。

上記構成において、前記第１層と前記第２層とは半導体である構成とすることができる。

上記構成において、前記第１領域と前記第２領域との間隔は、１８μｍ以上かつ１００μｍ以下である構成とすることができる。

上記構成において、前記第２層の膜厚は、３μｍ以上かつ８μｍ以下である構成とすることができる。

上記構成において、前記第３領域は、前記第１領域の長手軸に対し対称に形成されている構成とすることができる。

上記構成において、前記第１層はＧａＩｎＡｓであり、前記マスクを形成する工程は、前記第２層を除去する工程の後、前記第１層を除去する工程前に、前記第２領域の角の前記第２層上に絶縁膜を形成する工程を含む構成とすることができる。

上記構成において、前記第１領域の前記第２層は前記第３領域の前記第２層より薄い構成とすることができる。

本発明は、基板と、前記基板上に下側から順に形成されたバッファ層、コア層およびキャップ層を備える半導体層と、を有し、前記半導体層は、その長手方向の一端から他端にかけて膜厚が変調され、前記半導体層の短手方向における膜厚は、端部に比べ中心部が薄くなることを特徴とする半導体装置である。

本発明は、基板と、前記基板上に下側から順に形成されたバッファ層、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓを含むコア層およびキャップ層を備える半導体層と、を有し、前記半導体層は、その長手方向の一端から他端にかけて膜厚が変調されていることを特徴とする半導体装置である。

本発明によれば、長手方向に膜厚が変調された半導体層を、膜質および精度よく形成することができる。

図１（ａ）は、基板上の半導体層を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。 図２は、比較例１における半導体層を成膜するときの断面図である。 図３は、比較例２における半導体層を成膜するときの断面図である。 図４は、比較例３における半導体層を成膜するときの断面図である。 図５（ａ）は、実施例１における半導体層を成膜するときの平面図、図５（ｂ）は、Ｄ−Ｄに沿った位置Ｘに対する半導体層の膜厚Ｔ１を示す図である。 図６（ａ）から図６（ｃ）は、図５（ａ）のそれぞれＡ−Ａ断面図、Ｂ−Ｂ断面図およびＣ−Ｃ断面図である。 図７は、基板上に形成された半導体層を示す断面図である。 図８は、比較例１における遮蔽体の幅Ｗ０に対する規格化膜厚を示す図である。 図９（ａ）および図９（ｂ）は、比較例１および実施例１の表面写真を示す模式図である。 図１０は、マスクの平面図である。 図１１は、実施例１における遮蔽体の幅Ｗ１に対する規格化膜厚を示す図である。 図１２は、遮蔽体の幅と支持体の間隔に対するクロスハッチの有無を示す図である。 図１３（ａ）から図１３（ｃ）は、梁の幅および長さに対する遮蔽体の垂れ下がりの有無を示す図である。 図１４（ａ）は、マスクの一例の平面図、図１４（ｂ）は、ｘに対する半導体層の膜厚を示す図である。 図１５（ａ）は、マスクの別の一例の平面図、図１５（ｂ）は、ｘに対する半導体層の膜厚を示す図である。 図１６は、実施例２係る半導体装置が用いられるシステムのブロック図である。 図１７（ａ）から図１７（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１）である。 図１８（ａ）から図１８（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その２）である。 図１９（ａ）から図１９（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その３）である。 図２０（ａ）から図２０（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その４）である。 図２１（ａ）から図２１（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その５）である。 図２２（ａ）から図２２（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その６）である。 図２３（ａ）から図２３（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その７）である。 図２４（ａ）から図２４（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その８）である。 図２５（ａ）から図２１（ｅ）は、実施例２に係る半導体装置の製造方法を示す図（その９）である。 図２６（ａ）から図２６（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１０）である。 図２７（ａ）から図２７（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１１）である。 図２８（ａ）から図２８（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１２）である。 図２９（ａ）から図２９（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１３）である。 図３０（ａ）から図３０（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１４）である。 図３１（ａ）から図３１（ｄ）は、実施例２に係る半導体装置の製造方法を示す図（その１５）である。 図３２（ａ）から図３２（ｃ）は、実施例２に係る半導体装置の製造方法を示す図（その１６）である。 図３３（ａ）から図３３（ｃ）は、実施例３の半導体層を成膜するときの断面図である。 図３４は、第１層をエッチングした後のマスクの平面図である。 図３５は、第１層をエッチングした後のマスクの平面図である。 図３６（ａ）から図３６（ｇ）は、実施例４に係るマスクの製造方法を示す断面図である。 図３７（ａ）および図３７（ｂ）は、実施例４に係るマスクの製造方法を示す図（その１）である。 図３８（ａ）および図３８（ｂ）は、実施例４に係るマスクの製造方法を示す図（その２）である。 図３９は、第２層と絶縁膜との関係を示す平面図である。 図４０（ａ）から図４０（ｅ）は、実施例５の製造方法を示す図（その１）である。 図４１（ａ）から図４１（ｅ）は、実施例５の製造方法を示す図（その２）である。

図１（ａ）は、基板上の半導体層を示す平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。半導体層１２が延伸する方向（長手方向）をＸ方向、幅方向（短手方向）をＹ方向、基板１０の法線をＺ方向とする。以下の図においても同じである。

図１（ａ）および図１（ｂ）を参照し、基板１０上に半導体層１２が形成されている。半導体層１２は細長い形状を有している。半導体層１２はＸ方向に膜厚が変調されている。例えば、半導体層１２は＋Ｘ方向に行くにしたがい厚くなる。

このように膜厚を変調する比較例について説明する。図２は、比較例１における半導体層を成膜するときの断面図である。基板１０上に、第１層８２および第２層８４からなるマスク８０が設けられている。第１層８２には開口８１が形成されている。第２層８４には、幅Ｗ０の開口８３が形成されている。第２層８４の開口８３に比べ第１層８２の開口８１が広い。これにより、開口８１上の第２層８４は庇状となっている。マスク８０を用い基板１０上に半導体層１２を成膜する。成膜方法としては、例えばＭＯＶＰＥ（Metal
Organic Vapor Phase Epitaxy）法を用いる。半導体層１２の例としてＡｌＧａＩｎＡｓについて説明する。

半導体層１２を成膜するときに、マスク８０上に半導体層１２と同じ組成の膜８６が形成される。開口８３の幅Ｗ０上に成膜されるべき膜８６が開口８１内の基板１０上に形成される。半導体層１２が開口８３から直線的に形成されれば、半導体層１２は仮想膜７０のような断面形状となる。しかしながら、矢印７２および７４のように原料ガスが±Ｙ方向に拡散する。このため、半導体層１２は、仮想膜７０より薄くなる。例えば、幅Ｗ０を変調することにより、半導体層１２の膜厚を変調できる。

しかしながら、ＩＩＩ族原料の拡散速度は、Ａｌ、ＧａがＩｎより大きい。矢印７２がＡｌおよびＧａの原料ガスに、矢印７４がＩｎの原料ガスに対応する。したがって、半導体層１２のＹ方向の両端において、半導体層１２の組成が目標と異なってしまう。これにより、半導体層１２にクロスハッチが生じることがある。このように、比較例１では、膜質を均一にできない。

なお、Ａｌの原料ガスとしては、例えばトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）を用いることができる。Ｇａの原料ガスとしては、例えばトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）を用いることができる。Ｉｎの原料ガスとしては、例えばトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）を用いることができる。

図３は、比較例２における半導体層を成膜するときの断面図である。基板１０から離してマスク８０を配置する。マスク８０と基板１０との距離は例えば５０μｍ以上である。原料ガスが矢印７２および７４のようにマスク８０下に回り込むため、マスク８０下の基板１０上に半導体層１２を形成できる。マスク８０下の半導体層１２の膜厚は仮想膜７０より小さくなる。マスク８０の幅をＸ方向で変調することにより、半導体層１２の膜厚をＸ方向に変調できる。また、原料ガスがマスク８０の両側から供給されるため比較例１に比べると膜質が均一となる。

しかしながら、半導体層１２の長手方向に膜厚を変調するためには、マスク８０のＸ方向の幅を大きくし、マスク８０と基板１０との距離を大きくすることになる。これにより、膜厚変調の精度が悪くなってしまう。

図４は、比較例３における半導体層を成膜するときの断面図である。マスク８０に複数のスリット８８が形成されている。スリットの幅Ｗ９は、−Ｘ方向にいくにしたがい狭くなる。位置８９より−Ｘ側ではスリット８８は形成されてない。スリット８８の間のマスク８０下においては、両側のスリット８８から原料ガスが供給され半導体層１２が成膜される。スリット８８の幅Ｗ９をＸ方向に変調することにより、半導体層１２の膜厚を変調できる。例えば、−Ｘ方向にいくにしたがい膜厚を薄くできる。

しかしながら、位置８９より−Ｘ側では、矢印７２および７４のように原料ガスが一方向からのみ供給される。これにより、原料ガスの拡散速度に起因し、半導体層１２の膜質が異なってしまう。

比較例１から３のように、長手方向に膜厚が変調された半導体層１２を、膜質よく（例えばクロスハッチが形成されることなく）、かつ精度よく形成することは難しい。

図５（ａ）は、実施例１の半導体層を成膜するときの平面図、図５（ｂ）は、Ｄ−Ｄに沿った位置Ｘに対する半導体層の膜厚Ｔ１を示す図である。図６（ａ）から図６（ｃ）は、図５（ａ）のそれぞれＡ−Ａ断面図、Ｂ−Ｂ断面図およびＣ−Ｃ断面図である。図５（ａ）から図６（ｃ）を参照し、マスク８０は、基板１０上に形成された第１層１４と第１層１４上に形成された第２層１６とを有している。

Ｘ方向に延伸した第１領域５０は、短手方向に幅Ｗ１が変調されている。位置Ｘ０より−Ｘ方向では幅Ｗ１はほぼ一定である。位置Ｘ０より＋Ｘ方向では幅Ｗ１が一様に小さくなる。第１領域５０の幅方向（±Ｙ方向）の両側に離間して第２領域５２が設けられている。第３領域５４は、第１領域５０と第２領域５２とを接続している。第１領域５０の第２層１６は、遮蔽体６０となる。第２領域５２の第１層１４および第２層１６は、遮蔽体６０を基板１０に支持する支持体６２となる。第３領域５４の第２層１６は、遮蔽体６０を支持体６２に固定する梁６４となる。第３領域５４は、Ｙ方向に長い形状を有している。原料ガスが第３領域５４の第２層１６下に十分回り込むように、第３領域５４のＸ方向の長さＬ３は、第１領域５０の幅Ｗ１に比べ十分に小さい。第４領域５６は、第１領域５０と第２領域５２との間の第３領域５４以外の領域である。

マスク８０は、第１領域５０、第２領域５２および第３領域５４に形成されている。第４領域５６においては、第１層１４および第２層１６が除去されており、マスク８０は形成されていない。第１領域５０および第３領域５４において第１層１４が除去され、第２層１６が残存している。第２領域５２において第１層１４および第２層１６が残存している。第２領域５２の第４領域５６側は第２層１６が第１層１４よりサイドエッチングされており、第１層１４は庇状となっている。

図６（ａ）を参照し、基板１０上に半導体層１２を形成する。半導体層１２の形成方法は例えばＭＯＶＰＥ法である。半導体層１２は例えばＡｌＧａＩｎＡｓである。遮蔽体６０の下（領域７６）に原料ガスが拡散するため遮蔽体６０下の基板１０上に膜厚Ｔ１が小さい半導体層１２が形成される。第２領域５２（支持体６２）における庇状の第２層１６の下（領域７８）においては、原料ガスは＋Ｙ方向または−Ｙ方向の１方向から拡散するため、比較例１と同様にＩｎ原料ガスとＧａおよびＡｌ原料ガスとの拡散速度の差により組成比が不均一となり、クロスハッチが生じやすくなる。一方、領域７６においては、原料ガスは矢印７２および７４のように±Ｙ方向の２方向から拡散する。このため、Ｉｎ原料ガス（矢印７４）とＧａおよびＡｌ原料ガス（矢印７２）との拡散速度が異なっても、半導体層１２の膜質は均一に形成されやすくなる。よって、クロスハッチが形成されにくくなる。

図６（ｂ）を参照し、第１領域５０の幅Ｗ１が図６（ａ）より小さくなるため、膜厚Ｔ１は、図６（ａ）より大きくなる。第３領域５４（梁６４）のＸ方向の長さＬ３が十分小さいため、半導体層１２の膜厚に梁６４の影響は少ない。図６（ｃ）を参照し、第１領域５０の幅Ｗ１が図６（ｂ）より小さくなるため、膜厚Ｔ１は、図６（ｂ）より大きくなる。

図５（ｂ）を参照し、位置Ｘに対し膜厚Ｔ１は、位置Ｘ０よりも−Ｘ側では一定の膜厚である。位置Ｘに対し＋Ｘ側では、Ｘに行くにしたがい膜厚が厚くなる。

比較例１のマスク８０を用い半導体層１２を形成した。
マスク８０の各層の材料膜厚は以下である。
第１層８２：Ａｌ_０．５２Ｉｎ_０．４８Ａｓ、膜厚 Ｈ０
第２層８４：ＩｎＰ、膜厚 １μｍ

図７は、平坦な基板上に形成された半導体層１２の断面図である。半導体層１２は、基板１０上にバッファ層１２ａ、コア層１２ｂおよびキャップ層１２ｃを順に成膜した。各層の材料および膜厚は以下である。
バッファ層１２ａ：ＩｎＰ、膜厚：２０ｎｍ
コア層１２ｂ ：ＡｌＧａＩｎＡｓＭＱＷ（Multi Quantum Well）層、膜厚：４００ｎｍ
キャップ層１２ｃ：ＩｎＰ、膜厚：４００ｎｍ

図８は、比較例１における遮蔽体の幅Ｗ０に対するコア層１２ｂの規格化膜厚を示す図である。平坦な基板１０上に成膜した半導体層１２のコア層１２ｂの膜厚をＴｏとし、開口８３の半導体層１２のコア層１２ｂの膜厚をＴ０としたとき、規格化膜厚はＴ０／Ｔｏとした。第１層１４の膜厚Ｈ０が１．６７μｍおよび４．７５μｍのマスク８０を用いた。図８を参照し、幅Ｗ０が小さくなると規格化膜厚は小さくなる。第１層８２の膜厚Ｈ０が大きい方が規格化膜厚は小さい。マスク８０を除去後に、半導体層１２の表面におけるクロスハッチの有無を光学顕微鏡を用い観察した。規格化膜厚が０．８５より小さくなると、Ｈ０がいずれのものにおいても半導体層１２にクロスハッチが観察された。

図９（ａ）および図９（ｂ）は、比較例１および実施例１の表面写真を示す模式図である。図９（ａ）および図９（ｂ）は、マスク８０を用い半導体層１２を形成し、マスク８０を除去した後の基板１０および半導体層１２の表面を光学顕微鏡を用い観察した写真の模式図である。図９（ａ）は、比較例１においてクロスハッチが観察された例であり、図９（ｂ）は、実施例１においてクロスハッチが観察されなかった例である。図９（ａ）に示すように、半導体層１２の表面にクロスハッチ３０が観察される。

以下は、実施例１の第１領域５０（遮蔽体６０）Ｗ１の変調（ｘとＷ１の関係）の最適値を求めるために、第１領域５０（遮蔽体６０）の幅に対する膜厚比について、第１領域５０の幅を一定にした時の実験結果を示している。
実験条件は、次に示す通りである。
実施例１のマスク８０を用い半導体層１２を形成した。
マスク８０の各層の材料膜厚は以下である。
第１層１４：Ａｌ_０．５２Ｉｎ_０．４８Ａｓ、膜厚：１．６７μｍ
第２層１６：ＩｎＰ、膜厚：６μｍ
半導体層１２の構造は、比較例１と同じである。
マスク８０の形成方法は、後述する実施例２と同じである。

図１０は、マスクの平面図である。図１０を参照し、第１領域５０（遮蔽体６０）の幅Ｗ１を一定とした。第３領域５４（梁６４）のＹ方向の幅をＷ３、Ｘ方向の長さをＬ３とした、Ｘ方向の第３領域５４のピッチをＬ４とした。第２領域５２（支持体６２）のＹ方向の間隔をＷ５とした。Ｗ５＝２×Ｗ３＋Ｗ１である。

図１１は、実施例１で支持体６２の間隔Ｗ５＝１４０μｍにおける遮蔽体の幅Ｗ１に対するコア層１２ｂの規格化膜厚を示す図である。規格化膜厚の算出方法は図８と同じである。図１１を参照し、幅Ｗ１が小さくなると規格化膜厚は大きくなる。

図１２は、遮蔽体６０の幅Ｗ１と支持体６２の間隔Ｗ５とに対するクロスハッチの有無を示す図である。図１２を参照し、マスク８０を除去後に、半導体層１２の表面におけるクロスハッチの有無を光学顕微鏡を用い観察した。「○」はクロスハッチが観察されないことを示し、「×」はクロスハッチが観察されることを示す。Ｗ５＝５０μｍのとき、Ｗ１＝１５μｍおよび２０μｍにおいてクロスハッチが観察された。この条件以外においてクロスハッチは観察されなかった。Ｗ５＝５０μｍおよびＷ１＝１５μｍのとき、Ｗ３＝１７．５μｍである。Ｗ５＝５０μｍおよびＷ１＝２０μｍのとき、Ｗ３＝１５μｍである。その他の条件では、Ｗ３は１９μｍ以上となる。

以上のように、梁６４のＹ方向の幅Ｗ３（第１領域５０と第２領域５２との間隔（遮蔽体６０と支持体６２との間隔）に相当する）が小さくなると、半導体層１２にクロスハッチが形成される。よって、半導体層１２にクロスハッチが形成されないようにするため、幅Ｗ３は大きいことが好ましい。図１２の場合、幅Ｗ３は、１８μｍ以上が好ましい。余裕を持たせるため、幅Ｗ３は、２０μｍ以上がより好ましく、３０μｍ以上がさらに好ましい。

図１３（ａ）から図１３（ｃ）は、梁の幅Ｗ３および長さＬ３に対する遮蔽体の垂れ下がりの有無を示す図である。図１３（ａ）を参照し、梁６４のＸ方向のピッチＬ４を５０μｍとして、梁６４のＹ方向の幅Ｗ３およびＸ方向の長さＬ３に対し、遮蔽体６０の垂れ下がりを観察した。遮蔽体６０のＹ方向の幅Ｗ１は、コア層１２ｂの規格化膜厚０．２以下を実現するのに必要な幅である。「○」は垂れ下がりなしを示し、「×」は垂れ下がりありを示す。梁６４の長さＬ３が１μｍ、１．５μｍおよび２μｍのとき、梁６４の幅Ｗ３がそれぞれ６２μｍ以上、７３μｍ以上および９１μｍ以上において「×」となる。

図１３（ｂ）を参照し、梁６４のＸ方向のピッチＬ４を１５０μｍとして、梁６４のＹ方向の幅Ｗ３およびＸ方向の長さＬ３に対し遮蔽体６０の垂れ下がりを観察した。遮蔽体６０のＹ方向の幅Ｗ１は、１５μｍであり、梁６４の長さＬ３が１μｍ、１．５μｍおよび２μｍのとき、梁６４の幅Ｗ３がそれぞれ４２μｍ以上、５０μｍ以上および６２μｍ以上において「×」となる。

図１３（ｃ）は、図１３（ａ）における梁６４の幅Ｗ１を１０μｍ（コア層１２ｂの規格化膜厚０．３３を実現するのに必要な幅）としたときの換算した結果である。図１３（ｃ）を参照し、梁６４の長さＬ３が１μｍ、１．５μｍおよび２μｍのとき、梁６４の幅Ｗ３がそれぞれ９３μｍ以上、１１０μｍ以上および１３７μｍ以上において「×」となる。

遮蔽体６０は梁６４により支持体６２に支持されている。よって、遮蔽体６０の幅Ｗ１が大きくなる、梁６４の長さＬ３が小さくなる、または、梁６４の幅Ｗ３が大きくなると、遮蔽体６０が重力等により垂れ下がってしまう。梁６４のピッチＬ４を大きくすると、図１３（ｂ）のように、遮蔽体６０は垂れ下がりやすくなる。しかし、梁６４のピッチＬ４を大きくすると、半導体層１２の膜厚変調に梁６４の影響が少なくなる。これにより、ピッチＬ４は大きくなる方が好ましい。また、梁６４の幅Ｗ３を大きくすると、遮蔽体６０が垂れ下がりやすくなる。よって、梁６４の幅Ｗ３を大きくし過ぎるのは好ましくない。よって、幅Ｗ３は、１００μｍ以下が好ましい。幅Ｗ３は、８０μｍ以下がより好ましく、６０μｍ以下がさらに好ましい。

第２層１６を薄くすると、遮蔽体６０が垂れ下がりやすくなり、梁６４の幅Ｗ３を大きくできない。これにより、図１２のように、半導体層１２にクロスハッチが生じやすくなる。遮蔽体６０の幅Ｗ１を小さくすれば、図１３（ａ）から図１３（ｃ）のように、垂れ下がりは生じにくくなる。しかし、半導体層１２の膜厚変調できる範囲が狭くなる。よって、第２層１６の膜厚は、３μｍ以上が好ましく、４μｍ以上がより好ましい。第２層１６が厚くなると、第２層１６のエッチングが難しくなる。よって、第２層１６の膜厚は８μｍ以下が好ましく、７μｍ以下がより好ましい。

さらに、梁６４（第３領域５４）が遮蔽体６０（第１領域５０）の片側に複数設けられる。これにより、遮蔽体６０の垂れ下がりを抑制できる。

次に、半導体層１２の膜厚変調の例を説明する。

図１４（ａ）は、マスクの一例の平面図、図１４（ｂ）は、遮蔽体６０の中心線の直下における半導体層１２の膜厚を示す図である。図１４（ａ）を参照し、Ｘ方向において、マスク８０は、Ｘ１からＸ２の間に設けられている。位置Ｘ０より−Ｘ側では、遮蔽体６０（第１領域５０）のＹ方向の幅Ｗ１は一定である。位置Ｘ０より＋Ｘ側では、遮蔽体６０のＹ方向の幅Ｗ１は一様に小さくなる。位置Ｘ２での遮蔽体６０の幅をＷＨとする。支持体６２（第２領域５２）のＹ方向の幅をＷＡ、Ｘ０より−Ｘ側の遮蔽体６０のＹ方向の幅をＷＣ、第４領域５６（遮蔽体６０と支持体６２のとの間）のＹ方向の幅をＷＢとする。Ｘ１とＸ２との距離をＬＧ、Ｘ０とＸ２との距離をＬＦとする。梁６４のＸ方向の長さＬＥ、梁６４のＸ方向のピッチをＬＤとする。

位置Ｘ２を０、位置Ｘ２から−Ｘ方向をｘとする。第１領域５０の幅Ｗ１（ｘ）がｘに対し直線的に変化する場合、Ｗ１（ｘ）は、以下の数式となる。
Ｗ１（ｘ）＝ＷＨ＋（ＷＣ−ＷＨ）×ｘ／ＬＦ
図１４（ｂ）を参照し、ｘが０からＸ２−Ｘ０にかけては半導体層１２の膜厚は指数関数的に減少する。ｘがＸ２−Ｘ０以上においては、膜厚は一定となる。

図１５（ａ）は、マスクの別の一例の平面図、図１５（ｂ）は、ｘに対する半導体層の膜厚を示す図である。図１５（ａ）を参照し、以下の式のように、第１領域５０の幅Ｗ１（ｘ）はｘに対し指数関数的に変化する。
Ｗ１（ｘ）＝ＷＨ×ｅｘｐ（Ｘ／ＬＦ×Ｌｏｇ（ＷＣ／ＷＨ））
図１５（ｂ）を参照し、ｘが０からＸ２−Ｘ０にかけては半導体層１２の膜厚は直線的に減少する。

図１４（ａ）から図１５（ｂ）に示すように、遮蔽体６０（第１領域５０）の幅Ｗ１（ｘ）をＸ方向に変調することにより、半導体層１２の膜厚をＸ方向に任意に変調することができる。

例えばＷＡ＝４０μｍ、ＷＢ＝２７．５μｍ、ＷＣ＝１５μｍ、ＬＤ＝１５０μｍ、ＬＥ＝１μｍ、ＬＦ＝２００μｍ、ＬＧ＝３０１μｍ、ＷＨ＝１μｍとすることができる。ＷＡは、第１層１４をエッチングした際に、第１層１４のＹ方向の最小幅が３μｍ以上（マスク８０の第２層１６の膜厚の１／２）となるように設定することが好ましい。原料ガスの気相拡散による半導体層１２の組成分布を小さくするため、ＷＢは、２０μｍ以上が好ましく、３０μｍ以上がより好ましい。ＬＤは、３０μｍ以上が好ましく、５０μｍ以上がより好ましい。第３領域５４により半導体層１２の組成分布を小さくするため、ＬＥは、３μｍ以下が好ましく、２μｍ以下がより好ましい。ＬＥ／ＬＤ≦０．１が好ましく、ＬＥ／ＬＤ≦０．０５がより好ましい。

実施例１によれば、マスク８０を用い、基板１０上に半導体層１２を成長する。これにより、図５（ｂ）のように、遮蔽体６０の長手方向に膜厚を変調させることができる。また、半導体層１２の膜質を均一化できる。さらに、第１層１４上に第２層１６を形成しマスク８０とする。これにより、膜厚の制御が容易となる。

第３領域５４は、第１領域５０の長手軸に対し対称に形成されている。これにより、半導体層１２を長手軸に対し対称に形成できる。

実施例１により製造された半導体層１２は、図６（ａ）から図６（ｃ）のように、短手方向における膜厚が端部に比べ中心部が薄い。半導体層１２における幅方向の中心の凹み量は、半導体層１２の膜厚Ｔ１が薄い方が大きくなる。

さらに、半導体層１２として、基板１０上に形成されたＩｎＰバッファ層１２ａと、バッファ層１２ａ上に形成されたＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓを含むコア層１２ｂと、コア層１２ｂ上に形成されたＩｎＰキャップ層１２ｃとを有する。このようにＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓを含む半導体層１２は、これまで膜厚変調が難しかったが、実施例１により、膜厚変調が容易となる。

実施例１としては、例えば以下のような材料を用いることもできる。
基板１０の最上層：ＩｎＰ
第１層１４：ＡｌＩｎＡｓ、ＧａＩｎＡｓまたはＡｌＧａＩｎＡｓ
第２層１６：ＩｎＰ
バッファ層１２ａ：ＩｎＰ
コア層１２ｂ：ＩｎＧａＡｓＰＭＱＷ層
キャップ層１２ｃ：ＩｎＰ
第１層１４のエッチング溶液：硫酸：過酸化水素水：水＝１：１：１

また、以下のような材料を用いることもできる。
基板１０の最上層：ＩｎＧａＡｓＰ
第１層１４：ＩｎＰ
第２層１６：ＩｎＧａＡｓＰまたはＧａＩｎＡｓ
バッファ層１２ａ：ＩｎＰまたはＩｎＧａＡｓＰ
コア層１２ｂ：ＩｎＧａＡｓＰＭＱＷ層
キャップ層１２ｃ：ＩｎＧａＡｓＰ
第１層１４のエッチング溶液：塩酸：水＝１：１

さらに、以下のような材料を用いることもできる。
基板１０の最上層：ＧａＩｎＡｓＰ
第１層１４：ＩｎＰ
第２層１６：ＩｎＧａＡｓＰ
バッファ層１２ａ：ＩｎＰまたはＩｎＧａＡｓＰ
コア層１２ｂ：ＡｌＧａＩｎＡｓＭＱＷ層
キャップ層１２ｃ：ＡｌＧａＩｎＡｓまたはＩｎＧａＡｓＰ
第１層のエッチング溶液：塩酸：水＝１：１

半導体層１２の成膜時に元素同士の拡散速度が異なると、半導体層１２の組成が均一になりにくい。よって、半導体層１２が、ＩｎとＡｌを含む場合、またはＩｎとＧａを含む場合、実施例１を用いることが有効である。例えば、実施例１において、ＡｌＧａＩｎＡｓは、ＡｌＩｎＡｓまたはＧａＩｎＡｓを含んでもよい。半導体層１２の構成は上記に限られない。例えば、半導体層１２に複数の元素が含まれる場合、半導体層１２の成膜時に元素同士の拡散速度が異なる場合がある。よって、実施例１を用いることが有効である。また、第１層１４、第２層１６、バッファ層１２ａ、コア層１２ｂおよびキャップ層１２ｃは、それぞれエピタキシャル成長する材料の組み合わせが好ましい。

第１層１４のエッチング液としては、第１層１４がエッチングされ、基板１０の最表面および第２層１６がエッチングされにくい溶液が好ましい。例えば、基板１０の最表面および第１層１４がＩｎＰ、第２層１６がＡｓを含む場合、第１層１４のエッチング液として過酸化水素を含む硫酸系または過酸化水素を含む塩酸系の溶液を用いることができる。基板１０の最表面および第１層１４がＡｓを含み、第２層１６がＩｎＰの場合、第１層１４のエッチング液として過酸化水素を含まない塩酸系の溶液または臭素系の溶液を用いることができる。

実施例１が用いられる半導体装置としてスポットサイズコンバータを例を説明する。図１６は、実施例２に係る半導体装置が用いられるシステムのブロック図である。図１６を参照し、基板９０に、スポットサイズコンバータ９１および９２、マッハツェンダー変調器９３、導波路９４および９５、および配線１０２が形成されている。先球ファイバ９６からレーザ光９８がスポットサイズコンバータ９１に照射される。スポットサイズコンバータ９１は、レーザ光９８のスポットサイズを導波路９５のサイズに変換する。マッハツェンダー変調器９３は、導波路９４を伝搬した光信号を配線１０２を伝搬した電気信号１０３を用い変調し、導波路９５に出力する。スポットサイズコンバータ９２は、変調光９９のスポットサイズを先球ファイバ９７のサイズに変換する。このように、スポットサイズコンバータ９１および９２は、光信号のスポットサイズを変換する機能を有する。

図１７（ａ）から図３２（ｃ）は、実施例２に係る半導体装置（スポットサイズコンバータ）の製造方法を示す図である。図１７（ａ）から図３２（ａ）および図２５（ｄ）は平面図、図１７（ｂ）から図３２（ｂ）は、それぞれ図１７（ａ）から図３２（ａ）のＡ−Ａ断面図、図１７（ｃ）から図３１（ｃ）は、それぞれ図１７（ａ）から図３１（ａ）のＢ−Ｂ断面図である。図２５（ｅ）、図３１（ｄ）および図３２（ｃ）は、それぞれ図２５（ａ）、図３１（ａ）および図３２（ａ）のＣ−Ｃ断面図である。

図１７（ａ）から図１７（ｃ）を参照し、ＩｎＰ基板上にｎ型ＩｎＰクラッド層を形成することにより基板１０を準備する。以下、ＩｎＰ基板とｎ型ＩｎＰクラッド層とを基板１０として示す。ｎ型ＩｎＰクラッド層は、ＭＯＶＰＥ法を用い成長する。成長圧力は１×１０^４Ｐａであり、成長温度はそれぞれ６５０℃および６００℃である。ｎ型ＩｎＰクラッド層の膜厚は２μｍである。基板１０の主面は（１００）面であり、−Ｘ方向が［０１１］方向である。

図１８（ａ）から図１８（ｃ）を参照し、基板１０上に第１層１４としてＡｌＩｎＡｓ層、第２層１６としてＩｎＰ層を形成する。第１層１４および第２層１６はＭＯＶＰＥ法を用い形成する。成長圧力は１×１０^４Ｐａであり、成長温度は６５０℃である。第１層１４および第２層１６の膜厚は、それぞれ１．６μｍおよび６μｍである。第１層１４は、ＩｎＰ層と格子整合するＡｌ_０．５２Ｉｎ_０．４８Ａｓであることが好ましい。

図１９（ａ）から図１９（ｃ）を参照し、第２層１６上に絶縁膜１８を形成する。絶縁膜１８は、窒化シリコン膜であり、スパッタリング法を用い形成する。絶縁膜１８の膜厚は０．６μｍである。絶縁膜１８は、酸化シリコン膜でもよい。

図２０（ａ）から図２０（ｃ）を参照し、絶縁膜１８を露光技術およびエッチング法を用いパターニングする。絶縁膜１８は、第１領域５０、第２領域５２および第３領域５４に形成され、第４領域５６から除去される。第４領域５６は、絶縁膜１８の開口１９となり、開口１９に第２層１６の表面が露出する。位置Ｘ０より−Ｘ側では第１領域５０の幅は一定である。位置Ｘ０より＋Ｘ側では第１領域５０の幅はＸ方向に行くにしたがい小さくなる。

図２１（ａ）から図２１（ｃ）を参照し、絶縁膜１８をマスクに第２層１６をドライエッチングする。あらかじめ求めたエッチングレートからエッチング時間を制御することにより第１層１４が所望の開口で露出するまでドライエッチングを行う。エッチングは、基板１０まで達しなければ問題ないが、基板１０上にダメージが入らないように第１層１４を１μｍ以上残すドライエッチング量であることが好ましい。これにより、第２層１６に開口１９が形成され、開口１９に第１層１４が露出する。

図２２（ａ）から図２２（ｃ）を参照し、絶縁膜１８を除去する。絶縁膜１８の除去にはフッ酸系溶液を用いる。その後、水洗を行ない乾燥する。

図２３（ａ）から図２３（ｃ）を参照し、第２層１６をマスクに、第１領域５０、第３領域５４および第４領域５６の第１層１４をエッチングする。エッチング液として、硫酸：過酸化水素：水が１：１：１の溶液を用いる。このエッチング溶液はＩｎＰをほとんどエッチングせず、ＡｌＩｎＡｓをエッチングする。これにより、第１層１４に開口１９が形成され、開口１９に基板１０の表面が露出する。第１領域５０および第３領域５４内の第１層１４が除去され、第１領域５０の第２層１６下に空洞２０が形成される。第２領域５２の端部において第１層１４が除去され空隙２１が形成される。その後、水洗を行ない乾燥する。以上により、第１層１４および第２層１６からマスク８０が形成される。第１領域５０の第２層１６が遮蔽体６０となる。第２領域５２の第１層１４および第２層１６が支持体６２となる。第３領域５４の第２層１６が梁６４となる。

図２４（ａ）から図２４（ｃ）を参照し、マスク８０を用い、基板１０上に半導体層１２を形成する。半導体層１２は、ＭＯＶＰＥ法を用い成長する。成長圧力は１×１０^４Ｐａであり、成長温度は６５０℃および５３０℃である。半導体層１２は、基板１０側から、順に、成長温度が６５０℃で膜厚が２０ｎｍのＩｎＰバッファ層、膜厚が４００ｎｍのＡｌＧａＩｎＡｓＭＱＷ層を形成する。続いて、ＭＱＷ層上に成長温度が５３０℃で膜厚が４００ｎｍのアンドープＩｎＰクラッド層を形成する。マスク８０の上面、下面および側面に半導体膜８６が形成される。

図２５（ａ）から図２５（ｅ）を参照し、第２領域５２の第１層１４をエッチングすることにより、第２層１６と第２層１６の上面、下面および側面に形成された膜８６をリフトオフする。エッチング液には、硫酸：過酸化水素：水が１：１：１の溶液を用いる。このエッチング溶液はＩｎＰをほとんどエッチングしないため、半導体層１２および基板１０はほとんどエッチングされない。

図２５（ａ）において、破線は、半導体層１２の膜厚の等高線のうち１つを示している。図２５（ｄ）において、実線は、半導体層１２の膜厚の等高線を示している。第１領域５０において形成された半導体層１２には凹部が形成される。凹部内のＸ０とＸ２との間のＣ−Ｃ（第１領域５０の中心線）線において、Ｘが大きくなるに従い半導体層１２は厚くなる。

図２６（ａ）から図２６（ｃ）を参照し、基板１０および半導体層１２上に絶縁膜２２を形成する。絶縁膜２２は、窒化シリコン膜であり、スパッタリング法を用い形成する。絶縁膜２２の膜厚は、０．２μmである。絶縁膜２２は、酸化シリコン膜でもよい。絶縁膜２２を露光技術およびエッチング法を用いパターニングする。絶縁膜２２は、第１領域５０において除去される。位置Ｘ０より−Ｘ側では絶縁膜２２に形成された開口の幅はほぼ一定である。位置Ｘ０よりＸ側ではＸ方向に行くにしたがい、絶縁膜２２に形成された開口の幅は大きくなる。位置Ｘ２よりＸ側には絶縁膜２２は形成しない。なお、絶縁膜２２の開口の変化点は位置Ｘ０およびＸ２以外でもよい。絶縁膜２２の開口の幅は第１領域５０と一致していなくともよい。

図２７（ａ）から図２７（ｃ）を参照し、絶縁膜２２をマスクに半導体層２４を形成する。半導体層２４は、ＭＯＶＰＥ法を用い成長する。成長圧力は１×１０^４Ｐａであり、成長温度は６００℃および５３０℃である。半導体層２４として、成長温度が６００℃で、半導体層１２側から順に、膜厚が１００ｎｍのアンドープＩｎＰクラッド層、膜厚が８００ｎｍのｐ型ＩｎＰクラッド層、および膜厚が１００ｎｍのｐ型ＩｎＧａＡｓＰ中間層を形成する。中間層上に、成長温度が５３０℃で、ｐ型ＧａＩｎＡｓコンタクト層を成長する。ＩｎＧａＡｓＰ中間層は、ＩｎＰと格子整合し、組成がＩｎＰからＧａＩｎＡｓに徐々に変化する層である。ｐ型ＧａＩｎＡｓコンタクト層はＩｎ_０．５３Ｇａ_０．４７Ａｓである。

半導体層２４の膜厚は絶縁膜２２のマスクのＹ方向の開口幅Ｗ８に依存する。開口幅Ｗ８が大きいと半導体層２４は薄くなり、開口幅Ｗ８が小さいと半導体層２４は厚くなる。

図２８（ａ）から図２８（ｃ）を参照し、絶縁膜２２を除去する。絶縁膜２２の除去にはフッ酸系溶液を用いる。その後、水洗を行ない乾燥する。

図２９（ａ）から図２９（ｃ）を参照し、基板１０および半導体層１２および２４上に絶縁膜２６を形成する。絶縁膜２６は、窒化シリコン膜であり、スパッタリング法を用い形成する。絶縁膜２６の膜厚は、０．６μｍである。絶縁膜２６は、酸化シリコン膜でもよい。絶縁膜２６を露光技術およびエッチング法を用いパターニングする。絶縁膜２６は、第１領域５０のＹ方向の中央部分と、第１領域５０に対し＋Ｙ側部分と、および第１領域５０に対し−Ｙ側部分の３つの部分に分割されている。第１領域５０と重なる中央部分は第１領域５０よりも幅が狭い。位置Ｘ０より−Ｘ側と位置Ｘ２よりＸ側では絶縁膜２６の幅は一定である。位置Ｘ０とＸ２の間においては、Ｘ方向に行くにしたがい絶縁膜２６の幅が小さくなる。＋Ｙ側部分とと−Ｙ側部分との間の距離は一定である。

図３０（ａ）から図３０（ｃ）を参照し、絶縁膜２６をマスクに半導体層１２および２４並びに基板１０をドライエッチングする。ドライエッチングは、塩素系のガスを用いる。これにより、基板１０および半導体層１２に凹部２８が形成され、凹部２８の間に、半導体層１２および半導体層２４を含む凸部２９が形成される。半導体層２４の影響で、凹部２８内の基板１０には段差２７が形成される。

図３１（ａ）から図３１（ｄ）を参照し、絶縁膜２６を除去する。絶縁膜２６の除去にはフッ酸系溶液を用いる。その後、水洗を行ない乾燥する。位置Ｘ１近傍からＸ０の間において、凸部２９の幅および高さはほぼ一定である。図３１（ａ）のように、位置Ｘ０からＸ２の間において、凸部２９の幅は＋Ｘ方向に行くにしたがい小さくなる。図３１（ｄ）のように、位置Ｘ０からＸ２の間において、凸部２９内の半導体層１２の膜厚は＋Ｘ方向に行くにしたがい大きくなる。凸部２９内の半導体層２４の膜厚は＋Ｘ方向に行くにしたがい小さくなる。

図３２（ａ）から図３２（ｃ）を参照し、Ａ−Ａにおいて、基板１０を劈開する。以上によりスポットサイズコンバータ３５が形成される。スポットサイズコンバータ３５の凸部２９において、＋Ｘ方向に行くにしたがい、半導体層１２のＹ方向の幅は小さくなる。これにより、−Ｘ方向から＋Ｘ方向に入射された光は＋Ｘ方向に行くにしたがいスポットサイズが小さくなる。＋Ｘ方向に行くにしたがい、半導体層１２の膜厚が大きくなる。コア層１２ｂの膜厚も大きくなる。これにより、−Ｘ方向に入射された光は＋Ｘ方向に行くにしたがいクラッド層からコア層に集まり、スポットサイズが小さくなる。このように、−Ｘ方向から＋Ｘ方向に入射された光は、スポットサイズが小さくなるように変換される。一方、＋Ｘ方向から−Ｘ方向に入射された光は、スポットサイズが大きくなるように変換される。

実施例２によれば、図１８（ａ）から図１８（ｃ）のように、基板１０上に第１層１４を、第１層１４上に第２層１６を形成する。図２１（ａ）から図２３（ｃ）のように、第１領域５０および第３領域５４において第２層１６を残存させ第１層１４を除去し、第２領域５２において第１層１４と第２層１６とを残存させ、第４領域５６において第１層１４と第２層１６とを除去する。これにより、マスク８０を形成する。図２４（ａ）から図２４（ｃ）のように、マスク８０を用い、基板１０上の第１領域５０と第４領域５６とに半導体層１２を成膜する。これにより、実施例１と同様に、マスク８０の長手方向に膜厚を変調させることができる。また、半導体層１２の膜質を均一化できる。さらに、膜厚の制御が容易となる。

また、マスク８０の形成を以下のように行なう。図２１（ａ）から図２１（ｃ）のように、第１領域５０、第２領域５２および第３領域５４の第２層１６を残存させるように第４領域５６の第２層１６を除去する。図２３（ａ）から図２３（ｃ）のように、第１領域５０、第２領域５２および第３領域５４に残存した第２層１６をマスクに第１領域５０、第３領域５４および第４領域５６の第１層１４を除去する。これにより、マスク８０を簡単に作成できる。

図３３（ａ）から図３３（ｃ）は、実施例３の半導体層を成膜するときの断面図である。図３３（ａ）から図３３（ｃ）は、第１領域５０および第４領域５６を示している。第２層１６は絶縁膜により形成される。絶縁膜としては例えば酸化シリコン膜または窒化シリコン膜である。半導体層１２内の破線およびハッチング領域は、第２層１６を半導体とした実施例１の場合の半導体層１２を示す。半導体層１２の実線は、実施例３の半導体層１２を示す。

実施例１においては、図６（ａ）から図６（ｃ）のように、第２層１６の上下に半導体膜８６が形成される。これは、第２層１６が半導体により形成されているためである。一方、第２層１６を絶縁膜とすると、図３３（ａ）から図３３（ｃ）のように、第２層１６の上下には膜８６が形成されない。このため、膜８６の分の半導体が半導体層１２として成膜される。よって、半導体層１２が実施例１より厚くなる。このため、実施例３において実施例１と同じ半導体層１２の膜厚を得るためには、幅Ｗ１をより大きくすることになる。これにより、膜質が不均一となりやすくなる。

実施例３のように、第２層１６を絶縁膜とすることもできる。しかしながら、半導体層１２の膜質をより均一とするためには、実施例１のように、第２層１６を半導体とすることが好ましい。それぞれの半導体がエピタキシャルに成長する組成であることがより好ましい。第２層１６として半導体を形成するためには、第１層１４を半導体とすることが好ましい。第２層１６を絶縁膜とする場合、第１層１４は、半導体とすることができる。この場合は、絶縁膜および基板１０に対して選択的にエッチングできる半導体であれば、エピタキシャルに成長する組成でなくてもよい。

基板１０を（００１）を主面とするＩｎＰ、第１層１４をＧａＩｎＡｓ、第２層１６をＩｎＰとし、第２層１６のエッチングに過酸化水素を含むエッチング溶液を用いマスク８０を形成した。

図３４は、第１層をエッチングした後のマスクの平面図である。図３４を参照し、第２層１６をマスクに第１層１４をエッチングすると、第１層１４が［１００］方向に大きくサイドエッチングされる。［１１０］方向のサイドエッチング量Ｌ００が１４．３μｍのとき、［１００］方向のサイドエッチング量Ｌ０１は６９．７μｍである。これにより、第２層１６の一部６８が基板１０に接触してしまう。

図３５は、第１層をエッチングした後のマスクの平面図である。図３５を参照し、円形の第２層１６を用い第１層１４をサイドエッチングした。［１００］方向のサイドエッチング量が［１１０］方向より大きい。このように、［１００］方向のエッチング速度が［１１０］方向より速いことがわかる。

図３６（ａ）から図３６（ｇ）は、実施例４に係るマスクの製造方法を示す断面図である。中心線より右側は、［１１０］方向の断面図であり、左側は「１００」方向の断面図である。図３７（ａ）および図３８（ａ）は、実施例４に係るマスクの製造方法を示す平面図である。図３７（ｂ）および図３８（ｂ）は、図３７（ａ）および図３８（ａ）のＡ−Ａ断面図である。

図３６（ａ）を参照し、（００１）ＩｎＰ基板１０上に、第１層１４としてＧａＩｎＡｓ層を形成する。第１層１４上に第２層１６としてＩｎＰ層を形成する。第２層１６上に絶縁膜１８を形成する。図３６（ｂ）を参照し、絶縁膜１８をパターニングする。図３７（ａ）および図３７（ｂ）を参照し、絶縁膜１８は、［１１０］方向および［１１０］に等価な方向を辺とする長方形である。頂点の方向は［１００］方向である。

図３６（ｃ）を参照し、絶縁膜１８をマスクに第２層１６を除去する。図３６（ｄ）を参照し、絶縁膜１８を除去する。図３６（ｅ）を参照し、絶縁膜３２を形成する。

図３８（ａ）および図３８（ｂ）を参照し、第２層１６の頂点を覆うように絶縁膜３２を形成する。第２層１６の辺を通る［１１０］方向を方向３３ｂと頂点を通る［１００］方向を方向３３ａとする。図３６（ｆ）を参照し、絶縁膜３２および第２層１６をマスクに第１層１４を硫酸系エッチング溶液を用いエッチングする。方向３３ａのサイドエッチング量が方向３３ｂより大きくなる。図３６（ｇ）を参照し、絶縁膜３２を除去する。

［１００］方向の頂点が絶縁膜３２により覆われるため、第１層１４の［１００］方向へのサイドエッチングが抑制される。

図３９は、第２層と絶縁膜との関係を示す平面図である。図３９を参照し、第２層１６をマスクとした第１層１４の［１１０］方向のサイドエッチング量をＬ００とする。第２層１６のパターンをＬ００内側に小さくしたパターンをパターン４０とする。パターン４０と（１００）面との接線を直線４２とする。直線４２は、パターン４０の頂点を通りパターン４０の辺に対し４５°の角度を有する直線となる。直線４２に平行であり、かつ絶縁膜３２のパターンの頂点に接する直線を直線４４とする。直線４２と直線４４との距離をＬ０２とする。図３４のように、［１００］方向の第１層１４のサイドエッチング量は［１１０］方向の約５倍である。よって、Ｌ０２はＬ００の５倍以上が好ましい。

実施例４によれば、第２層１６はＧａＩｎＡｓである。マスク８０を形成する際に、図３６（ｅ）のように、第２層１６を除去した後、第１層１４を除去する前に、第２領域５２の角の第２層１６上に絶縁膜３２を形成する。これにより、第１層１４の異常なサイドエッチングを抑制できる。

実施例５は、第１領域の第２層を第３領域の第２層より薄くすることで、遮蔽体６０を垂れ下がり難くするためのマスクの製造方法の例である。図４０（ａ）から図４１（ｅ）は、実施例５の製造方法を示す図である。図４０（ａ）および図４１（ａ）は平面図、図４０（ｂ）および図４１（ｂ）は、それぞれ図４０（ａ）および図４１（ａ）のＡ−Ａ断面図、図４０（ｃ）および図４１（ｃ）は、それぞれ図４０（ａ）および図４１（ａ）のＢ−Ｂ断面図、図４０（ｄ）および図４１（ｄ）は、それぞれ図４０（ａ）および図４１（ａ）のＣ−Ｃ断面図、図４０（ｅ）および図４１（ｅ）は、それぞれ図４０（ａ）および図４１（ａ）のＤ−Ｄ断面図である。

図４０（ａ）から図４０（ｅ）を参照し、第２層１６は、第３層１６ａと、第３層１６ａ上に形成された第４層１６ｂを含む。第３層１６ａおよび第４層１６ｂは、例えばそれぞれＩｎＰ層およびＧａＩｎＡｓ層である。実施例２の図２２（ａ）から図２２（ｃ）の後に、第２領域５２および第３領域５４を覆うように絶縁膜４６を形成する。第１領域５０には絶縁膜４６はほとんど形成しない。その後、絶縁膜４６をマスクに第４層１６ｂをエッチングする。絶縁膜４６を除去する。

図４１（ａ）から図４１（ｅ）を参照し、実施例２の図２３（ａ）から図２３（ｃ）の工程において開口１９、空洞２０、空隙２１を形成すると同時に絶縁膜４６をマスクに第４層１６ｂをエッチングする。絶縁膜４６を除去する。これにより、第１領域５０の第２層１６は第３領域５４より薄くなる。

図１０における第２領域５２の間隔Ｗ５、遮蔽体６０の体積をＶｍ、梁６４の体積をＶｓとすると、第２層１６の膜厚Ｈ２は、近似的に以下の式を満足すれば、遮蔽体６０は垂れ下がらない。なお、αは材料固有の定数であり、第２層１６内の密度は均一とする。
Ｈ２≧α×（Ｗ５）^２×（１＋（Ｖｍ／Ｖｓ））

このように、膜厚Ｈ２を小さくするには、Ｖｍ／Ｖｓを小さくすればよい。

実施例５によれば、第１領域５０の第２層１６は第３領域５４の第２層１６より薄い。これにより、遮蔽体６０を梁６４より薄くできる。よって、Ｖｍ／Ｖｓを小さくできる。これにより、梁６４の第２層１６の膜厚を小さくしても遮蔽体６０が垂れ下がり難くなる。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 基板
１２ 半導体層
１４ 第１層
１６ 第２層
１８ 絶縁膜
３２ 絶縁膜
５０ 第１領域
５２ 第２領域
５４ 第３領域
５６ 第４領域
８０ マスク

Claims (10)

1. 第１領域、第２領域、第３領域および第４領域を備える基板上に下から順に、第１層および第２層を形成する工程と、
   前記第１層および前記第２層を形成する工程の後、マスクを形成する工程と、
   前記マスクを用い、前記基板上の前記第１領域と前記第４領域とに半導体層を成膜する工程と、
   を有し、
   前記マスクを形成する工程は、
   長手方向の一端から他端にかけてその幅が変調された前記第１領域において前記第２層を残存させ前記第１層を除去するステップと、
   前記第１領域の短手方向の両側に設けられ前記第１領域から離間した前記第２領域において、前記第１層と前記第２層とを残存させるステップと、
   前記第１領域と前記第２領域とを接続する前記第３領域において、前記第２層を残存させ前記第１層を除去するステップと、
   前記第１領域と前記第２領域との間の前記第３領域以外の前記第４領域において前記第１層と前記第２層とを除去するステップと、を含むことを特徴とする半導体装置の製造方法。
2. 前記マスクを形成する工程は、前記第１領域、前記第２領域および前記第３領域の前記第２層を残存させるように前記第４領域の前記第２層を除去する工程と、
   前記第１領域、前記第２領域および前記第３領域に残存した前記第２層をマスクに前記第１領域、前記第３領域および前記第４領域の前記第１層を除去する工程と、を含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第１層と前記第２層とは半導体であることを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記第１領域と前記第２領域との間隔は、１８μｍ以上かつ１００μｍ以下であることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
5. 前記第２層の膜厚は、３μｍ以上かつ８μｍ以下であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
6. 前記第３領域は、前記第１領域の長手軸に対し対称に形成されていることを特徴とする請求項１から５のいずれ一項記載の半導体装置の製造方法。
7. 前記第１層はＧａＩｎＡｓであり、
   前記マスクを形成する工程は、前記第２層を除去する工程の後、前記第１層を除去する工程前に、前記第２領域の角の前記第２層上に絶縁膜を形成する工程を含むことを特徴とする請求項１から６のいずれか一項記載の半導体装置の製造方法。
8. 前記第１領域の前記第２層は前記第３領域の前記第２層より薄いことを特徴とする請求項１から７のいずれか一項記載の半導体装置の製造方法。
9. 基板と、
   前記基板上に下側から順に形成されたバッファ層、コア層およびキャップ層を備える半導体層と、
   を有し、
   前記半導体層は、その長手方向の一端から他端にかけて膜厚が変調され、前記半導体層の短手方向における膜厚は、端部に比べ中心部が薄くなることを特徴とする半導体装置。
10. 基板と、
    前記基板上に下側から順に形成されたバッファ層、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓを含むコア層およびキャップ層を備える半導体層と、
    を有し、
    前記半導体層は、その長手方向の一端から他端にかけて膜厚が変調されていることを特徴とする半導体装置。

Images