JP2002272141A - ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ - Google Patents
ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータInfo
- Publication number
- JP2002272141A JP2002272141A JP2001065820A JP2001065820A JP2002272141A JP 2002272141 A JP2002272141 A JP 2002272141A JP 2001065820 A JP2001065820 A JP 2001065820A JP 2001065820 A JP2001065820 A JP 2001065820A JP 2002272141 A JP2002272141 A JP 2002272141A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- semiconductor switching
- capacitor
- circuit
- saturable reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 ターンオン損失の問題を対策した高効率で信
頼性が高く、低ノイズのハーフ／フル・ブリッジ型コン
バータを提供する。 【解決手段】 第１のスイッチング回路と直列に第１の
可飽和リアクトル、第２のスイッチング回路と直列に第
２の可飽和リアクトルが各々挿入されており、第１のス
イッチング回路における半導体スイッチング素子がオン
の期間に、第１のスイッチング回路の半導体スイッチン
グ素子、第１の可飽和リアクトルおよびダイオードの直
列回路を介して、第２のスイッチング回路におけるスナ
バ回路の第２コンデンサの電荷を放電させ、第２のスイ
ッチング回路における半導体スイッチング素子がオンの
期間に、第２のスイッチング回路の半導体スイッチング
素子、第２の可飽和リアクトルおよびダイオードの直列
回路を介して、第１のスイッチング回路におけるスナバ
回路の第２コンデンサの電荷を放電させる構成としたハ
ーフ・ブリッジ型コンバータ。
頼性が高く、低ノイズのハーフ／フル・ブリッジ型コン
バータを提供する。 【解決手段】 第１のスイッチング回路と直列に第１の
可飽和リアクトル、第２のスイッチング回路と直列に第
２の可飽和リアクトルが各々挿入されており、第１のス
イッチング回路における半導体スイッチング素子がオン
の期間に、第１のスイッチング回路の半導体スイッチン
グ素子、第１の可飽和リアクトルおよびダイオードの直
列回路を介して、第２のスイッチング回路におけるスナ
バ回路の第２コンデンサの電荷を放電させ、第２のスイ
ッチング回路における半導体スイッチング素子がオンの
期間に、第２のスイッチング回路の半導体スイッチング
素子、第２の可飽和リアクトルおよびダイオードの直列
回路を介して、第１のスイッチング回路におけるスナバ
回路の第２コンデンサの電荷を放電させる構成としたハ
ーフ・ブリッジ型コンバータ。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体スイッチン
グ素子におけるターンオフ時のサージ電圧とターンオフ
損失の抑制、およびターンオフ時のサージ電圧に起因す
るノイズの抑制を目的としたスナバ回路を用いたブリッ
ジ型コンバータの改良に関するものである。
グ素子におけるターンオフ時のサージ電圧とターンオフ
損失の抑制、およびターンオフ時のサージ電圧に起因す
るノイズの抑制を目的としたスナバ回路を用いたブリッ
ジ型コンバータの改良に関するものである。
【０００２】
【従来の技術】負荷に任意の周波数および任意の電圧を
供給するためのコンバータの一つとして、ハーフ・ブリ
ッジ型コンバータあるいはフル・ブリッジ型コンバータ
が、モータ駆動、照明、太陽光発電、無停電電源、高周
波誘導加熱を始めとする各種用途のインバータ、あるい
はＤＣ−ＤＣコンバータなどで広く用いられている。こ
れらのブリッジ型コンバータでは、小型化、高機能化あ
るいは高効率化を目的にスイッチング周波数を高めるこ
とが行われている。さらに、低騒音化の観点から、スイ
ッチング周波数は可聴周波数の上限である２０ｋＨｚ程
度以上に選定されるようになってきている。
供給するためのコンバータの一つとして、ハーフ・ブリ
ッジ型コンバータあるいはフル・ブリッジ型コンバータ
が、モータ駆動、照明、太陽光発電、無停電電源、高周
波誘導加熱を始めとする各種用途のインバータ、あるい
はＤＣ−ＤＣコンバータなどで広く用いられている。こ
れらのブリッジ型コンバータでは、小型化、高機能化あ
るいは高効率化を目的にスイッチング周波数を高めるこ
とが行われている。さらに、低騒音化の観点から、スイ
ッチング周波数は可聴周波数の上限である２０ｋＨｚ程
度以上に選定されるようになってきている。
【０００３】ブリッジ型コンバータを高周波化するため
には、スイッチング速度が速くスイッチング損失の小さ
な半導体スイッチング素子を採用し、これを高速駆動回
路を用いて高速でスイッチング動作させることが必要に
なる。しかし、半導体スイッチング素子を高速でスイッ
チングさせた場合、同半導体スイッチング素子のターン
オフ時に同半導体スイッチング素子の主電極間に波高値
の大きなサージ電圧が発生する。ターンオフ時のサージ
電圧が大きいと半導体スイッチング素子のターンオフ損
失が大きくなるほか、このターンオフ時のサージ電圧が
主電極間の耐圧を超えると同半導体スイッチング素子の
破壊に至る。また、このサージ電圧は、伝導ノイズや輻
射ノイズの原因となる。
には、スイッチング速度が速くスイッチング損失の小さ
な半導体スイッチング素子を採用し、これを高速駆動回
路を用いて高速でスイッチング動作させることが必要に
なる。しかし、半導体スイッチング素子を高速でスイッ
チングさせた場合、同半導体スイッチング素子のターン
オフ時に同半導体スイッチング素子の主電極間に波高値
の大きなサージ電圧が発生する。ターンオフ時のサージ
電圧が大きいと半導体スイッチング素子のターンオフ損
失が大きくなるほか、このターンオフ時のサージ電圧が
主電極間の耐圧を超えると同半導体スイッチング素子の
破壊に至る。また、このサージ電圧は、伝導ノイズや輻
射ノイズの原因となる。
【０００４】前記、半導体スイッチング素子のターンオ
フ時のサージ電圧を抑制するため、同半導体スイッチン
グ素子の主電極間に、コンデンサと抵抗を直列に接続し
たＣＲスナバ回路、あるいは抵抗とダイオードの並列接
続にコンデンサを直列に接続したＣＲＤスナバ回路を接
続することにより、これらのスナバ回路のコンデンサで
同半導体スイッチング素子のターンオフ時のサージ電圧
を吸収し、同スイッチング素子のターンオン時に前記ス
ナバ回路のコンデンサに蓄積された電荷を、同スイッチ
ング素子と同スナバ回路の抵抗を介して放電させる手法
が用いられている。
フ時のサージ電圧を抑制するため、同半導体スイッチン
グ素子の主電極間に、コンデンサと抵抗を直列に接続し
たＣＲスナバ回路、あるいは抵抗とダイオードの並列接
続にコンデンサを直列に接続したＣＲＤスナバ回路を接
続することにより、これらのスナバ回路のコンデンサで
同半導体スイッチング素子のターンオフ時のサージ電圧
を吸収し、同スイッチング素子のターンオン時に前記ス
ナバ回路のコンデンサに蓄積された電荷を、同スイッチ
ング素子と同スナバ回路の抵抗を介して放電させる手法
が用いられている。
【０００５】しかし、上記ＣＲスナバ回路あるいはＣＲ
Ｄスナバ回路では、上記のように半導体スイッチング素
子のターンオフ時に発生するサージ電圧により充電され
たスナバ回路のコンデンサの電荷を、同半導体スイッチ
ング素子のターンオン時に同スナバ回路の抵抗を介して
放電させるため、半導体スイッチング素子のターンオフ
時のサージ電圧とスイッチング損失の抑制はできるがス
ナバ回路で損失を生じる問題があった。
Ｄスナバ回路では、上記のように半導体スイッチング素
子のターンオフ時に発生するサージ電圧により充電され
たスナバ回路のコンデンサの電荷を、同半導体スイッチ
ング素子のターンオン時に同スナバ回路の抵抗を介して
放電させるため、半導体スイッチング素子のターンオフ
時のサージ電圧とスイッチング損失の抑制はできるがス
ナバ回路で損失を生じる問題があった。
【０００６】上記ＣＲスナバ回路やＣＲＤスナバ回路の
損失の問題を対策したスナバ回路として、例えば、１９
８５年にTHOMSON SEMICONDUCTEURSから発行されたTRANS
ISTORS & DIODES IN POWER PROCESSINGの１８７から１
９８ページに記載されるJeanBARRETによる12・HIGH EFF
ICIENCY, 12kW・SWITCHED MODE POWER SUPPLY ON THE440
V MAINSに開示される無損失スナバ回路が知られてい
る。本無損失スナバ回路を用いたコンバータの回路構成
を図６および図７に示す。
損失の問題を対策したスナバ回路として、例えば、１９
８５年にTHOMSON SEMICONDUCTEURSから発行されたTRANS
ISTORS & DIODES IN POWER PROCESSINGの１８７から１
９８ページに記載されるJeanBARRETによる12・HIGH EFF
ICIENCY, 12kW・SWITCHED MODE POWER SUPPLY ON THE440
V MAINSに開示される無損失スナバ回路が知られてい
る。本無損失スナバ回路を用いたコンバータの回路構成
を図６および図７に示す。
【０００７】図６において、１は直流電源、２は半導体
スイッチング素子、３は第１コンデンサ、４は第２コン
デンサ、５はインダクタンス素子、６、１０、１２およ
び１５はダイオード、１１は負荷である。
スイッチング素子、３は第１コンデンサ、４は第２コン
デンサ、５はインダクタンス素子、６、１０、１２およ
び１５はダイオード、１１は負荷である。
【０００８】図６において、半導体スイッチング素子２
がターンオンすると、直流電源１の正極から負荷１１お
よび半導体スイッチング素子２、直流電源１の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。
がターンオンすると、直流電源１の正極から負荷１１お
よび半導体スイッチング素子２、直流電源１の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。
【０００９】半導体スイッチング素子２がターンオフす
ると同半導体スイッチング素子２の主電極間にはサージ
電圧が発生するが、このサージ電圧による電荷はダイオ
ード１２を通じて第１コンデンサ３を図示の極性に充電
する充電電流となって流れ、サージ電圧を抑制する。
ると同半導体スイッチング素子２の主電極間にはサージ
電圧が発生するが、このサージ電圧による電荷はダイオ
ード１２を通じて第１コンデンサ３を図示の極性に充電
する充電電流となって流れ、サージ電圧を抑制する。
【００１０】次に、半導体スイッチング素子２がターン
オンすると、前記第１コンデンサに充電された電荷は、
同第１コンデンサの図示正極から、インダクタンス素子
５、ダイオード６、第２のコンデンサ４、半導体スイッ
チング素子２、第１コンデンサにおける図示負極の経路
で流れ、前記第２コンデンサ４を図示の極性に充電す
る。
オンすると、前記第１コンデンサに充電された電荷は、
同第１コンデンサの図示正極から、インダクタンス素子
５、ダイオード６、第２のコンデンサ４、半導体スイッ
チング素子２、第１コンデンサにおける図示負極の経路
で流れ、前記第２コンデンサ４を図示の極性に充電す
る。
【００１１】この後、半導体スイッチング素子２がター
ンオフすると前記第２コンデンサ４に蓄積されていた電
荷は、同第２コンデンサ４の図示正極から、ダイオード
１０、負荷１１、前記第２コンデンサ４における図示負
極の経路で放出され、負荷１１の電力となる。
ンオフすると前記第２コンデンサ４に蓄積されていた電
荷は、同第２コンデンサ４の図示正極から、ダイオード
１０、負荷１１、前記第２コンデンサ４における図示負
極の経路で放出され、負荷１１の電力となる。
【００１２】以上、一連の動作の説明からも理解される
ように図６における第１コンデンサ３、第２コンデンサ
４、インダクタンス素子５、ダイオード６，１０および
１２で構成されるスナバ回路は、半導体スイッチング素
子２とダイオード６，１０および１２の損失を無視すれ
ば半導体スイッチング素子２がターンオフするときに同
スナバ回路で吸収したサージ電圧によるエネルギーを損
失させることなく負荷１１に電力として供給できる実質
的に無損失スナバ回路と呼び得るものである。
ように図６における第１コンデンサ３、第２コンデンサ
４、インダクタンス素子５、ダイオード６，１０および
１２で構成されるスナバ回路は、半導体スイッチング素
子２とダイオード６，１０および１２の損失を無視すれ
ば半導体スイッチング素子２がターンオフするときに同
スナバ回路で吸収したサージ電圧によるエネルギーを損
失させることなく負荷１１に電力として供給できる実質
的に無損失スナバ回路と呼び得るものである。
【００１３】図７は前記文献に開示される無損失スナバ
回路の別の応用例を示すもので、同図において、破線内
Ａ１およびＡ２で示すのは、各々、第１のスイッチング
回路および第２のスイッチング回路であり、１は直流電
源、２−１はＡ１の半導体スイッチング素子、３−１は
Ａ１の第１コンデンサ、４−１はＡ１の第２コンデン
サ、５−１はＡ１のインダクタンス素子、６−１および
１２−１はＡ１のダイオード、２−２はＡ２の半導体ス
イッチング素子、３−２はＡ２の第１コンデンサ、４−
２はＡ２の第２コンデンサ、５−２はＡ２のインダクタ
ンス素子、６−２および１２−２はＡ２のダイオード、
１０−１、１０−２、１５および１６はダイオード、１
１は負荷である。
回路の別の応用例を示すもので、同図において、破線内
Ａ１およびＡ２で示すのは、各々、第１のスイッチング
回路および第２のスイッチング回路であり、１は直流電
源、２−１はＡ１の半導体スイッチング素子、３−１は
Ａ１の第１コンデンサ、４−１はＡ１の第２コンデン
サ、５−１はＡ１のインダクタンス素子、６−１および
１２−１はＡ１のダイオード、２−２はＡ２の半導体ス
イッチング素子、３−２はＡ２の第１コンデンサ、４−
２はＡ２の第２コンデンサ、５−２はＡ２のインダクタ
ンス素子、６−２および１２−２はＡ２のダイオード、
１０−１、１０−２、１５および１６はダイオード、１
１は負荷である。
【００１４】図７の回路において、Ａ１の半導体スイッ
チング素子２−１、およびＡ２の半導体スイッチング素
子２−２は同期してスイッチング動作を行う。
チング素子２−１、およびＡ２の半導体スイッチング素
子２−２は同期してスイッチング動作を行う。
【００１５】図７において、半導体スイッチング素子２
−１と２−２がターンオンすると、直流電源１の正極か
ら半導体スイッチング素子２−１、負荷１１、半導体ス
イッチング素子２−２、直流電源１の負極の経路で負荷
電流が流れ負荷１１に電力が供給される。
−１と２−２がターンオンすると、直流電源１の正極か
ら半導体スイッチング素子２−１、負荷１１、半導体ス
イッチング素子２−２、直流電源１の負極の経路で負荷
電流が流れ負荷１１に電力が供給される。
【００１６】半導体スイッチング素子２−１および２−
２がターンオフすると、半導体スイッチング素子２−１
および２−２の主電極間にはサージ電圧が発生するが、
半導体スイッチング素子２−１のサージ電圧による電荷
はＡ１の第１コンデンサ３−１、Ａ１のダイオード１２
−１の経路でＡ１の第１コンデンサ３−１を図示の極性
に充電する充電電流となって流れこれを抑制し、Ａ２の
半導体スイッチング素子２−２のサージ電圧による電荷
はＡ２のダイオード１２−２を通じてＡ２の第１コンデ
ンサ３−２を図示の極性に充電する充電電流となって流
れこれを抑制する。
２がターンオフすると、半導体スイッチング素子２−１
および２−２の主電極間にはサージ電圧が発生するが、
半導体スイッチング素子２−１のサージ電圧による電荷
はＡ１の第１コンデンサ３−１、Ａ１のダイオード１２
−１の経路でＡ１の第１コンデンサ３−１を図示の極性
に充電する充電電流となって流れこれを抑制し、Ａ２の
半導体スイッチング素子２−２のサージ電圧による電荷
はＡ２のダイオード１２−２を通じてＡ２の第１コンデ
ンサ３−２を図示の極性に充電する充電電流となって流
れこれを抑制する。
【００１７】次に、半導体スイッチング素子２−１およ
び２−２がターンオンすると、前記Ａ１におけるスナバ
回路の第１コンデンサ３−１に充電された電荷は同第１
コンデンサ３−１の図示正極からＡ１の半導体スイッチ
ング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１の
ダイオード６−１、Ａ１のインダクタンス素子５−１、
前記Ａ１の第１コンデンサ３−１の図示負極の経路で流
れ前記Ａ１の第２コンデンサ４−１に移行され同コンデ
ンサ４−１を図示の極性に充電し、Ａ２の第１コンデン
サ３−２に充電された電荷は同第１コンデンサ３−２の
図示正極から、Ａ２のインダクタンス素子５−２、Ａ２
のダイオード６−２、Ａ２の第２コンデンサ４−２、Ａ
２の半導体スイッチング素子２−２、前記Ａ２の第１コ
ンデンサ３−２における図示負極の経路で流れ、Ａ２の
第２コンデンサ４−２に移行され同コンデンサ４−２を
図示の極性に充電する。
び２−２がターンオンすると、前記Ａ１におけるスナバ
回路の第１コンデンサ３−１に充電された電荷は同第１
コンデンサ３−１の図示正極からＡ１の半導体スイッチ
ング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１の
ダイオード６−１、Ａ１のインダクタンス素子５−１、
前記Ａ１の第１コンデンサ３−１の図示負極の経路で流
れ前記Ａ１の第２コンデンサ４−１に移行され同コンデ
ンサ４−１を図示の極性に充電し、Ａ２の第１コンデン
サ３−２に充電された電荷は同第１コンデンサ３−２の
図示正極から、Ａ２のインダクタンス素子５−２、Ａ２
のダイオード６−２、Ａ２の第２コンデンサ４−２、Ａ
２の半導体スイッチング素子２−２、前記Ａ２の第１コ
ンデンサ３−２における図示負極の経路で流れ、Ａ２の
第２コンデンサ４−２に移行され同コンデンサ４−２を
図示の極性に充電する。
【００１８】この後、半導体スイッチング素子２−１お
よび２−２がターンオフすると、前記Ａ１の第２コンデ
ンサ４−１に蓄積されていた電荷は、同第２のコンデン
サ４−１の図示正極から、負荷１１、Ａ２のダイオード
１２−２、Ａ２の第１コンデンサ３−２、ダイオード１
０−１、Ａ１の第２コンデンサ４−１における図示負極
の経路で放出され負荷１１の電力となり、前記Ａ２の第
２コンデンサ４−２に蓄積されていた電荷は、同第２コ
ンデンサ４−２の図示正極から、ダイオード１０−２、
Ａ１の第１コンデンサ３−１、Ａ１のダイオード１２−
１、負荷１１、Ａ２の第２コンデンサ４−２における図
示負極の経路で放出され負荷１１の電力となる。
よび２−２がターンオフすると、前記Ａ１の第２コンデ
ンサ４−１に蓄積されていた電荷は、同第２のコンデン
サ４−１の図示正極から、負荷１１、Ａ２のダイオード
１２−２、Ａ２の第１コンデンサ３−２、ダイオード１
０−１、Ａ１の第２コンデンサ４−１における図示負極
の経路で放出され負荷１１の電力となり、前記Ａ２の第
２コンデンサ４−２に蓄積されていた電荷は、同第２コ
ンデンサ４−２の図示正極から、ダイオード１０−２、
Ａ１の第１コンデンサ３−１、Ａ１のダイオード１２−
１、負荷１１、Ａ２の第２コンデンサ４−２における図
示負極の経路で放出され負荷１１の電力となる。
【００１９】以上、一連の動作の説明からも理解される
ように図７における第１コンデンサ３−１、第２コンデ
ンサ４−１、インダクタンス素子５−１、ダイオード６
−１，１０−１および１２−１で構成されるＡ１のスナ
バ回路、および第１コンデンサ３−２、第２コンデンサ
４−２、インダクタンス素子５−２、ダイオード６−
２，１０−２および１２−２で構成されるＡ２のスナバ
回路は、半導体スイッチング素子２−１および２−２、
ダイオード６−１，６−２、１０−１、１０−２、１２
−１および１２−２の損失を無視すれば半導体スイッチ
ング素子２−１および２−２がターンオフするときに前
記スナバ回路で吸収したサージ電圧によるエネルギーを
損失させることなく負荷１１に電力として供給できる。
ように図７における第１コンデンサ３−１、第２コンデ
ンサ４−１、インダクタンス素子５−１、ダイオード６
−１，１０−１および１２−１で構成されるＡ１のスナ
バ回路、および第１コンデンサ３−２、第２コンデンサ
４−２、インダクタンス素子５−２、ダイオード６−
２，１０−２および１２−２で構成されるＡ２のスナバ
回路は、半導体スイッチング素子２−１および２−２、
ダイオード６−１，６−２、１０−１、１０−２、１２
−１および１２−２の損失を無視すれば半導体スイッチ
ング素子２−１および２−２がターンオフするときに前
記スナバ回路で吸収したサージ電圧によるエネルギーを
損失させることなく負荷１１に電力として供給できる。
【００２０】
【発明が解決しようとする課題】前記従来技術による無
損失スナバ回路をハーフ・ブリッジ型コンバータ、ある
いはフル・ブリッジ型コンバータに適用した場合、半導
体スイッチング素子がターンオンする際に過大なサージ
電流が流れ、同半導体スイッチング素子のターンオン損
失が非常に大きくなったり、極端な場合にはこのターン
オン損失によって同半導体スイッチング素子が破壊に至
るという問題があった。
損失スナバ回路をハーフ・ブリッジ型コンバータ、ある
いはフル・ブリッジ型コンバータに適用した場合、半導
体スイッチング素子がターンオンする際に過大なサージ
電流が流れ、同半導体スイッチング素子のターンオン損
失が非常に大きくなったり、極端な場合にはこのターン
オン損失によって同半導体スイッチング素子が破壊に至
るという問題があった。
【００２１】図８は前記従来技術による無損失スナバ回
路をハーフ・ブリッジ型コンバータに適用した場合の回
路構成図である。図８において、破線内ＡおよびＢで示
すのは、各々、第１のスイッチング回路および第２のス
イッチング回路であり、１は直流電源、２−１はＡの半
導体スイッチング素子、３−１はＡの第１コンデンサ、
４−１はＡの第２コンデンサ、５−１はＡのインダクタ
ンス素子、６−１および１２−１はＡのダイオード、２
−２はＢの半導体スイッチング素子、３−２はＢの第１
コンデンサ、４−２はＢの第２コンデンサ、５−２はＢ
のインダクタンス素子、６−２および１２−２はＢのダ
イオード、１０−１および１０−２はダイオード、１１
は負荷、１３および１４は直流電源１の電圧を各々１／
２ずつに分圧するための入力コンデンサである。
路をハーフ・ブリッジ型コンバータに適用した場合の回
路構成図である。図８において、破線内ＡおよびＢで示
すのは、各々、第１のスイッチング回路および第２のス
イッチング回路であり、１は直流電源、２−１はＡの半
導体スイッチング素子、３−１はＡの第１コンデンサ、
４−１はＡの第２コンデンサ、５−１はＡのインダクタ
ンス素子、６−１および１２−１はＡのダイオード、２
−２はＢの半導体スイッチング素子、３−２はＢの第１
コンデンサ、４−２はＢの第２コンデンサ、５−２はＢ
のインダクタンス素子、６−２および１２−２はＢのダ
イオード、１０−１および１０−２はダイオード、１１
は負荷、１３および１４は直流電源１の電圧を各々１／
２ずつに分圧するための入力コンデンサである。
【００２２】図８の回路において、Ａの半導体スイッチ
ング素子２−１、およびＢの半導体スイッチング素子２
−２は交互にスイッチング動作を行う。
ング素子２−１、およびＢの半導体スイッチング素子２
−２は交互にスイッチング動作を行う。
【００２３】Ａの半導体スイッチング素子２−１がター
ンオンすると、入力コンデンサ１３の図示正極から同半
導体スイッチング素子２−１、負荷１１、前記入力コン
デンサ１３の負極の経路で負荷電流が流れ負荷１１に電
力が供給される。また、Ａの半導体スイッチング素子２
−１がターンオンした際に、同半導体スイッチング素子
２−１がオフの期間にＡの第１コンデンサ３−１に図示
の極性で充電されていた電荷は、同Ａの第１コンデンサ
３−１における図示正極から、前記Ａの半導体スイッチ
ング素子２−１、Ａの第２コンデンサ４−１、Ａのダイ
オード６−１、Ａのインダクタンス素子５−１、前記Ａ
の第１コンデンサ３−１における図示負極の経路で流
れ、Ａの第２コンデンサ４−１に移行され同コンデンサ
４−１を図示の極性に充電する。
ンオンすると、入力コンデンサ１３の図示正極から同半
導体スイッチング素子２−１、負荷１１、前記入力コン
デンサ１３の負極の経路で負荷電流が流れ負荷１１に電
力が供給される。また、Ａの半導体スイッチング素子２
−１がターンオンした際に、同半導体スイッチング素子
２−１がオフの期間にＡの第１コンデンサ３−１に図示
の極性で充電されていた電荷は、同Ａの第１コンデンサ
３−１における図示正極から、前記Ａの半導体スイッチ
ング素子２−１、Ａの第２コンデンサ４−１、Ａのダイ
オード６−１、Ａのインダクタンス素子５−１、前記Ａ
の第１コンデンサ３−１における図示負極の経路で流
れ、Ａの第２コンデンサ４−１に移行され同コンデンサ
４−１を図示の極性に充電する。
【００２４】Ａの半導体スイッチング素子２−１がター
ンオフすると、Ａの半導体スイッチング素子２−１の主
電極間にはサージ電圧が発生するが、Ａの半導体スイッ
チング素子２−１のサージ電圧による電荷はＡの第１コ
ンデンサ３−１、Ａのダイオード１２−１の経路でＡの
第１コンデンサ３−１を図示の極性に充電する充電電流
となって流れこれを抑制する。
ンオフすると、Ａの半導体スイッチング素子２−１の主
電極間にはサージ電圧が発生するが、Ａの半導体スイッ
チング素子２−１のサージ電圧による電荷はＡの第１コ
ンデンサ３−１、Ａのダイオード１２−１の経路でＡの
第１コンデンサ３−１を図示の極性に充電する充電電流
となって流れこれを抑制する。
【００２５】次に、Ｂの半導体スイッチング素子２−２
がターンオンすると、入力コンデンサ１４の図示正極か
ら、負荷１１、同半導体スイッチング素子２−２、前記
入力コンデンサ１４の負極の経路で負荷電流が流れ負荷
１１に電力が供給される。また、Ｂの半導体スイッチン
グ素子２−２がターンオンした際に、同半導体スイッチ
ング素子２−２がオフの期間にＢの第１コンデンサ３−
２に図示の極性で充電されていた電荷は、同Ｂの第１コ
ンデンサ３−２における図示正極から、Ｂのインダクタ
ンス素子５−２、Ｂのダイオード６−２、Ｂの第２コン
デンサ４−２、Ｂの半導体スイッチング素子２−２、Ｂ
の第１コンデンサ３−２における図示負極の経路で流
れ、Ｂの第２コンデンサ４−２に移行され同コンデンサ
４−２を図示の極性に充電する。また、前記Ａの第２コ
ンデンサ４−１に図示の極性で蓄積されていた電荷は、
同Ａの第２コンデンサ４−１における図示正極からＢの
半導体スイッチング素子２−２、ダイオード１０−１、
前記Ａの第２コンデンサ４−１における図示負極の極性
で流れ放出される。
がターンオンすると、入力コンデンサ１４の図示正極か
ら、負荷１１、同半導体スイッチング素子２−２、前記
入力コンデンサ１４の負極の経路で負荷電流が流れ負荷
１１に電力が供給される。また、Ｂの半導体スイッチン
グ素子２−２がターンオンした際に、同半導体スイッチ
ング素子２−２がオフの期間にＢの第１コンデンサ３−
２に図示の極性で充電されていた電荷は、同Ｂの第１コ
ンデンサ３−２における図示正極から、Ｂのインダクタ
ンス素子５−２、Ｂのダイオード６−２、Ｂの第２コン
デンサ４−２、Ｂの半導体スイッチング素子２−２、Ｂ
の第１コンデンサ３−２における図示負極の経路で流
れ、Ｂの第２コンデンサ４−２に移行され同コンデンサ
４−２を図示の極性に充電する。また、前記Ａの第２コ
ンデンサ４−１に図示の極性で蓄積されていた電荷は、
同Ａの第２コンデンサ４−１における図示正極からＢの
半導体スイッチング素子２−２、ダイオード１０−１、
前記Ａの第２コンデンサ４−１における図示負極の極性
で流れ放出される。
【００２６】Ｂの半導体スイッチング素子２−２がター
ンオフすると、同Ｂの半導体スイッチング素子２−２の
主電極間にはサージ電圧が発生するが、Ｂの半導体スイ
ッチング素子２−２のサージ電圧による電荷はＢのダイ
オード１２−２、Ｂの第１コンデンサ３−２における経
路でＢの第１コンデンサ３−２を図示の極性に充電する
充電電流となって流れこれを抑制する。
ンオフすると、同Ｂの半導体スイッチング素子２−２の
主電極間にはサージ電圧が発生するが、Ｂの半導体スイ
ッチング素子２−２のサージ電圧による電荷はＢのダイ
オード１２−２、Ｂの第１コンデンサ３−２における経
路でＢの第１コンデンサ３−２を図示の極性に充電する
充電電流となって流れこれを抑制する。
【００２７】ついでＡの半導体スイッチング素子２−１
がターンオンすると、入力コンデンサ１３の図示正極か
ら同Ａの半導体スイッチング素子２−１、負荷１１、前
記入力コンデンサ１３の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。この際、同半導体スイッチ
ング素子２−１がオフの期間にＡの第１コンデンサ３−
１に図示の極性で充電されていた電荷は、同Ａの第１コ
ンデンサ３−１における図示正極から、Ａの半導体スイ
ッチング素子２−１、Ａの第２コンデンサ４−１、Ａの
ダイオード６−１、Ａのインダクタンス素子５−１、Ａ
の第１コンデンサ３−１における図示負極の経路で流
れ、Ａの第２コンデンサ４−１を図示の極性に充電す
る。さらに、これと同時に、前記Ｂの第２コンデンサ４
−２に蓄積されていた電荷は、同Ｂの第２コンデンサ４
−２における図示正極から、ダイオード１０−２、Ａの
半導体スイッチング素子２−１、前記Ｂの第２コンデン
サ４−２における図示負極の経路で放出される。
がターンオンすると、入力コンデンサ１３の図示正極か
ら同Ａの半導体スイッチング素子２−１、負荷１１、前
記入力コンデンサ１３の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。この際、同半導体スイッチ
ング素子２−１がオフの期間にＡの第１コンデンサ３−
１に図示の極性で充電されていた電荷は、同Ａの第１コ
ンデンサ３−１における図示正極から、Ａの半導体スイ
ッチング素子２−１、Ａの第２コンデンサ４−１、Ａの
ダイオード６−１、Ａのインダクタンス素子５−１、Ａ
の第１コンデンサ３−１における図示負極の経路で流
れ、Ａの第２コンデンサ４−１を図示の極性に充電す
る。さらに、これと同時に、前記Ｂの第２コンデンサ４
−２に蓄積されていた電荷は、同Ｂの第２コンデンサ４
−２における図示正極から、ダイオード１０−２、Ａの
半導体スイッチング素子２−１、前記Ｂの第２コンデン
サ４−２における図示負極の経路で放出される。
【００２８】以上の動作からも理解されるように、図８
の回路では、Ａの半導体スイッチング素子２−１がター
ンオンしたときには同半導体スイッチング素子２−１の
主電極間には負荷電流にＡの第１コンデンサ３−１とＢ
の第２コンデンサ４−２の放電によるスパイク電流が重
畳された形で、またＢの半導体スイッチング素子２−２
がターンオンしたときには同半導体スイッチング素子２
−２の主電極間には負荷電流にＢの第１コンデンサ３−
２とＡの第２コンデンサ４−１の放電に伴うスパイク電
流が重畳された形でそれぞれ流れ、Ａの半導体スイッチ
ング素子２−１およびＢの半導体スイッチング素子２−
２のターンオン損失が大きくなってコンバータの効率が
低下するほか、極端な場合にはこれらの半導体スイッチ
ング素子が破壊に至るという問題があった。
の回路では、Ａの半導体スイッチング素子２−１がター
ンオンしたときには同半導体スイッチング素子２−１の
主電極間には負荷電流にＡの第１コンデンサ３−１とＢ
の第２コンデンサ４−２の放電によるスパイク電流が重
畳された形で、またＢの半導体スイッチング素子２−２
がターンオンしたときには同半導体スイッチング素子２
−２の主電極間には負荷電流にＢの第１コンデンサ３−
２とＡの第２コンデンサ４−１の放電に伴うスパイク電
流が重畳された形でそれぞれ流れ、Ａの半導体スイッチ
ング素子２−１およびＢの半導体スイッチング素子２−
２のターンオン損失が大きくなってコンバータの効率が
低下するほか、極端な場合にはこれらの半導体スイッチ
ング素子が破壊に至るという問題があった。
【００２９】同様の問題は、前記従来技術による無損失
スナバ回路を適用した図９のフル・ブリッジ型コンバー
タでも生じる。図９において、破線内Ａ１、Ｂ１、Ａ２
およびＢ２で示すのは、各々、第１のスイッチング回
路、第２のスイッチング回路、第３のスイッチング回
路、および第４のスイッチング回路であり、１は直流電
源、２−１はＡ１の半導体スイッチング素子、３−１は
Ａ１の第１コンデンサ、４−１はＡ１の第２コンデン
サ、５−１はＡ１のインダクタンス素子、６−１および
１２−１はＡ１のダイオード、２−２はＢ１の半導体ス
イッチング素子、３−２はＢ１の第１コンデンサ、４−
２はＢ１の第２コンデンサ、５−２はＢ１のインダクタ
ンス素子、６−２および１２−２はＢ１のダイオード、
２−３はＢ２の半導体スイッチング素子、３−３はＢ２
の第１コンデンサ、４−３はＢ２の第２コンデンサ、５
−３はＢ２のインダクタンス素子、６−３および１２−
３はＢ２のダイオード、２−４はＡ２の半導体スイッチ
ング素子、３−４はＡ２の第１コンデンサ、４−４はＡ
２の第２コンデンサ、５−４はＡ２のインダクタンス素
子、６−４および１２−４はＡ２のダイオード、１０−
１、１０−２、１０−３および１０−４はダイオード、
１１は負荷である。
スナバ回路を適用した図９のフル・ブリッジ型コンバー
タでも生じる。図９において、破線内Ａ１、Ｂ１、Ａ２
およびＢ２で示すのは、各々、第１のスイッチング回
路、第２のスイッチング回路、第３のスイッチング回
路、および第４のスイッチング回路であり、１は直流電
源、２−１はＡ１の半導体スイッチング素子、３−１は
Ａ１の第１コンデンサ、４−１はＡ１の第２コンデン
サ、５−１はＡ１のインダクタンス素子、６−１および
１２−１はＡ１のダイオード、２−２はＢ１の半導体ス
イッチング素子、３−２はＢ１の第１コンデンサ、４−
２はＢ１の第２コンデンサ、５−２はＢ１のインダクタ
ンス素子、６−２および１２−２はＢ１のダイオード、
２−３はＢ２の半導体スイッチング素子、３−３はＢ２
の第１コンデンサ、４−３はＢ２の第２コンデンサ、５
−３はＢ２のインダクタンス素子、６−３および１２−
３はＢ２のダイオード、２−４はＡ２の半導体スイッチ
ング素子、３−４はＡ２の第１コンデンサ、４−４はＡ
２の第２コンデンサ、５−４はＡ２のインダクタンス素
子、６−４および１２−４はＡ２のダイオード、１０−
１、１０−２、１０−３および１０−４はダイオード、
１１は負荷である。
【００３０】図９の回路において、Ａ１の半導体スイッ
チング素子２−１とＡ２の半導体スイッチング素子２−
４の組は同期してスイッチング動作を行い、Ｂ１の半導
体スイッチング素子２−２とＢ２の半導体スイッチング
素子２−３の組は同期してスイッチング動作を行ってお
り、かつ前記半導体スイッチング素子２−１と２−４の
組と、前記半導体スイッチング素子２−２と２−３の組
は、交互にスイッチング動作を行う。
チング素子２−１とＡ２の半導体スイッチング素子２−
４の組は同期してスイッチング動作を行い、Ｂ１の半導
体スイッチング素子２−２とＢ２の半導体スイッチング
素子２−３の組は同期してスイッチング動作を行ってお
り、かつ前記半導体スイッチング素子２−１と２−４の
組と、前記半導体スイッチング素子２−２と２−３の組
は、交互にスイッチング動作を行う。
【００３１】Ａ１の半導体スイッチング素子２−１とＡ
２の半導体スイッチング素子２−４がターンオンする
と、直流電源１の正極からＡ１の半導体スイッチング素
子２−１、負荷１１、Ａ２の半導体スイッチング素子２
−４、直流電源１の負極の経路で負荷電流が流れ負荷１
１に電力が供給される。また、Ａ１の半導体スイッチン
グ素子２−１とＡ２の半導体スイッチング素子２−４が
ターンオンした際に、Ａ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１を図示の極性に
充電し、Ａ２の第１コンデンサ３−４に図示の極性で充
電されていた電荷は、同Ａ２の第１コンデンサ３−４に
おける図示正極から、Ａ２のインダクタンス素子５−
４、Ａ２のダイオード６−４、Ａ２の第２コンデンサ４
−４、Ａ２の半導体スイッチング素子２−４、Ａ２の第
１コンデンサ３−４における図示負極の経路で流れ、Ａ
２の第２コンデンサ４−４を図示の極性に充電する。
２の半導体スイッチング素子２−４がターンオンする
と、直流電源１の正極からＡ１の半導体スイッチング素
子２−１、負荷１１、Ａ２の半導体スイッチング素子２
−４、直流電源１の負極の経路で負荷電流が流れ負荷１
１に電力が供給される。また、Ａ１の半導体スイッチン
グ素子２−１とＡ２の半導体スイッチング素子２−４が
ターンオンした際に、Ａ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１を図示の極性に
充電し、Ａ２の第１コンデンサ３−４に図示の極性で充
電されていた電荷は、同Ａ２の第１コンデンサ３−４に
おける図示正極から、Ａ２のインダクタンス素子５−
４、Ａ２のダイオード６−４、Ａ２の第２コンデンサ４
−４、Ａ２の半導体スイッチング素子２−４、Ａ２の第
１コンデンサ３−４における図示負極の経路で流れ、Ａ
２の第２コンデンサ４−４を図示の極性に充電する。
【００３２】Ａ１の半導体スイッチング素子２−１とＡ
２の半導体スイッチング素子２−４がターンオフする
と、Ａ１の半導体スイッチング素子２−１の主電極間、
およびＡ２の半導体スイッチング素子２−４の主電極間
にはサージ電圧が発生するが、Ａ１の半導体スイッチン
グ素子２−１のサージ電圧による電荷はＡ１の第１コン
デンサ３−１、Ａ１のダイオード１２−１の経路でＡ１
の第１コンデンサ３−１を図示の極性に充電する充電電
流となって流れこれを抑制し、Ａ２の半導体スイッチン
グ素子２−４のサージ電圧による電荷はＡ２のダイオー
ド１２−４、Ａ２の第１コンデンサ３−４の経路でＡ２
の第１コンデンサ３−４を図示の極性に充電する充電電
流となって流れこれを抑制する。
２の半導体スイッチング素子２−４がターンオフする
と、Ａ１の半導体スイッチング素子２−１の主電極間、
およびＡ２の半導体スイッチング素子２−４の主電極間
にはサージ電圧が発生するが、Ａ１の半導体スイッチン
グ素子２−１のサージ電圧による電荷はＡ１の第１コン
デンサ３−１、Ａ１のダイオード１２−１の経路でＡ１
の第１コンデンサ３−１を図示の極性に充電する充電電
流となって流れこれを抑制し、Ａ２の半導体スイッチン
グ素子２−４のサージ電圧による電荷はＡ２のダイオー
ド１２−４、Ａ２の第１コンデンサ３−４の経路でＡ２
の第１コンデンサ３−４を図示の極性に充電する充電電
流となって流れこれを抑制する。
【００３３】次に、Ｂ１の半導体スイッチング素子２−
２とＢ２の半導体スイッチング素子２−３がターンオン
すると、直流電源１の正極からＢ１の半導体スイッチン
グ素子２−２、負荷１１、Ｂ２の半導体スイッチング素
子２−３、直流電源１の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。また、Ｂ１の半導体スイッ
チング素子２−２とＢ２の半導体スイッチング素子２−
３がターンオンした際に、Ｂ１の第１コンデンサ３−２
に図示の極性で充電されていた電荷は、同Ｂ１の第１コ
ンデンサ３−２における図示正極から、Ｂ１の半導体ス
イッチング素子２−２、Ｂ１の第２コンデンサ４−２、
Ｂ１のダイオード６−２、Ｂ１のインダクタンス素子５
−２、Ｂ１の第１コンデンサ３−２における図示負極の
経路で流れ、Ｂ１の第２コンデンサ４−２に移行され同
コンデンサ４−２を図示の極性に充電し、Ｂ２の第１コ
ンデンサ３−３に図示の極性で充電されていた電荷は、
同Ｂ２の第１コンデンサ３−３における図示正極から、
Ｂ２のインダクタンス素子５−３、Ｂ２のダイオード６
−３、Ｂ２の第２コンデンサ４−３、Ｂ２の半導体スイ
ッチング素子２−３、Ｂ２の第１コンデンサ３−３にお
ける図示負極の経路で流れ、Ｂ２の第２コンデンサ４−
４に移行され同コンデンサ４−４を図示の極性に充電す
る。これと同時に、前記Ａ２の第２コンデンサ４−４に
図示の極性で蓄積されていた電荷は、同Ａ２の第２コン
デンサ４−４における図示正極から、ダイオード１０−
４、Ｂ１の半導体スイッチング素子２−２、前記Ａ２の
第２コンデンサ４−４における負極の経路で放電し、前
記Ａ１の第２コンデンサ４−１に図示の極性で蓄積され
ていた電荷は、同Ａ１の第２コンデンサ４−１における
図示正極から、Ｂ２の半導体スイッチング素子２−３、
ダイオード１０−１、前記Ａ１の第２コンデンサ４−１
における負極の経路で放電する。
２とＢ２の半導体スイッチング素子２−３がターンオン
すると、直流電源１の正極からＢ１の半導体スイッチン
グ素子２−２、負荷１１、Ｂ２の半導体スイッチング素
子２−３、直流電源１の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。また、Ｂ１の半導体スイッ
チング素子２−２とＢ２の半導体スイッチング素子２−
３がターンオンした際に、Ｂ１の第１コンデンサ３−２
に図示の極性で充電されていた電荷は、同Ｂ１の第１コ
ンデンサ３−２における図示正極から、Ｂ１の半導体ス
イッチング素子２−２、Ｂ１の第２コンデンサ４−２、
Ｂ１のダイオード６−２、Ｂ１のインダクタンス素子５
−２、Ｂ１の第１コンデンサ３−２における図示負極の
経路で流れ、Ｂ１の第２コンデンサ４−２に移行され同
コンデンサ４−２を図示の極性に充電し、Ｂ２の第１コ
ンデンサ３−３に図示の極性で充電されていた電荷は、
同Ｂ２の第１コンデンサ３−３における図示正極から、
Ｂ２のインダクタンス素子５−３、Ｂ２のダイオード６
−３、Ｂ２の第２コンデンサ４−３、Ｂ２の半導体スイ
ッチング素子２−３、Ｂ２の第１コンデンサ３−３にお
ける図示負極の経路で流れ、Ｂ２の第２コンデンサ４−
４に移行され同コンデンサ４−４を図示の極性に充電す
る。これと同時に、前記Ａ２の第２コンデンサ４−４に
図示の極性で蓄積されていた電荷は、同Ａ２の第２コン
デンサ４−４における図示正極から、ダイオード１０−
４、Ｂ１の半導体スイッチング素子２−２、前記Ａ２の
第２コンデンサ４−４における負極の経路で放電し、前
記Ａ１の第２コンデンサ４−１に図示の極性で蓄積され
ていた電荷は、同Ａ１の第２コンデンサ４−１における
図示正極から、Ｂ２の半導体スイッチング素子２−３、
ダイオード１０−１、前記Ａ１の第２コンデンサ４−１
における負極の経路で放電する。
【００３４】Ｂ１の半導体スイッチング素子２−２とＢ
２の半導体スイッチング素子２−３がターンオフする
と、Ｂ１の半導体スイッチング素子２−２の主電極間、
およびＢ２の半導体スイッチング素子２−３の主電極間
にはサージ電圧が発生するが、Ｂ１の半導体スイッチン
グ素子２−２のサージ電圧による電荷はＢ１の第１のコ
ンデンサ３−２、Ｂ１のダイオード１２−２の経路でＢ
１の第１コンデンサ３−２を図示の極性に充電する充電
電流となって流れこれを抑制し、Ｂ２の半導体スイッチ
ング素子２−３のサージ電圧による電荷はＢ２のダイオ
ード１２−３、Ｂ２の第１コンデンサ３−３の経路でＢ
２の第１コンデンサ３−３を図示の極性に充電する充電
電流となって流れこれを抑制する。
２の半導体スイッチング素子２−３がターンオフする
と、Ｂ１の半導体スイッチング素子２−２の主電極間、
およびＢ２の半導体スイッチング素子２−３の主電極間
にはサージ電圧が発生するが、Ｂ１の半導体スイッチン
グ素子２−２のサージ電圧による電荷はＢ１の第１のコ
ンデンサ３−２、Ｂ１のダイオード１２−２の経路でＢ
１の第１コンデンサ３−２を図示の極性に充電する充電
電流となって流れこれを抑制し、Ｂ２の半導体スイッチ
ング素子２−３のサージ電圧による電荷はＢ２のダイオ
ード１２−３、Ｂ２の第１コンデンサ３−３の経路でＢ
２の第１コンデンサ３−３を図示の極性に充電する充電
電流となって流れこれを抑制する。
【００３５】以上の動作からも理解されるように、図９
の回路では、Ａ１の半導体スイッチング素子２−１がタ
ーンオンしたときに同半導体スイッチング素子２−１の
主電極間には負荷電流にＡ１の第１コンデンサ３−１と
Ｂ２の第２コンデンサ４−３の放電によるスパイク電流
が重畳した形で、Ａ２の半導体スイッチング素子２−４
がターンオンしたときに同半導体スイッチング素子２−
４の主電極間には負荷電流にＡ２の第１コンデンサ３−
４とＢ１の第２コンデンサ４−２の放電によるスパイク
電流が重畳した形で、Ｂ１の半導体スイッチング素子２
−２がターンオンしたときに同半導体スイッチング素子
２−２の主電極間には負荷電流にＢ１の第１コンデンサ
３−２とＡ２の第２コンデンサ４−４の放電によるスパ
イク電流が重畳した形で、Ｂ２の半導体スイッチング素
子２−３がターンオンしたときに同半導体スイッチング
素子２−３の主電極間には負荷電流にＢ２の第１コンデ
ンサ３−３とＡ１の第２コンデンサ４−１の放電による
スパイク電流が重畳した形でそれぞれ流れるため、半導
体スイッチング素子２−１、２−２、２−３および２−
４のターンオン損失が大きくなってコンバータの効率が
低下するほか、極端な場合にはこれらの半導体スイッチ
ング素子が破壊に至るという問題があった。
の回路では、Ａ１の半導体スイッチング素子２−１がタ
ーンオンしたときに同半導体スイッチング素子２−１の
主電極間には負荷電流にＡ１の第１コンデンサ３−１と
Ｂ２の第２コンデンサ４−３の放電によるスパイク電流
が重畳した形で、Ａ２の半導体スイッチング素子２−４
がターンオンしたときに同半導体スイッチング素子２−
４の主電極間には負荷電流にＡ２の第１コンデンサ３−
４とＢ１の第２コンデンサ４−２の放電によるスパイク
電流が重畳した形で、Ｂ１の半導体スイッチング素子２
−２がターンオンしたときに同半導体スイッチング素子
２−２の主電極間には負荷電流にＢ１の第１コンデンサ
３−２とＡ２の第２コンデンサ４−４の放電によるスパ
イク電流が重畳した形で、Ｂ２の半導体スイッチング素
子２−３がターンオンしたときに同半導体スイッチング
素子２−３の主電極間には負荷電流にＢ２の第１コンデ
ンサ３−３とＡ１の第２コンデンサ４−１の放電による
スパイク電流が重畳した形でそれぞれ流れるため、半導
体スイッチング素子２−１、２−２、２−３および２−
４のターンオン損失が大きくなってコンバータの効率が
低下するほか、極端な場合にはこれらの半導体スイッチ
ング素子が破壊に至るという問題があった。
【００３６】本発明の目的は、前記従来技術による無損
失スナバ回路をハーフ・ブリッジ型コンバータ、あるい
はフル・ブリッジ型コンバータなどのブリッジ型コンバ
ータに適用した場合、半導体スイッチング素子がターン
オンする際に過大なサージ電流が流れ、同半導体スイッ
チング素子のターンオン損失が非常に大きくなったり、
極端な場合にはこのターンオン損失によって同半導体ス
イッチング素子が破壊に至る問題を対策した高効率で信
頼性が高く、低ノイズのブリッジ型コンバータを提供す
るものである。
失スナバ回路をハーフ・ブリッジ型コンバータ、あるい
はフル・ブリッジ型コンバータなどのブリッジ型コンバ
ータに適用した場合、半導体スイッチング素子がターン
オンする際に過大なサージ電流が流れ、同半導体スイッ
チング素子のターンオン損失が非常に大きくなったり、
極端な場合にはこのターンオン損失によって同半導体ス
イッチング素子が破壊に至る問題を対策した高効率で信
頼性が高く、低ノイズのブリッジ型コンバータを提供す
るものである。
【００３７】
【課題を解決するための手段】本発明は、半導体スイッ
チング素子と、同半導体スイッチング素子がターンオフ
した時に同半導体スイッチング素子の主電極間に生じる
サージ電圧を抑制するために設けられた第１コンデンサ
と、同半導体スイッチング素子のオフ期間に前記第１コ
ンデンサに蓄積された電荷を同半導体スイッチング素子
のターンオン時に同半導体スイッチング素子、インダク
タンス素子およびダイオードの直列回路を介して移行さ
せるための第２コンデンサからなるスナバ回路とからな
る第１、および第２の２つのスイッチング回路を有し、
前記２つのスイッチング回路が直流電源の両端に直列に
結合され、前記２つのスイッチング回路を交互にスイッ
チングさせて負荷に交流電圧を印加するハーフ・ブリッ
ジ型コンバータにおいて、前記第１のスイッチング回路
と直列に第１の可飽和リアクトル、前記第２のスイッチ
ング回路と直列に第２の可飽和リアクトルが各々挿入さ
れており、前記第１のスイッチング回路における半導体
スイッチング素子がオンの期間に、同第１のスイッチン
グ回路の半導体スイッチング素子、前記第１の可飽和リ
アクトルおよびダイオードの直列回路を介して、前記第
２のスイッチング回路におけるスナバ回路の第２コンデ
ンサの電荷を放電させ、前記第２のスイッチング回路に
おける半導体スイッチング素子がオンの期間に、同第２
のスイッチング回路の半導体スイッチング素子、前記第
２の可飽和リアクトルおよびダイオードの直列回路を介
して、前記第１のスイッチング回路におけるスナバ回路
の第２コンデンサの電荷を放電させる構成としたことを
特徴とするハーフ・ブリッジ型コンバータである。
チング素子と、同半導体スイッチング素子がターンオフ
した時に同半導体スイッチング素子の主電極間に生じる
サージ電圧を抑制するために設けられた第１コンデンサ
と、同半導体スイッチング素子のオフ期間に前記第１コ
ンデンサに蓄積された電荷を同半導体スイッチング素子
のターンオン時に同半導体スイッチング素子、インダク
タンス素子およびダイオードの直列回路を介して移行さ
せるための第２コンデンサからなるスナバ回路とからな
る第１、および第２の２つのスイッチング回路を有し、
前記２つのスイッチング回路が直流電源の両端に直列に
結合され、前記２つのスイッチング回路を交互にスイッ
チングさせて負荷に交流電圧を印加するハーフ・ブリッ
ジ型コンバータにおいて、前記第１のスイッチング回路
と直列に第１の可飽和リアクトル、前記第２のスイッチ
ング回路と直列に第２の可飽和リアクトルが各々挿入さ
れており、前記第１のスイッチング回路における半導体
スイッチング素子がオンの期間に、同第１のスイッチン
グ回路の半導体スイッチング素子、前記第１の可飽和リ
アクトルおよびダイオードの直列回路を介して、前記第
２のスイッチング回路におけるスナバ回路の第２コンデ
ンサの電荷を放電させ、前記第２のスイッチング回路に
おける半導体スイッチング素子がオンの期間に、同第２
のスイッチング回路の半導体スイッチング素子、前記第
２の可飽和リアクトルおよびダイオードの直列回路を介
して、前記第１のスイッチング回路におけるスナバ回路
の第２コンデンサの電荷を放電させる構成としたことを
特徴とするハーフ・ブリッジ型コンバータである。
【００３８】上記のような構成とすることにより、半導
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる可飽和リアクトルが飽和するまでの期間抑える
ことができるため、前記半導体スイッチング素子のター
ンオン損失が大幅に低減し、同半導体スイッチング素子
の安全動作が図れ、高効率で信頼性が高く低ノイズのハ
ーフ・ブリッジ型コンバータが実現できる。
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる可飽和リアクトルが飽和するまでの期間抑える
ことができるため、前記半導体スイッチング素子のター
ンオン損失が大幅に低減し、同半導体スイッチング素子
の安全動作が図れ、高効率で信頼性が高く低ノイズのハ
ーフ・ブリッジ型コンバータが実現できる。
【００３９】本発明は、半導体スイッチング素子と、同
半導体スイッチング素子がターンオフした時に同半導体
スイッチング素子の主電極間に生じるサージ電圧を抑制
するために設けられた第１コンデンサと、同半導体スイ
ッチング素子のオフ期間に前記第１コンデンサに蓄積さ
れた電荷を同半導体スイッチング素子のターンオン時に
同半導体スイッチング素子、インダクタンス素子および
ダイオードの直列回路を介して移行させるための第２コ
ンデンサからなるスナバ回路とからなる第１、および第
２の２つのスイッチング回路を有し、前記２つのスイッ
チング回路が直流電源の両端に直列に結合され、前記２
つのスイッチング回路を交互にスイッチングさせて負荷
に交流電圧を印加するハーフ・ブリッジ型コンバータに
おいて、前記第１のスイッチング回路と直列に第１の可
飽和リアクトル、前記第２のスイッチング回路と直列に
第２の可飽和リアクトルが各々挿入されており、前記第
１のスイッチング回路における半導体スイッチング素子
がオンの期間に、同第１のスイッチング回路の半導体ス
イッチング素子、前記第１の可飽和リアクトル、前記第
２の可飽和リアクトルおよびダイオードの直列回路を介
して、前記第２のスイッチング回路におけるスナバ回路
の第２コンデンサの電荷を放電させ、前記第２のスイッ
チング回路における半導体スイッチング素子がオンの期
間に、同第２のスイッチング回路の半導体スイッチング
素子、前記第１の可飽和リアクトル、前記第２の可飽和
リアクトルおよびダイオードの直列回路を介して、前記
第１のスイッチング回路におけるスナバ回路の第２コン
デンサの電荷を放電させる構成としたことを特徴とする
ハーフ・ブリッジ型コンバータである。
半導体スイッチング素子がターンオフした時に同半導体
スイッチング素子の主電極間に生じるサージ電圧を抑制
するために設けられた第１コンデンサと、同半導体スイ
ッチング素子のオフ期間に前記第１コンデンサに蓄積さ
れた電荷を同半導体スイッチング素子のターンオン時に
同半導体スイッチング素子、インダクタンス素子および
ダイオードの直列回路を介して移行させるための第２コ
ンデンサからなるスナバ回路とからなる第１、および第
２の２つのスイッチング回路を有し、前記２つのスイッ
チング回路が直流電源の両端に直列に結合され、前記２
つのスイッチング回路を交互にスイッチングさせて負荷
に交流電圧を印加するハーフ・ブリッジ型コンバータに
おいて、前記第１のスイッチング回路と直列に第１の可
飽和リアクトル、前記第２のスイッチング回路と直列に
第２の可飽和リアクトルが各々挿入されており、前記第
１のスイッチング回路における半導体スイッチング素子
がオンの期間に、同第１のスイッチング回路の半導体ス
イッチング素子、前記第１の可飽和リアクトル、前記第
２の可飽和リアクトルおよびダイオードの直列回路を介
して、前記第２のスイッチング回路におけるスナバ回路
の第２コンデンサの電荷を放電させ、前記第２のスイッ
チング回路における半導体スイッチング素子がオンの期
間に、同第２のスイッチング回路の半導体スイッチング
素子、前記第１の可飽和リアクトル、前記第２の可飽和
リアクトルおよびダイオードの直列回路を介して、前記
第１のスイッチング回路におけるスナバ回路の第２コン
デンサの電荷を放電させる構成としたことを特徴とする
ハーフ・ブリッジ型コンバータである。
【００４０】上記のような構成とすることにより、半導
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる２つの可飽和リアクトルが飽和するまでの期間
抑えることができるため、前記半導体スイッチング素子
のターンオン損失が大幅に低減し、同半導体スイッチン
グ素子の安全動作が図れ、高効率で信頼性が高く低ノイ
ズのハーフ・ブリッジ型コンバータが実現できる。
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる２つの可飽和リアクトルが飽和するまでの期間
抑えることができるため、前記半導体スイッチング素子
のターンオン損失が大幅に低減し、同半導体スイッチン
グ素子の安全動作が図れ、高効率で信頼性が高く低ノイ
ズのハーフ・ブリッジ型コンバータが実現できる。
【００４１】本発明は、半導体スイッチング素子と、同
半導体スイッチング素子がターンオフした時に同半導体
スイッチング素子の主電極間に生じるサージ電圧を抑制
するために設けられた第１コンデンサと同半導体スイッ
チング素子のオフ期間に前記第１コンデンサに蓄積され
た電荷を同半導体スイッチング素子のターンオン時に同
半導体スイッチング素子、インダクタンス素子およびダ
イオードの直列回路を介して移行させるための第２コン
デンサからなるスナバ回路とを有する第１、第２、第
３、および第４の４つのスイッチング回路を有し、前記
第１と第３のスイッチング回路、および第２と第４のス
イッチング回路がいずれも直流電源の両端に直列に結合
され、同期してスイッチング動作を行う前記第１と第４
のスイッチング回路と同期してスイッチング動作を行う
前記第２と第４のスイッチング回路の２つの組を交互に
スイッチングさせて負荷に交流電圧を印加するフル・ブ
リッジ型コンバータにおいて、前記第１のスイッチング
回路と直列に第１の可飽和リアクトル、前記第２のスイ
ッチング回路と直列に第２の可飽和リアクトル、前記第
３のスイッチング回路と直列に第３の可飽和リアクト
ル、前記第４のスイッチング回路と直列に第４の可飽和
リアクトルが各々挿入されており、前記第１のスイッチ
ング回路における半導体スイッチング素子がオンの期間
に前記第３のスイッチング回路におけるスナバ回路の第
２コンデンサの電荷を前記第１のスイッチング回路の半
導体スイッチング素子、前記第１の可飽和リアクトルお
よびダイオードの直列回路を介して放電させ、前記第２
のスイッチング回路における半導体スイッチング素子が
オンの期間に前記第４のスイッチング回路におけるスナ
バ回路の第２コンデンサの電荷を前記第２のスイッチン
グ回路における半導体スイッチング素子、前記第２の可
飽和リアクトルおよびダイオードの直列回路を介して放
電させ、前記第３のスイッチング回路における半導体ス
イッチング素子がオンの期間に前記第１のスイッチング
回路におけるスナバ回路の第２コンデンサの電荷を前記
第３のスイッチング回路における半導体スイッチング素
子、前記第３の可飽和リアクトルおよびダイオードを介
して放電させ、前記第４のスイッチング回路における半
導体スイッチング素子がオンの期間に前記第２のスイッ
チング回路におけるスナバ回路の第２コンデンサの電荷
を前記第４のスイッチング回路の半導体スイッチング素
子、前記第４の可飽和リアクトルおよびダイオードを介
して放電させる構成としたことを特徴とするフル・ブリ
ッジ型コンバータである。
半導体スイッチング素子がターンオフした時に同半導体
スイッチング素子の主電極間に生じるサージ電圧を抑制
するために設けられた第１コンデンサと同半導体スイッ
チング素子のオフ期間に前記第１コンデンサに蓄積され
た電荷を同半導体スイッチング素子のターンオン時に同
半導体スイッチング素子、インダクタンス素子およびダ
イオードの直列回路を介して移行させるための第２コン
デンサからなるスナバ回路とを有する第１、第２、第
３、および第４の４つのスイッチング回路を有し、前記
第１と第３のスイッチング回路、および第２と第４のス
イッチング回路がいずれも直流電源の両端に直列に結合
され、同期してスイッチング動作を行う前記第１と第４
のスイッチング回路と同期してスイッチング動作を行う
前記第２と第４のスイッチング回路の２つの組を交互に
スイッチングさせて負荷に交流電圧を印加するフル・ブ
リッジ型コンバータにおいて、前記第１のスイッチング
回路と直列に第１の可飽和リアクトル、前記第２のスイ
ッチング回路と直列に第２の可飽和リアクトル、前記第
３のスイッチング回路と直列に第３の可飽和リアクト
ル、前記第４のスイッチング回路と直列に第４の可飽和
リアクトルが各々挿入されており、前記第１のスイッチ
ング回路における半導体スイッチング素子がオンの期間
に前記第３のスイッチング回路におけるスナバ回路の第
２コンデンサの電荷を前記第１のスイッチング回路の半
導体スイッチング素子、前記第１の可飽和リアクトルお
よびダイオードの直列回路を介して放電させ、前記第２
のスイッチング回路における半導体スイッチング素子が
オンの期間に前記第４のスイッチング回路におけるスナ
バ回路の第２コンデンサの電荷を前記第２のスイッチン
グ回路における半導体スイッチング素子、前記第２の可
飽和リアクトルおよびダイオードの直列回路を介して放
電させ、前記第３のスイッチング回路における半導体ス
イッチング素子がオンの期間に前記第１のスイッチング
回路におけるスナバ回路の第２コンデンサの電荷を前記
第３のスイッチング回路における半導体スイッチング素
子、前記第３の可飽和リアクトルおよびダイオードを介
して放電させ、前記第４のスイッチング回路における半
導体スイッチング素子がオンの期間に前記第２のスイッ
チング回路におけるスナバ回路の第２コンデンサの電荷
を前記第４のスイッチング回路の半導体スイッチング素
子、前記第４の可飽和リアクトルおよびダイオードを介
して放電させる構成としたことを特徴とするフル・ブリ
ッジ型コンバータである。
【００４２】上記のような構成とすることにより、半導
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる可飽和リアクトルが飽和するまでの期間抑える
ことができるため、前記半導体スイッチング素子のター
ンオン損失が大幅に低減し、同半導体スイッチング素子
の安全動作が図れ、高効率で信頼性が高く低ノイズのフ
ル・ブリッジ型コンバータが実現できる。
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる可飽和リアクトルが飽和するまでの期間抑える
ことができるため、前記半導体スイッチング素子のター
ンオン損失が大幅に低減し、同半導体スイッチング素子
の安全動作が図れ、高効率で信頼性が高く低ノイズのフ
ル・ブリッジ型コンバータが実現できる。
【００４３】本発明は、半導体スイッチング素子と、同
半導体スイッチング素子がターンオフした時に同半導体
スイッチング素子の主電極間に生じるサージ電圧を抑制
するために設けられた第１コンデンサと同半導体スイッ
チング素子のオフ期間に前記第１コンデンサに蓄積され
た電荷を同半導体スイッチング素子のターンオン時に同
半導体スイッチング素子、インダクタンス素子およびダ
イオードの直列回路を介して移行させるための第２コン
デンサからなるスナバ回路とを有する第１、第２、第
３、および第４の４つのスイッチング回路を有し、前記
第１と第３のスイッチング回路、および第２と第４のス
イッチング回路がいずれも直流電源の両端に直列に結合
され、同期してスイッチング動作を行う前記第１と第４
のスイッチング回路と同期してスイッチング動作を行う
前記第２と第４のスイッチング回路の２つの組を交互に
スイッチングさせて負荷に交流電圧を印加するフル・ブ
リッジ型コンバータにおいて、前記第１のスイッチング
回路と直列に第１の可飽和リアクトル、前記第２のスイ
ッチング回路と直列に第２の可飽和リアクトル、前記第
３のスイッチング回路と直列に第３の可飽和リアクト
ル、前記第４のスイッチング回路と直列に第４の可飽和
リアクトルが各々挿入されており、前記第１のスイッチ
ング回路における半導体スイッチング素子がオンの期間
に前記第３のスイッチング回路におけるスナバ回路の第
２コンデンサの電荷を前記第１のスイッチング回路の半
導体スイッチング素子、前記第１の可飽和リアクトル、
前記第３の可飽和リアクトルおよびダイオードの直列回
路を介して放電させ、前記第２のスイッチング回路にお
ける半導体スイッチング素子がオンの期間に前記第４の
スイッチング回路におけるスナバ回路の第２コンデンサ
の電荷を前記第２のスイッチング回路における半導体ス
イッチング素子、前記第２の可飽和リアクトル、前記第
４の可飽和リアクトルおよびダイオードの直列回路を介
して放電させ、前記第３のスイッチング回路における半
導体スイッチング素子がオンの期間に前記第１のスイッ
チング回路におけるスナバ回路の第２コンデンサの電荷
を前記第３のスイッチング回路における半導体スイッチ
ング素子、前記第１の可飽和リアクトル、前記第３の可
飽和リアクトルおよびダイオードを介して放電させ、前
記第４のスイッチング回路における半導体スイッチング
素子がオンの期間に前記第２のスイッチング回路におけ
るスナバ回路の第２コンデンサの電荷を前記第４のスイ
ッチング回路の半導体スイッチング素子、前記第２の可
飽和リアクトル、前記第４の可飽和リアクトルおよびダ
イオードを介して放電させる構成としたことを特徴とす
るフル・ブリッジ型コンバータである。
半導体スイッチング素子がターンオフした時に同半導体
スイッチング素子の主電極間に生じるサージ電圧を抑制
するために設けられた第１コンデンサと同半導体スイッ
チング素子のオフ期間に前記第１コンデンサに蓄積され
た電荷を同半導体スイッチング素子のターンオン時に同
半導体スイッチング素子、インダクタンス素子およびダ
イオードの直列回路を介して移行させるための第２コン
デンサからなるスナバ回路とを有する第１、第２、第
３、および第４の４つのスイッチング回路を有し、前記
第１と第３のスイッチング回路、および第２と第４のス
イッチング回路がいずれも直流電源の両端に直列に結合
され、同期してスイッチング動作を行う前記第１と第４
のスイッチング回路と同期してスイッチング動作を行う
前記第２と第４のスイッチング回路の２つの組を交互に
スイッチングさせて負荷に交流電圧を印加するフル・ブ
リッジ型コンバータにおいて、前記第１のスイッチング
回路と直列に第１の可飽和リアクトル、前記第２のスイ
ッチング回路と直列に第２の可飽和リアクトル、前記第
３のスイッチング回路と直列に第３の可飽和リアクト
ル、前記第４のスイッチング回路と直列に第４の可飽和
リアクトルが各々挿入されており、前記第１のスイッチ
ング回路における半導体スイッチング素子がオンの期間
に前記第３のスイッチング回路におけるスナバ回路の第
２コンデンサの電荷を前記第１のスイッチング回路の半
導体スイッチング素子、前記第１の可飽和リアクトル、
前記第３の可飽和リアクトルおよびダイオードの直列回
路を介して放電させ、前記第２のスイッチング回路にお
ける半導体スイッチング素子がオンの期間に前記第４の
スイッチング回路におけるスナバ回路の第２コンデンサ
の電荷を前記第２のスイッチング回路における半導体ス
イッチング素子、前記第２の可飽和リアクトル、前記第
４の可飽和リアクトルおよびダイオードの直列回路を介
して放電させ、前記第３のスイッチング回路における半
導体スイッチング素子がオンの期間に前記第１のスイッ
チング回路におけるスナバ回路の第２コンデンサの電荷
を前記第３のスイッチング回路における半導体スイッチ
ング素子、前記第１の可飽和リアクトル、前記第３の可
飽和リアクトルおよびダイオードを介して放電させ、前
記第４のスイッチング回路における半導体スイッチング
素子がオンの期間に前記第２のスイッチング回路におけ
るスナバ回路の第２コンデンサの電荷を前記第４のスイ
ッチング回路の半導体スイッチング素子、前記第２の可
飽和リアクトル、前記第４の可飽和リアクトルおよびダ
イオードを介して放電させる構成としたことを特徴とす
るフル・ブリッジ型コンバータである。
【００４４】上記のような構成とすることにより、半導
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる２つの可飽和リアクトルが飽和するまでの期間
抑えることができるため、前記半導体スイッチング素子
のターンオン損失が大幅に低減し、同半導体スイッチン
グ素子の安全動作が図れ、高効率で信頼性が高く低ノイ
ズのフル・ブリッジ型コンバータが実現できる。
体スイッチング素子のターンオフ時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を効果的に抑制
でき、同半導体スイッチング素子の安全動作が図れると
ともに同半導体スイッチング素子のターンオフ損失も大
幅に抑制でき、しかも半導体スイッチング素子のオン期
間に同半導体スイッチング素子を流れる負荷電流と同半
導体スイッチング素子を含むスイッチング回路とは別の
スイッチング回路における第２コンデンサの放電電流の
２つの電流成分の立ち上がりを、これら２つの電流成分
の流れる２つの可飽和リアクトルが飽和するまでの期間
抑えることができるため、前記半導体スイッチング素子
のターンオン損失が大幅に低減し、同半導体スイッチン
グ素子の安全動作が図れ、高効率で信頼性が高く低ノイ
ズのフル・ブリッジ型コンバータが実現できる。
【００４５】本発明のブリッジ型コンバータにおいて、
負荷がパワートランスを介して接続されている場合、負
荷とブリッジ型コンバータの主回路の絶縁および負荷と
のマッチングを図った高効率で信頼性が高く、しかも低
ノイズのブリッジ型コンバータが実現できる。
負荷がパワートランスを介して接続されている場合、負
荷とブリッジ型コンバータの主回路の絶縁および負荷と
のマッチングを図った高効率で信頼性が高く、しかも低
ノイズのブリッジ型コンバータが実現できる。
【００４６】本発明のブリッジ型コンバータを用いたＤ
Ｃ−ＤＣコンバータは、高効率で信頼性が高く、しかも
低ノイズを実現できて好ましい。。
Ｃ−ＤＣコンバータは、高効率で信頼性が高く、しかも
低ノイズを実現できて好ましい。。
【００４７】
【発明の実施の形態】以下、本発明の実施例について詳
細に説明する。 （実施例１）図１は本発明によるブリッジ型コンバータ
の１実施例回路構成ブロック図であり、矩形波交流出力
のハーフ・ブリッジ型インバータへの適用例を示したも
のである。本実施例では、インバータの仕様を表１のよ
うに定めて、図６にその回路構成を示す比較例と比較検
討した。
細に説明する。 （実施例１）図１は本発明によるブリッジ型コンバータ
の１実施例回路構成ブロック図であり、矩形波交流出力
のハーフ・ブリッジ型インバータへの適用例を示したも
のである。本実施例では、インバータの仕様を表１のよ
うに定めて、図６にその回路構成を示す比較例と比較検
討した。
【００４８】
【表１】
【００４９】図１において、破線内ＡおよびＢで示すの
は、各々、第１のスイッチング回路および第２のスイッ
チング回路であり、１は直流電源、２−１はＡの半導体
スイッチング素子、３−１はＡの第１コンデンサ、４−
１はＡの第２コンデンサ、５−１はＡのインダクタンス
素子、６−１および１２−１はＡのダイオード、２−２
はＢの半導体スイッチング素子、３−２はＢの第１コン
デンサ、４−２はＢの第２コンデンサ、５−２はＢのイ
ンダクタンス素子、６−２および１２−２はＢのダイオ
ード、７および８は可飽和リアクトル、１０−１および
１０−２はダイオード、１１は負荷、１３および１４は
直流電源１の電圧を各々１／２ずつに分圧するための入
力コンデンサである。
は、各々、第１のスイッチング回路および第２のスイッ
チング回路であり、１は直流電源、２−１はＡの半導体
スイッチング素子、３−１はＡの第１コンデンサ、４−
１はＡの第２コンデンサ、５−１はＡのインダクタンス
素子、６−１および１２−１はＡのダイオード、２−２
はＢの半導体スイッチング素子、３−２はＢの第１コン
デンサ、４−２はＢの第２コンデンサ、５−２はＢのイ
ンダクタンス素子、６−２および１２−２はＢのダイオ
ード、７および８は可飽和リアクトル、１０−１および
１０−２はダイオード、１１は負荷、１３および１４は
直流電源１の電圧を各々１／２ずつに分圧するための入
力コンデンサである。
【００５０】なお、半導体スイッチング素子２−１と２
−２にはパワーＭＯＳ−ＦＥＴ、第１コンデンサ３−１
と３−２の容量は２２ｎＦ、第２コンデンサ４−１と４
−２の容量は１００ｎＦ、インダクタンス素子５−１と
５−２のインダクタンスは２μＨ、可飽和リアクトル７
および８には、表２にその主な磁気特性、物理特性およ
び寸法を示すＦｅを主成分とするナノ結晶合金薄帯巻磁
心を用い、その巻数は何れも２ターンとした。
−２にはパワーＭＯＳ−ＦＥＴ、第１コンデンサ３−１
と３−２の容量は２２ｎＦ、第２コンデンサ４−１と４
−２の容量は１００ｎＦ、インダクタンス素子５−１と
５−２のインダクタンスは２μＨ、可飽和リアクトル７
および８には、表２にその主な磁気特性、物理特性およ
び寸法を示すＦｅを主成分とするナノ結晶合金薄帯巻磁
心を用い、その巻数は何れも２ターンとした。
【００５１】図１の回路において、Ａの半導体スイッチ
ング素子２−１、およびＢの半導体スイッチング素子２
−２は交互でスイッチング動作を行い、そのスイッチン
グ周波数は２０ｋＨｚである。
ング素子２−１、およびＢの半導体スイッチング素子２
−２は交互でスイッチング動作を行い、そのスイッチン
グ周波数は２０ｋＨｚである。
【００５２】
【表２】
【００５３】Ａの半導体スイッチング素子２−１がター
ンオンすると、入力コンデンサ１３の図示正極から可飽
和リアクトル７、同半導体スイッチング素子２−１、負
荷１１、前記入力コンデンサ１３の負極の経路で負荷電
流が流れ負荷１１に電力が供給される。また、Ａの半導
体スイッチング素子２−１がターンオンした際に、前記
半導体スイッチング素子２−１がオフの期間にＡの第１
コンデンサ３−１に図示の極性で充電されていた電荷
は、同Ａの第１コンデンサ３−１における図示正極か
ら、前記Ａの半導体スイッチング素子２−１、Ａの第２
コンデンサ４−１、Ａのダイオード６−１、Ａのインダ
クタンス素子５−１、前記Ａの第１コンデンサ３−１に
おける図示負極の経路で流れ、Ａの第２コンデンサ４−
１に移行され同コンデンサ４−１を図示の極性に充電す
る。
ンオンすると、入力コンデンサ１３の図示正極から可飽
和リアクトル７、同半導体スイッチング素子２−１、負
荷１１、前記入力コンデンサ１３の負極の経路で負荷電
流が流れ負荷１１に電力が供給される。また、Ａの半導
体スイッチング素子２−１がターンオンした際に、前記
半導体スイッチング素子２−１がオフの期間にＡの第１
コンデンサ３−１に図示の極性で充電されていた電荷
は、同Ａの第１コンデンサ３−１における図示正極か
ら、前記Ａの半導体スイッチング素子２−１、Ａの第２
コンデンサ４−１、Ａのダイオード６−１、Ａのインダ
クタンス素子５−１、前記Ａの第１コンデンサ３−１に
おける図示負極の経路で流れ、Ａの第２コンデンサ４−
１に移行され同コンデンサ４−１を図示の極性に充電す
る。
【００５４】Ａの半導体スイッチング素子２−１がター
ンオフすると、Ａの半導体スイッチング素子２−１の主
電極間にはサージ電圧が発生するが、Ａの半導体スイッ
チング素子２−１のサージ電圧による電荷はＡの第１コ
ンデンサ３−１、Ａのダイオード１２−１の経路でＡの
第１コンデンサ３−１を図示の極性に充電する充電電流
となって流れこれを抑制する。本実施例では、Ａの半導
体スイッチング素子２−１の主電極間電圧波高値はサー
ジ電圧を含めて２９０Ｖに抑えることができ、そのター
ンオフ損失も約３０ｍＷに抑えることができた。
ンオフすると、Ａの半導体スイッチング素子２−１の主
電極間にはサージ電圧が発生するが、Ａの半導体スイッ
チング素子２−１のサージ電圧による電荷はＡの第１コ
ンデンサ３−１、Ａのダイオード１２−１の経路でＡの
第１コンデンサ３−１を図示の極性に充電する充電電流
となって流れこれを抑制する。本実施例では、Ａの半導
体スイッチング素子２−１の主電極間電圧波高値はサー
ジ電圧を含めて２９０Ｖに抑えることができ、そのター
ンオフ損失も約３０ｍＷに抑えることができた。
【００５５】次いで、Ｂの半導体スイッチング素子２−
２がターンオンすると、入力コンデンサ１４の図示正極
から、負荷１１、同半導体スイッチング素子２−２、可
飽和リアクトル８、前記入力コンデンサ１４の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。ま
た、この際、前記半導体スイッチング素子２−２がオフ
の期間にＢの第１コンデンサ３−２に図示の極性で充電
されていた電荷は、同Ｂの第１コンデンサ３−２におけ
る図示正極から、Ｂのインダクタンス素子５−２、Ｂの
ダイオード６−２、Ｂの第２コンデンサ４−２、Ｂの半
導体スイッチング素子２−２、Ｂの第１コンデンサ３−
２における図示負極の経路で流れ、Ｂの第２コンデンサ
４−２に移行され同コンデンサ４−２を図示の極性に充
電する。
２がターンオンすると、入力コンデンサ１４の図示正極
から、負荷１１、同半導体スイッチング素子２−２、可
飽和リアクトル８、前記入力コンデンサ１４の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。ま
た、この際、前記半導体スイッチング素子２−２がオフ
の期間にＢの第１コンデンサ３−２に図示の極性で充電
されていた電荷は、同Ｂの第１コンデンサ３−２におけ
る図示正極から、Ｂのインダクタンス素子５−２、Ｂの
ダイオード６−２、Ｂの第２コンデンサ４−２、Ｂの半
導体スイッチング素子２−２、Ｂの第１コンデンサ３−
２における図示負極の経路で流れ、Ｂの第２コンデンサ
４−２に移行され同コンデンサ４−２を図示の極性に充
電する。
【００５６】さらに、Ｂの半導体スイッチング素子２−
２がターンオンした際には、前記Ａの第２コンデンサ４
−１に図示の極性で蓄積されていた電荷が、同Ａの第２
コンデンサ４−１における図示正極からＢの半導体スイ
ッチング素子２−２、可飽和リアクトル８、ダイオード
１０−１、前記Ａの第２コンデンサ４−１における図示
負極の経路で流れる放電電流となって放出される。
２がターンオンした際には、前記Ａの第２コンデンサ４
−１に図示の極性で蓄積されていた電荷が、同Ａの第２
コンデンサ４−１における図示正極からＢの半導体スイ
ッチング素子２−２、可飽和リアクトル８、ダイオード
１０−１、前記Ａの第２コンデンサ４−１における図示
負極の経路で流れる放電電流となって放出される。
【００５７】上記入力コンデンサ１４から供給される負
荷電流およびＡの第２コンデンサ４−１の電荷の放出に
伴う放電電流の和で与えられる電流が可飽和リアクトル
８に流れることにより、同可飽和リアクトル８の磁束密
度は、図５に示す同可飽和リアクトル８の動作Ｂ−Ｈル
ープにおけるａ点からｂ点で飽和した後、ｃ点まで変化
する。ここで、可飽和リアクトル８の磁心の角形比Ｂr
／Ｂsがほぼ１に等しいとすれば、ａ点からｂ点までに
変化する磁束密度は図５のΔＢであるから、磁束密度が
ａ点からｂ点で飽和するまでの時間をＴbとすると、Ｔb
は次式で与えられる。 Ｔb＝（Ｎ・Ａe・ΔＢ）／Ｖ8 （ｓ） (1) 上記(1)式において、Ｎ、ＡeおよびＶ8は、各々、可飽
和リアクトル８の巻数、有効断面積および巻線端電圧で
ある。本実施例におけるＴbの値は０.６５μｓであっ
た。
荷電流およびＡの第２コンデンサ４−１の電荷の放出に
伴う放電電流の和で与えられる電流が可飽和リアクトル
８に流れることにより、同可飽和リアクトル８の磁束密
度は、図５に示す同可飽和リアクトル８の動作Ｂ−Ｈル
ープにおけるａ点からｂ点で飽和した後、ｃ点まで変化
する。ここで、可飽和リアクトル８の磁心の角形比Ｂr
／Ｂsがほぼ１に等しいとすれば、ａ点からｂ点までに
変化する磁束密度は図５のΔＢであるから、磁束密度が
ａ点からｂ点で飽和するまでの時間をＴbとすると、Ｔb
は次式で与えられる。 Ｔb＝（Ｎ・Ａe・ΔＢ）／Ｖ8 （ｓ） (1) 上記(1)式において、Ｎ、ＡeおよびＶ8は、各々、可飽
和リアクトル８の巻数、有効断面積および巻線端電圧で
ある。本実施例におけるＴbの値は０.６５μｓであっ
た。
【００５８】可飽和リアクトル８の磁束密度がａ点から
ｂ点まで移動するＴbの期間に同可飽和リアクトル８を
流れる入力コンデンサ１４から供給される負荷電流およ
び前記Ａの第２コンデンサ４−１の放電電流の和は次式
で表されるＩ8(unsat)に制限される。 Ｉ8(unsat)＝（Ｈg・ｌe）／Ｎ （Ａ） (2) 上式において、Ｈgは図５に示す動作Ｂ−Ｈループ上の
Ｈgに相当する磁化力であり、可飽和リアクトル８の磁
心材料とその動作条件によって決まる。また、ｌeは可
飽和リアクトル8の平均磁路長である。
ｂ点まで移動するＴbの期間に同可飽和リアクトル８を
流れる入力コンデンサ１４から供給される負荷電流およ
び前記Ａの第２コンデンサ４−１の放電電流の和は次式
で表されるＩ8(unsat)に制限される。 Ｉ8(unsat)＝（Ｈg・ｌe）／Ｎ （Ａ） (2) 上式において、Ｈgは図５に示す動作Ｂ−Ｈループ上の
Ｈgに相当する磁化力であり、可飽和リアクトル８の磁
心材料とその動作条件によって決まる。また、ｌeは可
飽和リアクトル8の平均磁路長である。
【００５９】本実施例では、前記Ｂの半導体スイッチン
グ素子２−２がターンオンしたとき同半導体スイッチン
グ素子２−２の主電極間に流れる電流の内、前記入力コ
ンデンサ１４の正極から負荷１１、同Ｂの半導体スイッ
チング素子２−２、可飽和リアクトル８、前記入力コン
デンサ１４の負極の経路で流れる負荷電流と前記Ａの第
２コンデンサ４−１の図示正極より、同半導体スイッチ
ング素子２−２、可飽和リアクトル８、ダイオード１０
−１、前記第２コンデンサ４−１の負極の経路で流れる
放電電流の和は、前記Ｔb＝０.６５μｓの間、その平均
値Ｉ8(unsat)＝４.５Ａに抑制され、その後可飽和リア
クトル８の飽和に伴いこの和で与えられる電流は急激に
上昇する。本実施例において、Ｂの半導体スイッチング
素子２−２のターンオン時間は約０.２μｓであるた
め、このターンオン期間に同半導体スイッチング素子２
−２の主電極間に流れる電流の内、前記入力コンデンサ
１４から供給される負荷電流と前記Ａの第２コンデンサ
４−１の図示正極より、同半導体スイッチング素子２−
２、可飽和リアクトル８、ダイオード１０−１、前記第
２コンデンサ４−１の負極の経路で流れる放電電流の和
は前記Ｉ8(unsat)＝４.５Ａに抑制される。これによ
り、前記半導体スイッチング素子２−２のターンオン期
間に、同半導体スイッチング素子２−２の主電極間に流
れる電流の波高値は、前記Ｉ8(unsat)＝４.５Ａに前記
Ｂの第１コンデンサ３−２における図示正極から、Ｂの
インダクタンス素子５−２、Ｂのダイオード６−２、Ｂ
の第２コンデンサ４−２、Ｂの半導体スイッチング素子
２−２、Ｂの第１コンデンサ３−２における図示負極の
経路で流れる放電電流を加えた１６Ａに抑えることがで
き、そのターンオン損失も約１.２Ｗにすることができ
た。
グ素子２−２がターンオンしたとき同半導体スイッチン
グ素子２−２の主電極間に流れる電流の内、前記入力コ
ンデンサ１４の正極から負荷１１、同Ｂの半導体スイッ
チング素子２−２、可飽和リアクトル８、前記入力コン
デンサ１４の負極の経路で流れる負荷電流と前記Ａの第
２コンデンサ４−１の図示正極より、同半導体スイッチ
ング素子２−２、可飽和リアクトル８、ダイオード１０
−１、前記第２コンデンサ４−１の負極の経路で流れる
放電電流の和は、前記Ｔb＝０.６５μｓの間、その平均
値Ｉ8(unsat)＝４.５Ａに抑制され、その後可飽和リア
クトル８の飽和に伴いこの和で与えられる電流は急激に
上昇する。本実施例において、Ｂの半導体スイッチング
素子２−２のターンオン時間は約０.２μｓであるた
め、このターンオン期間に同半導体スイッチング素子２
−２の主電極間に流れる電流の内、前記入力コンデンサ
１４から供給される負荷電流と前記Ａの第２コンデンサ
４−１の図示正極より、同半導体スイッチング素子２−
２、可飽和リアクトル８、ダイオード１０−１、前記第
２コンデンサ４−１の負極の経路で流れる放電電流の和
は前記Ｉ8(unsat)＝４.５Ａに抑制される。これによ
り、前記半導体スイッチング素子２−２のターンオン期
間に、同半導体スイッチング素子２−２の主電極間に流
れる電流の波高値は、前記Ｉ8(unsat)＝４.５Ａに前記
Ｂの第１コンデンサ３−２における図示正極から、Ｂの
インダクタンス素子５−２、Ｂのダイオード６−２、Ｂ
の第２コンデンサ４−２、Ｂの半導体スイッチング素子
２−２、Ｂの第１コンデンサ３−２における図示負極の
経路で流れる放電電流を加えた１６Ａに抑えることがで
き、そのターンオン損失も約１.２Ｗにすることができ
た。
【００６０】Ｂの半導体スイッチング素子２−２がター
ンオフすると、同Ｂの半導体スイッチング素子２−２の
主電極間にはサージ電圧が発生するが、Ｂの半導体スイ
ッチング素子２−２のサージ電圧による電荷はＢのダイ
オード１２−２、Ｂの第１コンデンサ３−２の経路でＢ
の第１コンデンサ３−２を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ｂの半
導体スイッチング素子２−２の主電極間電圧波高値はサ
ージ電圧を含めて２９０Ｖに抑えることができ、そのタ
ーンオフ損失も約３０ｍＷに抑えることができた。
ンオフすると、同Ｂの半導体スイッチング素子２−２の
主電極間にはサージ電圧が発生するが、Ｂの半導体スイ
ッチング素子２−２のサージ電圧による電荷はＢのダイ
オード１２−２、Ｂの第１コンデンサ３−２の経路でＢ
の第１コンデンサ３−２を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ｂの半
導体スイッチング素子２−２の主電極間電圧波高値はサ
ージ電圧を含めて２９０Ｖに抑えることができ、そのタ
ーンオフ損失も約３０ｍＷに抑えることができた。
【００６１】ついでＡの半導体スイッチング素子２−１
がターンオンすると、入力コンデンサ１３の図示正極か
ら可飽和リアクトル７、同Ａの半導体スイッチング素子
２−１、負荷１１、前記入力コンデンサ１３の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。この
際、前記半導体スイッチング素子２−１がオフの期間に
Ａの第１コンデンサ３−１に図示の極性で充電されてい
た電荷は、同Ａの第１コンデンサ３−１における図示正
極から、Ａの半導体スイッチング素子２−１、Ａの第２
コンデンサ４−１、Ａのダイオード６−１、Ａのインダ
クタンス素子５−１、Ａの第１コンデンサ３−１におけ
る図示負極の経路で流れ、Ａの第２コンデンサ４−１に
移行され同コンデンサ４−１を図示の極性に充電する。
さらに、これと同時に、前記Ｂの第２コンデンサ４−２
に蓄積されていた電荷は、同Ｂの第２コンデンサ４−２
における図示正極から、ダイオード１０−２、可飽和リ
アクトル７，Ａの半導体スイッチング素子２−１、前記
Ｂの第２コンデンサ４−２における図示負極の経路で流
れる放電電流となって放出される。
がターンオンすると、入力コンデンサ１３の図示正極か
ら可飽和リアクトル７、同Ａの半導体スイッチング素子
２−１、負荷１１、前記入力コンデンサ１３の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。この
際、前記半導体スイッチング素子２−１がオフの期間に
Ａの第１コンデンサ３−１に図示の極性で充電されてい
た電荷は、同Ａの第１コンデンサ３−１における図示正
極から、Ａの半導体スイッチング素子２−１、Ａの第２
コンデンサ４−１、Ａのダイオード６−１、Ａのインダ
クタンス素子５−１、Ａの第１コンデンサ３−１におけ
る図示負極の経路で流れ、Ａの第２コンデンサ４−１に
移行され同コンデンサ４−１を図示の極性に充電する。
さらに、これと同時に、前記Ｂの第２コンデンサ４−２
に蓄積されていた電荷は、同Ｂの第２コンデンサ４−２
における図示正極から、ダイオード１０−２、可飽和リ
アクトル７，Ａの半導体スイッチング素子２−１、前記
Ｂの第２コンデンサ４−２における図示負極の経路で流
れる放電電流となって放出される。
【００６２】本実施例では、前記Ａの半導体スイッチン
グ素子２−１がターンオンしたときに同半導体スイッチ
ング素子２−１の主電極間に流れる電流の内、前記入力
コンデンサ１３の正極から可飽和リアクトル７、同Ａの
スイッチング素子２−１、負荷１１、前記入力コンデン
サ１３の負極の経路で流れる負荷電流と前記Ｂの第２コ
ンデンサ４−２の図示正極より、ダイオード１０−２、
可飽和リアクトル７、前記Ａの半導体スイッチング素子
２−１、前記Ａの第２コンデンサ４−２の負極の経路で
流れる電流の和は、前記Ｂの半導体スイッチング素子２
−２がターンオンしたときと同様のメカニズムにより、
０.６５μｓの間、平均値４.５Ａに抑制され、その後可
飽和リアクトル７の飽和に伴い急激に上昇する。本実施
例において、Ａの半導体スイッチング素子２−１のター
ンオン時間は０.２μｓであるため、同半導体スイッチ
ング素子２−１の主電極間を流れる電流の内、前記入力
コンデンサ１３から負荷１１に供給される負荷電流と前
記Ｂの第２コンデンサ４−２の図示正極より、可飽和ト
ランス２０の第１巻線２１、ダイオード１０−２、前記
第２コンデンサ４−２の負極の経路で流れる放電電流の
和は、このターンオン期間には前記４.５Ａに抑制され
る。これにより、前記半導体スイッチング素子２−１が
ターンオン期間に、前記Ａの半導体スイッチング素子２
−１の主電極間に流れる電流の波高値は、前記４.５Ａ
に前記Ｂの第１コンデンサ３−１における図示正極か
ら、同Ｂの半導体スイッチング素子２−１、Ａの第２コ
ンデンサ４−１、Ａのダイオード６−１、Ａのインダク
タンス素子５−１、Ａの第１コンデンサ３−１における
図示負極の経路で流れる放電電流を加えた１６Ａに抑え
ることができ、そのターンオン損失も約１.２Ｗにする
ことができた。
グ素子２−１がターンオンしたときに同半導体スイッチ
ング素子２−１の主電極間に流れる電流の内、前記入力
コンデンサ１３の正極から可飽和リアクトル７、同Ａの
スイッチング素子２−１、負荷１１、前記入力コンデン
サ１３の負極の経路で流れる負荷電流と前記Ｂの第２コ
ンデンサ４−２の図示正極より、ダイオード１０−２、
可飽和リアクトル７、前記Ａの半導体スイッチング素子
２−１、前記Ａの第２コンデンサ４−２の負極の経路で
流れる電流の和は、前記Ｂの半導体スイッチング素子２
−２がターンオンしたときと同様のメカニズムにより、
０.６５μｓの間、平均値４.５Ａに抑制され、その後可
飽和リアクトル７の飽和に伴い急激に上昇する。本実施
例において、Ａの半導体スイッチング素子２−１のター
ンオン時間は０.２μｓであるため、同半導体スイッチ
ング素子２−１の主電極間を流れる電流の内、前記入力
コンデンサ１３から負荷１１に供給される負荷電流と前
記Ｂの第２コンデンサ４−２の図示正極より、可飽和ト
ランス２０の第１巻線２１、ダイオード１０−２、前記
第２コンデンサ４−２の負極の経路で流れる放電電流の
和は、このターンオン期間には前記４.５Ａに抑制され
る。これにより、前記半導体スイッチング素子２−１が
ターンオン期間に、前記Ａの半導体スイッチング素子２
−１の主電極間に流れる電流の波高値は、前記４.５Ａ
に前記Ｂの第１コンデンサ３−１における図示正極か
ら、同Ｂの半導体スイッチング素子２−１、Ａの第２コ
ンデンサ４−１、Ａのダイオード６−１、Ａのインダク
タンス素子５−１、Ａの第１コンデンサ３−１における
図示負極の経路で流れる放電電流を加えた１６Ａに抑え
ることができ、そのターンオン損失も約１.２Ｗにする
ことができた。
【００６３】本実施例に対し、比較例である図８の回路
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図８におけるＡの
半導体スイッチング素子２−１およびＢの半導体スイッ
チング素子２−２のターンオフ時の主電極間サージ電圧
波高値およびターンオフ損失は本実施例とほぼ同一であ
ったが、ターンオン時間は何れも０.４μｓと２倍、そ
のターンオン時の電流波高値は何れも４９Ａと約３倍、
ターンオン損失は何れも約７.１Ｗと約６倍にも達し
た。両者の比較から、本発明のハーフ・ブリッジ型コン
バータは、半導体スイッチング素子のターンオン損失を
著しく小さくすることができ、高効率と高信頼性を得る
ことができる。また、高効率であるため放熱構造が簡単
にできるとともに高密度実装が可能になり、小型化も図
れる。
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図８におけるＡの
半導体スイッチング素子２−１およびＢの半導体スイッ
チング素子２−２のターンオフ時の主電極間サージ電圧
波高値およびターンオフ損失は本実施例とほぼ同一であ
ったが、ターンオン時間は何れも０.４μｓと２倍、そ
のターンオン時の電流波高値は何れも４９Ａと約３倍、
ターンオン損失は何れも約７.１Ｗと約６倍にも達し
た。両者の比較から、本発明のハーフ・ブリッジ型コン
バータは、半導体スイッチング素子のターンオン損失を
著しく小さくすることができ、高効率と高信頼性を得る
ことができる。また、高効率であるため放熱構造が簡単
にできるとともに高密度実装が可能になり、小型化も図
れる。
【００６４】（実施例２）図２は本発明によるブリッジ
型コンバータの１実施例回路構成ブロック図であり、矩
形波交流出力のハーフ・ブリッジ型インバータへの別の
適用例を示したものである。本実施例では、前記実施例
１同様、インバータの仕様を前記表１のように定めて、
図８にその回路構成を示す比較例と比較検討した。
型コンバータの１実施例回路構成ブロック図であり、矩
形波交流出力のハーフ・ブリッジ型インバータへの別の
適用例を示したものである。本実施例では、前記実施例
１同様、インバータの仕様を前記表１のように定めて、
図８にその回路構成を示す比較例と比較検討した。
【００６５】図２において、破線内ＡおよびＢで示すの
は、各々、第１のスイッチング回路および第２のスイッ
チング回路であり、１は直流電源、２−１はＡの半導体
スイッチング素子、３−１はＡの第１コンデンサ、４−
１はＡの第２コンデンサ、５−１はＡのインダクタンス
素子、６−１および１２−１はＡのダイオード、２−２
はＢの半導体スイッチング素子、３−２はＢの第１コン
デンサ、４−２はＢの第２コンデンサ、５−２はＢのイ
ンダクタンス素子、６−２および１２−２はＢのダイオ
ード、７および８は可飽和リアクトル、１０−１および
１０−２はダイオード、１１は負荷、１３および１４は
直流電源１の電圧を各々１／２ずつに分圧するための入
力コンデンサである。
は、各々、第１のスイッチング回路および第２のスイッ
チング回路であり、１は直流電源、２−１はＡの半導体
スイッチング素子、３−１はＡの第１コンデンサ、４−
１はＡの第２コンデンサ、５−１はＡのインダクタンス
素子、６−１および１２−１はＡのダイオード、２−２
はＢの半導体スイッチング素子、３−２はＢの第１コン
デンサ、４−２はＢの第２コンデンサ、５−２はＢのイ
ンダクタンス素子、６−２および１２−２はＢのダイオ
ード、７および８は可飽和リアクトル、１０−１および
１０−２はダイオード、１１は負荷、１３および１４は
直流電源１の電圧を各々１／２ずつに分圧するための入
力コンデンサである。
【００６６】なお、半導体スイッチング素子２−１と２
−２にはパワーＭＯＳ−ＦＥＴ、第１コンデンサ３−１
と３−２の容量は２２ｎＦ、第２コンデンサ４−１と４
−２の容量は１００ｎＦ、インダクタンス素子５−１と
５−２のインダクタンスは２μＨ、可飽和リアクトル７
および８には、前記実施例１と同様、表２にその主な磁
気特性、物理特性および寸法を示すＦｅを主成分とする
ナノ結晶合金薄帯巻磁心を用い、その巻数は何れも２タ
ーンとした。
−２にはパワーＭＯＳ−ＦＥＴ、第１コンデンサ３−１
と３−２の容量は２２ｎＦ、第２コンデンサ４−１と４
−２の容量は１００ｎＦ、インダクタンス素子５−１と
５−２のインダクタンスは２μＨ、可飽和リアクトル７
および８には、前記実施例１と同様、表２にその主な磁
気特性、物理特性および寸法を示すＦｅを主成分とする
ナノ結晶合金薄帯巻磁心を用い、その巻数は何れも２タ
ーンとした。
【００６７】図２の回路において、Ａの半導体スイッチ
ング素子２−１、およびＢの半導体スイッチング素子２
−２は交互でスイッチング動作を行い、そのスイッチン
グ周波数は２０ｋＨｚである。
ング素子２−１、およびＢの半導体スイッチング素子２
−２は交互でスイッチング動作を行い、そのスイッチン
グ周波数は２０ｋＨｚである。
【００６８】Ａの半導体スイッチング素子２−１がター
ンオンすると、入力コンデンサ１３の図示正極から同半
導体スイッチング素子２−１、可飽和リアクトル７、負
荷１１、前記入力コンデンサ１３の負極の経路で負荷電
流が流れ負荷１１に電力が供給される。また、Ａの半導
体スイッチング素子２−１がターンオンした際に、前記
半導体スイッチング素子２−１がオフの期間にＡの第１
コンデンサ３−１に図示の極性で充電されていた電荷
は、同Ａの第１コンデンサ３−１における図示正極か
ら、前記Ａの半導体スイッチング素子２−１、Ａの第２
コンデンサ４−１、Ａのダイオード６−１、Ａのインダ
クタンス素子５−１、前記Ａの第１コンデンサ３−１に
おける図示負極の経路で流れ、Ａの第２コンデンサ４−
１に移行され同コンデンサ４−１を図示の極性に充電す
る。
ンオンすると、入力コンデンサ１３の図示正極から同半
導体スイッチング素子２−１、可飽和リアクトル７、負
荷１１、前記入力コンデンサ１３の負極の経路で負荷電
流が流れ負荷１１に電力が供給される。また、Ａの半導
体スイッチング素子２−１がターンオンした際に、前記
半導体スイッチング素子２−１がオフの期間にＡの第１
コンデンサ３−１に図示の極性で充電されていた電荷
は、同Ａの第１コンデンサ３−１における図示正極か
ら、前記Ａの半導体スイッチング素子２−１、Ａの第２
コンデンサ４−１、Ａのダイオード６−１、Ａのインダ
クタンス素子５−１、前記Ａの第１コンデンサ３−１に
おける図示負極の経路で流れ、Ａの第２コンデンサ４−
１に移行され同コンデンサ４−１を図示の極性に充電す
る。
【００６９】Ａの半導体スイッチング素子２−１がター
ンオフすると、Ａの半導体スイッチング素子２−１の主
電極間にはサージ電圧が発生するが、Ａの半導体スイッ
チング素子２−１のサージ電圧による電荷はＡの第１コ
ンデンサ３−１、Ａのダイオード１２−１の経路でＡの
第１コンデンサ３−１を図示の極性に充電する充電電流
となって流れこれを抑制する。本実施例では、Ａの半導
体スイッチング素子２−１の主電極間電圧波高値はサー
ジ電圧を含めて３００Ｖに抑えることができ、そのター
ンオフ損失も約３０ｍＷに抑えることができた。
ンオフすると、Ａの半導体スイッチング素子２−１の主
電極間にはサージ電圧が発生するが、Ａの半導体スイッ
チング素子２−１のサージ電圧による電荷はＡの第１コ
ンデンサ３−１、Ａのダイオード１２−１の経路でＡの
第１コンデンサ３−１を図示の極性に充電する充電電流
となって流れこれを抑制する。本実施例では、Ａの半導
体スイッチング素子２−１の主電極間電圧波高値はサー
ジ電圧を含めて３００Ｖに抑えることができ、そのター
ンオフ損失も約３０ｍＷに抑えることができた。
【００７０】次いで、Ｂの半導体スイッチング素子２−
２がターンオンすると、入力コンデンサ１４の図示正極
から、負荷１１、可飽和リアクトル８、同半導体スイッ
チング素子２−２、前記入力コンデンサ１４の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。ま
た、この際、前記半導体スイッチング素子２−２がオフ
の期間に、Ｂの第１コンデンサ３−２に図示の極性で充
電されていた電荷は、同Ｂの第１コンデンサ３−２にお
ける図示正極から、Ｂのインダクタンス素子５−２、Ｂ
のダイオード６−２、Ｂの第２コンデンサ４−２、Ｂの
半導体スイッチング素子２−２、Ｂの第１コンデンサ３
−２における図示負極の経路で流れ、Ｂの第２コンデン
サ４−２に移行され同コンデンサ４−２を図示の極性に
充電する。
２がターンオンすると、入力コンデンサ１４の図示正極
から、負荷１１、可飽和リアクトル８、同半導体スイッ
チング素子２−２、前記入力コンデンサ１４の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。ま
た、この際、前記半導体スイッチング素子２−２がオフ
の期間に、Ｂの第１コンデンサ３−２に図示の極性で充
電されていた電荷は、同Ｂの第１コンデンサ３−２にお
ける図示正極から、Ｂのインダクタンス素子５−２、Ｂ
のダイオード６−２、Ｂの第２コンデンサ４−２、Ｂの
半導体スイッチング素子２−２、Ｂの第１コンデンサ３
−２における図示負極の経路で流れ、Ｂの第２コンデン
サ４−２に移行され同コンデンサ４−２を図示の極性に
充電する。
【００７１】さらに、Ｂの半導体スイッチング素子２−
２がターンオンした際には、前記Ａの第２コンデンサ４
−１に図示の極性で蓄積されていた電荷が、同Ａの第２
コンデンサ４−１における図示正極から可飽和リアクト
ル７、可飽和リアクトル８、Ｂの半導体スイッチング素
子２−２、ダイオード１０−１、前記Ａの第２コンデン
サ４−１における図示負極の経路で流れる放電電流とな
って放出される。
２がターンオンした際には、前記Ａの第２コンデンサ４
−１に図示の極性で蓄積されていた電荷が、同Ａの第２
コンデンサ４−１における図示正極から可飽和リアクト
ル７、可飽和リアクトル８、Ｂの半導体スイッチング素
子２−２、ダイオード１０−１、前記Ａの第２コンデン
サ４−１における図示負極の経路で流れる放電電流とな
って放出される。
【００７２】上記入力コンデンサ１４から供給される負
荷電流およびＡの第２コンデンサ４−１の電荷の放出に
伴う放電電流の和で与えられる電流が可飽和リアクトル
８に流れることにより、同可飽和リアクトル８の磁束密
度は、図５に示す同可飽和リアクトルの動作Ｂ−Ｈルー
プにおけるａ点からｂ点で飽和した後、ｃ点まで変化す
る。ここで、可飽和リアクトル８の磁心の角形比Ｂr／
Ｂsがほぼ１に等しいとすれば、ａ点からｂ点までに変
化する磁束密度は図５のΔＢであるから、磁束密度がａ
点からｂ点で飽和するまでの時間をＴbとすると、Ｔbは
前記実施例１の(1)式で与えられ、本実施例におけるＴb
の値は０.６５μｓであった。
荷電流およびＡの第２コンデンサ４−１の電荷の放出に
伴う放電電流の和で与えられる電流が可飽和リアクトル
８に流れることにより、同可飽和リアクトル８の磁束密
度は、図５に示す同可飽和リアクトルの動作Ｂ−Ｈルー
プにおけるａ点からｂ点で飽和した後、ｃ点まで変化す
る。ここで、可飽和リアクトル８の磁心の角形比Ｂr／
Ｂsがほぼ１に等しいとすれば、ａ点からｂ点までに変
化する磁束密度は図５のΔＢであるから、磁束密度がａ
点からｂ点で飽和するまでの時間をＴbとすると、Ｔbは
前記実施例１の(1)式で与えられ、本実施例におけるＴb
の値は０.６５μｓであった。
【００７３】可飽和リアクトル８の磁束密度がａ点から
ｂ点まで移動するＴbの期間に可飽和リアクトル８を流
れる入力コンデンサ１４から供給される負荷電流および
前記Ａの第２コンデンサ４−１の放電電流の和は前記実
施例１の(2)式で表されるＩ8(unsat)に制限される。
ｂ点まで移動するＴbの期間に可飽和リアクトル８を流
れる入力コンデンサ１４から供給される負荷電流および
前記Ａの第２コンデンサ４−１の放電電流の和は前記実
施例１の(2)式で表されるＩ8(unsat)に制限される。
【００７４】本実施例では、前記Ｂの半導体スイッチン
グ素子２−２がターンオンしたとき、同半導体スイッチ
ング素子２−２の主電極間に流れる電流の内、前記入力
コンデンサ１４の正極から負荷１１、可飽和リアクトル
８、同Ｂの半導体スイッチング素子２−２、前記入力コ
ンデンサ１４の負極の経路で流れる負荷電流と前記Ａの
第２コンデンサ４−１の図示正極より、可飽和リアクト
ル７、同半導体スイッチング素子２−２、可飽和リアク
トル８、ダイオード１０−１、前記第２コンデンサ４−
１の負極の経路で流れる放電電流の和で与えられる電流
は、前記Ｔb＝０.６５μｓの間、その平均値Ｉ8(unsat)
＝２Ａに抑制され、その後可飽和リアクトル８の飽和に
伴いこの和で与えられる電流は急激に上昇する。本実施
例において、Ｂの半導体スイッチング素子２−２のター
ンオン時間は約０.２μｓであるため、このターンオン
期間に同半導体スイッチング素子２−２の主電極間に流
れる電流の内、前記入力コンデンサ１４から供給される
負荷電流と前記Ａの第２コンデンサ４−１の図示正極よ
り、可飽和リアクトル７、同半導体スイッチング素子２
−２、可飽和リアクトル８、ダイオード１０−１、前記
第２コンデンサ４−１の負極の経路で流れる放電電流の
和の平均値は前記Ｉ8(unsat)＝２Ａに抑制される。これ
により、前記半導体スイッチング素子２−２がターンオ
ン期間に、前記Ｂの半導体スイッチング素子２−２の主
電極間に流れる電流の波高値は、前記Ｉ8(unsat)＝２Ａ
に前記Ｂの第１コンデンサ３−２における図示正極か
ら、Ｂのインダクタンス素子５−２、Ｂのダイオード６
−２、Ｂの第２コンデンサ４−２、Ｂの半導体スイッチ
ング素子２−２、Ｂの第１コンデンサ３−２における図
示負極の経路で流れる放電電流を加えた１６Ａに抑える
ことができ、そのターンオン損失も約１.２Ｗにするこ
とができた。
グ素子２−２がターンオンしたとき、同半導体スイッチ
ング素子２−２の主電極間に流れる電流の内、前記入力
コンデンサ１４の正極から負荷１１、可飽和リアクトル
８、同Ｂの半導体スイッチング素子２−２、前記入力コ
ンデンサ１４の負極の経路で流れる負荷電流と前記Ａの
第２コンデンサ４−１の図示正極より、可飽和リアクト
ル７、同半導体スイッチング素子２−２、可飽和リアク
トル８、ダイオード１０−１、前記第２コンデンサ４−
１の負極の経路で流れる放電電流の和で与えられる電流
は、前記Ｔb＝０.６５μｓの間、その平均値Ｉ8(unsat)
＝２Ａに抑制され、その後可飽和リアクトル８の飽和に
伴いこの和で与えられる電流は急激に上昇する。本実施
例において、Ｂの半導体スイッチング素子２−２のター
ンオン時間は約０.２μｓであるため、このターンオン
期間に同半導体スイッチング素子２−２の主電極間に流
れる電流の内、前記入力コンデンサ１４から供給される
負荷電流と前記Ａの第２コンデンサ４−１の図示正極よ
り、可飽和リアクトル７、同半導体スイッチング素子２
−２、可飽和リアクトル８、ダイオード１０−１、前記
第２コンデンサ４−１の負極の経路で流れる放電電流の
和の平均値は前記Ｉ8(unsat)＝２Ａに抑制される。これ
により、前記半導体スイッチング素子２−２がターンオ
ン期間に、前記Ｂの半導体スイッチング素子２−２の主
電極間に流れる電流の波高値は、前記Ｉ8(unsat)＝２Ａ
に前記Ｂの第１コンデンサ３−２における図示正極か
ら、Ｂのインダクタンス素子５−２、Ｂのダイオード６
−２、Ｂの第２コンデンサ４−２、Ｂの半導体スイッチ
ング素子２−２、Ｂの第１コンデンサ３−２における図
示負極の経路で流れる放電電流を加えた１６Ａに抑える
ことができ、そのターンオン損失も約１.２Ｗにするこ
とができた。
【００７５】なお、このとき可飽和リアクトル７には、
前記Ａの第２コンデンサ４−１の図示正極より、可飽和
リアクトル７、可飽和リアクトル８、同半導体スイッチ
ング素子２−２、ダイオード１０−１、前記第２コンデ
ンサ４−１の負極の経路で流れる放電電流が流れ、同可
飽和リアクトル７の磁束密度は、図５の動作Ｂ−Ｈルー
プ上のｄ点からｃ点を経由して再びｄ点まで戻る。ここ
で同可飽和リアクトル７の磁心の角形比Ｂr／Ｂsがほぼ
１であれば、この間の磁束密度の変化量はほとんどな
い。
前記Ａの第２コンデンサ４−１の図示正極より、可飽和
リアクトル７、可飽和リアクトル８、同半導体スイッチ
ング素子２−２、ダイオード１０−１、前記第２コンデ
ンサ４−１の負極の経路で流れる放電電流が流れ、同可
飽和リアクトル７の磁束密度は、図５の動作Ｂ−Ｈルー
プ上のｄ点からｃ点を経由して再びｄ点まで戻る。ここ
で同可飽和リアクトル７の磁心の角形比Ｂr／Ｂsがほぼ
１であれば、この間の磁束密度の変化量はほとんどな
い。
【００７６】Ｂの半導体スイッチング素子２−２がター
ンオフすると、同Ｂの半導体スイッチング素子２−２の
主電極間にはサージ電圧が発生するが、Ｂの半導体スイ
ッチング素子２−２のサージ電圧による電荷はＢのダイ
オード１２−２、Ｂの第１コンデンサ３−２の経路でＢ
の第１コンデンサ３−２を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ｂの半
導体スイッチング素子２−２の主電極間電圧波高値はサ
ージ電圧を含めて３００Ｖに抑えることができ、そのタ
ーンオフ損失も約３０ｍＷに抑えることができた。
ンオフすると、同Ｂの半導体スイッチング素子２−２の
主電極間にはサージ電圧が発生するが、Ｂの半導体スイ
ッチング素子２−２のサージ電圧による電荷はＢのダイ
オード１２−２、Ｂの第１コンデンサ３−２の経路でＢ
の第１コンデンサ３−２を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ｂの半
導体スイッチング素子２−２の主電極間電圧波高値はサ
ージ電圧を含めて３００Ｖに抑えることができ、そのタ
ーンオフ損失も約３０ｍＷに抑えることができた。
【００７７】ついでＡの半導体スイッチング素子２−１
がターンオンすると、入力コンデンサ１３の図示正極か
ら同Ａの半導体スイッチング素子２−１、可飽和リアク
トル７、負荷１１、前記入力コンデンサ１３の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。この
際、Ａの第１コンデンサ３−１に図示の極性で充電され
ていた電荷は、同Ａの第１コンデンサ３−１における図
示正極から、Ａの半導体スイッチング素子２−１、Ａの
第２コンデンサ４−１、Ａのダイオード６−１、Ａのイ
ンダクタンス素子５−１、Ａの第１コンデンサ３−１に
おける図示負極の経路で流れ、Ａの第２コンデンサ４−
１に移行され同コンデンサ４−１を図示の極性に充電す
る。さらに、これと同時に、前記Ｂの第２コンデンサ４
−２に蓄積されていた電荷は、同Ｂの第２コンデンサ４
−２における図示正極から、ダイオード１０−２、Ａの
半導体スイッチング素子２−１、可飽和リアクトル７、
可飽和リアクトル８、前記Ｂの第２コンデンサ４−２に
おける図示負極の経路で流れる放電電流となって放出さ
れる。
がターンオンすると、入力コンデンサ１３の図示正極か
ら同Ａの半導体スイッチング素子２−１、可飽和リアク
トル７、負荷１１、前記入力コンデンサ１３の負極の経
路で負荷電流が流れ負荷１１に電力が供給される。この
際、Ａの第１コンデンサ３−１に図示の極性で充電され
ていた電荷は、同Ａの第１コンデンサ３−１における図
示正極から、Ａの半導体スイッチング素子２−１、Ａの
第２コンデンサ４−１、Ａのダイオード６−１、Ａのイ
ンダクタンス素子５−１、Ａの第１コンデンサ３−１に
おける図示負極の経路で流れ、Ａの第２コンデンサ４−
１に移行され同コンデンサ４−１を図示の極性に充電す
る。さらに、これと同時に、前記Ｂの第２コンデンサ４
−２に蓄積されていた電荷は、同Ｂの第２コンデンサ４
−２における図示正極から、ダイオード１０−２、Ａの
半導体スイッチング素子２−１、可飽和リアクトル７、
可飽和リアクトル８、前記Ｂの第２コンデンサ４−２に
おける図示負極の経路で流れる放電電流となって放出さ
れる。
【００７８】本実施例では、前記Ａの半導体スイッチン
グ素子２−１がターンオンしたときに同半導体スイッチ
ング素子２−１の主電極間に流れる電流の内、前記入力
コンデンサ１３の正極から同Ａのスイッチング素子２−
１、可飽和リアクトル７、負荷１１、前記入力コンデン
サ１３の負極の経路で流れる負荷電流と前記Ｂの第２コ
ンデンサ４−２の図示正極より、ダイオード１０−２、
前記Ａの半導体スイッチング素子２−１、可飽和リアク
トル７、可飽和リアクトル８、前記Ａの第２コンデンサ
４−２の負極の経路で流れる電流の和は、前記Ｂの半導
体スイッチング素子２−２がターンオンしたときと同様
のメカニズムにより、０.６５μｓの間、平均値２Ａに
抑制され、その後可飽和リアクトル７の飽和に伴い急激
に上昇する。本実施例において、Ａの半導体スイッチン
グ素子２−１のターンオン時間は０.２μｓであるた
め、同半導体スイッチング素子４−１の主電極間を流れ
る電流に内、前記入力コンデンサ１３から負荷１１に供
給される負荷電流と前記Ｂの第２コンデンサ４−２の図
示正極より、ダイオード１０−２、Ａの半導体スイッチ
ング素子２−１、可飽和リアクトル７、可飽和リアクト
ル８、前記第２コンデンサ４−２の負極の経路で流れる
放電電流は、このターンオン期間には前記２Ａに抑制さ
れる。これにより、前記半導体スイッチング素子２−１
のターンオン期間に前記Ａの半導体スイッチング素子２
−１の主電極間に流れる電流の波高値は、前記２Ａに前
記Ａの第１コンデンサ３−１における図示正極から、同
Ａの半導体スイッチング素子２−１、Ａの第２コンデン
サ４−１、Ａのダイオード６−１、Ａのインダクタンス
素子５−１、Ａの第１コンデンサ３−１における図示負
極の経路で流れる放電電流を加えた１６Ａに抑えること
ができ、そのターンオン損失も約１.２Ｗにすることが
できた。
グ素子２−１がターンオンしたときに同半導体スイッチ
ング素子２−１の主電極間に流れる電流の内、前記入力
コンデンサ１３の正極から同Ａのスイッチング素子２−
１、可飽和リアクトル７、負荷１１、前記入力コンデン
サ１３の負極の経路で流れる負荷電流と前記Ｂの第２コ
ンデンサ４−２の図示正極より、ダイオード１０−２、
前記Ａの半導体スイッチング素子２−１、可飽和リアク
トル７、可飽和リアクトル８、前記Ａの第２コンデンサ
４−２の負極の経路で流れる電流の和は、前記Ｂの半導
体スイッチング素子２−２がターンオンしたときと同様
のメカニズムにより、０.６５μｓの間、平均値２Ａに
抑制され、その後可飽和リアクトル７の飽和に伴い急激
に上昇する。本実施例において、Ａの半導体スイッチン
グ素子２−１のターンオン時間は０.２μｓであるた
め、同半導体スイッチング素子４−１の主電極間を流れ
る電流に内、前記入力コンデンサ１３から負荷１１に供
給される負荷電流と前記Ｂの第２コンデンサ４−２の図
示正極より、ダイオード１０−２、Ａの半導体スイッチ
ング素子２−１、可飽和リアクトル７、可飽和リアクト
ル８、前記第２コンデンサ４−２の負極の経路で流れる
放電電流は、このターンオン期間には前記２Ａに抑制さ
れる。これにより、前記半導体スイッチング素子２−１
のターンオン期間に前記Ａの半導体スイッチング素子２
−１の主電極間に流れる電流の波高値は、前記２Ａに前
記Ａの第１コンデンサ３−１における図示正極から、同
Ａの半導体スイッチング素子２−１、Ａの第２コンデン
サ４−１、Ａのダイオード６−１、Ａのインダクタンス
素子５−１、Ａの第１コンデンサ３−１における図示負
極の経路で流れる放電電流を加えた１６Ａに抑えること
ができ、そのターンオン損失も約１.２Ｗにすることが
できた。
【００７９】なお、このとき可飽和リアクトル８には、
前記Ａの第２コンデンサ４−２の図示正極より、ダイオ
ード１０−２、同半導体スイッチング素子２−１、可飽
和リアクトル７、可飽和リアクトル８、前記第２コンデ
ンサ４−１の負極の経路で流れる放電電流が流れ、同可
飽和リアクトル８の磁束密度は、図５の動作Ｂ−Ｈルー
プ上のｄ点からｃ点を経由して再びｄ点まで戻る。ここ
で同可飽和リアクトル８の磁心の角形比Ｂr／Ｂsがほぼ
１であれば、この間の磁束密度の変化量はほとんどな
い。
前記Ａの第２コンデンサ４−２の図示正極より、ダイオ
ード１０−２、同半導体スイッチング素子２−１、可飽
和リアクトル７、可飽和リアクトル８、前記第２コンデ
ンサ４−１の負極の経路で流れる放電電流が流れ、同可
飽和リアクトル８の磁束密度は、図５の動作Ｂ−Ｈルー
プ上のｄ点からｃ点を経由して再びｄ点まで戻る。ここ
で同可飽和リアクトル８の磁心の角形比Ｂr／Ｂsがほぼ
１であれば、この間の磁束密度の変化量はほとんどな
い。
【００８０】本実施例に対し、比較例である図８の回路
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図８におけるＡの
半導体スイッチング素子２−１およびＢの半導体スイッ
チング素子２−２のターンオフ時の主電極間サージ電圧
波高値およびターンオフ損失は本実施例とほぼ同一であ
ったが、ターンオン時間は何れも０.４μｓと２倍、そ
のターンオン時の電流波高値は何れも４９Ａと約３倍、
ターンオン損失は何れも約７.１Ｗと約６倍にも達し
た。両者の比較から、本発明のハーフ・ブリッジ型コン
バータは、半導体スイッチング素子のターンオン損失を
著しく小さくすることができ、高効率と高信頼性を得る
ことができる。また、高効率であるため放熱構造が簡単
にできるとともに高密度実装が可能になり、小型化も図
れる。
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図８におけるＡの
半導体スイッチング素子２−１およびＢの半導体スイッ
チング素子２−２のターンオフ時の主電極間サージ電圧
波高値およびターンオフ損失は本実施例とほぼ同一であ
ったが、ターンオン時間は何れも０.４μｓと２倍、そ
のターンオン時の電流波高値は何れも４９Ａと約３倍、
ターンオン損失は何れも約７.１Ｗと約６倍にも達し
た。両者の比較から、本発明のハーフ・ブリッジ型コン
バータは、半導体スイッチング素子のターンオン損失を
著しく小さくすることができ、高効率と高信頼性を得る
ことができる。また、高効率であるため放熱構造が簡単
にできるとともに高密度実装が可能になり、小型化も図
れる。
【００８１】（実施例３）図３は本発明によるブリッジ
型コンバータの１実施例回路構成ブロック図であり、矩
形波交流出力のフル・ブリッジ型インバータへの適用例
を示したものである。本実施例では、インバータの仕様
を表３のように定めて、図９にその回路構成を示す比較
例と比較検討した。
型コンバータの１実施例回路構成ブロック図であり、矩
形波交流出力のフル・ブリッジ型インバータへの適用例
を示したものである。本実施例では、インバータの仕様
を表３のように定めて、図９にその回路構成を示す比較
例と比較検討した。
【００８２】
【表３】
【００８３】図３において、破線内Ａ１、Ｂ１、Ｂ２お
よびＡ２で示すのは、各々、第１のスイッチング回路、
第２のスイッチング回路、第３のスイッチング回路、お
よび第４のスイッチング回路であり、１は直流電源、２
−１はＡ１の半導体スイッチング素子、３−１はＡ１の
第１コンデンサ、４−１はＡ１の第２コンデンサ、５−
１はＡ１のインダクタンス素子、６−１および１２−１
はＡ１のダイオード、２−２はＢ１の半導体スイッチン
グ素子、３−２はＢ１の第１コンデンサ、４−２はＢ１
の第２コンデンサ、５−２はＢ１のインダクタンス素
子、６−２および１２−２はＢ１のダイオード、２−３
はＢ２の半導体スイッチング素子、３−３はＢ２の第１
コンデンサ、４−３はＢ２の第２コンデンサ、５−３は
Ｂ２のインダクタンス素子、６−３および１２−３はＢ
２のダイオード、２−４はＡ２の半導体スイッチング素
子、３−４はＡ２の第１のコンデンサ、４−４はＡ２の
第２のコンデンサ、５−４はＡ２のインダクタンス素
子、６−４および１２−４はＡ２のダイオード、７−
１、７−２、８−１および８−２は可飽和リアクトル、
１０−１、１０−２、１０−３および１０−４はダイオ
ード、１１は負荷である。
よびＡ２で示すのは、各々、第１のスイッチング回路、
第２のスイッチング回路、第３のスイッチング回路、お
よび第４のスイッチング回路であり、１は直流電源、２
−１はＡ１の半導体スイッチング素子、３−１はＡ１の
第１コンデンサ、４−１はＡ１の第２コンデンサ、５−
１はＡ１のインダクタンス素子、６−１および１２−１
はＡ１のダイオード、２−２はＢ１の半導体スイッチン
グ素子、３−２はＢ１の第１コンデンサ、４−２はＢ１
の第２コンデンサ、５−２はＢ１のインダクタンス素
子、６−２および１２−２はＢ１のダイオード、２−３
はＢ２の半導体スイッチング素子、３−３はＢ２の第１
コンデンサ、４−３はＢ２の第２コンデンサ、５−３は
Ｂ２のインダクタンス素子、６−３および１２−３はＢ
２のダイオード、２−４はＡ２の半導体スイッチング素
子、３−４はＡ２の第１のコンデンサ、４−４はＡ２の
第２のコンデンサ、５−４はＡ２のインダクタンス素
子、６−４および１２−４はＡ２のダイオード、７−
１、７−２、８−１および８−２は可飽和リアクトル、
１０−１、１０−２、１０−３および１０−４はダイオ
ード、１１は負荷である。
【００８４】なお、半導体スイッチング素子２−１、２
−２、２−３および２−４にはパワーＭＯＳ−ＦＥＴ、
第１コンデンサ３−１、３−２、３−３および３−４の
容量は２２ｎＦ、第２コンデンサ４−１、４−２、４−
３および４−４の容量は４７ｎＦ、インダクタンス素子
５−１、５−２、５−３および５−４のインダクタンス
は５μＨ、可飽和リアクトル７−１、７−２、８−１お
よび８−２には、前記実施例１の表２にその主な磁気特
性、物理特性および寸法を示すＦｅを主成分とするナノ
結晶合金薄帯巻磁心を用い、何れの可飽和リアクトルと
も巻数は２ターンとした。
−２、２−３および２−４にはパワーＭＯＳ−ＦＥＴ、
第１コンデンサ３−１、３−２、３−３および３−４の
容量は２２ｎＦ、第２コンデンサ４−１、４−２、４−
３および４−４の容量は４７ｎＦ、インダクタンス素子
５−１、５−２、５−３および５−４のインダクタンス
は５μＨ、可飽和リアクトル７−１、７−２、８−１お
よび８−２には、前記実施例１の表２にその主な磁気特
性、物理特性および寸法を示すＦｅを主成分とするナノ
結晶合金薄帯巻磁心を用い、何れの可飽和リアクトルと
も巻数は２ターンとした。
【００８５】図３の回路において、Ａ１の半導体スイッ
チング素子２−１とＡ２の半導体スイッチング素子２−
４は同期してスイッチング動作を行い、Ｂ１の半導体ス
イッチング素子２−２とＢ２の半導体スイッチング素子
２−３は同期してスイッチング動作を行っており、かつ
前記半導体スイッチング素子２−１と２−４の組と、前
記半導体スイッチング素子２−２と２−３の組は、交互
にスイッチング動作を行い、そのスイッチング周波数は
２０ｋＨｚである。
チング素子２−１とＡ２の半導体スイッチング素子２−
４は同期してスイッチング動作を行い、Ｂ１の半導体ス
イッチング素子２−２とＢ２の半導体スイッチング素子
２−３は同期してスイッチング動作を行っており、かつ
前記半導体スイッチング素子２−１と２−４の組と、前
記半導体スイッチング素子２−２と２−３の組は、交互
にスイッチング動作を行い、そのスイッチング周波数は
２０ｋＨｚである。
【００８６】Ａ１の半導体スイッチング素子２−１とＡ
２の半導体スイッチング素子２−４がターンオンする
と、直流電源１の正極から可飽和リアクトル７−１、Ａ
１の半導体スイッチング素子２−１、負荷１１、Ａ２の
半導体スイッチング素子２−４、可飽和リアクトル７−
２、直流電源１の負極の経路で負荷電流が流れ負荷１１
に電力が供給される。また、Ａ１の半導体スイッチング
素子２−１とＡ２の半導体スイッチング素子２−４がタ
ーンオンした際に、前記Ａ１の半導体スイッチング素子
２−１がオフの期間にＡ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１に移行され同コ
ンデンサ４−１を図示の極性に充電し、前記Ａ２の半導
体スイッチング素子２−４がオフに期間にＡ２の第１コ
ンデンサ３−４に図示の極性で充電されていた電荷は、
同Ａ２の第１コンデンサ３−４における図示正極から、
Ａ２のインダクタンス素子５−４、Ａ２のダイオード６
−４、Ａ２の第２コンデンサ４−４、Ａ２の半導体スイ
ッチング素子２−４、Ａ２の第１コンデンサ３−４にお
ける図示負極の経路で流れ、Ａ２の第２コンデンサ４−
４に移行され同コンデンサ４−４を図示の極性に充電す
る。
２の半導体スイッチング素子２−４がターンオンする
と、直流電源１の正極から可飽和リアクトル７−１、Ａ
１の半導体スイッチング素子２−１、負荷１１、Ａ２の
半導体スイッチング素子２−４、可飽和リアクトル７−
２、直流電源１の負極の経路で負荷電流が流れ負荷１１
に電力が供給される。また、Ａ１の半導体スイッチング
素子２−１とＡ２の半導体スイッチング素子２−４がタ
ーンオンした際に、前記Ａ１の半導体スイッチング素子
２−１がオフの期間にＡ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１に移行され同コ
ンデンサ４−１を図示の極性に充電し、前記Ａ２の半導
体スイッチング素子２−４がオフに期間にＡ２の第１コ
ンデンサ３−４に図示の極性で充電されていた電荷は、
同Ａ２の第１コンデンサ３−４における図示正極から、
Ａ２のインダクタンス素子５−４、Ａ２のダイオード６
−４、Ａ２の第２コンデンサ４−４、Ａ２の半導体スイ
ッチング素子２−４、Ａ２の第１コンデンサ３−４にお
ける図示負極の経路で流れ、Ａ２の第２コンデンサ４−
４に移行され同コンデンサ４−４を図示の極性に充電す
る。
【００８７】Ａ１の半導体スイッチング素子２−１とＡ
２の半導体スイッチング素子２−４がターンオフする
と、Ａ１の半導体スイッチング素子２−１の主電極間、
およびＡ２の半導体スイッチング素子２−４の主電極間
にはサージ電圧が発生するが、Ａ１の半導体スイッチン
グ素子２−１のサージ電圧による電荷はＡ１の第１コン
デンサ３−１、Ａ１のダイオード１２−１の経路でＡ１
の第１コンデンサ３−１を図示の極性に充電する充電電
流となって流れこれを抑制し、Ａ２の半導体スイッチン
グ素子２−４のサージ電圧による電荷はＡ２のダイオー
ド１２−４、Ａ２の第１コンデンサ３−４の経路でＡ２
の第１コンデンサ３−４を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ａ１の
半導体スイッチング素子２−１とＡ２の半導体スイッチ
ング素子２−４の主電極間電圧波高値はサージ電圧を含
めて何れも３１０Ｖに抑えることができ、そのターンオ
フ損失もともに約０.１２Ｗに抑えることができた。
２の半導体スイッチング素子２−４がターンオフする
と、Ａ１の半導体スイッチング素子２−１の主電極間、
およびＡ２の半導体スイッチング素子２−４の主電極間
にはサージ電圧が発生するが、Ａ１の半導体スイッチン
グ素子２−１のサージ電圧による電荷はＡ１の第１コン
デンサ３−１、Ａ１のダイオード１２−１の経路でＡ１
の第１コンデンサ３−１を図示の極性に充電する充電電
流となって流れこれを抑制し、Ａ２の半導体スイッチン
グ素子２−４のサージ電圧による電荷はＡ２のダイオー
ド１２−４、Ａ２の第１コンデンサ３−４の経路でＡ２
の第１コンデンサ３−４を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ａ１の
半導体スイッチング素子２−１とＡ２の半導体スイッチ
ング素子２−４の主電極間電圧波高値はサージ電圧を含
めて何れも３１０Ｖに抑えることができ、そのターンオ
フ損失もともに約０.１２Ｗに抑えることができた。
【００８８】次に、Ｂ１の半導体スイッチング素子２−
２とＢ２の半導体スイッチング素子２−３がターンオン
すると、直流電源１の正極から可飽和リアクトル８−
１、Ｂ１の半導体スイッチング素子２−２、負荷１１、
Ｂ２の半導体スイッチング素子２−３、可飽和リアクト
ル８−２、直流電源１の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。また、Ｂ１の半導体スイッ
チング素子２−２とＢ２の半導体スイッチング素子２−
３がターンオンした際に、前記Ｂ１の半導体スイッチン
グ素子２−２がオフの期間にＢ１の第１コンデンサ３−
２に図示の極性で充電されていた電荷は、同Ｂ１の第１
コンデンサ３−２における図示正極から、Ｂ１の半導体
スイッチング素子２−２、Ｂ１の第２コンデンサ４−
２、Ｂ１のダイオード６−２、Ｂ１のインダクタンス素
子５−２、Ｂ１の第１コンデンサ３−２における図示負
極の経路で流れ、Ｂ１の第２コンデンサ４−２に移行さ
れ同コンデンサ４−２を図示の極性に充電し、前記Ｂ２
の半導体スイッチング素子２−３がオフに期間にＢ２の
第１コンデンサ３−３に図示の極性で充電されていた電
荷は、同Ｂ２の第１コンデンサ３−３における図示正極
から、Ｂ２のインダクタンス素子５−３、Ｂ２のダイオ
ード６−３、Ｂ２の第２コンデンサ４−３、Ｂ２の半導
体スイッチング素子２−３、Ｂ２の第１コンデンサ３−
３における図示負極の経路で流れ、Ｂ２の第２コンデン
サ４−３に移行され同コンデンサ４−３を図示の極性に
充電する。
２とＢ２の半導体スイッチング素子２−３がターンオン
すると、直流電源１の正極から可飽和リアクトル８−
１、Ｂ１の半導体スイッチング素子２−２、負荷１１、
Ｂ２の半導体スイッチング素子２−３、可飽和リアクト
ル８−２、直流電源１の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。また、Ｂ１の半導体スイッ
チング素子２−２とＢ２の半導体スイッチング素子２−
３がターンオンした際に、前記Ｂ１の半導体スイッチン
グ素子２−２がオフの期間にＢ１の第１コンデンサ３−
２に図示の極性で充電されていた電荷は、同Ｂ１の第１
コンデンサ３−２における図示正極から、Ｂ１の半導体
スイッチング素子２−２、Ｂ１の第２コンデンサ４−
２、Ｂ１のダイオード６−２、Ｂ１のインダクタンス素
子５−２、Ｂ１の第１コンデンサ３−２における図示負
極の経路で流れ、Ｂ１の第２コンデンサ４−２に移行さ
れ同コンデンサ４−２を図示の極性に充電し、前記Ｂ２
の半導体スイッチング素子２−３がオフに期間にＢ２の
第１コンデンサ３−３に図示の極性で充電されていた電
荷は、同Ｂ２の第１コンデンサ３−３における図示正極
から、Ｂ２のインダクタンス素子５−３、Ｂ２のダイオ
ード６−３、Ｂ２の第２コンデンサ４−３、Ｂ２の半導
体スイッチング素子２−３、Ｂ２の第１コンデンサ３−
３における図示負極の経路で流れ、Ｂ２の第２コンデン
サ４−３に移行され同コンデンサ４−３を図示の極性に
充電する。
【００８９】これと同時に、前記Ａ２の第２コンデンサ
４−４に図示の極性で蓄積されていた電荷は、同Ａ２の
第２コンデンサ４−４における図示正極から、ダイオー
ド１０−４、可飽和リアクトル８−１、Ｂ１の半導体ス
イッチング素子２−２、前記Ａ２の第２コンデンサ４−
４における負極の経路で流れる放電電流となって放出さ
れ、前記Ａ１の第２コンデンサ４−１に図示の極性で蓄
積されていた電荷は、同Ａ１の第２コンデンサ４−１に
おける図示正極から、Ｂ２の半導体スイッチング素子２
−３、可飽和リアクトル８−２、ダイオード１０−１、
前記Ａ１の第２コンデンサ４−１における図示負極の経
路で流れる放電電流となって放出される。
４−４に図示の極性で蓄積されていた電荷は、同Ａ２の
第２コンデンサ４−４における図示正極から、ダイオー
ド１０−４、可飽和リアクトル８−１、Ｂ１の半導体ス
イッチング素子２−２、前記Ａ２の第２コンデンサ４−
４における負極の経路で流れる放電電流となって放出さ
れ、前記Ａ１の第２コンデンサ４−１に図示の極性で蓄
積されていた電荷は、同Ａ１の第２コンデンサ４−１に
おける図示正極から、Ｂ２の半導体スイッチング素子２
−３、可飽和リアクトル８−２、ダイオード１０−１、
前記Ａ１の第２コンデンサ４−１における図示負極の経
路で流れる放電電流となって放出される。
【００９０】本実施例では、前記Ｂ１の半導体スイッチ
ング素子２−２とＢ２の半導体スイッチング素子２−３
がターンオンしたときに、電気Ｂ１の半導体スイッチン
グ素子２−２の主電極間を流れる電流のうち直流電源１
の正極から可飽和リアクトル８−１、Ｂ１の半導体スイ
ッチング素子２−２、負荷１１、Ｂ２の半導体スイッチ
ング素子２−３、可飽和リアクトル８−２、直流電源１
の負極の経路で流れる負荷電流と前記Ａ２の第２コンデ
ンサ４−４の図示正極から、ダイオード１０−４、可飽
和リアクトル８−１、前記半導体スイッチング素子２−
２、前記第２コンデンサ４−４の負極の経路で流れる放
電電流の和、および前記Ｂ２の半導体スイッチング素子
２−３の主電極間を流れる電流のうち直流電源１の正極
から可飽和リアクトル８−１、Ｂ１の半導体スイッチン
グ素子２−２、負荷１１、Ｂ２の半導体スイッチング素
子２−３、可飽和リアクトル８−２、直流電源１の負極
の経路で流れる負荷電流と前記Ａ１の第２コンデンサ４
−１における図示正極からＢ２の半導体スイッチング素
子２−３、可飽和リアクトル８−２、ダイオード１０−
１、前記Ａ１の第２コンデンサ４−１における図示負極
の経路で流れる放電電流の和は、前記実施例１の場合と
同様のメカニズムにより、何れも０.５μｓの間、平均
値５.４Ａに抑制され、その後可飽和リアクトル８−１
および可飽和リアクトル８−２の飽和に伴い急激に上昇
する。本実施例において、Ｂ１の半導体スイッチング素
子２−２とＢ２の半導体スイッチング素子２−３のター
ンオン時間は、いずれも０.２１μｓであるため、前記
Ｂ１の半導体スイッチング素子２−２の主電極間を流れ
る電流のうち直流電源１の正極から可飽和リアクトル８
−１、Ｂ１の半導体スイッチング素子２−２、負荷１
１、Ｂ２の半導体スイッチング素子２−３、可飽和リア
クトル８−２、直流電源１の負極の経路で流れる負荷電
流と前記Ａ２の第２コンデンサ４−４の図示正極から、
ダイオード１０−４、可飽和リアクトル８−１、前記半
導体スイッチング素子２−２、前記第２コンデンサ４−
４の負極の経路で流れる放電電流の和で与えられる電
流、および前記Ｂ２の半導体スイッチング素子２−３の
主電極間を流れる電流のうち直流電源１の正極から可飽
和リアクトル８−１、Ｂ１の半導体スイッチング素子２
−２、負荷１１、Ｂ２の半導体スイッチング素子２−
３、可飽和リアクトル８−２、直流電源１の負極の経路
で流れる負荷電流と前記Ａ１の第２コンデンサ４−１に
おける図示正極からＢ２の半導体スイッチング素子２−
３、可飽和リアクトル８−２、ダイオード１０−１、前
記Ａ１の第２コンデンサ４−１における図示負極の経路
で流れる放電電流の和で与えられる電流は、このターン
オン期間には各々前記５.４Ａに抑制される。これによ
り、前記５.４Ａの電流に、それぞれＢ１の第１コンデ
ンサ３−２の図示正極からＢ１の半導体スイッチング素
子２−２、Ｂ１の第２コンデンサ４−２、Ｂ１のダイオ
ード６−２、Ｂ１のインダクタンス素子５−２、Ｂ１の
第１コンデンサの図示負極の経路で流れる放電電流およ
びＢ２の第１コンデンサ３−３の図示正極からＢ２のイ
ンダクタンス素子５−３、Ｂ２のダイオード６−３、Ｂ
２の第２コンデンサ４−３、Ｂ２の半導体スイッチング
素子２−３、Ｂ２の第１コンデンサ３−３の図示負極の
経路で流れる放電電流を加えた前記Ｂ１の半導体スイッ
チング素子２−２の主電極間を流れる電流、および前記
Ｂ２の半導体スイッチング素子２−３の主電極間を流れ
る電流のターンオン時の波高値は何れも９Ａに抑えるこ
とができ、そのターンオン損失を何れも約０.９Ｗにす
ることができた。
ング素子２−２とＢ２の半導体スイッチング素子２−３
がターンオンしたときに、電気Ｂ１の半導体スイッチン
グ素子２−２の主電極間を流れる電流のうち直流電源１
の正極から可飽和リアクトル８−１、Ｂ１の半導体スイ
ッチング素子２−２、負荷１１、Ｂ２の半導体スイッチ
ング素子２−３、可飽和リアクトル８−２、直流電源１
の負極の経路で流れる負荷電流と前記Ａ２の第２コンデ
ンサ４−４の図示正極から、ダイオード１０−４、可飽
和リアクトル８−１、前記半導体スイッチング素子２−
２、前記第２コンデンサ４−４の負極の経路で流れる放
電電流の和、および前記Ｂ２の半導体スイッチング素子
２−３の主電極間を流れる電流のうち直流電源１の正極
から可飽和リアクトル８−１、Ｂ１の半導体スイッチン
グ素子２−２、負荷１１、Ｂ２の半導体スイッチング素
子２−３、可飽和リアクトル８−２、直流電源１の負極
の経路で流れる負荷電流と前記Ａ１の第２コンデンサ４
−１における図示正極からＢ２の半導体スイッチング素
子２−３、可飽和リアクトル８−２、ダイオード１０−
１、前記Ａ１の第２コンデンサ４−１における図示負極
の経路で流れる放電電流の和は、前記実施例１の場合と
同様のメカニズムにより、何れも０.５μｓの間、平均
値５.４Ａに抑制され、その後可飽和リアクトル８−１
および可飽和リアクトル８−２の飽和に伴い急激に上昇
する。本実施例において、Ｂ１の半導体スイッチング素
子２−２とＢ２の半導体スイッチング素子２−３のター
ンオン時間は、いずれも０.２１μｓであるため、前記
Ｂ１の半導体スイッチング素子２−２の主電極間を流れ
る電流のうち直流電源１の正極から可飽和リアクトル８
−１、Ｂ１の半導体スイッチング素子２−２、負荷１
１、Ｂ２の半導体スイッチング素子２−３、可飽和リア
クトル８−２、直流電源１の負極の経路で流れる負荷電
流と前記Ａ２の第２コンデンサ４−４の図示正極から、
ダイオード１０−４、可飽和リアクトル８−１、前記半
導体スイッチング素子２−２、前記第２コンデンサ４−
４の負極の経路で流れる放電電流の和で与えられる電
流、および前記Ｂ２の半導体スイッチング素子２−３の
主電極間を流れる電流のうち直流電源１の正極から可飽
和リアクトル８−１、Ｂ１の半導体スイッチング素子２
−２、負荷１１、Ｂ２の半導体スイッチング素子２−
３、可飽和リアクトル８−２、直流電源１の負極の経路
で流れる負荷電流と前記Ａ１の第２コンデンサ４−１に
おける図示正極からＢ２の半導体スイッチング素子２−
３、可飽和リアクトル８−２、ダイオード１０−１、前
記Ａ１の第２コンデンサ４−１における図示負極の経路
で流れる放電電流の和で与えられる電流は、このターン
オン期間には各々前記５.４Ａに抑制される。これによ
り、前記５.４Ａの電流に、それぞれＢ１の第１コンデ
ンサ３−２の図示正極からＢ１の半導体スイッチング素
子２−２、Ｂ１の第２コンデンサ４−２、Ｂ１のダイオ
ード６−２、Ｂ１のインダクタンス素子５−２、Ｂ１の
第１コンデンサの図示負極の経路で流れる放電電流およ
びＢ２の第１コンデンサ３−３の図示正極からＢ２のイ
ンダクタンス素子５−３、Ｂ２のダイオード６−３、Ｂ
２の第２コンデンサ４−３、Ｂ２の半導体スイッチング
素子２−３、Ｂ２の第１コンデンサ３−３の図示負極の
経路で流れる放電電流を加えた前記Ｂ１の半導体スイッ
チング素子２−２の主電極間を流れる電流、および前記
Ｂ２の半導体スイッチング素子２−３の主電極間を流れ
る電流のターンオン時の波高値は何れも９Ａに抑えるこ
とができ、そのターンオン損失を何れも約０.９Ｗにす
ることができた。
【００９１】ついでＢ１の半導体スイッチング素子２−
２とＢ２の半導体スイッチング素子２−３がターンオフ
すると、Ｂ１の半導体スイッチング素子２−２の主電極
間、およびＢ２の半導体スイッチング素子２−３の主電
極間にはサージ電圧が発生するが、Ｂ１の半導体スイッ
チング素子２−２のサージ電圧による電荷はＢ１の第１
コンデンサ３−２、Ｂ１のダイオード１２−２の経路で
Ｂ１の第１コンデンサ３−２を図示の極性に充電する充
電電流となって流れこれを抑制し、Ｂ２の半導体スイッ
チング素子２−３のサージ電圧による電荷はＢ２のダイ
オード１２−３、Ｂ２の第１コンデンサ３−３の経路で
Ｂ２の第１コンデンサ３−３を図示の極性に充電する充
電電流となって流れこれを抑制する。本実施例では、Ｂ
１の半導体スイッチング素子２−２とＢ２の半導体スイ
ッチング素子２−３の主電極間電圧波高値はサージ電圧
を含めて何れも３１０Ｖに抑えることができ、そのター
ンオフ損失もともに約０.１２Ｗに抑えることができ
た。
２とＢ２の半導体スイッチング素子２−３がターンオフ
すると、Ｂ１の半導体スイッチング素子２−２の主電極
間、およびＢ２の半導体スイッチング素子２−３の主電
極間にはサージ電圧が発生するが、Ｂ１の半導体スイッ
チング素子２−２のサージ電圧による電荷はＢ１の第１
コンデンサ３−２、Ｂ１のダイオード１２−２の経路で
Ｂ１の第１コンデンサ３−２を図示の極性に充電する充
電電流となって流れこれを抑制し、Ｂ２の半導体スイッ
チング素子２−３のサージ電圧による電荷はＢ２のダイ
オード１２−３、Ｂ２の第１コンデンサ３−３の経路で
Ｂ２の第１コンデンサ３−３を図示の極性に充電する充
電電流となって流れこれを抑制する。本実施例では、Ｂ
１の半導体スイッチング素子２−２とＢ２の半導体スイ
ッチング素子２−３の主電極間電圧波高値はサージ電圧
を含めて何れも３１０Ｖに抑えることができ、そのター
ンオフ損失もともに約０.１２Ｗに抑えることができ
た。
【００９２】次に、Ａ１の半導体スイッチング素子２−
１とＡ２の半導体スイッチング素子２−４がターンオン
すると、直流電源１の正極から可飽和リアクトル７−
１、Ａ１の半導体スイッチング素子２−１、負荷１１、
Ａ２の半導体スイッチング素子２−４、可飽和リアクト
ル７−２、直流電源１の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。また、Ａ１の半導体スイッ
チング素子２−１とＡ２の半導体スイッチング素子２−
４がターンオンした際に、前記Ａ１の半導体スイッチン
グ素子２−１がオフの期間にＡ１の第１コンデンサ３−
１に図示の極性で充電されていた電荷は、同Ａ１の第１
コンデンサ３−１における図示正極から、Ａ１の半導体
スイッチング素子２−１、Ａ１の第２コンデンサ４−
１、Ａ１のダイオード６−１、Ａ１のインダクタンス素
子５−１、Ａ１の第１コンデンサ３−１における図示負
極の経路で流れ、Ａ１の第２コンデンサ４−１に移行さ
れ同コンデンサ４−１を図示の極性に充電し、前記Ａ２
の半導体スイッチング素子２−４がオフの期間にＡ２の
第１コンデンサ３−４に図示の極性で充電されていた電
荷は、同Ａ２の第１コンデンサ３−４における図示正極
から、Ａ２のインダクタンス素子５−４、Ａ２のダイオ
ード６−４、Ａ２の第２コンデンサ４−４、Ａ２の半導
体スイッチング素子２−４、Ａ２の第１コンデンサ３−
４における図示負極の経路で流れ、Ａ２の第２コンデン
サ４−４に移行され同コンデンサ４−４を図示の極性に
充電する。
１とＡ２の半導体スイッチング素子２−４がターンオン
すると、直流電源１の正極から可飽和リアクトル７−
１、Ａ１の半導体スイッチング素子２−１、負荷１１、
Ａ２の半導体スイッチング素子２−４、可飽和リアクト
ル７−２、直流電源１の負極の経路で負荷電流が流れ負
荷１１に電力が供給される。また、Ａ１の半導体スイッ
チング素子２−１とＡ２の半導体スイッチング素子２−
４がターンオンした際に、前記Ａ１の半導体スイッチン
グ素子２−１がオフの期間にＡ１の第１コンデンサ３−
１に図示の極性で充電されていた電荷は、同Ａ１の第１
コンデンサ３−１における図示正極から、Ａ１の半導体
スイッチング素子２−１、Ａ１の第２コンデンサ４−
１、Ａ１のダイオード６−１、Ａ１のインダクタンス素
子５−１、Ａ１の第１コンデンサ３−１における図示負
極の経路で流れ、Ａ１の第２コンデンサ４−１に移行さ
れ同コンデンサ４−１を図示の極性に充電し、前記Ａ２
の半導体スイッチング素子２−４がオフの期間にＡ２の
第１コンデンサ３−４に図示の極性で充電されていた電
荷は、同Ａ２の第１コンデンサ３−４における図示正極
から、Ａ２のインダクタンス素子５−４、Ａ２のダイオ
ード６−４、Ａ２の第２コンデンサ４−４、Ａ２の半導
体スイッチング素子２−４、Ａ２の第１コンデンサ３−
４における図示負極の経路で流れ、Ａ２の第２コンデン
サ４−４に移行され同コンデンサ４−４を図示の極性に
充電する。
【００９３】これと同時に、前記Ｂ２の第２コンデンサ
４−３に図示の極性で蓄積されていた電荷は、同Ｂ２の
第２コンデンサ４−３における図示正極から、ダイオー
ド１０−３、可飽和リアクトル７−１、Ａ１の半導体ス
イッチング素子２−１、前記Ｂ２の第２コンデンサ４−
３における負極の経路で流れる放電電流となって放出さ
れ、前記Ｂ１の第２コンデンサ４−２に図示の極性で蓄
積されていた電荷は、同Ｂ１の第２コンデンサ４−２に
おける図示正極から、Ａ２の半導体スイッチング素子２
−４、可飽和リアクトル７−２、ダイオード１０−２、
前記Ｂ１の第２コンデンサ４−２における図示負極の経
路で流れる放電電流となって放出される。
４−３に図示の極性で蓄積されていた電荷は、同Ｂ２の
第２コンデンサ４−３における図示正極から、ダイオー
ド１０−３、可飽和リアクトル７−１、Ａ１の半導体ス
イッチング素子２−１、前記Ｂ２の第２コンデンサ４−
３における負極の経路で流れる放電電流となって放出さ
れ、前記Ｂ１の第２コンデンサ４−２に図示の極性で蓄
積されていた電荷は、同Ｂ１の第２コンデンサ４−２に
おける図示正極から、Ａ２の半導体スイッチング素子２
−４、可飽和リアクトル７−２、ダイオード１０−２、
前記Ｂ１の第２コンデンサ４−２における図示負極の経
路で流れる放電電流となって放出される。
【００９４】本実施例では、前記Ａ１の半導体スイッチ
ング素子２−１とＡ２の半導体スイッチング素子２−４
がターンオンしたとき、前記Ａ１の半導体スイッチング
素子２−１の主電極間を流れる電流のうち直流電源１の
正極から可飽和リアクトル７−１、Ａ１の半導体スイッ
チング素子２−１、負荷１１、Ａ２の半導体スイッチン
グ素子２−４、可飽和リアクトル７−２、直流電源１の
負極の経路で流れる負荷電流と前記Ｂ２の第２コンデン
サ４−３の図示正極から、ダイオード１０−３、可飽和
リアクトル７−１、前記半導体スイッチング素子２−
１、前記第２コンデンサ４−３の負極の経路で流れる放
電電流の和、および前記Ａ２の半導体スイッチング素子
２−４の主電極間を流れる電流のうち直流電源１の正極
から可飽和リアクトル７−１、Ａ１の半導体スイッチン
グ素子２−１、負荷１１、Ａ２の半導体スイッチング素
子２−４、可飽和リアクトル７−２、直流電源１の負極
の経路で流れる負荷電流と前記Ｂ１の第２コンデンサ４
−２における図示正極からＡ２の半導体スイッチング素
子２−４、可飽和リアクトル７−２、ダイオード１０−
２、前記Ｂ１の第２コンデンサ４−２における図示負極
の経路で流れる放電電流の和は、前記実施例１の場合と
同様のメカニズムにより、何れも０.５μｓの間、平均
値５.４Ａに抑制され、その後可飽和リアクトル７−１
および可飽和リアクトル７−２の飽和に伴い急激に上昇
する。本実施例において、Ａ１の半導体スイッチング素
子２−１とＡ２の半導体スイッチング素子２−４のター
ンオン時間は、いずれも０.２１μｓであるため、前記
Ａ１の半導体スイッチング素子２−１の主電極間を流れ
る電流のうち直流電源１の正極から可飽和リアクトル７
−１、Ａ１の半導体スイッチング素子２−１、負荷１
１、Ａ２の半導体スイッチング素子２−４、可飽和リア
クトル７−２、直流電源１の負極の経路で流れる負荷電
流と前記Ｂ２の第２コンデンサ４−３の図示正極から、
ダイオード１０−３、可飽和リアクトル７−１、前記Ａ
１の半導体スイッチング素子２−１、前記Ｂ２の第２コ
ンデンサ４−３における図示負極の経路で流れる放電電
流の和、および前記Ａ２の半導体スイッチング素子２−
４の主電極間を流れる電流のうち直流電源１の正極から
可飽和リアクトル７−１、Ａ１の半導体スイッチング素
子２−１、負荷１１、Ａ２の半導体スイッチング素子２
−４、可飽和リアクトル７−２、直流電源１の負極の経
路で流れる負荷電流と前記Ｂ１の第２コンデンサ４−２
における図示正極からＡ２の半導体スイッチング素子２
−４、可飽和リアクトル７−２、ダイオード１０−２、
前記Ｂ１の第２コンデンサ４−２における図示負極の経
路で流れる放電電流の和は、このターンオン期間には各
々前記５.４Ａに抑制される。これにより、前記５.４Ａ
の電流に、それぞれＡ１の第１コンデンサ３−１の図示
正極からＡ１の半導体スイッチング素子２−１、Ａ１の
第２コンデンサ４−１、Ａ１のダイオード６−１、Ａ１
のインダクタンス素子５−１、Ａ１の第１コンデンサの
図示負極の経路で流れる放電電流およびＡ２の第１コン
デンサ３−４の図示正極からＡ２のインダクタンス素子
５−４、Ａ２のダイオード６−４、Ａ２の第２コンデン
サ４−４、Ａ２の半導体スイッチング素子２−４、Ａ２
の第１コンデンサ３−４の図示負極の経路で流れる放電
電流を加えた前記Ａ１の半導体スイッチング素子２−１
の主電極間を流れる電流とＡ２の半導体スイッチング素
子２−４の主電極間を流れる電流のターンオン時の波高
値は、何れも９Ａに抑えることができ、そのターンオン
損失を何れも約０.９Ｗにすることができた。
ング素子２−１とＡ２の半導体スイッチング素子２−４
がターンオンしたとき、前記Ａ１の半導体スイッチング
素子２−１の主電極間を流れる電流のうち直流電源１の
正極から可飽和リアクトル７−１、Ａ１の半導体スイッ
チング素子２−１、負荷１１、Ａ２の半導体スイッチン
グ素子２−４、可飽和リアクトル７−２、直流電源１の
負極の経路で流れる負荷電流と前記Ｂ２の第２コンデン
サ４−３の図示正極から、ダイオード１０−３、可飽和
リアクトル７−１、前記半導体スイッチング素子２−
１、前記第２コンデンサ４−３の負極の経路で流れる放
電電流の和、および前記Ａ２の半導体スイッチング素子
２−４の主電極間を流れる電流のうち直流電源１の正極
から可飽和リアクトル７−１、Ａ１の半導体スイッチン
グ素子２−１、負荷１１、Ａ２の半導体スイッチング素
子２−４、可飽和リアクトル７−２、直流電源１の負極
の経路で流れる負荷電流と前記Ｂ１の第２コンデンサ４
−２における図示正極からＡ２の半導体スイッチング素
子２−４、可飽和リアクトル７−２、ダイオード１０−
２、前記Ｂ１の第２コンデンサ４−２における図示負極
の経路で流れる放電電流の和は、前記実施例１の場合と
同様のメカニズムにより、何れも０.５μｓの間、平均
値５.４Ａに抑制され、その後可飽和リアクトル７−１
および可飽和リアクトル７−２の飽和に伴い急激に上昇
する。本実施例において、Ａ１の半導体スイッチング素
子２−１とＡ２の半導体スイッチング素子２−４のター
ンオン時間は、いずれも０.２１μｓであるため、前記
Ａ１の半導体スイッチング素子２−１の主電極間を流れ
る電流のうち直流電源１の正極から可飽和リアクトル７
−１、Ａ１の半導体スイッチング素子２−１、負荷１
１、Ａ２の半導体スイッチング素子２−４、可飽和リア
クトル７−２、直流電源１の負極の経路で流れる負荷電
流と前記Ｂ２の第２コンデンサ４−３の図示正極から、
ダイオード１０−３、可飽和リアクトル７−１、前記Ａ
１の半導体スイッチング素子２−１、前記Ｂ２の第２コ
ンデンサ４−３における図示負極の経路で流れる放電電
流の和、および前記Ａ２の半導体スイッチング素子２−
４の主電極間を流れる電流のうち直流電源１の正極から
可飽和リアクトル７−１、Ａ１の半導体スイッチング素
子２−１、負荷１１、Ａ２の半導体スイッチング素子２
−４、可飽和リアクトル７−２、直流電源１の負極の経
路で流れる負荷電流と前記Ｂ１の第２コンデンサ４−２
における図示正極からＡ２の半導体スイッチング素子２
−４、可飽和リアクトル７−２、ダイオード１０−２、
前記Ｂ１の第２コンデンサ４−２における図示負極の経
路で流れる放電電流の和は、このターンオン期間には各
々前記５.４Ａに抑制される。これにより、前記５.４Ａ
の電流に、それぞれＡ１の第１コンデンサ３−１の図示
正極からＡ１の半導体スイッチング素子２−１、Ａ１の
第２コンデンサ４−１、Ａ１のダイオード６−１、Ａ１
のインダクタンス素子５−１、Ａ１の第１コンデンサの
図示負極の経路で流れる放電電流およびＡ２の第１コン
デンサ３−４の図示正極からＡ２のインダクタンス素子
５−４、Ａ２のダイオード６−４、Ａ２の第２コンデン
サ４−４、Ａ２の半導体スイッチング素子２−４、Ａ２
の第１コンデンサ３−４の図示負極の経路で流れる放電
電流を加えた前記Ａ１の半導体スイッチング素子２−１
の主電極間を流れる電流とＡ２の半導体スイッチング素
子２−４の主電極間を流れる電流のターンオン時の波高
値は、何れも９Ａに抑えることができ、そのターンオン
損失を何れも約０.９Ｗにすることができた。
【００９５】本実施例に対し、比較例である図９の回路
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図９におけるＡ１
の半導体スイッチング素子２−１、Ａ２の半導体スイッ
チング素子２−４、Ｂ１の半導体スイッチング素子２−
２およびＢ２の半導体スイッチング素子２−３のターン
オフ時の主電極間サージ電圧波高値およびターンオフ損
失は本実施例とほぼ同一であったが、Ａ１の半導体スイ
ッチング素子２−１、Ｂ１の半導体スイッチング素子２
−２、Ｂ２の半導体スイッチング素子２−３およびＡ２
の半導体スイッチング素子２−４のターンオン時間は何
れも０.３１μｓと約１.５倍、そのターンオン時の電流
波高値は何れも４３Ａと約５倍、ターンオン損失は何れ
も約４.８Ｗと５倍以上にも達した。両者の比較から、
本発明のフル・ブリッジ型コンバータは、半導体スイッ
チング素子のターンオン損失を著しく小さくすることが
でき、高効率と高信頼性を得ることができる。また、高
効率であるため放熱構造が簡単にできるとともに高密度
実装が可能になり、小型化も図れる。
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図９におけるＡ１
の半導体スイッチング素子２−１、Ａ２の半導体スイッ
チング素子２−４、Ｂ１の半導体スイッチング素子２−
２およびＢ２の半導体スイッチング素子２−３のターン
オフ時の主電極間サージ電圧波高値およびターンオフ損
失は本実施例とほぼ同一であったが、Ａ１の半導体スイ
ッチング素子２−１、Ｂ１の半導体スイッチング素子２
−２、Ｂ２の半導体スイッチング素子２−３およびＡ２
の半導体スイッチング素子２−４のターンオン時間は何
れも０.３１μｓと約１.５倍、そのターンオン時の電流
波高値は何れも４３Ａと約５倍、ターンオン損失は何れ
も約４.８Ｗと５倍以上にも達した。両者の比較から、
本発明のフル・ブリッジ型コンバータは、半導体スイッ
チング素子のターンオン損失を著しく小さくすることが
でき、高効率と高信頼性を得ることができる。また、高
効率であるため放熱構造が簡単にできるとともに高密度
実装が可能になり、小型化も図れる。
【００９６】（実施例４）図４は本発明によるブリッジ
型コンバータの１実施例回路構成ブロック図であり、矩
形波交流出力のフル・ブリッジ型インバータへの適用例
を示したものである。本実施例では、前記実施例３と同
様にインバータの仕様を表２のように定めて、図９にそ
の回路構成を示す比較例と比較検討した。
型コンバータの１実施例回路構成ブロック図であり、矩
形波交流出力のフル・ブリッジ型インバータへの適用例
を示したものである。本実施例では、前記実施例３と同
様にインバータの仕様を表２のように定めて、図９にそ
の回路構成を示す比較例と比較検討した。
【００９７】図４において、破線内Ａ１、Ｂ１、Ｂ２お
よびＡ２で示すのは、各々、第１のスイッチング回路、
第２のスイッチング回路、第３のスイッチング回路、お
よび第４のスイッチング回路であり、１は直流電源、２
−１はＡ１の半導体スイッチング素子、３−１はＡ１の
第１コンデンサ、４−１はＡ１の第２コンデンサ、５−
１はＡ１のインダクタンス素子、６−１および１２−１
はＡ１のダイオード、２−２はＢ１の半導体スイッチン
グ素子、３−２はＢ１の第１コンデンサ、４−２はＢ１
の第２コンデンサ、５−２はＢ１のインダクタンス素
子、６−２および１２−２はＢ１のダイオード、２−３
はＢ２の半導体スイッチング素子、３−３はＢ２の第１
コンデンサ、４−３はＢ２の第２コンデンサ、５−３は
Ｂ２のインダクタンス素子、６−３および１２−３はＢ
２のダイオード、２−４はＡ２の半導体スイッチング素
子、３−４はＡ２の第１のコンデンサ、４−４はＡ２の
第２のコンデンサ、５−４はＡ２のインダクタンス素
子、６−４および１２−４はＡ２のダイオード、７−
１、７−２、８−１および８−２は可飽和リアクトル、
１０−１、１０−２、１０−３および１０−４はダイオ
ード、１１は負荷である。
よびＡ２で示すのは、各々、第１のスイッチング回路、
第２のスイッチング回路、第３のスイッチング回路、お
よび第４のスイッチング回路であり、１は直流電源、２
−１はＡ１の半導体スイッチング素子、３−１はＡ１の
第１コンデンサ、４−１はＡ１の第２コンデンサ、５−
１はＡ１のインダクタンス素子、６−１および１２−１
はＡ１のダイオード、２−２はＢ１の半導体スイッチン
グ素子、３−２はＢ１の第１コンデンサ、４−２はＢ１
の第２コンデンサ、５−２はＢ１のインダクタンス素
子、６−２および１２−２はＢ１のダイオード、２−３
はＢ２の半導体スイッチング素子、３−３はＢ２の第１
コンデンサ、４−３はＢ２の第２コンデンサ、５−３は
Ｂ２のインダクタンス素子、６−３および１２−３はＢ
２のダイオード、２−４はＡ２の半導体スイッチング素
子、３−４はＡ２の第１のコンデンサ、４−４はＡ２の
第２のコンデンサ、５−４はＡ２のインダクタンス素
子、６−４および１２−４はＡ２のダイオード、７−
１、７−２、８−１および８−２は可飽和リアクトル、
１０−１、１０−２、１０−３および１０−４はダイオ
ード、１１は負荷である。
【００９８】なお、半導体スイッチング素子２−１、２
−２、２−３および２−４にはパワーＭＯＳ−ＦＥＴ、
第１コンデンサ３−１、３−２、３−３および３−４の
容量は２２ｎＦ、第２コンデンサ４−１、４−２、４−
３および４−４の容量は４７ｎＦ、インダクタンス素子
５−１、５−２、５−３および５−４のインダクタンス
は５μＨ、可飽和リアクトル７−１、７−２、８−１お
よび８−２には、前記実施例１の表２にその主な磁気特
性、物理特性および寸法を示すＦｅを主成分とするナノ
結晶合金薄帯巻磁心を用い、何れの可飽和リアクトルと
も巻数は２ターンとした。
−２、２−３および２−４にはパワーＭＯＳ−ＦＥＴ、
第１コンデンサ３−１、３−２、３−３および３−４の
容量は２２ｎＦ、第２コンデンサ４−１、４−２、４−
３および４−４の容量は４７ｎＦ、インダクタンス素子
５−１、５−２、５−３および５−４のインダクタンス
は５μＨ、可飽和リアクトル７−１、７−２、８−１お
よび８−２には、前記実施例１の表２にその主な磁気特
性、物理特性および寸法を示すＦｅを主成分とするナノ
結晶合金薄帯巻磁心を用い、何れの可飽和リアクトルと
も巻数は２ターンとした。
【００９９】図４の回路において、Ａ１の半導体スイッ
チング素子２−１とＡ２の半導体スイッチング素子２−
４は同期してスイッチング動作を行い、Ｂ１の半導体ス
イッチング素子２−２とＢ２の半導体スイッチング素子
２−３は同期してスイッチング動作を行っており、かつ
前記半導体スイッチング素子２−１と２−４の組と、前
記半導体スイッチング素子２−２と２−３の組は、交互
にスイッチング動作を行い、そのスイッチング周波数は
２０ｋＨｚである。
チング素子２−１とＡ２の半導体スイッチング素子２−
４は同期してスイッチング動作を行い、Ｂ１の半導体ス
イッチング素子２−２とＢ２の半導体スイッチング素子
２−３は同期してスイッチング動作を行っており、かつ
前記半導体スイッチング素子２−１と２−４の組と、前
記半導体スイッチング素子２−２と２−３の組は、交互
にスイッチング動作を行い、そのスイッチング周波数は
２０ｋＨｚである。
【０１００】Ａ１の半導体スイッチング素子２−１とＡ
２の半導体スイッチング素子２−４がターンオンする
と、直流電源１の正極からＡ１の半導体スイッチング素
子２−１、可飽和リアクトル７−１、負荷１１、可飽和
リアクトル７−２、Ａ２の半導体スイッチング素子２−
４、直流電源１の負極の経路で負荷電流が流れ負荷１１
に電力が供給される。また、Ａ１の半導体スイッチング
素子２−１とＡ２の半導体スイッチング素子２−４がタ
ーンオンした際に、前記Ａ１の半導体スイッチング素子
２−１がオフの期間にＡ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１に移行され同コ
ンデンサ４−１を図示の極性に充電し、前記Ａ２の半導
体スイッチング素子２−４がオフの期間にＡ２の第１コ
ンデンサ３−４に図示の極性で充電されていた電荷は、
同Ａ２の第１コンデンサ３−４における図示正極から、
Ａ２のインダクタンス素子５−４、Ａ２のダイオード６
−４、Ａ２の第２コンデンサ４−４、Ａ２の半導体スイ
ッチング素子２−４、Ａ２の第１コンデンサ３−４にお
ける図示負極の経路で流れ、Ａ２の第２コンデンサ４−
４に移行され同コンデンサ４−４を図示の極性に充電す
る。
２の半導体スイッチング素子２−４がターンオンする
と、直流電源１の正極からＡ１の半導体スイッチング素
子２−１、可飽和リアクトル７−１、負荷１１、可飽和
リアクトル７−２、Ａ２の半導体スイッチング素子２−
４、直流電源１の負極の経路で負荷電流が流れ負荷１１
に電力が供給される。また、Ａ１の半導体スイッチング
素子２−１とＡ２の半導体スイッチング素子２−４がタ
ーンオンした際に、前記Ａ１の半導体スイッチング素子
２−１がオフの期間にＡ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１に移行され同コ
ンデンサ４−１を図示の極性に充電し、前記Ａ２の半導
体スイッチング素子２−４がオフの期間にＡ２の第１コ
ンデンサ３−４に図示の極性で充電されていた電荷は、
同Ａ２の第１コンデンサ３−４における図示正極から、
Ａ２のインダクタンス素子５−４、Ａ２のダイオード６
−４、Ａ２の第２コンデンサ４−４、Ａ２の半導体スイ
ッチング素子２−４、Ａ２の第１コンデンサ３−４にお
ける図示負極の経路で流れ、Ａ２の第２コンデンサ４−
４に移行され同コンデンサ４−４を図示の極性に充電す
る。
【０１０１】Ａ１の半導体スイッチング素子２−１とＡ
２の半導体スイッチング素子２−４がターンオフする
と、Ａ１の半導体スイッチング素子２−１の主電極間、
およびＡ２の半導体スイッチング素子２−４の主電極間
にはサージ電圧が発生するが、Ａ１の半導体スイッチン
グ素子２−１のサージ電圧による電荷はＡ１の第１コン
デンサ３−１、Ａ１のダイオード１２−１の経路でＡ１
の第１コンデンサ３−１を図示の極性に充電する充電電
流となって流れこれを抑制し、Ａ２の半導体スイッチン
グ素子２−４のサージ電圧による電荷はＡ２のダイオー
ド１２−４、Ａ２の第１コンデンサ３−４の経路でＡ２
の第１コンデンサ３−４を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ａ１の
半導体スイッチング素子２−１とＡ２の半導体スイッチ
ング素子２−４の主電極間電圧波高値はサージ電圧を含
めて何れも３１０Ｖに抑えることができ、そのターンオ
フ損失もともに約３０ｍＷに抑えることができた。
２の半導体スイッチング素子２−４がターンオフする
と、Ａ１の半導体スイッチング素子２−１の主電極間、
およびＡ２の半導体スイッチング素子２−４の主電極間
にはサージ電圧が発生するが、Ａ１の半導体スイッチン
グ素子２−１のサージ電圧による電荷はＡ１の第１コン
デンサ３−１、Ａ１のダイオード１２−１の経路でＡ１
の第１コンデンサ３−１を図示の極性に充電する充電電
流となって流れこれを抑制し、Ａ２の半導体スイッチン
グ素子２−４のサージ電圧による電荷はＡ２のダイオー
ド１２−４、Ａ２の第１コンデンサ３−４の経路でＡ２
の第１コンデンサ３−４を図示の極性に充電する充電電
流となって流れこれを抑制する。本実施例では、Ａ１の
半導体スイッチング素子２−１とＡ２の半導体スイッチ
ング素子２−４の主電極間電圧波高値はサージ電圧を含
めて何れも３１０Ｖに抑えることができ、そのターンオ
フ損失もともに約３０ｍＷに抑えることができた。
【０１０２】次に、Ｂ１の半導体スイッチング素子２−
２とＢ２の半導体スイッチング素子２−３がターンオン
すると、直流電源１の正極からＢ１の半導体スイッチン
グ素子２−２、可飽和リアクトル８−１、負荷１１、可
飽和リアクトル８−２、Ｂ２の半導体スイッチング素子
２−３、直流電源１の負極の経路で負荷電流が流れ負荷
１１に電力が供給される。また、Ｂ１の半導体スイッチ
ング素子２−２とＢ２の半導体スイッチング素子２−３
がターンオンした際に、前記Ｂ１の半導体スイッチング
素子２−２がオフの期間にＢ１の第１コンデンサ３−２
に図示の極性で充電されていた電荷は、同Ｂ１の第１コ
ンデンサ３−２における図示正極から、Ｂ１の半導体ス
イッチング素子２−２、Ｂ１の第２コンデンサ４−２、
Ｂ１のダイオード６−２、Ｂ１のインダクタンス素子５
−２、Ｂ１の第１コンデンサ３−２における図示負極の
経路で流れ、Ｂ１の第２コンデンサ４−２に移行され同
コンデンサ４−２を図示の極性に充電し、前記Ｂ２の半
導体スイッチング素子２−３がオフの期間にＢ２の第１
コンデンサ３−３に図示の極性で充電されていた電荷
は、同Ｂ２の第１コンデンサ３−３における図示正極か
ら、Ｂ２のインダクタンス素子５−３、Ｂ２のダイオー
ド６−３、Ｂ２の第２コンデンサ４−３、Ｂ２の半導体
スイッチング素子２−３、Ｂ２の第１コンデンサ３−３
における図示負極の経路で流れ、Ｂ２の第２コンデンサ
４−３に移行され同コンデンサ４−３を図示の極性に充
電する。
２とＢ２の半導体スイッチング素子２−３がターンオン
すると、直流電源１の正極からＢ１の半導体スイッチン
グ素子２−２、可飽和リアクトル８−１、負荷１１、可
飽和リアクトル８−２、Ｂ２の半導体スイッチング素子
２−３、直流電源１の負極の経路で負荷電流が流れ負荷
１１に電力が供給される。また、Ｂ１の半導体スイッチ
ング素子２−２とＢ２の半導体スイッチング素子２−３
がターンオンした際に、前記Ｂ１の半導体スイッチング
素子２−２がオフの期間にＢ１の第１コンデンサ３−２
に図示の極性で充電されていた電荷は、同Ｂ１の第１コ
ンデンサ３−２における図示正極から、Ｂ１の半導体ス
イッチング素子２−２、Ｂ１の第２コンデンサ４−２、
Ｂ１のダイオード６−２、Ｂ１のインダクタンス素子５
−２、Ｂ１の第１コンデンサ３−２における図示負極の
経路で流れ、Ｂ１の第２コンデンサ４−２に移行され同
コンデンサ４−２を図示の極性に充電し、前記Ｂ２の半
導体スイッチング素子２−３がオフの期間にＢ２の第１
コンデンサ３−３に図示の極性で充電されていた電荷
は、同Ｂ２の第１コンデンサ３−３における図示正極か
ら、Ｂ２のインダクタンス素子５−３、Ｂ２のダイオー
ド６−３、Ｂ２の第２コンデンサ４−３、Ｂ２の半導体
スイッチング素子２−３、Ｂ２の第１コンデンサ３−３
における図示負極の経路で流れ、Ｂ２の第２コンデンサ
４−３に移行され同コンデンサ４−３を図示の極性に充
電する。
【０１０３】これと同時に、前記Ａ２の第２コンデンサ
４−４に図示の極性で蓄積されていた電荷は、同Ａ２の
第２コンデンサ４−４における図示正極から、ダイオー
ド１０−４、Ｂ１の半導体スイッチング素子２−２、可
飽和リアクトル８−１、可飽和リアクトル７−２、前記
Ａ２の第２コンデンサ４−４における負極の経路で流れ
る放電電流となって放出され、前記Ａ１の第２コンデン
サ４−１に図示の極性で蓄積されていた電荷は、同Ａ１
の第２コンデンサ４−１における図示正極から、可飽和
リアクトル７−１、可飽和リアクトル８−２、Ｂ２の半
導体スイッチング素子２−３、ダイオード１０−１、前
記Ａ１の第２コンデンサ４−１における図示負極の経路
で流れる放電電流となって放出される。
４−４に図示の極性で蓄積されていた電荷は、同Ａ２の
第２コンデンサ４−４における図示正極から、ダイオー
ド１０−４、Ｂ１の半導体スイッチング素子２−２、可
飽和リアクトル８−１、可飽和リアクトル７−２、前記
Ａ２の第２コンデンサ４−４における負極の経路で流れ
る放電電流となって放出され、前記Ａ１の第２コンデン
サ４−１に図示の極性で蓄積されていた電荷は、同Ａ１
の第２コンデンサ４−１における図示正極から、可飽和
リアクトル７−１、可飽和リアクトル８−２、Ｂ２の半
導体スイッチング素子２−３、ダイオード１０−１、前
記Ａ１の第２コンデンサ４−１における図示負極の経路
で流れる放電電流となって放出される。
【０１０４】本実施例では、前記Ｂ１の半導体スイッチ
ング素子２−２とＢ２の半導体スイッチング素子２−３
がターンオンしたとき、前記Ｂ１の半導体スイッチング
素子２−２の主電極間に流れる電流のうち直流電源１の
正極からＢ１の半導体スイッチング素子２−２、可飽和
リアクトル８−１、負荷１１、可飽和リアクトル８−
２、Ｂ２の半導体スイッチング素子２−３、直流電源１
の負極の経路で流れる負荷電流と前記Ａ２の第２コンデ
ンサ４−４の図示正極から、ダイオード１０−４、前記
半導体スイッチング素子２−２、可飽和リアクトル８−
１、可飽和リアクトル７−２、前記第２コンデンサ４−
４の負極の経路で流れる放電電流の和、および前記Ｂ２
の半導体スイッチング素子２−３の主電極間を流れる電
流のうち直流電源１の正極からＢ１の半導体スイッチン
グ素子２−２、可飽和リアクトル８−１、負荷１１、可
飽和リアクトル８−２、Ｂ２の半導体スイッチング素子
２−３、直流電源１の負極の経路で流れる負荷電流と前
記Ａ１の第２コンデンサ４−１における図示正極から可
飽和リアクトル７−１、可飽和リアクトル８−２、Ｂ２
の半導体スイッチング素子２−３、ダイオード１０−
１、前記Ａ１の第２コンデンサ４−１における図示負極
の経路で流れる放電電流の和は、前記実施例１の場合と
同様のメカニズムにより、何れも０.５５μｓの間、平
均値５.８Ａに抑制され、その後可飽和リアクトル７−
１、可飽和リアクトル７−２、可飽和リアクトル８−１
および可飽和リアクトル８−２の飽和に伴い急激に上昇
する。本実施例において、Ｂ１の半導体スイッチング素
子２−２とＢ２の半導体スイッチング素子２−３のター
ンオン時間は、いずれも０.２１μｓであるため、前記
Ｂ１の半導体スイッチング素子２−２の主電極間を流れ
る電流のうち直流電源１の正極からＢ１の半導体スイッ
チング素子２−２、可飽和リアクトル８−１、負荷１
１、可飽和リアクトル８−２、Ｂ２の半導体スイッチン
グ素子２−３、直流電源１の負極の経路で流れる負荷電
流と前記Ａ２の第２コンデンサ４−４の図示正極から、
ダイオード１０−４、前記半導体スイッチング素子２−
２、可飽和リアクトル８−１、可飽和リアクトル７−
２、前記第２コンデンサ４−４の負極の経路で流れる放
電電流の和、および前記Ｂ２の半導体スイッチング素子
２−３の主電極間を流れる電流のうち直流電源１の正極
からＢ１の半導体スイッチング素子２−２、可飽和リア
クトル８−１、負荷１１、可飽和リアクトル８−２、Ｂ
２の半導体スイッチング素子２−３、直流電源１の負極
の経路で流れる負荷電流と前記Ａ１の第２コンデンサ４
−１における図示正極から可飽和リアクトル７−１、可
飽和リアクトル８−２、Ｂ２の半導体スイッチング素子
２−３、ダイオード１０−１、前記Ａ１の第２コンデン
サ４−１における図示負極の経路で流れる放電電流の和
は、このターンオン期間には各々前記５.８Ａに抑制さ
れる。これにより、前記５.８Ａの電流に、それぞれＢ
１の第１コンデンサ３−２の図示正極からＢ１の半導体
スイッチング素子２−２、Ｂ１の第２コンデンサ４−
２、Ｂ１のダイオード６−２、Ｂ１のインダクタンス素
子５−２、前記Ｂ１の第１コンデンサの図示負極の経路
で流れる放電電流およびＢ２の第１コンデンサ３−３の
図示正極からＢ２のインダクタンス素子５−３、Ｂ２の
ダイオード６−３、Ｂ２の第２コンデンサ４−３、Ｂ２
の半導体スイッチング素子２−３、前記Ｂ２の第１コン
デンサ３−３の図示負極の経路で流れる放電電流を加え
た前記Ｂ１の半導体スイッチング素子２−２の主電極間
を流れる電流、および前記Ｂ２の半導体スイッチング素
子２−３の主電極間を流れる電流のターンオン時の波高
値は、何れも７Ａに抑えることができ、そのターンオン
損失を何れも約０.７Ｗにすることができた。
ング素子２−２とＢ２の半導体スイッチング素子２−３
がターンオンしたとき、前記Ｂ１の半導体スイッチング
素子２−２の主電極間に流れる電流のうち直流電源１の
正極からＢ１の半導体スイッチング素子２−２、可飽和
リアクトル８−１、負荷１１、可飽和リアクトル８−
２、Ｂ２の半導体スイッチング素子２−３、直流電源１
の負極の経路で流れる負荷電流と前記Ａ２の第２コンデ
ンサ４−４の図示正極から、ダイオード１０−４、前記
半導体スイッチング素子２−２、可飽和リアクトル８−
１、可飽和リアクトル７−２、前記第２コンデンサ４−
４の負極の経路で流れる放電電流の和、および前記Ｂ２
の半導体スイッチング素子２−３の主電極間を流れる電
流のうち直流電源１の正極からＢ１の半導体スイッチン
グ素子２−２、可飽和リアクトル８−１、負荷１１、可
飽和リアクトル８−２、Ｂ２の半導体スイッチング素子
２−３、直流電源１の負極の経路で流れる負荷電流と前
記Ａ１の第２コンデンサ４−１における図示正極から可
飽和リアクトル７−１、可飽和リアクトル８−２、Ｂ２
の半導体スイッチング素子２−３、ダイオード１０−
１、前記Ａ１の第２コンデンサ４−１における図示負極
の経路で流れる放電電流の和は、前記実施例１の場合と
同様のメカニズムにより、何れも０.５５μｓの間、平
均値５.８Ａに抑制され、その後可飽和リアクトル７−
１、可飽和リアクトル７−２、可飽和リアクトル８−１
および可飽和リアクトル８−２の飽和に伴い急激に上昇
する。本実施例において、Ｂ１の半導体スイッチング素
子２−２とＢ２の半導体スイッチング素子２−３のター
ンオン時間は、いずれも０.２１μｓであるため、前記
Ｂ１の半導体スイッチング素子２−２の主電極間を流れ
る電流のうち直流電源１の正極からＢ１の半導体スイッ
チング素子２−２、可飽和リアクトル８−１、負荷１
１、可飽和リアクトル８−２、Ｂ２の半導体スイッチン
グ素子２−３、直流電源１の負極の経路で流れる負荷電
流と前記Ａ２の第２コンデンサ４−４の図示正極から、
ダイオード１０−４、前記半導体スイッチング素子２−
２、可飽和リアクトル８−１、可飽和リアクトル７−
２、前記第２コンデンサ４−４の負極の経路で流れる放
電電流の和、および前記Ｂ２の半導体スイッチング素子
２−３の主電極間を流れる電流のうち直流電源１の正極
からＢ１の半導体スイッチング素子２−２、可飽和リア
クトル８−１、負荷１１、可飽和リアクトル８−２、Ｂ
２の半導体スイッチング素子２−３、直流電源１の負極
の経路で流れる負荷電流と前記Ａ１の第２コンデンサ４
−１における図示正極から可飽和リアクトル７−１、可
飽和リアクトル８−２、Ｂ２の半導体スイッチング素子
２−３、ダイオード１０−１、前記Ａ１の第２コンデン
サ４−１における図示負極の経路で流れる放電電流の和
は、このターンオン期間には各々前記５.８Ａに抑制さ
れる。これにより、前記５.８Ａの電流に、それぞれＢ
１の第１コンデンサ３−２の図示正極からＢ１の半導体
スイッチング素子２−２、Ｂ１の第２コンデンサ４−
２、Ｂ１のダイオード６−２、Ｂ１のインダクタンス素
子５−２、前記Ｂ１の第１コンデンサの図示負極の経路
で流れる放電電流およびＢ２の第１コンデンサ３−３の
図示正極からＢ２のインダクタンス素子５−３、Ｂ２の
ダイオード６−３、Ｂ２の第２コンデンサ４−３、Ｂ２
の半導体スイッチング素子２−３、前記Ｂ２の第１コン
デンサ３−３の図示負極の経路で流れる放電電流を加え
た前記Ｂ１の半導体スイッチング素子２−２の主電極間
を流れる電流、および前記Ｂ２の半導体スイッチング素
子２−３の主電極間を流れる電流のターンオン時の波高
値は、何れも７Ａに抑えることができ、そのターンオン
損失を何れも約０.７Ｗにすることができた。
【０１０５】ついでＢ１の半導体スイッチング素子２−
２とＢ２の半導体スイッチング素子２−３がターンオフ
すると、Ｂ１の半導体スイッチング素子２−２の主電極
間、およびＢ２の半導体スイッチング素子２−３の主電
極間にはサージ電圧が発生するが、Ｂ１の半導体スイッ
チング素子２−２のサージ電圧による電荷はＢ１の第１
コンデンサ３−２、Ｂ１のダイオード１２−２の経路で
Ｂ１の第１コンデンサ３−２を図示の極性に充電する充
電電流となって流れこれを抑制し、Ｂ２の半導体スイッ
チング素子２−３のサージ電圧による電荷はＢ２のダイ
オード１２−３、Ｂ２の第１コンデンサ３−３の経路で
Ｂ２の第１コンデンサ３−３を図示の極性に充電する充
電電流となって流れこれを抑制する。本実施例では、Ｂ
１の半導体スイッチング素子２−２とＢ２の半導体スイ
ッチング素子２−３の主電極間電圧波高値はサージ電圧
を含めて何れも３１０Ｖに抑えることができ、そのター
ンオフ損失もともに約３０ｍＷに抑えることができた。
２とＢ２の半導体スイッチング素子２−３がターンオフ
すると、Ｂ１の半導体スイッチング素子２−２の主電極
間、およびＢ２の半導体スイッチング素子２−３の主電
極間にはサージ電圧が発生するが、Ｂ１の半導体スイッ
チング素子２−２のサージ電圧による電荷はＢ１の第１
コンデンサ３−２、Ｂ１のダイオード１２−２の経路で
Ｂ１の第１コンデンサ３−２を図示の極性に充電する充
電電流となって流れこれを抑制し、Ｂ２の半導体スイッ
チング素子２−３のサージ電圧による電荷はＢ２のダイ
オード１２−３、Ｂ２の第１コンデンサ３−３の経路で
Ｂ２の第１コンデンサ３−３を図示の極性に充電する充
電電流となって流れこれを抑制する。本実施例では、Ｂ
１の半導体スイッチング素子２−２とＢ２の半導体スイ
ッチング素子２−３の主電極間電圧波高値はサージ電圧
を含めて何れも３１０Ｖに抑えることができ、そのター
ンオフ損失もともに約３０ｍＷに抑えることができた。
【０１０６】次に、Ａ１の半導体スイッチング素子２−
１とＡ２の半導体スイッチング素子２−４がターンオン
すると、直流電源１の正極からＡ１の半導体スイッチン
グ素子２−１、可飽和リアクトル７−１、負荷１１、可
飽和リアクトル７−２、Ａ２の半導体スイッチング素子
２−４、直流電源１の負極の経路で負荷電流が流れ負荷
１１に電力が供給される。また、Ａ１の半導体スイッチ
ング素子２−１とＡ２の半導体スイッチング素子２−４
がターンオンした際に、Ａ１の半導体スイッチング素子
２−１がオフの期間にＡ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１に移行され同コ
ンデンサ４−１を図示の極性に充電し、Ａ２の半導体ス
イッチング素子２−４がオフの期間にＡ２の第１コンデ
ンサ３−４に図示の極性で充電されていた電荷は、同Ａ
２の第１コンデンサ３−４における図示正極から、Ａ２
のインダクタンス素子５−４、Ａ２のダイオード６−
４、Ａ２の第２コンデンサ４−４、Ａ２の半導体スイッ
チング素子２−４、Ａ２の第１コンデンサ３−４におけ
る図示負極の経路で流れ、Ａ２の第２コンデンサ４−４
に移行され同コンデンサ４−４を図示の極性に充電す
る。
１とＡ２の半導体スイッチング素子２−４がターンオン
すると、直流電源１の正極からＡ１の半導体スイッチン
グ素子２−１、可飽和リアクトル７−１、負荷１１、可
飽和リアクトル７−２、Ａ２の半導体スイッチング素子
２−４、直流電源１の負極の経路で負荷電流が流れ負荷
１１に電力が供給される。また、Ａ１の半導体スイッチ
ング素子２−１とＡ２の半導体スイッチング素子２−４
がターンオンした際に、Ａ１の半導体スイッチング素子
２−１がオフの期間にＡ１の第１コンデンサ３−１に図
示の極性で充電されていた電荷は、同Ａ１の第１コンデ
ンサ３−１における図示正極から、Ａ１の半導体スイッ
チング素子２−１、Ａ１の第２コンデンサ４−１、Ａ１
のダイオード６−１、Ａ１のインダクタンス素子５−
１、Ａ１の第１コンデンサ３−１における図示負極の経
路で流れ、Ａ１の第２コンデンサ４−１に移行され同コ
ンデンサ４−１を図示の極性に充電し、Ａ２の半導体ス
イッチング素子２−４がオフの期間にＡ２の第１コンデ
ンサ３−４に図示の極性で充電されていた電荷は、同Ａ
２の第１コンデンサ３−４における図示正極から、Ａ２
のインダクタンス素子５−４、Ａ２のダイオード６−
４、Ａ２の第２コンデンサ４−４、Ａ２の半導体スイッ
チング素子２−４、Ａ２の第１コンデンサ３−４におけ
る図示負極の経路で流れ、Ａ２の第２コンデンサ４−４
に移行され同コンデンサ４−４を図示の極性に充電す
る。
【０１０７】これと同時に、前記Ｂ２の第２コンデンサ
４−３に図示の極性で蓄積されていた電荷は、同Ｂ２の
第２コンデンサ４−３における図示正極から、ダイオー
ド１０−３、Ａ１の半導体スイッチング素子２−１、可
飽和リアクトル７−１、可飽和リアクトル８−２、前記
Ｂ２の第２コンデンサ４−３における負極の経路で流れ
る放電電流となって放出され、前記Ｂ１の第２コンデン
サ４−２に図示の極性で蓄積されていた電荷は、同Ｂ１
の第２コンデンサ４−２における図示正極から、可飽和
リアクトル８−１、可飽和リアクトル７−２、Ａ２の半
導体スイッチング素子２−４、ダイオード１０−２、前
記Ｂ１の第２コンデンサ４−２における図示負極の経路
で流れる放電電流となって放出される。
４−３に図示の極性で蓄積されていた電荷は、同Ｂ２の
第２コンデンサ４−３における図示正極から、ダイオー
ド１０−３、Ａ１の半導体スイッチング素子２−１、可
飽和リアクトル７−１、可飽和リアクトル８−２、前記
Ｂ２の第２コンデンサ４−３における負極の経路で流れ
る放電電流となって放出され、前記Ｂ１の第２コンデン
サ４−２に図示の極性で蓄積されていた電荷は、同Ｂ１
の第２コンデンサ４−２における図示正極から、可飽和
リアクトル８−１、可飽和リアクトル７−２、Ａ２の半
導体スイッチング素子２−４、ダイオード１０−２、前
記Ｂ１の第２コンデンサ４−２における図示負極の経路
で流れる放電電流となって放出される。
【０１０８】本実施例では、前記Ａ１の半導体スイッチ
ング素子２−１とＡ２の半導体スイッチング素子２−４
がターンオンしたとき、前記Ａ１の半導体スイッチング
素子２−１の主電極間を流れる電流のうち直流電源１の
正極からＡ１の半導体スイッチング素子２−１、可飽和
リアクトル７−１、負荷１１、可飽和リアクトル７−
２、Ａ２の半導体スイッチング素子２−４、直流電源１
の負極の経路で流れる負荷電流と前記Ｂ２の第２コンデ
ンサ４−３の図示正極から、ダイオード１０−３、前記
Ａ１の半導体スイッチング素子２−１、可飽和リアクト
ル７−１、可飽和リアクトル８−２、前記Ｂ２の第２コ
ンデンサ４−３の負極の経路で流れる放電電流の和で与
えられる電流、および前記Ａ２の半導体スイッチング素
子２−４の主電極間を流れる電流のうち直流電源１の正
極からＡ１の半導体スイッチング素子２−１、可飽和リ
アクトル７−１、負荷１１、可飽和リアクトル７−２、
Ａ２の半導体スイッチング素子２−４、直流電源１の負
極の経路で流れる負荷電流と前記Ｂ１の第２コンデンサ
４−２における図示正極から可飽和リアクトル８−１、
可飽和リアクトル７−２、Ａ２の半導体スイッチング素
子２−４、ダイオード１０−２、前記Ｂ１の第２コンデ
ンサ４−２における図示負極の経路で流れる放電電流の
和で与えられる電流は、前記実施例１の場合と同様のメ
カニズムにより、何れも０.５５μｓの間、平均値５.８
Ａに抑制され、その後可飽和リアクトル７−１、可飽和
リアクトル７−２、可飽和リアクトル８−１および可飽
和リアクトル８−２の飽和に伴い急激に上昇する。本実
施例において、Ａ１の半導体スイッチング素子２−１と
Ａ２の半導体スイッチング素子２−４のターンオン時間
は、いずれも０.２１μｓであるため、前記Ａ１の半導
体スイッチング素子２−１の主電極間を流れる電流のう
ち直流電源１の正極からＡ１の半導体スイッチング素子
２−１、可飽和リアクトル７−１、負荷１１、可飽和リ
アクトル７−２、Ａ２の半導体スイッチング素子２−
４、直流電源１の負極の経路で流れる負荷電流と前記Ｂ
２の第２コンデンサ４−３の図示正極から、ダイオード
１０−３、前記Ａ１の半導体スイッチング素子２−１、
可飽和リアクトル７−１、可飽和リアクトル８−２、前
記Ｂ２の第２コンデンサ４−３における図示負極の経路
で流れる放電電流の和、および前記Ａ２の半導体スイッ
チング素子２−４の主電極間を流れる電流のうち直流電
源１の正極からＡ１の半導体スイッチング素子２−１、
可飽和リアクトル７−１、負荷１１、可飽和リアクトル
７−２、Ａ２の半導体スイッチング素子２−４、直流電
源１の負極の経路で流れる負荷電流と前記Ｂ１の第２コ
ンデンサ４−２における図示正極から可飽和リアクトル
８−１、可飽和リアクトル７−２、Ａ２の半導体スイッ
チング素子２−４、ダイオード１０−２、前記Ｂ１の第
２コンデンサ４−２における図示負極の経路で流れる放
電電流の和は、このターンオン期間には各々前記５.８
Ａに抑制される。これにより、前記５.８Ａの電流に、
それぞれＡ１の第１コンデンサ３−１の図示正極からＡ
１の半導体スイッチング素子２−１、Ａ１の第２コンデ
ンサ４−１、Ａ１のダイオード６−１、Ａ１のインダク
タンス素子５−１、Ａ１の第１コンデンサの図示負極の
経路で流れる放電電流およびＡ２の第１コンデンサ３−
４の図示正極からＡ２のインダクタンス素子５−４、Ａ
２のダイオード６−４、Ａ２の第２コンデンサ４−４、
Ａ２の半導体スイッチング素子２−４、Ａ２の第１コン
デンサ３−４の図示負極の経路で流れる放電電流を加え
た前記Ａ１の半導体スイッチング素子２−１の主電極間
を流れる電流、およびＡ２の半導体スイッチング素子２
−４の主電極間を流れる電流のターンオン時の主電極間
電流波高値は、何れも７Ａに抑えることができ、そのタ
ーンオン損失を何れも約０.７Ｗにすることができた。
ング素子２−１とＡ２の半導体スイッチング素子２−４
がターンオンしたとき、前記Ａ１の半導体スイッチング
素子２−１の主電極間を流れる電流のうち直流電源１の
正極からＡ１の半導体スイッチング素子２−１、可飽和
リアクトル７−１、負荷１１、可飽和リアクトル７−
２、Ａ２の半導体スイッチング素子２−４、直流電源１
の負極の経路で流れる負荷電流と前記Ｂ２の第２コンデ
ンサ４−３の図示正極から、ダイオード１０−３、前記
Ａ１の半導体スイッチング素子２−１、可飽和リアクト
ル７−１、可飽和リアクトル８−２、前記Ｂ２の第２コ
ンデンサ４−３の負極の経路で流れる放電電流の和で与
えられる電流、および前記Ａ２の半導体スイッチング素
子２−４の主電極間を流れる電流のうち直流電源１の正
極からＡ１の半導体スイッチング素子２−１、可飽和リ
アクトル７−１、負荷１１、可飽和リアクトル７−２、
Ａ２の半導体スイッチング素子２−４、直流電源１の負
極の経路で流れる負荷電流と前記Ｂ１の第２コンデンサ
４−２における図示正極から可飽和リアクトル８−１、
可飽和リアクトル７−２、Ａ２の半導体スイッチング素
子２−４、ダイオード１０−２、前記Ｂ１の第２コンデ
ンサ４−２における図示負極の経路で流れる放電電流の
和で与えられる電流は、前記実施例１の場合と同様のメ
カニズムにより、何れも０.５５μｓの間、平均値５.８
Ａに抑制され、その後可飽和リアクトル７−１、可飽和
リアクトル７−２、可飽和リアクトル８−１および可飽
和リアクトル８−２の飽和に伴い急激に上昇する。本実
施例において、Ａ１の半導体スイッチング素子２−１と
Ａ２の半導体スイッチング素子２−４のターンオン時間
は、いずれも０.２１μｓであるため、前記Ａ１の半導
体スイッチング素子２−１の主電極間を流れる電流のう
ち直流電源１の正極からＡ１の半導体スイッチング素子
２−１、可飽和リアクトル７−１、負荷１１、可飽和リ
アクトル７−２、Ａ２の半導体スイッチング素子２−
４、直流電源１の負極の経路で流れる負荷電流と前記Ｂ
２の第２コンデンサ４−３の図示正極から、ダイオード
１０−３、前記Ａ１の半導体スイッチング素子２−１、
可飽和リアクトル７−１、可飽和リアクトル８−２、前
記Ｂ２の第２コンデンサ４−３における図示負極の経路
で流れる放電電流の和、および前記Ａ２の半導体スイッ
チング素子２−４の主電極間を流れる電流のうち直流電
源１の正極からＡ１の半導体スイッチング素子２−１、
可飽和リアクトル７−１、負荷１１、可飽和リアクトル
７−２、Ａ２の半導体スイッチング素子２−４、直流電
源１の負極の経路で流れる負荷電流と前記Ｂ１の第２コ
ンデンサ４−２における図示正極から可飽和リアクトル
８−１、可飽和リアクトル７−２、Ａ２の半導体スイッ
チング素子２−４、ダイオード１０−２、前記Ｂ１の第
２コンデンサ４−２における図示負極の経路で流れる放
電電流の和は、このターンオン期間には各々前記５.８
Ａに抑制される。これにより、前記５.８Ａの電流に、
それぞれＡ１の第１コンデンサ３−１の図示正極からＡ
１の半導体スイッチング素子２−１、Ａ１の第２コンデ
ンサ４−１、Ａ１のダイオード６−１、Ａ１のインダク
タンス素子５−１、Ａ１の第１コンデンサの図示負極の
経路で流れる放電電流およびＡ２の第１コンデンサ３−
４の図示正極からＡ２のインダクタンス素子５−４、Ａ
２のダイオード６−４、Ａ２の第２コンデンサ４−４、
Ａ２の半導体スイッチング素子２−４、Ａ２の第１コン
デンサ３−４の図示負極の経路で流れる放電電流を加え
た前記Ａ１の半導体スイッチング素子２−１の主電極間
を流れる電流、およびＡ２の半導体スイッチング素子２
−４の主電極間を流れる電流のターンオン時の主電極間
電流波高値は、何れも７Ａに抑えることができ、そのタ
ーンオン損失を何れも約０.７Ｗにすることができた。
【０１０９】本実施例に対し、比較例である図９の回路
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図９におけるＡ１
の半導体スイッチング素子２−１、Ａ２の半導体スイッ
チング素子２−４、Ｂ１の半導体スイッチング素子２−
２およびＢ２の半導体スイッチング素子２−３のターン
オフ時の主電極間サージ電圧波高値およびターンオフ損
失は本実施例とほぼ同一であったが、Ａ１の半導体スイ
ッチング素子２−１、Ｂ１の半導体スイッチング素子２
−２、Ｂ２の半導体スイッチング素子２−３およびＡ２
の半導体スイッチング素子２−４のターンオン時間は何
れも０.３１μｓと約１.５倍、そのターンオン時の電流
波高値は何れも４３Ａと約６倍、ターンオン損失は何れ
も約４.８Ｗと約７倍にも達した。両者の比較から、本
発明のフル・ブリッジ型コンバータは、半導体スイッチ
ング素子のターンオン損失を著しく小さくすることがで
き、高効率と高信頼性を得ることができる。また、高効
率であるため放熱構造が簡単にできるとともに高密度実
装が可能になり、小型化も図れる。
構成において各部の定数、入力電圧、出力電圧および負
荷電流を本実施例と同一としたとき、図９におけるＡ１
の半導体スイッチング素子２−１、Ａ２の半導体スイッ
チング素子２−４、Ｂ１の半導体スイッチング素子２−
２およびＢ２の半導体スイッチング素子２−３のターン
オフ時の主電極間サージ電圧波高値およびターンオフ損
失は本実施例とほぼ同一であったが、Ａ１の半導体スイ
ッチング素子２−１、Ｂ１の半導体スイッチング素子２
−２、Ｂ２の半導体スイッチング素子２−３およびＡ２
の半導体スイッチング素子２−４のターンオン時間は何
れも０.３１μｓと約１.５倍、そのターンオン時の電流
波高値は何れも４３Ａと約６倍、ターンオン損失は何れ
も約４.８Ｗと約７倍にも達した。両者の比較から、本
発明のフル・ブリッジ型コンバータは、半導体スイッチ
ング素子のターンオン損失を著しく小さくすることがで
き、高効率と高信頼性を得ることができる。また、高効
率であるため放熱構造が簡単にできるとともに高密度実
装が可能になり、小型化も図れる。
【０１１０】
【発明の効果】以上説明したように、本発明によれば、
半導体スイッチング素子のターンオフ時のサージ電圧と
ターンオフ損失を抑制するための無損失スナバ回路をハ
ーフ・ブリッジ型コンバータ、あるいはフル・ブリッジ型
コンバータなどのブリッジ型コンバータに適用した場
合、半導体スイッチング素子がターンオンする際に過大
なサージ電流が流れ、同半導体スイッチング素子のター
ンオン損失が非常に大きくなったり、極端な場合にはこ
のターンオン損失によって同半導体スイッチング素子が
破壊に至るという問題を対策した高効率、高信頼性で小
型化の可能なブリッジ型コンバータを得ることができ
る。
半導体スイッチング素子のターンオフ時のサージ電圧と
ターンオフ損失を抑制するための無損失スナバ回路をハ
ーフ・ブリッジ型コンバータ、あるいはフル・ブリッジ型
コンバータなどのブリッジ型コンバータに適用した場
合、半導体スイッチング素子がターンオンする際に過大
なサージ電流が流れ、同半導体スイッチング素子のター
ンオン損失が非常に大きくなったり、極端な場合にはこ
のターンオン損失によって同半導体スイッチング素子が
破壊に至るという問題を対策した高効率、高信頼性で小
型化の可能なブリッジ型コンバータを得ることができ
る。
【０１１１】なお、前記実施例では、本発明の代表例と
してハーフ・ブリッジ型インバータおよびフル・ブリッジ
型インバータへの適用例について詳細に説明したが、本
発明のブリッジ型コンバータにおいて、パワートランス
を介して負荷を接続した場合、あるいは本発明のブリッ
ジ型コンバータを用いて構成したＤＣ−ＤＣコンバータ
でも前記実施例と同様に優れた効果が得られ、その効果
は極めて大きい。
してハーフ・ブリッジ型インバータおよびフル・ブリッジ
型インバータへの適用例について詳細に説明したが、本
発明のブリッジ型コンバータにおいて、パワートランス
を介して負荷を接続した場合、あるいは本発明のブリッ
ジ型コンバータを用いて構成したＤＣ−ＤＣコンバータ
でも前記実施例と同様に優れた効果が得られ、その効果
は極めて大きい。
【図１】本発明のブリッジ型コンバータの１実施例であ
るハーフ・ブリッジ型インバータの回路構成図。
るハーフ・ブリッジ型インバータの回路構成図。
【図２】本発明のブリッジ型コンバータの１実施例であ
るハーフ・ブリッジ型インバータの回路構成図。
るハーフ・ブリッジ型インバータの回路構成図。
【図３】本発明のブリッジ型コンバータの１実施例であ
るフル・ブリッジ型インバータの回路構成図。
るフル・ブリッジ型インバータの回路構成図。
【図４】本発明のブリッジ型コンバータの１実施例であ
るフル・ブリッジ型インバータの回路構成図。
るフル・ブリッジ型インバータの回路構成図。
【図５】可飽和リアクトル７−１のＢ−Ｈループ概念
図。
図。
【図６】従来の無損失スナバ回路を用いたインバータの
回路構成図。
回路構成図。
【図７】従来の無損失スナバ回路を用いたインバータの
回路構成図。
回路構成図。
【図８】比較例のハーフ・ブリッジ型インバータの回路
構成図。
構成図。
【図９】比較例のフル・ブリッジ型インバータの回路構
成図。
成図。
１：直流電源２、２−１、２−２、２−３、２−４：半
導体スイッチング素子 ３、３−１、３−２、３−３、３−４：スナバ回路を構
成する第１コンデンサ ４、４−１、４−２、４−３、４−４：スナバ回路を構
成する第２コンデンサ ５、５−１、５−２、５−３、５−４：スナバ回路を構
成するインダクタンス素子 ６、６−１、６−２、６−３、６−４、１０、１０−
１、１０−２、１０−３、 １０−４、１２、１２−
１、１２−２、１２−３、１２−４、１５、１６：ダイ
オード ７、８、７−１、７−２、８−１、８−２：可飽和リア
クトル １１：負荷 １３、１４：コンデンサ
導体スイッチング素子 ３、３−１、３−２、３−３、３−４：スナバ回路を構
成する第１コンデンサ ４、４−１、４−２、４−３、４−４：スナバ回路を構
成する第２コンデンサ ５、５−１、５−２、５−３、５−４：スナバ回路を構
成するインダクタンス素子 ６、６−１、６−２、６−３、６−４、１０、１０−
１、１０−２、１０−３、 １０−４、１２、１２−
１、１２−２、１２−３、１２−４、１５、１６：ダイ
オード ７、８、７−１、７−２、８−１、８−２：可飽和リア
クトル １１：負荷 １３、１４：コンデンサ
フロントページの続き Ｆターム(参考） 5H007 AA01 CA02 CB04 CB05 CB12 FA20 5H730 AA02 AA14 BB26 BB27 BB57 DD04 DD42 FG01
Claims (6)
- 【請求項１】 半導体スイッチング素子と、同半導体ス
イッチング素子がターンオフした時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を抑制するため
に設けられた第１コンデンサと、同半導体スイッチング
素子のオフ期間に前記第１コンデンサに蓄積された電荷
を同半導体スイッチング素子のターンオン時に同半導体
スイッチング素子、インダクタンス素子およびダイオー
ドの直列回路を介して移行させるための第２コンデンサ
からなるスナバ回路とからなる第１、および第２の２つ
のスイッチング回路を有し、前記２つのスイッチング回
路が直流電源の両端に直列に結合され、前記２つのスイ
ッチング回路を交互にスイッチングさせて負荷に交流電
圧を印加するハーフ・ブリッジ型コンバータにおいて、
前記第１のスイッチング回路と直列に第１の可飽和リア
クトル、前記第２のスイッチング回路と直列に第２の可
飽和リアクトルが各々挿入されており、前記第１のスイ
ッチング回路における半導体スイッチング素子がオンの
期間に、同第１のスイッチング回路の半導体スイッチン
グ素子、前記第１の可飽和リアクトルおよびダイオード
の直列回路を介して、前記第２のスイッチング回路にお
けるスナバ回路の第２コンデンサの電荷を放電させ、前
記第２のスイッチング回路における半導体スイッチング
素子がオンの期間に、同第２のスイッチング回路の半導
体スイッチング素子、前記第２の可飽和リアクトルおよ
びダイオードの直列回路を介して、前記第１のスイッチ
ング回路におけるスナバ回路の第２コンデンサの電荷を
放電させる構成としたことを特徴とするハーフ・ブリッ
ジ型コンバータ。 - 【請求項２】 半導体スイッチング素子と、同半導体ス
イッチング素子がターンオフした時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を抑制するため
に設けられた第１コンデンサと、同半導体スイッチング
素子のオフ期間に前記第１コンデンサに蓄積された電荷
を同半導体スイッチング素子のターンオン時に同半導体
スイッチング素子、インダクタンス素子およびダイオー
ドの直列回路を介して移行させるための第２コンデンサ
からなるスナバ回路とからなる第１、および第２の２つ
のスイッチング回路を有し、前記２つのスイッチング回
路が直流電源の両端に直列に結合され、前記２つのスイ
ッチング回路を交互にスイッチングさせて負荷に交流電
圧を印加するハーフ・ブリッジ型コンバータにおいて、
前記第１のスイッチング回路と直列に第１の可飽和リア
クトル、前記第２のスイッチング回路と直列に第２の可
飽和リアクトルが各々挿入されており、前記第１のスイ
ッチング回路における半導体スイッチング素子がオンの
期間に、同第１のスイッチング回路の半導体スイッチン
グ素子、前記第１の可飽和リアクトル、前記第２の可飽
和リアクトルおよびダイオードの直列回路を介して、前
記第２のスイッチング回路におけるスナバ回路の第２コ
ンデンサの電荷を放電させ、前記第２のスイッチング回
路における半導体スイッチング素子がオンの期間に、同
第２のスイッチング回路の半導体スイッチング素子、前
記第１の可飽和リアクトル、前記第２の可飽和リアクト
ルおよびダイオードの直列回路を介して、前記第１のス
イッチング回路におけるスナバ回路の第２コンデンサの
電荷を放電させる構成としたことを特徴とするハーフ・
ブリッジ型コンバータ。 - 【請求項３】 半導体スイッチング素子と、同半導体ス
イッチング素子がターンオフした時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を抑制するため
に設けられた第１コンデンサと同半導体スイッチング素
子のオフ期間に前記第１コンデンサに蓄積された電荷を
同半導体スイッチング素子のターンオン時に同半導体ス
イッチング素子、インダクタンス素子およびダイオード
の直列回路を介して移行させるための第２コンデンサか
らなるスナバ回路とを有する第１、第２、第３、および
第４の４つのスイッチング回路を有し、前記第１と第３
のスイッチング回路、および第２と第４のスイッチング
回路がいずれも直流電源の両端に直列に結合され、同期
してスイッチング動作を行う前記第１と第４のスイッチ
ング回路と同期してスイッチング動作を行う前記第２と
第４のスイッチング回路の２つの組を交互にスイッチン
グさせて負荷に交流電圧を印加するフル・ブリッジ型コ
ンバータにおいて、前記第１のスイッチング回路と直列
に第１の可飽和リアクトル、前記第２のスイッチング回
路と直列に第２の可飽和リアクトル、前記第３のスイッ
チング回路と直列に第３の可飽和リアクトル、前記第４
のスイッチング回路と直列に第４の可飽和リアクトルが
各々挿入されており、前記第１のスイッチング回路にお
ける半導体スイッチング素子がオンの期間に前記第３の
スイッチング回路におけるスナバ回路の第２コンデンサ
の電荷を前記第１のスイッチング回路の半導体スイッチ
ング素子、前記第１の可飽和リアクトルおよびダイオー
ドの直列回路を介して放電させ、前記第２のスイッチン
グ回路における半導体スイッチング素子がオンの期間に
前記第４のスイッチング回路におけるスナバ回路の第２
コンデンサの電荷を前記第２のスイッチング回路におけ
る半導体スイッチング素子、前記第２の可飽和リアクト
ルおよびダイオードの直列回路を介して放電させ、前記
第３のスイッチング回路における半導体スイッチング素
子がオンの期間に前記第１のスイッチング回路における
スナバ回路の第２コンデンサの電荷を前記第３のスイッ
チング回路における半導体スイッチング素子、前記第３
の可飽和リアクトルおよびダイオードを介して放電さ
せ、前記第４のスイッチング回路における半導体スイッ
チング素子がオンの期間に前記第２のスイッチング回路
におけるスナバ回路の第２コンデンサの電荷を前記第４
のスイッチング回路の半導体スイッチング素子、前記第
４の可飽和リアクトルおよびダイオードを介して放電さ
せる構成としたことを特徴とするフル・ブリッジ型コン
バータ。 - 【請求項４】 半導体スイッチング素子と、同半導体ス
イッチング素子がターンオフした時に同半導体スイッチ
ング素子の主電極間に生じるサージ電圧を抑制するため
に設けられた第１コンデンサと同半導体スイッチング素
子のオフ期間に前記第１コンデンサに蓄積された電荷を
同半導体スイッチング素子のターンオン時に同半導体ス
イッチング素子、インダクタンス素子およびダイオード
の直列回路を介して移行させるための第２コンデンサか
らなるスナバ回路とを有する第１、第２、第３、および
第４の４つのスイッチング回路を有し、前記第１と第３
のスイッチング回路、および第２と第４のスイッチング
回路がいずれも直流電源の両端に直列に結合され、同期
してスイッチング動作を行う前記第１と第４のスイッチ
ング回路と同期してスイッチング動作を行う前記第２と
第４のスイッチング回路の２つの組を交互にスイッチン
グさせて負荷に交流電圧を印加するフル・ブリッジ型コ
ンバータにおいて、前記第１のスイッチング回路と直列
に第１の可飽和リアクトル、前記第２のスイッチング回
路と直列に第２の可飽和リアクトル、前記第３のスイッ
チング回路と直列に第３の可飽和リアクトル、前記第４
のスイッチング回路と直列に第４の可飽和リアクトルが
各々挿入されており、前記第１のスイッチング回路にお
ける半導体スイッチング素子がオンの期間に前記第３の
スイッチング回路におけるスナバ回路の第２コンデンサ
の電荷を前記第１のスイッチング回路の半導体スイッチ
ング素子、前記第１の可飽和リアクトル、前記第３の可
飽和リアクトルおよびダイオードの直列回路を介して放
電させ、前記第２のスイッチング回路における半導体ス
イッチング素子がオンの期間に前記第４のスイッチング
回路におけるスナバ回路の第２コンデンサの電荷を前記
第２のスイッチング回路における半導体スイッチング素
子、前記第２の可飽和リアクトル、前記第４の可飽和リ
アクトルおよびダイオードの直列回路を介して放電さ
せ、前記第３のスイッチング回路における半導体スイッ
チング素子がオンの期間に前記第１のスイッチング回路
におけるスナバ回路の第２コンデンサの電荷を前記第３
のスイッチング回路における半導体スイッチング素子、
前記第１の可飽和リアクトル、前記第３の可飽和リアク
トルおよびダイオードを介して放電させ、前記第４のス
イッチング回路における半導体スイッチング素子がオン
の期間に前記第２のスイッチング回路におけるスナバ回
路の第２コンデンサの電荷を前記第４のスイッチング回
路の半導体スイッチング素子、前記第２の可飽和リアク
トル、前記第４の可飽和リアクトルおよびダイオードを
介して放電させる構成としたことを特徴とするフル・ブ
リッジ型コンバータ。 - 【請求項５】 請求項１から請求項４に記載のブリッジ
型コンバータにおいて、負荷はパワートランスを介して
接続されていることを特徴とするブリッジ型コンバー
タ。 - 【請求項６】 請求項５に記載のブリッジ型コンバータ
を用いたＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065820A JP2002272141A (ja) | 2001-03-09 | 2001-03-09 | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065820A JP2002272141A (ja) | 2001-03-09 | 2001-03-09 | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002272141A true JP2002272141A (ja) | 2002-09-20 |
Family
ID=18924413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001065820A Pending JP2002272141A (ja) | 2001-03-09 | 2001-03-09 | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002272141A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081759A1 (en) * | 2002-03-27 | 2003-10-02 | Commergy Technologies Limited | 'a power converter' |
| WO2013128631A1 (ja) * | 2012-03-02 | 2013-09-06 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| CN104145413A (zh) * | 2012-03-02 | 2014-11-12 | 东芝三菱电机产业系统株式会社 | 功率转换装置 |
| KR20160036469A (ko) * | 2014-09-25 | 2016-04-04 | 삼성에스디아이 주식회사 | 스너버 회로 |
| CN105471244A (zh) * | 2014-09-25 | 2016-04-06 | 三星Sdi株式会社 | 缓冲器电路 |
| CN113394962A (zh) * | 2020-03-13 | 2021-09-14 | 夏普株式会社 | 缓冲电路及电源装置 |
| JP2021170867A (ja) * | 2020-04-14 | 2021-10-28 | シャープ株式会社 | スナバ回路および電源装置 |
-
2001
- 2001-03-09 JP JP2001065820A patent/JP2002272141A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081759A1 (en) * | 2002-03-27 | 2003-10-02 | Commergy Technologies Limited | 'a power converter' |
| US7277305B2 (en) | 2002-03-27 | 2007-10-02 | Commergy Technologies Limited | Power converter |
| CN104145413B (zh) * | 2012-03-02 | 2017-07-14 | 东芝三菱电机产业系统株式会社 | 功率转换装置 |
| WO2013128631A1 (ja) * | 2012-03-02 | 2013-09-06 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| CN104160609A (zh) * | 2012-03-02 | 2014-11-19 | 东芝三菱电机产业系统株式会社 | 功率转换装置 |
| JPWO2013128631A1 (ja) * | 2012-03-02 | 2015-07-30 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| EP2822170A4 (en) * | 2012-03-02 | 2016-01-06 | Toshiba Mitsubishi Elec Inc | POWER CONVERTER |
| US9281740B2 (en) | 2012-03-02 | 2016-03-08 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion apparatus |
| CN104145413A (zh) * | 2012-03-02 | 2014-11-12 | 东芝三菱电机产业系统株式会社 | 功率转换装置 |
| CN104160609B (zh) * | 2012-03-02 | 2016-12-28 | 东芝三菱电机产业系统株式会社 | 功率转换装置 |
| JP2016067151A (ja) * | 2014-09-25 | 2016-04-28 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | スナバ回路 |
| CN105471244A (zh) * | 2014-09-25 | 2016-04-06 | 三星Sdi株式会社 | 缓冲器电路 |
| KR20160036469A (ko) * | 2014-09-25 | 2016-04-04 | 삼성에스디아이 주식회사 | 스너버 회로 |
| KR102389810B1 (ko) * | 2014-09-25 | 2022-04-21 | 삼성에스디아이 주식회사 | 스너버 회로 |
| CN113394962A (zh) * | 2020-03-13 | 2021-09-14 | 夏普株式会社 | 缓冲电路及电源装置 |
| JP2021170867A (ja) * | 2020-04-14 | 2021-10-28 | シャープ株式会社 | スナバ回路および電源装置 |
| JP7301784B2 (ja) | 2020-04-14 | 2023-07-03 | シャープ株式会社 | スナバ回路および電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541791B2 (en) | Switch mode power converter having multiple inductor windings equipped with snubber circuits | |
| Hsieh et al. | High-conversion-ratio bidirectional DC–DC converter with coupled inductor | |
| Steigerwald et al. | A comparison of high-power DC-DC soft-switched converter topologies | |
| US6198260B1 (en) | Zero voltage switching active reset power converters | |
| US7515439B2 (en) | Low voltage stress power converter | |
| US7957161B2 (en) | Power converters | |
| CN104104224B (zh) | 有源缓冲器拓扑 | |
| EP1909381A1 (en) | Dc/dc converter | |
| JP2807760B2 (ja) | スイッチング電源 | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| EP2313964A1 (en) | Multiphase soft-switched dc-dc converter | |
| Lee et al. | An improved full-bridge zero-voltage-transition PWM DC/DC converter with zero-voltage/zero-current switching of the auxiliary switches | |
| JP3280602B2 (ja) | 放電灯の点灯回路 | |
| JP2002272141A (ja) | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ | |
| JP4166219B2 (ja) | 複共振ｄｃ−ｄｃコンバータ | |
| Chen et al. | A novel self-oscillating, boost-derived DC-DC converter with load regulation | |
| JP2006087284A (ja) | Ｄｃ／ｄｃコンバータ | |
| Jain et al. | Load and line independent zero voltage switching full bridge DC/DC converter topology | |
| CN112737392A (zh) | 一种用于h桥逆变电路的隔离驱动电源 | |
| JP3124921B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1198832A (ja) | 低損失スナバ回路付きスイッチング電源装置 | |
| JP2002291257A (ja) | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ | |
| JP2002252988A (ja) | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ | |
| JP2002252987A (ja) | ブリッジ型コンバータ及びこれを用いたｄｃ−ｄｃコンバータ | |
| JP4123508B2 (ja) | スイッチング電源装置 |