JP2002261549A - バイポーラｌｓｉの増幅回路 - Google Patents
バイポーラｌｓｉの増幅回路Info
- Publication number
- JP2002261549A JP2002261549A JP2001053496A JP2001053496A JP2002261549A JP 2002261549 A JP2002261549 A JP 2002261549A JP 2001053496 A JP2001053496 A JP 2001053496A JP 2001053496 A JP2001053496 A JP 2001053496A JP 2002261549 A JP2002261549 A JP 2002261549A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- power supply
- island
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】増幅回路の出力増幅特性を左右する抵抗が電源
変動の影響を受けないようにする。 【解決手段】本発明は増幅部を含む回路ブロックを複数
個のアイランドで形成し、電源に接続されたアイランド
にトランジスタ及び回路素子を形成し、電源が接続さ
れ、前記トランジスタ及び回路素子が形成されたアイラ
ンドとは別に電源が接続されていないアイランドを設
け、前記電源に接続されていないアイランドに増幅回路
の出力増幅特性を左右する抵抗を形成する。
変動の影響を受けないようにする。 【解決手段】本発明は増幅部を含む回路ブロックを複数
個のアイランドで形成し、電源に接続されたアイランド
にトランジスタ及び回路素子を形成し、電源が接続さ
れ、前記トランジスタ及び回路素子が形成されたアイラ
ンドとは別に電源が接続されていないアイランドを設
け、前記電源に接続されていないアイランドに増幅回路
の出力増幅特性を左右する抵抗を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラＬＳＩ
において、抵抗のフローティング化により出力特性を改
善したバイポーラＬＳＩの増幅回路に関する。
において、抵抗のフローティング化により出力特性を改
善したバイポーラＬＳＩの増幅回路に関する。
【０００２】
【従来の技術】例えばウィーンブッリジ回路を用いた機
器においては、ブリッジ回路を構成する抵抗値が微妙に
変化すると、ブリッジ回路から取出される電圧にずれを
生じる。そのずれを生じた電圧の電位差を差動増幅回路
で検出し、さらに増幅回路で増幅する。
器においては、ブリッジ回路を構成する抵抗値が微妙に
変化すると、ブリッジ回路から取出される電圧にずれを
生じる。そのずれを生じた電圧の電位差を差動増幅回路
で検出し、さらに増幅回路で増幅する。
【０００３】しかし前記電位差は僅かであるので、取出
される検出信号は小さい。そのため増幅回路の出力特性
の安定性は特性上非常にシビアでなければならない。特
に出力増幅特性を決定する抵抗のバラツキが電源の変動
により影響を受けてしまうと、検出信号が正確に取出さ
れず、機器の特性に支障を来たすことになる。
される検出信号は小さい。そのため増幅回路の出力特性
の安定性は特性上非常にシビアでなければならない。特
に出力増幅特性を決定する抵抗のバラツキが電源の変動
により影響を受けてしまうと、検出信号が正確に取出さ
れず、機器の特性に支障を来たすことになる。
【０００４】図１はウィーンブリッジ回路を用いた機器
のブロック図である。ウィーンブッリジ回路１はブリッ
ジ状に接続された抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、それ
に検出用の可変抵抗Ｒ４とよりなり、前記抵抗Ｒ１と抵
抗Ｒ２との接続点２及び抵抗Ｒ３と可変抵抗Ｒ４との接
続点３間には電源Ｖｃｃが接続されている。
のブロック図である。ウィーンブッリジ回路１はブリッ
ジ状に接続された抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、それ
に検出用の可変抵抗Ｒ４とよりなり、前記抵抗Ｒ１と抵
抗Ｒ２との接続点２及び抵抗Ｒ３と可変抵抗Ｒ４との接
続点３間には電源Ｖｃｃが接続されている。
【０００５】また抵抗Ｒ１と可変抵抗Ｒ４との接続点４
と抵抗Ｒ２と抵抗Ｒ３との接続点５からは検出信号ａ及
び検出信号ｂが取出される。前記ウィーンブリッジ回路
１の検出端子には集積回路６内に形成された差動増幅回
路７及び増幅回路８が接続されている。
と抵抗Ｒ２と抵抗Ｒ３との接続点５からは検出信号ａ及
び検出信号ｂが取出される。前記ウィーンブリッジ回路
１の検出端子には集積回路６内に形成された差動増幅回
路７及び増幅回路８が接続されている。
【０００６】前記ウィーンブリッジ回路１の可変抵抗Ｒ
４が微妙に変化すると、検出信号ａと検出信号ｂとがい
ずれかにずれる。前記検出信号ａと検出信号ｂのずれの
電位差を差動増幅回路７で検知し、増幅回路８で増幅
し、出力電圧の変化として取出す。
４が微妙に変化すると、検出信号ａと検出信号ｂとがい
ずれかにずれる。前記検出信号ａと検出信号ｂのずれの
電位差を差動増幅回路７で検知し、増幅回路８で増幅
し、出力電圧の変化として取出す。
【０００７】図２に示すように、前記ウィーンブリッジ
回路１の信号の変化を取出す集積回路６は複数個の回路
ブロック、、・・・に分かれている。即ち例えば
前記差動増幅回路７を回路ブロックとし、増幅回路８
を回路ブロックとし、さらにその他回路が形成されて
いる。
回路１の信号の変化を取出す集積回路６は複数個の回路
ブロック、、・・・に分かれている。即ち例えば
前記差動増幅回路７を回路ブロックとし、増幅回路８
を回路ブロックとし、さらにその他回路が形成されて
いる。
【０００８】図６は前記増幅回路８が形成された従来の
回路ブロックの部分を示すもので、前記回路ブロック
の内部はアイランドＩ１、Ｉ２、Ｉ３・・・に分かれ
形成され、前記アイランドにトランジスタ、抵抗、コン
デンサ等の素子が一緒に形成されている。そして前記各
アイランドＩ１、Ｉ２、Ｉ３には電源Ｖｃｃに接続され
ている。
回路ブロックの部分を示すもので、前記回路ブロック
の内部はアイランドＩ１、Ｉ２、Ｉ３・・・に分かれ
形成され、前記アイランドにトランジスタ、抵抗、コン
デンサ等の素子が一緒に形成されている。そして前記各
アイランドＩ１、Ｉ２、Ｉ３には電源Ｖｃｃに接続され
ている。
【０００９】
【発明が解決しようとする課題】バイポーラＬＳＩの増
幅回路をウィーンブリッジ回路から検出された検出信号
の増幅に使用した場合、前記検出される検出信号は小さ
いので、増幅回路の出力増幅特性が厳しく安定性がある
ことが望まれる。しかし従来前記増幅回路を含む回路ブ
ロックは電源が接続されている同一アイランドにトラン
ジスタ、抵抗、コンデンサ等の回路素子を形成してい
た。そのため増幅回路の出力増幅特性を決定する抵抗の
バラツキが電源の変動により影響を受け、機器の特性に
支障を来たした。
幅回路をウィーンブリッジ回路から検出された検出信号
の増幅に使用した場合、前記検出される検出信号は小さ
いので、増幅回路の出力増幅特性が厳しく安定性がある
ことが望まれる。しかし従来前記増幅回路を含む回路ブ
ロックは電源が接続されている同一アイランドにトラン
ジスタ、抵抗、コンデンサ等の回路素子を形成してい
た。そのため増幅回路の出力増幅特性を決定する抵抗の
バラツキが電源の変動により影響を受け、機器の特性に
支障を来たした。
【００１０】
【課題を解決するための手段】本発明は前記増幅回路が
含まれる回路ブロックを複数個のアイランドで形成し、
電源に接続されたアイランドに少なくともトランジスタ
が形成され、前記トランジスタが形成されたアイランド
とは別に電源が接続されていないアイランドを設け、前
記電源に接続されていないアイランドに増幅回路の出力
増幅特性を左右する抵抗を形成したバイポーラＬＳＩの
増幅回路を提供するものである。
含まれる回路ブロックを複数個のアイランドで形成し、
電源に接続されたアイランドに少なくともトランジスタ
が形成され、前記トランジスタが形成されたアイランド
とは別に電源が接続されていないアイランドを設け、前
記電源に接続されていないアイランドに増幅回路の出力
増幅特性を左右する抵抗を形成したバイポーラＬＳＩの
増幅回路を提供するものである。
【００１１】
【発明の実施の形態】本発明のバイポーラＬＳＩの増幅
回路を図１〜図５に従って説明する。尚、従来と同一構
成部分は同一番号を付す。
回路を図１〜図５に従って説明する。尚、従来と同一構
成部分は同一番号を付す。
【００１２】図１はウィーンブリッジ回路を用いた機器
のブロック図である。ウィーンブッリジ回路１は前述し
たように、ブリッジ状に接続された抵抗Ｒ１、抵抗Ｒ
２、抵抗Ｒ３それに検出用の可変抵抗Ｒ４とよりなり、
前記抵抗Ｒ１と抵抗Ｒ２との接続点２及び抵抗Ｒ３と可
変抵抗Ｒ４との接続点３間には電源Ｖｃｃが接続されて
いる。
のブロック図である。ウィーンブッリジ回路１は前述し
たように、ブリッジ状に接続された抵抗Ｒ１、抵抗Ｒ
２、抵抗Ｒ３それに検出用の可変抵抗Ｒ４とよりなり、
前記抵抗Ｒ１と抵抗Ｒ２との接続点２及び抵抗Ｒ３と可
変抵抗Ｒ４との接続点３間には電源Ｖｃｃが接続されて
いる。
【００１３】また抵抗Ｒ１と可変抵抗Ｒ４との接続点４
と抵抗Ｒ２と抵抗Ｒ３との接続点５からは検出信号ａ及
び検出信号ｂが取出される。前記ウィーンブリッジ回路
１の出力端子には集積回路６内に形成された差動増幅回
路７及び増幅回路８が接続されている。
と抵抗Ｒ２と抵抗Ｒ３との接続点５からは検出信号ａ及
び検出信号ｂが取出される。前記ウィーンブリッジ回路
１の出力端子には集積回路６内に形成された差動増幅回
路７及び増幅回路８が接続されている。
【００１４】前記ウィーンブリッジ回路１の可変抵抗Ｒ
４が温度等により微妙に変化すると、検出信号ａと検出
信号ｂとがいずれかにずれる。前記検出信号ａと検出信
号ｂのずれの電位差を差動増幅回路７で検知し、増幅回
路８で増幅し、出力電圧の変化として取出す。
４が温度等により微妙に変化すると、検出信号ａと検出
信号ｂとがいずれかにずれる。前記検出信号ａと検出信
号ｂのずれの電位差を差動増幅回路７で検知し、増幅回
路８で増幅し、出力電圧の変化として取出す。
【００１５】図２に示すように、前記ウィーンブリッジ
回路１の検出信号の変化を取出す集積回路６は複数個の
回路ブロック、、・・・に分かれている。即ち例
えば前記差動増幅回路７を回路ブロックとし、増幅回
路８を回路ブロックとし、さらにその他回路が形成さ
れている。
回路１の検出信号の変化を取出す集積回路６は複数個の
回路ブロック、、・・・に分かれている。即ち例
えば前記差動増幅回路７を回路ブロックとし、増幅回
路８を回路ブロックとし、さらにその他回路が形成さ
れている。
【００１６】図３は前記回路ブロックの部分を示すも
のである。前記回路ブロックは増幅回路６を構成する
各種回路を複数のアイランド１０、１１、１２・・・に
分けて形成されており、前記アイランド１０を除いて全
て電源Ｖｃｃに接続されている。前記アイランド１０、
１１、１２のうちアイランド１０とアイランド１１とが
増幅回路８を構成している。
のである。前記回路ブロックは増幅回路６を構成する
各種回路を複数のアイランド１０、１１、１２・・・に
分けて形成されており、前記アイランド１０を除いて全
て電源Ｖｃｃに接続されている。前記アイランド１０、
１１、１２のうちアイランド１０とアイランド１１とが
増幅回路８を構成している。
【００１７】図４に示すように増幅回路８はトランジス
タ等で構成された増幅部１６と、該増幅部１６のプラス
側入力端子に接続された抵抗１７とマイナス側入力端子
とアース間に接続された抵抗１８、さらに増幅部１６の
出力端子とマイナス端子の帰還回路に接続された抵抗１
９とよりなる。
タ等で構成された増幅部１６と、該増幅部１６のプラス
側入力端子に接続された抵抗１７とマイナス側入力端子
とアース間に接続された抵抗１８、さらに増幅部１６の
出力端子とマイナス端子の帰還回路に接続された抵抗１
９とよりなる。
【００１８】前記増幅回路８は出力電圧が０〜Ｖｃｃま
で振らせようとすると、抵抗１９にかかる電圧は０〜Ｖ
ｃｃまで変化することになるので、つり電圧との差電圧
も０〜Ｖｃｃまで変化し、検出信号に影響する。
で振らせようとすると、抵抗１９にかかる電圧は０〜Ｖ
ｃｃまで変化することになるので、つり電圧との差電圧
も０〜Ｖｃｃまで変化し、検出信号に影響する。
【００１９】そこで、本発明は前記出力増幅特性を左右
する抵抗１９を電源Ｖｃｃに接続されていないアイラン
ド１０に形成する。このように電源Ｖｃｃに接続されて
いないアイランド１０に出力増幅特性を左右する抵抗1
９を形成すると、その抵抗値は電源Ｖｃｃの変動の影響
を受けにくくなる。これに出力増幅特性がより電源変動
を受けずに安定された出力信号が出力端子ＯＵＴから取
出される。
する抵抗１９を電源Ｖｃｃに接続されていないアイラン
ド１０に形成する。このように電源Ｖｃｃに接続されて
いないアイランド１０に出力増幅特性を左右する抵抗1
９を形成すると、その抵抗値は電源Ｖｃｃの変動の影響
を受けにくくなる。これに出力増幅特性がより電源変動
を受けずに安定された出力信号が出力端子ＯＵＴから取
出される。
【００２０】図５は前記増幅回路８の他の実施例で、増
幅部２０のマイナス側入力端子と入力端子ＩＮに抵抗２
１が接続され、増幅部２０の出力端子とマイナス側入力
端子間には抵抗２２が接続されている。また増幅部２０
のプラス側入力端子とアース間には抵抗２３が接続され
ている。そして前記抵抗２２は出力増幅特性を左右する
ので、前述と同様に電源Ｖｃｃに接続されていないアイ
ランド１０に形成されている。
幅部２０のマイナス側入力端子と入力端子ＩＮに抵抗２
１が接続され、増幅部２０の出力端子とマイナス側入力
端子間には抵抗２２が接続されている。また増幅部２０
のプラス側入力端子とアース間には抵抗２３が接続され
ている。そして前記抵抗２２は出力増幅特性を左右する
ので、前述と同様に電源Ｖｃｃに接続されていないアイ
ランド１０に形成されている。
【００２１】従って前述と同様に、差動増幅回路７で検
出された検出信号が電源変動に影響されずに、出力端子
ＯＵＴから取出される。
出された検出信号が電源変動に影響されずに、出力端子
ＯＵＴから取出される。
【００２２】
【発明の効果】本発明のバオポーラＬＳＩ増幅回路は増
幅部を含む回路ブロックを複数個のアイランドで形成
し、電源に接続されたアイランドにトランジスタ及び回
路素子を形成し、電源が接続され、前記トランジスタ及
び回路素子が形成されたアイランドとは別に電源が接続
されていないアイランドを設け、前記電源に接続されて
いないアイランドに増幅回路の出力増幅特性を左右する
抵抗を形成したので、前記抵抗の抵抗値は電源変動の影
響を受けない。従って増幅回路の出力増幅特性が電源変
動を受けずに安定するようになる。
幅部を含む回路ブロックを複数個のアイランドで形成
し、電源に接続されたアイランドにトランジスタ及び回
路素子を形成し、電源が接続され、前記トランジスタ及
び回路素子が形成されたアイランドとは別に電源が接続
されていないアイランドを設け、前記電源に接続されて
いないアイランドに増幅回路の出力増幅特性を左右する
抵抗を形成したので、前記抵抗の抵抗値は電源変動の影
響を受けない。従って増幅回路の出力増幅特性が電源変
動を受けずに安定するようになる。
【図１】本発明及び従来のウィーンブリッジ回路を用い
た機器のブロック図である。
た機器のブロック図である。
【図２】本発明及び従来の増幅回路を含む回路ブロック
の平面図である。
の平面図である。
【図３】本発明の増幅回路の回路ブロックのアイランド
を示す平面図である。
を示す平面図である。
【図４】本発明のバイポーラＬＳＩの増幅回路の回路図
である。
である。
【図５】本発明のバイポーラＬＳＩの増幅回路の他の実
施例を示す回路図である。
施例を示す回路図である。
【図６】従来のバイポーラＬＳＩの増幅回路の回路ブロ
ックのアイランドを示す平面図である。
ックのアイランドを示す平面図である。
８ 増幅回路 １０ 電源が接続されないアイランド １１、１２ 電源が接続されたアイランド １６ 増幅部 １７ 抵抗 １９ 出力増幅特性を左右する抵抗 ２０ 増幅部 ２２ 出力増幅特性を左右する抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA04 FA16 HA02 HA25 HA26 MA09 MA11 PD01 QA04 TA01 5J090 AA01 AA12 CA04 CN04 DN02 FA16 HA02 HA25 HA26 MA09 MA11 MN01 QA04 TA01
Claims (3)
- 【請求項１】 増幅回路が含まれる回路ブロックを複数
個のアイランドで形成し、 電源が接続された複数個のアイランドにトランジスタ及
び回路素子を形成し、 前記トランジスタ及び回路素子が形成されたアイランド
とは別に電源が接続されていないアイランドを設け、 前記電源に接続されていないアイランドに増幅回路の出
力増幅特性を左右する抵抗を形成したことを特徴とする
バイポーラＬＳＩの増幅回路。 - 【請求項２】 前記電源が接続されないアイランドに形
成された抵抗は増幅回路の帰還回路に接続された抵抗で
あることを特徴とする請求項１記載のバイポーラＬＳＩ
の増幅回路。 - 【請求項３】 前記増幅回路は検出信号を増幅すること
を特徴とする請求項１記載のバイポーラＬＳＩの増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053496A JP2002261549A (ja) | 2001-02-28 | 2001-02-28 | バイポーラｌｓｉの増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053496A JP2002261549A (ja) | 2001-02-28 | 2001-02-28 | バイポーラｌｓｉの増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261549A true JP2002261549A (ja) | 2002-09-13 |
Family
ID=18913956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053496A Pending JP2002261549A (ja) | 2001-02-28 | 2001-02-28 | バイポーラｌｓｉの増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304542B2 (en) | 2004-07-16 | 2007-12-04 | Sharp Kabushiki Kaisha | Photo-receiving amplifier element, optical pickup unit, and optical disk device |
-
2001
- 2001-02-28 JP JP2001053496A patent/JP2002261549A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304542B2 (en) | 2004-07-16 | 2007-12-04 | Sharp Kabushiki Kaisha | Photo-receiving amplifier element, optical pickup unit, and optical disk device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067334A (ko) | 모놀리딕 집적 센서 회로 | |
| JP4515241B2 (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
| KR900008763A (ko) | 궤환부하를 이용한 증폭회로 | |
| US3491307A (en) | Differential amplifier featuring pole splitting compensation and common mode feedback | |
| US4573021A (en) | Circuit output stage arrangement | |
| KR100486989B1 (ko) | 필터를 탑재한 반도체 집적 회로 | |
| JP2002261549A (ja) | バイポーラｌｓｉの増幅回路 | |
| US6831799B2 (en) | High bandwidth low noise cross-coupled amplifier | |
| JPH06177671A (ja) | 同相モード信号センサ | |
| US5256983A (en) | Wide band amplifier | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| US6864748B2 (en) | Differential current amplifier with common mode rejection and high frequency boost | |
| JP4586708B2 (ja) | 差動増幅器 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2000349573A (ja) | 利得安定化差動増幅器 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JPH06148015A (ja) | ブリッジ式センサ | |
| JPH0345568B2 (ja) | ||
| JPS61252708A (ja) | パワ−オンリセツト回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH10303655A (ja) | 増幅回路 | |
| JP2006352756A (ja) | フィードバックバイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |