JP2002261033A - 半導体の製造方法、半導体基板の製造方法及び半導体発光素子 - Google Patents
半導体の製造方法、半導体基板の製造方法及び半導体発光素子Info
- Publication number
- JP2002261033A JP2002261033A JP2001382955A JP2001382955A JP2002261033A JP 2002261033 A JP2002261033 A JP 2002261033A JP 2001382955 A JP2001382955 A JP 2001382955A JP 2001382955 A JP2001382955 A JP 2001382955A JP 2002261033 A JP2002261033 A JP 2002261033A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- substrate
- semiconductor layer
- lattice constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 III-Ｖ族窒化物からなる複数の半導体積層体
のうち、特に格子定数が小さい半導体層にクラック等が
生じないようにする。 【解決手段】 サファイアからなる基板１１の上に、Ａ
ｌ0.035Ｇａ0.965Ｎからなる歪抑制層１３を１１００℃
程度の温度で成長する。続いて、歪抑制層１３の上に、
ｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層１５を
成長する。ここで、歪抑制層１３におけるＡｌの組成
を、該歪抑制層１３の室温における格子定数が、ｎ型ク
ラッド層１５のバルク状態の格子定数と熱収縮又は熱膨
張によって実質的に一致するように設定する。
のうち、特に格子定数が小さい半導体層にクラック等が
生じないようにする。 【解決手段】 サファイアからなる基板１１の上に、Ａ
ｌ0.035Ｇａ0.965Ｎからなる歪抑制層１３を１１００℃
程度の温度で成長する。続いて、歪抑制層１３の上に、
ｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層１５を
成長する。ここで、歪抑制層１３におけるＡｌの組成
を、該歪抑制層１３の室温における格子定数が、ｎ型ク
ラッド層１５のバルク状態の格子定数と熱収縮又は熱膨
張によって実質的に一致するように設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、光情報処理分野等
への応用が期待される半導体レーザ素子を構成するIII-
Ｖ族窒化物からなる半導体の製造方法、半導体基板の製
造方法及びそれを用いた半導体発光素子に関する。
への応用が期待される半導体レーザ素子を構成するIII-
Ｖ族窒化物からなる半導体の製造方法、半導体基板の製
造方法及びそれを用いた半導体発光素子に関する。
【０００２】
【従来の技術】Ｖ族元素を窒素（Ｎ）とするIII-Ｖ族窒
化物半導体は、そのバンドギャップが比較的に大きいこ
とから、短波長発光素子の材料として有望視されてい
る。なかでも、窒化ガリウム（ＧａＮ）系化合物半導体
（Ａｌx Ｇａy Ｉｎz Ｎ（但し、ｘ、ｙ、ｚは０＜ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１であ
る。））は研究が盛んに行なわれており、青色発光ダイ
オード（ＬＥＤ）素子及び緑色ＬＥＤ素子が実用化され
ている。
化物半導体は、そのバンドギャップが比較的に大きいこ
とから、短波長発光素子の材料として有望視されてい
る。なかでも、窒化ガリウム（ＧａＮ）系化合物半導体
（Ａｌx Ｇａy Ｉｎz Ｎ（但し、ｘ、ｙ、ｚは０＜ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１であ
る。））は研究が盛んに行なわれており、青色発光ダイ
オード（ＬＥＤ）素子及び緑色ＬＥＤ素子が実用化され
ている。
【０００３】また、光ディスク装置の大容量化のため
に、４００ｎｍ帯の発振波長を有する半導体レーザ素子
が熱望されており、ＧａＮ系化合物半導体を材料とする
半導体レーザ素子が注目され、現在では実用レベルに達
しつつある。
に、４００ｎｍ帯の発振波長を有する半導体レーザ素子
が熱望されており、ＧａＮ系化合物半導体を材料とする
半導体レーザ素子が注目され、現在では実用レベルに達
しつつある。
【０００４】ＧａＮ系半導体レーザ素子の素子構造は、
一般には有機金属気相成長（ＭＯＶＰＥ）法を用いて、
サファイア（Ａｌ2Ｏ3単結晶）又は炭化ケイ素（Ｓｉ
Ｃ）等からなる基板上に結晶成長することにより形成す
る。
一般には有機金属気相成長（ＭＯＶＰＥ）法を用いて、
サファイア（Ａｌ2Ｏ3単結晶）又は炭化ケイ素（Ｓｉ
Ｃ）等からなる基板上に結晶成長することにより形成す
る。
【０００５】以下、一例として、従来のＧａＮ系半導体
レーザ素子について図面を参照しながら説明する。
レーザ素子について図面を参照しながら説明する。
【０００６】図８はレーザ発振が達成されている従来の
ＧａＮ系半導体レーザ素子の断面構成を示している。
ＧａＮ系半導体レーザ素子の断面構成を示している。
【０００７】図８に示すように、サファイアからなる基
板１０１上に、低温成長バッファ層１０２、ｎ型Ａｌ
0.05Ｇａ0.95Ｎからなる歪抑制層１０３、ｎ型Ａｌ0.07
Ｇａ0. 93Ｎからなるｎ型クラッド層１０４、ｎ型ＧａＮ
からなるｎ型光ガイド層１０５、ＧａＩｎＮからなる多
重量子井戸（ＭＱＷ）活性層１０６、ｐ型ＡｌＧａＮか
らなるブロック層１０７、ｐ型ＧａＮからなるｐ型光ガ
イド層１０８、ｐ型Ａｌ 0.07Ｇａ0.93Ｎからなるｐ型ク
ラッド層１０９、及びｐ型ＧａＮからなるｐ型コンタク
ト層１１０が結晶成長により順次形成されている。
板１０１上に、低温成長バッファ層１０２、ｎ型Ａｌ
0.05Ｇａ0.95Ｎからなる歪抑制層１０３、ｎ型Ａｌ0.07
Ｇａ0. 93Ｎからなるｎ型クラッド層１０４、ｎ型ＧａＮ
からなるｎ型光ガイド層１０５、ＧａＩｎＮからなる多
重量子井戸（ＭＱＷ）活性層１０６、ｐ型ＡｌＧａＮか
らなるブロック層１０７、ｐ型ＧａＮからなるｐ型光ガ
イド層１０８、ｐ型Ａｌ 0.07Ｇａ0.93Ｎからなるｐ型ク
ラッド層１０９、及びｐ型ＧａＮからなるｐ型コンタク
ト層１１０が結晶成長により順次形成されている。
【０００８】従来例に係る半導体レーザ素子は、その特
徴として、低温成長バッファ層１０２の上に歪抑制層１
０３が形成されている。この歪抑制層１０３は、Ａｌ
0.05Ｇａ0.95Ｎからなり、そのＡｌの組成０．０５は、
レーザ構造を構成する複数の半導体層のうち格子定数が
最も小さいＡｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層
１０４のＡｌの組成０．０７と近い値に設定されてい
る。その結果、歪抑制層１０３がｎ型クラッド層１０４
の下地層となって歪を低減するため、レーザ構造の形成
時に、結晶歪みが原因で生ずるクラック又は基板１０１
の反りを低減する。
徴として、低温成長バッファ層１０２の上に歪抑制層１
０３が形成されている。この歪抑制層１０３は、Ａｌ
0.05Ｇａ0.95Ｎからなり、そのＡｌの組成０．０５は、
レーザ構造を構成する複数の半導体層のうち格子定数が
最も小さいＡｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層
１０４のＡｌの組成０．０７と近い値に設定されてい
る。その結果、歪抑制層１０３がｎ型クラッド層１０４
の下地層となって歪を低減するため、レーザ構造の形成
時に、結晶歪みが原因で生ずるクラック又は基板１０１
の反りを低減する。
【０００９】ところで、ｎ型及びｐ型クラッド層１０
４、１０９は、その膜厚も０．５μｍ程度とレーザ構造
のなかではもっとも厚く、その格子定数は、バンドギャ
ップを大きく且つ光の屈折率を小さくする必要から、Ａ
ｌの組成は最も大きい。このため、一般にクラッド層に
はクラックが発生し易い。
４、１０９は、その膜厚も０．５μｍ程度とレーザ構造
のなかではもっとも厚く、その格子定数は、バンドギャ
ップを大きく且つ光の屈折率を小さくする必要から、Ａ
ｌの組成は最も大きい。このため、一般にクラッド層に
はクラックが発生し易い。
【００１０】そこで、従来例に係る半導体レーザ素子
は、歪抑制層１０３のＡｌの組成を、単純に、サファイ
アからなる基板１０１の格子定数とＡｌＧａＮからなる
クラッド層１０４、１０９の格子定数との間の格子定数
となるように決定している。
は、歪抑制層１０３のＡｌの組成を、単純に、サファイ
アからなる基板１０１の格子定数とＡｌＧａＮからなる
クラッド層１０４、１０９の格子定数との間の格子定数
となるように決定している。
【００１１】また、基板１０１には、サファイアに代え
て、ハイドライド気相成長法（Ｈ−ＶＰＥ法）等により
形成した窒化ガリウムからなる基板を用いた結晶成長法
も報告されている。
て、ハイドライド気相成長法（Ｈ−ＶＰＥ法）等により
形成した窒化ガリウムからなる基板を用いた結晶成長法
も報告されている。
【００１２】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体の成長方法は、共にＡｌＧａＮからなる歪抑
制層１０３とクラッド層１０４、１０９とにおける各格
子定数は厳密に設計されてはおらず、歪抑制層１０３の
Ａｌの組成をクラッド層１０４、１０９のＡｌの組成
に、単に近づけているに過ぎない。このため、歪抑制層
１０３は、結晶成長後に室温に戻されると、基板１０１
との熱膨張係数の差による歪を受けてその格子定数が変
化する。その結果、歪抑制層１０３の格子定数がクラッ
ド層１０４、１０９と異なると、結局はクラック又は反
りが発生してしまう。
来の半導体の成長方法は、共にＡｌＧａＮからなる歪抑
制層１０３とクラッド層１０４、１０９とにおける各格
子定数は厳密に設計されてはおらず、歪抑制層１０３の
Ａｌの組成をクラッド層１０４、１０９のＡｌの組成
に、単に近づけているに過ぎない。このため、歪抑制層
１０３は、結晶成長後に室温に戻されると、基板１０１
との熱膨張係数の差による歪を受けてその格子定数が変
化する。その結果、歪抑制層１０３の格子定数がクラッ
ド層１０４、１０９と異なると、結局はクラック又は反
りが発生してしまう。
【００１３】また、基板１０１が窒化ガリウムの場合
も、クラッド層と基板との間には格子定数の決定的な違
いが存在するため、クラッド層にはクラック又は反りが
発生してしまう。
も、クラッド層と基板との間には格子定数の決定的な違
いが存在するため、クラッド層にはクラック又は反りが
発生してしまう。
【００１４】本発明は、前記従来の問題に鑑み、III-Ｖ
族窒化物からなる複数の半導体積層体のうち、特に格子
定数が小さい半導体層にクラック等が生じないようにす
ることを目的とする。
族窒化物からなる複数の半導体積層体のうち、特に格子
定数が小さい半導体層にクラック等が生じないようにす
ることを目的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、基板にIII-Ｖ族窒化物と異なる異種の基
板を用いる場合には、該基板上に成長する複数の半導体
層のうち、相対的に格子定数が小さい、すなわちアルミ
ニウムを含む半導体層の格子定数と、歪抑制層の室温に
おける格子定数とを熱収縮又は熱膨張によって実質的に
一致させる構成とする。
め、本発明は、基板にIII-Ｖ族窒化物と異なる異種の基
板を用いる場合には、該基板上に成長する複数の半導体
層のうち、相対的に格子定数が小さい、すなわちアルミ
ニウムを含む半導体層の格子定数と、歪抑制層の室温に
おける格子定数とを熱収縮又は熱膨張によって実質的に
一致させる構成とする。
【００１６】また、基板にIII-Ｖ族窒化物と同種の基板
を用いる場合には、該基板上に成長する複数の半導体層
のうち、相対的に格子定数が小さい、すなわちアルミニ
ウムを含む半導体層の格子定数と基板の格子定数とを実
質的に一致させる構成とする。
を用いる場合には、該基板上に成長する複数の半導体層
のうち、相対的に格子定数が小さい、すなわちアルミニ
ウムを含む半導体層の格子定数と基板の格子定数とを実
質的に一致させる構成とする。
【００１７】具体的に、本実施形態に係る第１の半導体
層の製造方法は、基板の上に、Ａｌ x Ｇａ1-x Ｎ（但
し、ｘは０≦ｘ≦１である）からなる第１の半導体層を
室温よりも高い温度で成長する第１の工程と、第１の半
導体層の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但し、ｕ、ｖ、
ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ
＝１である）からなる第２の半導体層を成長する第２の
工程とを備え、第１の工程は、第１の半導体層のＡｌの
組成ｘの値を、該第１の半導体層の室温における格子定
数が熱収縮又は熱膨張によって第２の半導体層のバルク
状態の格子定数と実質的に一致するように設定する工程
を含む。
層の製造方法は、基板の上に、Ａｌ x Ｇａ1-x Ｎ（但
し、ｘは０≦ｘ≦１である）からなる第１の半導体層を
室温よりも高い温度で成長する第１の工程と、第１の半
導体層の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但し、ｕ、ｖ、
ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ
＝１である）からなる第２の半導体層を成長する第２の
工程とを備え、第１の工程は、第１の半導体層のＡｌの
組成ｘの値を、該第１の半導体層の室温における格子定
数が熱収縮又は熱膨張によって第２の半導体層のバルク
状態の格子定数と実質的に一致するように設定する工程
を含む。
【００１８】第１の半導体の製造方法によると、歪抑制
層に相当するＡｌx Ｇａ1-x Ｎからなる第１の半導体層
のＡｌの組成ｘの値を、該第１の半導体層の室温におけ
る格子定数が、熱収縮又は熱膨張によってアルミニウム
を含む第２の半導体層のバルク状態の格子定数と実質的
に一致するように設定するため、第２の半導体層を成長
した後に、室温に戻したとしても、アルミニウムを含む
ことから格子定数が相対的に小さい第２の半導体層にク
ラック等が発生することがない。
層に相当するＡｌx Ｇａ1-x Ｎからなる第１の半導体層
のＡｌの組成ｘの値を、該第１の半導体層の室温におけ
る格子定数が、熱収縮又は熱膨張によってアルミニウム
を含む第２の半導体層のバルク状態の格子定数と実質的
に一致するように設定するため、第２の半導体層を成長
した後に、室温に戻したとしても、アルミニウムを含む
ことから格子定数が相対的に小さい第２の半導体層にク
ラック等が発生することがない。
【００１９】第１の半導体の製造方法は、第１の半導体
層と第２の半導体層との間、又は第２の半導体層の上
に、Ａｌの組成が第２の半導体層よりも小さい第３の半
導体層を成長する工程をさらに備えていることが好まし
い。このようにすると、第３の半導体層を量子井戸層か
らなる活性層（能動層）として機能させることができる
ため、Ａｌの組成が第３の半導体層よりも大きい第２の
半導体層はクラッド層として機能させることができる。
層と第２の半導体層との間、又は第２の半導体層の上
に、Ａｌの組成が第２の半導体層よりも小さい第３の半
導体層を成長する工程をさらに備えていることが好まし
い。このようにすると、第３の半導体層を量子井戸層か
らなる活性層（能動層）として機能させることができる
ため、Ａｌの組成が第３の半導体層よりも大きい第２の
半導体層はクラッド層として機能させることができる。
【００２０】第１の半導体の製造方法において、基板が
サファイア、炭化ケイ素又はシリコンからなることが好
ましい。このようにすると、III-Ｖ族窒化物からなる半
導体を確実に成長させることができる。
サファイア、炭化ケイ素又はシリコンからなることが好
ましい。このようにすると、III-Ｖ族窒化物からなる半
導体を確実に成長させることができる。
【００２１】本発明に係る第２の半導体の製造方法は、
Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）から
なる半導体基板の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但し、
ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ
＋ｖ＋ｗ＝１である）からなる半導体層を成長する工程
を備え、半導体基板の格子定数を半導体層のバルク状態
の格子定数と実質的に一致させる。
Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）から
なる半導体基板の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但し、
ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ
＋ｖ＋ｗ＝１である）からなる半導体層を成長する工程
を備え、半導体基板の格子定数を半導体層のバルク状態
の格子定数と実質的に一致させる。
【００２２】第２の半導体の製造方法によると、ＡｌＧ
ａＮからなる半導体基板の格子定数をアルミニウムを含
む半導体層のバルク状態の格子定数と実質的に一致させ
るため、半導体層に生じるクラック等の発生を防止する
ことができる。
ａＮからなる半導体基板の格子定数をアルミニウムを含
む半導体層のバルク状態の格子定数と実質的に一致させ
るため、半導体層に生じるクラック等の発生を防止する
ことができる。
【００２３】本発明に係る第３の半導体の製造方法は、
Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）から
なる半導体基板の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但し、
ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ
＋ｖ＋ｗ＝１である）からなる半導体層を成長する工程
を備えている。
Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）から
なる半導体基板の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但し、
ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ
＋ｖ＋ｗ＝１である）からなる半導体層を成長する工程
を備えている。
【００２４】第３の半導体の製造方法において、半導体
基板がインジウムを含むことが好ましい。
基板がインジウムを含むことが好ましい。
【００２５】本発明に係る半導体基板の製造方法は、Ａ
ｌu Ｇａv Ｉｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、
０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）から
なる半導体層を、Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ
≦１である）からなる半導体基板の上に成長させる際に
用いる半導体基板の製造方法を対象とし、半導体基板の
Ａｌの組成ｘを、該半導体基板の格子定数が半導体層の
バルク状態の格子定数と実質的に一致する値に設定す
る。
ｌu Ｇａv Ｉｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、
０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）から
なる半導体層を、Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ
≦１である）からなる半導体基板の上に成長させる際に
用いる半導体基板の製造方法を対象とし、半導体基板の
Ａｌの組成ｘを、該半導体基板の格子定数が半導体層の
バルク状態の格子定数と実質的に一致する値に設定す
る。
【００２６】本発明の半導体基板の製造方法によると、
Ａｌx Ｇａ1-x Ｎからなる半導体基板のＡｌの組成ｘ
を、該半導体基板の格子定数がアルミニウムを含む半導
体層のバルク状態の格子定数と実質的に一致する値に設
定するため、半導体層に生じるクラック等の発生を防止
することができる。
Ａｌx Ｇａ1-x Ｎからなる半導体基板のＡｌの組成ｘ
を、該半導体基板の格子定数がアルミニウムを含む半導
体層のバルク状態の格子定数と実質的に一致する値に設
定するため、半導体層に生じるクラック等の発生を防止
することができる。
【００２７】本発明に係る第１の半導体発光素子は、基
板の上に形成されたＡｌx Ｇａ1-xＮ（但し、ｘは０≦
ｘ≦１である）からなる第１の半導体層と、第１の半導
体層の上に形成されたＡｌu Ｇａv Ｉｎw Ｎ（但し、
ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ
＋ｖ＋ｗ＝１である）からなる第２の半導体層とを備
え、第１の半導体層の室温における格子定数は、熱収縮
又は熱膨張によって第２の半導体層のバルク状態の格子
定数と実質的に一致している。
板の上に形成されたＡｌx Ｇａ1-xＮ（但し、ｘは０≦
ｘ≦１である）からなる第１の半導体層と、第１の半導
体層の上に形成されたＡｌu Ｇａv Ｉｎw Ｎ（但し、
ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ
＋ｖ＋ｗ＝１である）からなる第２の半導体層とを備
え、第１の半導体層の室温における格子定数は、熱収縮
又は熱膨張によって第２の半導体層のバルク状態の格子
定数と実質的に一致している。
【００２８】第１の半導体発光素子によると、歪抑制層
に相当するＡｌx Ｇａ1-x Ｎからなる第１の半導体層の
室温における格子定数が、熱収縮又は熱膨張によってア
ルミニウムを含む第２の半導体層のバルク状態の格子定
数と実質的に一致しているため、アルミニウムを含むこ
とから格子定数が相対的に小さい第２の半導体層にクラ
ック等が発生しない。
に相当するＡｌx Ｇａ1-x Ｎからなる第１の半導体層の
室温における格子定数が、熱収縮又は熱膨張によってア
ルミニウムを含む第２の半導体層のバルク状態の格子定
数と実質的に一致しているため、アルミニウムを含むこ
とから格子定数が相対的に小さい第２の半導体層にクラ
ック等が発生しない。
【００２９】第１の半導体発光素子は、第１の半導体層
と第２の半導体層との間、又は第２の半導体層の上に、
Ａｌの組成が第２の半導体層よりも小さい活性層をさら
に備え、第２の半導体層はクラッド層である。
と第２の半導体層との間、又は第２の半導体層の上に、
Ａｌの組成が第２の半導体層よりも小さい活性層をさら
に備え、第２の半導体層はクラッド層である。
【００３０】第１の半導体発光素子において、基板がサ
ファイア、炭化ケイ素又はシリコンからなる。
ファイア、炭化ケイ素又はシリコンからなる。
【００３１】本発明に係る第２の半導体発光素子は、Ａ
ｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）からな
る半導体基板と、半導体基板の上に形成されたＡｌu Ｇ
ａvＩｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ
≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる半
導体層とを備え、半導体基板の格子定数は、半導体層の
バルク状態の格子定数と実質的に一致している。
ｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）からな
る半導体基板と、半導体基板の上に形成されたＡｌu Ｇ
ａvＩｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ
≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる半
導体層とを備え、半導体基板の格子定数は、半導体層の
バルク状態の格子定数と実質的に一致している。
【００３２】第２の半導体発光素子によると、ＡｌＧａ
Ｎからなる半導体基板の格子定数はアルミニウムを含む
半導体層のバルク状態の格子定数と実質的に一致してい
るため、半導体層に生じるクラック等の発生を防止する
ことができる。
Ｎからなる半導体基板の格子定数はアルミニウムを含む
半導体層のバルク状態の格子定数と実質的に一致してい
るため、半導体層に生じるクラック等の発生を防止する
ことができる。
【００３３】本発明に係る第３の半導体発光素子は、Ａ
ｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）からな
る半導体基板と、半導体基板の上に形成されたＡｌu Ｇ
ａvＩｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ
≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる半
導体層とを備えている。
ｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦１である）からな
る半導体基板と、半導体基板の上に形成されたＡｌu Ｇ
ａvＩｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ
≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる半
導体層とを備えている。
【００３４】第３の半導体発光素子において、半導体基
板がインジウムを含むことが好ましい。
板がインジウムを含むことが好ましい。
【００３５】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。
の実施形態について図面を参照しながら説明する。
【００３６】図１は本発明の第１の実施形態に係る半導
体レーザ素子の断面構成を示している。
体レーザ素子の断面構成を示している。
【００３７】以下、図１に基づいて第１の実施形態に係
るIII-Ｖ族窒化物半導体及び半導体レーザ素子の製造方
法を説明する。まず、第１の実施形態においては、窒化
物半導体の成長方法としてＭＯＶＰＥ法を用いる。成長
時の雰囲気の圧力は、大気圧（７６０Ｔｏｒｒ）、大気
圧以下の減圧状態又は大気圧以上の加圧状態のいずれで
も良い。ここで、１Ｔｏｒｒは約１３３．３２２Ｐａで
ある。また、各半導体層において、その組成に応じて最
適な成長圧力に切り替えながら成長させても良い。ま
た、原料ガスを基板上に供給するキャリアガスは、少な
くとも窒素又は水素等の不活性ガスを含むガスを用い
る。
るIII-Ｖ族窒化物半導体及び半導体レーザ素子の製造方
法を説明する。まず、第１の実施形態においては、窒化
物半導体の成長方法としてＭＯＶＰＥ法を用いる。成長
時の雰囲気の圧力は、大気圧（７６０Ｔｏｒｒ）、大気
圧以下の減圧状態又は大気圧以上の加圧状態のいずれで
も良い。ここで、１Ｔｏｒｒは約１３３．３２２Ｐａで
ある。また、各半導体層において、その組成に応じて最
適な成長圧力に切り替えながら成長させても良い。ま
た、原料ガスを基板上に供給するキャリアガスは、少な
くとも窒素又は水素等の不活性ガスを含むガスを用い
る。
【００３８】まず、サファイアからなる基板１１の基板
温度度を５００℃程度に設定し、基板１１上に、III 族
源であるトリメチルガリウム（ＴＭＧ）と、Ｖ族源であ
るアンモニア（ＮＨ3 ）とを供給することにより、基板
１１の主面上に、厚さが２０ｎｍ程度の窒化ガリウム
（ＧａＮ）からなり、サファイアと窒化物半導体結晶と
の格子不整合を緩和する、いわゆる低温バッファ層１２
を成長する。
温度度を５００℃程度に設定し、基板１１上に、III 族
源であるトリメチルガリウム（ＴＭＧ）と、Ｖ族源であ
るアンモニア（ＮＨ3 ）とを供給することにより、基板
１１の主面上に、厚さが２０ｎｍ程度の窒化ガリウム
（ＧａＮ）からなり、サファイアと窒化物半導体結晶と
の格子不整合を緩和する、いわゆる低温バッファ層１２
を成長する。
【００３９】続いて、基板温度を約１１００℃にまで昇
温し、III 族源にトリメチルアルミニウム（ＴＭＡ）を
追加して、低温バッファ層１２の上に、厚さが２μｍ程
度のＡｌＧａＮからなる歪抑制層１３を成長する。ここ
で、歪抑制層１３のＡｌの組成は３．５％としている。
温し、III 族源にトリメチルアルミニウム（ＴＭＡ）を
追加して、低温バッファ層１２の上に、厚さが２μｍ程
度のＡｌＧａＮからなる歪抑制層１３を成長する。ここ
で、歪抑制層１３のＡｌの組成は３．５％としている。
【００４０】続いて、歪抑制層１３の上に、ｎ型ＧａＮ
からなるｎ型コンタクト層１４、ｎ型Ａｌ0.07Ｇａ0.93
Ｎからなるｎ型クラッド層１５、ｎ型ＧａＮからなるｎ
型光ガイド層１６、ＧａＩｎＮ／ＧａＮの積層体からな
る多重量子井戸（ＭＱＷ）活性層１７、ｐ型Ａｌ0.14Ｇ
ａ0.86Ｎからなるｐ型キャップ層１８、ｐ型ＧａＮから
なるｐ型光ガイド層１９、ｐ型Ａｌ0.14Ｇａ0.86Ｎ／Ｇ
ａＮの積層体からなるｐ型超格子クラッド層２０、ｐ型
ＧａＮからなるｐ型第２コンタクト層２１、及び該ｐ型
第２コンタクト層２１よりも不純物濃度を高くして低抵
抗化を図ったｐ型ＧａＮからなるｐ型第１コンタクト層
２２を順次成長する。
からなるｎ型コンタクト層１４、ｎ型Ａｌ0.07Ｇａ0.93
Ｎからなるｎ型クラッド層１５、ｎ型ＧａＮからなるｎ
型光ガイド層１６、ＧａＩｎＮ／ＧａＮの積層体からな
る多重量子井戸（ＭＱＷ）活性層１７、ｐ型Ａｌ0.14Ｇ
ａ0.86Ｎからなるｐ型キャップ層１８、ｐ型ＧａＮから
なるｐ型光ガイド層１９、ｐ型Ａｌ0.14Ｇａ0.86Ｎ／Ｇ
ａＮの積層体からなるｐ型超格子クラッド層２０、ｐ型
ＧａＮからなるｐ型第２コンタクト層２１、及び該ｐ型
第２コンタクト層２１よりも不純物濃度を高くして低抵
抗化を図ったｐ型ＧａＮからなるｐ型第１コンタクト層
２２を順次成長する。
【００４１】ここで、ＭＱＷ活性層１７における井戸層
を構成する窒化ガリウムインジウム（ＧａＩｎＮ）の成
長時には、III 族源としてＴＭＧとトリメチルインジウ
ム（ＴＭＩ）をと供給し、さらに、インジウム（Ｉｎ）
の半導体層への取り込みを確実にするために、成長温度
を約８００℃にまで下げる。
を構成する窒化ガリウムインジウム（ＧａＩｎＮ）の成
長時には、III 族源としてＴＭＧとトリメチルインジウ
ム（ＴＭＩ）をと供給し、さらに、インジウム（Ｉｎ）
の半導体層への取り込みを確実にするために、成長温度
を約８００℃にまで下げる。
【００４２】また、ＭＱＷ活性層１７は、厚さが約３ｎ
ｍのＧａ0.9Ｉｎ0.1Ｎからなる井戸層と厚さが約６ｎｍ
のＧａＮからなるバリア層とにより構成されている。
ｍのＧａ0.9Ｉｎ0.1Ｎからなる井戸層と厚さが約６ｎｍ
のＧａＮからなるバリア層とにより構成されている。
【００４３】ｐ型超格子クラッド層２０は、厚さが約
２．５ｎｍのｐ型Ａｌ0.14Ｇａ0.86Ｎからなるバリア層
と厚さが約２．５ｎｍのＧａＮからなる井戸層とにより
構成され、これら１対を１周期として１４０周期分が積
層されている。従って、ｐ型超格子クラッド層２０の厚
さは約７００ｎｍである。また、ｐ型超格子クラッド層
２０におけるｐ型ドーパントにはマグネシウム（Ｍｇ）
を用い、バリア層及び井戸層の少なくとも一方にドーピ
ングを行なう。
２．５ｎｍのｐ型Ａｌ0.14Ｇａ0.86Ｎからなるバリア層
と厚さが約２．５ｎｍのＧａＮからなる井戸層とにより
構成され、これら１対を１周期として１４０周期分が積
層されている。従って、ｐ型超格子クラッド層２０の厚
さは約７００ｎｍである。また、ｐ型超格子クラッド層
２０におけるｐ型ドーパントにはマグネシウム（Ｍｇ）
を用い、バリア層及び井戸層の少なくとも一方にドーピ
ングを行なう。
【００４４】次に、ｐ型第１コンタクト層２２までが成
長したエピタキシャル層におけるストライプ状の共振器
形成領域をマスクして、該エピタキシャル層に対してｎ
型コンタクト層１４を露出するようにエッチングを行な
う。さらに、共振器形成領域におけるｐ型超格子クラッ
ド層２０、ｐ型第２コンタクト層２１及びｐ型第１コン
タクト層２２に対してエッチングを行なうことにより、
共振器形成領域の上部に電流注入領域となるリッジ部３
０を形成する。
長したエピタキシャル層におけるストライプ状の共振器
形成領域をマスクして、該エピタキシャル層に対してｎ
型コンタクト層１４を露出するようにエッチングを行な
う。さらに、共振器形成領域におけるｐ型超格子クラッ
ド層２０、ｐ型第２コンタクト層２１及びｐ型第１コン
タクト層２２に対してエッチングを行なうことにより、
共振器形成領域の上部に電流注入領域となるリッジ部３
０を形成する。
【００４５】続いて、ｐ型第１コンタクト層２２の上面
の電極とのコンタクト部及びｎ型コンタクト層１４の上
面の電極とのコンタクト部をそれぞれマスクし、その後
ＣＶＤ法等により、リッジ部３０及び共振器形成領域の
露出面上に酸化シリコン（ＳｉＯ2 ）からなる保護絶縁
膜２３を堆積する。ここで、リッジ部３０のストライプ
幅を３μｍ〜５μｍ程度としている。
の電極とのコンタクト部及びｎ型コンタクト層１４の上
面の電極とのコンタクト部をそれぞれマスクし、その後
ＣＶＤ法等により、リッジ部３０及び共振器形成領域の
露出面上に酸化シリコン（ＳｉＯ2 ）からなる保護絶縁
膜２３を堆積する。ここで、リッジ部３０のストライプ
幅を３μｍ〜５μｍ程度としている。
【００４６】次に、保護絶縁膜２３におけるリッジ部３
０上の開口部を充填し且つリッジ部３０のｐ側面を覆う
ように、例えば蒸着法等を用いてニッケル（Ｎｉ）と金
（Ａｕ）との積層体からなるｐ側電極２４を形成する。
続いて、保護絶縁膜２３におけるｎ型コンタクト層１４
上の開口部を充填するように、蒸着法等を用いてチタン
（Ｔｉ）とアルミニウム（Ａｌ）との積層体からなるｎ
側電極２５を形成する。
０上の開口部を充填し且つリッジ部３０のｐ側面を覆う
ように、例えば蒸着法等を用いてニッケル（Ｎｉ）と金
（Ａｕ）との積層体からなるｐ側電極２４を形成する。
続いて、保護絶縁膜２３におけるｎ型コンタクト層１４
上の開口部を充填するように、蒸着法等を用いてチタン
（Ｔｉ）とアルミニウム（Ａｌ）との積層体からなるｎ
側電極２５を形成する。
【００４７】このようにして得られた半導体レーザ素子
に対して、ｐ側電極２４とｎ側電極２５との間に電圧を
印加すると、ＭＱＷ活性層１７に向かってｐ側電極２４
から正孔が注入されると共にｎ側電極２５から電子が注
入される。これにより、ＭＱＷ活性層１７において、正
孔と電子との再結合により光学利得を生じて約４０６ｎ
ｍの波長を持つレーザ発振を起こす。
に対して、ｐ側電極２４とｎ側電極２５との間に電圧を
印加すると、ＭＱＷ活性層１７に向かってｐ側電極２４
から正孔が注入されると共にｎ側電極２５から電子が注
入される。これにより、ＭＱＷ活性層１７において、正
孔と電子との再結合により光学利得を生じて約４０６ｎ
ｍの波長を持つレーザ発振を起こす。
【００４８】以下、ＧａＮ系半導体結晶が、成長後に室
温に戻された場合にサファイアからなる基板によって圧
縮歪みを受ける現象を説明する。
温に戻された場合にサファイアからなる基板によって圧
縮歪みを受ける現象を説明する。
【００４９】図２はサファイア（Ａｌ2Ｏ3）上に成長し
た窒化アルミニウムガリウム（ＡｌＧａＮ）及びフリー
な状態の窒化ガリウム（ＧａＮ）の温度と、窒化アルミ
ニウムガリウム（ＡｌＧａＮ）からなるクラッド層の格
子定数との関係を表わしている。ここで、横軸は温度を
表わし、縦軸は格子定数を表わしている。
た窒化アルミニウムガリウム（ＡｌＧａＮ）及びフリー
な状態の窒化ガリウム（ＧａＮ）の温度と、窒化アルミ
ニウムガリウム（ＡｌＧａＮ）からなるクラッド層の格
子定数との関係を表わしている。ここで、横軸は温度を
表わし、縦軸は格子定数を表わしている。
【００５０】図２における破線に示すように、サファイ
ア上のＡｌＧａＮの格子定数は、主に、サファイアの熱
膨張係数がＧａＮの膨張係数と比較して大きいことによ
り、Ｃ面内で圧縮歪みを受け、ａ軸方向の格子定数が縮
むことが知られている。ちなみに、ＧａＮ及びサファイ
アの熱膨張係数は、それぞれ５．５９ｘ１０-6／Ｋ、
７．５ｘ１０-6／Ｋである。また、破線で示したサファ
イア上のＡｌＧａＮが第１の実施形態に係る歪抑制層１
３に相当する。
ア上のＡｌＧａＮの格子定数は、主に、サファイアの熱
膨張係数がＧａＮの膨張係数と比較して大きいことによ
り、Ｃ面内で圧縮歪みを受け、ａ軸方向の格子定数が縮
むことが知られている。ちなみに、ＧａＮ及びサファイ
アの熱膨張係数は、それぞれ５．５９ｘ１０-6／Ｋ、
７．５ｘ１０-6／Ｋである。また、破線で示したサファ
イア上のＡｌＧａＮが第１の実施形態に係る歪抑制層１
３に相当する。
【００５１】ところで、本願発明者らは、種々の実験を
行なった結果、圧縮されたＧａＮ結晶の格子定数は、Ｇ
ａＮ系半導体結晶をＭＯＶＰＥ法により成長する際の成
長条件に依存するという知見を得ている。例えば、基板
の加熱温度、キャリアガスのガス種、結晶成長時の圧
力、ガスの流速又はガスの温度等が、低温バッファ層１
２の膜厚及び結晶性に敏感に影響を与えることを突き止
めている。
行なった結果、圧縮されたＧａＮ結晶の格子定数は、Ｇ
ａＮ系半導体結晶をＭＯＶＰＥ法により成長する際の成
長条件に依存するという知見を得ている。例えば、基板
の加熱温度、キャリアガスのガス種、結晶成長時の圧
力、ガスの流速又はガスの温度等が、低温バッファ層１
２の膜厚及び結晶性に敏感に影響を与えることを突き止
めている。
【００５２】すなわち、基板温度を１１００℃程度と十
分に上げ、原料ガスの温度を１０２０℃程度として、サ
ファイアからなる基板を十分に熱膨張させると、成長後
に室温に戻した場合には、ＧａＮ結晶のａ軸方向の結晶
格子はより大きく圧縮される。また、基板温度を１０５
０℃程度とし、原料ガスをプリヒートする等してその温
度を１０２０℃程度とすると、基板の熱膨張は小さく、
従って、成長後に室温に戻した場合のＧａＮ結晶のａ軸
方向の圧縮歪みは相対的に小さくなる。
分に上げ、原料ガスの温度を１０２０℃程度として、サ
ファイアからなる基板を十分に熱膨張させると、成長後
に室温に戻した場合には、ＧａＮ結晶のａ軸方向の結晶
格子はより大きく圧縮される。また、基板温度を１０５
０℃程度とし、原料ガスをプリヒートする等してその温
度を１０２０℃程度とすると、基板の熱膨張は小さく、
従って、成長後に室温に戻した場合のＧａＮ結晶のａ軸
方向の圧縮歪みは相対的に小さくなる。
【００５３】窒化ガリウム（ＧａＮ）と窒化アルミニウ
ム（ＡｌＮ）のａ軸方向の格子定数はそれぞれ３．１８
９Å、３．１１２Åであり、従って、ＧａＮ結晶にＡｌ
を添加することにより、添加するＡｌの組成に応じてＡ
ｌＧａＮ混晶の格子定数を小さくすることができる。
ム（ＡｌＮ）のａ軸方向の格子定数はそれぞれ３．１８
９Å、３．１１２Åであり、従って、ＧａＮ結晶にＡｌ
を添加することにより、添加するＡｌの組成に応じてＡ
ｌＧａＮ混晶の格子定数を小さくすることができる。
【００５４】さらに、本願発明者らの実験によると、成
長条件を調整することにより、室温に戻した場合に、サ
ファイア上で圧縮されるＧａＮ結晶のａ軸方向の格子定
数はＡｌＧａＮ混晶のＡｌの組成に換算して、０％〜１
０％程度のバルク状態の格子定数に相当する範囲で調整
できるという知見をも得ている。ここで、バルク状態の
格子定数とは、基板によって熱歪みを受けていないバル
ク本来の格子定数をいう。
長条件を調整することにより、室温に戻した場合に、サ
ファイア上で圧縮されるＧａＮ結晶のａ軸方向の格子定
数はＡｌＧａＮ混晶のＡｌの組成に換算して、０％〜１
０％程度のバルク状態の格子定数に相当する範囲で調整
できるという知見をも得ている。ここで、バルク状態の
格子定数とは、基板によって熱歪みを受けていないバル
ク本来の格子定数をいう。
【００５５】また、当然ながら、ＧａＮ結晶と同様に、
ＡｌＧａＮ混晶をサファイアからなる基板上に成長して
も、該ＡｌＧａＮ混晶は基板により圧縮歪みを受けてａ
軸方向の格子定数が縮む。従って、ＧａＮ結晶と同様
に、ＭＯＶＰＥ法による成長条件とＡｌの組成とを調整
することにより、基板上に成長する一のＡｌＧａＮ混晶
と他のＡｌＧａＮ混晶とにおけるａ軸方向の格子定数を
実質的に格子整合させることができる。
ＡｌＧａＮ混晶をサファイアからなる基板上に成長して
も、該ＡｌＧａＮ混晶は基板により圧縮歪みを受けてａ
軸方向の格子定数が縮む。従って、ＧａＮ結晶と同様
に、ＭＯＶＰＥ法による成長条件とＡｌの組成とを調整
することにより、基板上に成長する一のＡｌＧａＮ混晶
と他のＡｌＧａＮ混晶とにおけるａ軸方向の格子定数を
実質的に格子整合させることができる。
【００５６】以上のことから、サファイアからなる基板
１１上に、ＧａＮ系半導体レーザ素子を形成する場合
に、ＭＯＶＰＥ法による成長条件を調整することによ
り、ＧａＮ結晶のａ軸方向の格子定数を縮めて、ＡｌＧ
ａＮからなるクラッド層１５、２０のバルク状態のａ軸
方向の格子定数に実質的に格子整合させることが可能と
なる。
１１上に、ＧａＮ系半導体レーザ素子を形成する場合
に、ＭＯＶＰＥ法による成長条件を調整することによ
り、ＧａＮ結晶のａ軸方向の格子定数を縮めて、ＡｌＧ
ａＮからなるクラッド層１５、２０のバルク状態のａ軸
方向の格子定数に実質的に格子整合させることが可能と
なる。
【００５７】なお、サファイアに代えて基板材料に炭化
ケイ素（ＳｉＣ）を用いた場合には、サファイアの場合
とは逆に、ＳｉＣ上に成長したＧａＮ系半導体結晶は、
ＳｉＣの熱膨張係数がＧａＮ系半導体の膨張係数よりも
小さいため、室温に戻された際に引っ張り歪みを受け
る。
ケイ素（ＳｉＣ）を用いた場合には、サファイアの場合
とは逆に、ＳｉＣ上に成長したＧａＮ系半導体結晶は、
ＳｉＣの熱膨張係数がＧａＮ系半導体の膨張係数よりも
小さいため、室温に戻された際に引っ張り歪みを受け
る。
【００５８】次に、サファイアからなる基板上にＭＯＶ
ＰＥ法によりＧａＮ結晶を成長する際に、原料ガスの温
度を１０２０℃付近に確実に制御することにより、基板
上に形成されたレーザ構造を持つ半導体結晶に生じるク
ラック密度を劇的に低減できるという知見をも得てい
る。
ＰＥ法によりＧａＮ結晶を成長する際に、原料ガスの温
度を１０２０℃付近に確実に制御することにより、基板
上に形成されたレーザ構造を持つ半導体結晶に生じるク
ラック密度を劇的に低減できるという知見をも得てい
る。
【００５９】具体的には、図３に示すように、サファイ
アからなる基板上に、約５００℃で低温バッファ層を成
長した後、所定の温度にまで昇温し、該低温バッファ層
の上にＧａＮ結晶を成長し始める際の原料ガスの温度
と、レーザ構造を持つ半導体結晶に生じるクラック密度
との関係を得ている。ここで、加熱された原料ガスの温
度とは、ヒータによって加熱される基板温度ではなく、
加熱された基板により原料ガスが２次的に加熱される温
度をいう。すなわち、ヒータからの輻射熱によって、基
板、サセプタ及びガス供給ノズル等が加熱されることに
よって、結果的に原料ガスが加熱される。従って、加熱
機構の熱容量に応じて、基板の加熱温度を調整すれば制
御可能である。加熱された原料ガスの温度を測定するに
は、例えば、供給される原料ガスのガス流における基板
の下流側に温度モニタ用の熱電対温度計を設ければ良
い。
アからなる基板上に、約５００℃で低温バッファ層を成
長した後、所定の温度にまで昇温し、該低温バッファ層
の上にＧａＮ結晶を成長し始める際の原料ガスの温度
と、レーザ構造を持つ半導体結晶に生じるクラック密度
との関係を得ている。ここで、加熱された原料ガスの温
度とは、ヒータによって加熱される基板温度ではなく、
加熱された基板により原料ガスが２次的に加熱される温
度をいう。すなわち、ヒータからの輻射熱によって、基
板、サセプタ及びガス供給ノズル等が加熱されることに
よって、結果的に原料ガスが加熱される。従って、加熱
機構の熱容量に応じて、基板の加熱温度を調整すれば制
御可能である。加熱された原料ガスの温度を測定するに
は、例えば、供給される原料ガスのガス流における基板
の下流側に温度モニタ用の熱電対温度計を設ければ良
い。
【００６０】図３に示すように、低温バッファ層の成長
後にＧａＮ結晶を成長する場合に、その成長開始時にお
ける原料ガスの温度を１０２０℃付近となるように調節
すれば、クラック密度を大幅に低減することができる。
しかしながら、１０２０℃付近を外れると、すなわち、
温度が１０２０℃よりも低ければクラックが大量に発生
し、逆に１０２０℃よりも高ければ、クラック密度は増
加しないものの、表面の凹凸が増大し平坦性が劣化し
て、いずれの場合も高品質な結晶を得ることはできな
い。ここで、ＧａＮ結晶は第１の実施形態の歪抑制層１
３に相当する。
後にＧａＮ結晶を成長する場合に、その成長開始時にお
ける原料ガスの温度を１０２０℃付近となるように調節
すれば、クラック密度を大幅に低減することができる。
しかしながら、１０２０℃付近を外れると、すなわち、
温度が１０２０℃よりも低ければクラックが大量に発生
し、逆に１０２０℃よりも高ければ、クラック密度は増
加しないものの、表面の凹凸が増大し平坦性が劣化し
て、いずれの場合も高品質な結晶を得ることはできな
い。ここで、ＧａＮ結晶は第１の実施形態の歪抑制層１
３に相当する。
【００６１】この原料ガスの温度が１０２０℃付近より
も高い場合に結晶表面の平坦性が劣化するという現象
は、低温バッファ層の成長後における昇温中で且つ結晶
成長の中断中に、供給する原料ガスの温度を高くし過ぎ
ると、低温バッファ層が蒸発すると共に、さらに該低温
バッファ層の単結晶化が著しく進行するために生じると
推察される。
も高い場合に結晶表面の平坦性が劣化するという現象
は、低温バッファ層の成長後における昇温中で且つ結晶
成長の中断中に、供給する原料ガスの温度を高くし過ぎ
ると、低温バッファ層が蒸発すると共に、さらに該低温
バッファ層の単結晶化が著しく進行するために生じると
推察される。
【００６２】これに対し、原料ガスの温度が１０２０℃
よりも低い場合にクラック密度が増加するという現象
は、低温バッファ層の単結晶化が不十分であり、元々ア
モルファス状態にあった低温バッファ層が単結晶化され
ずに、グレインのサイズが小さいままの状態となってい
ると推察される。その結果、低温バッファ層におけるグ
レインのサイズが小さいままの状態であると、該低温バ
ッファ層上に成長するＧａＮ結晶の配向性が小さくなる
ため、サファイアからなる基板が熱収縮した際に生じる
Ｃ面内の圧縮歪みが十分に生じないためと考えられる。
よりも低い場合にクラック密度が増加するという現象
は、低温バッファ層の単結晶化が不十分であり、元々ア
モルファス状態にあった低温バッファ層が単結晶化され
ずに、グレインのサイズが小さいままの状態となってい
ると推察される。その結果、低温バッファ層におけるグ
レインのサイズが小さいままの状態であると、該低温バ
ッファ層上に成長するＧａＮ結晶の配向性が小さくなる
ため、サファイアからなる基板が熱収縮した際に生じる
Ｃ面内の圧縮歪みが十分に生じないためと考えられる。
【００６３】本発明においては、ＧａＮ結晶がＣ面内で
圧縮される結果、圧縮されたＧａＮ結晶と格子定数がＧ
ａＮよりも小さいＡｌＧａＮからなるクラッド層とが格
子整合することが、クラックの発生を抑制する重要な要
件となる。
圧縮される結果、圧縮されたＧａＮ結晶と格子定数がＧ
ａＮよりも小さいＡｌＧａＮからなるクラッド層とが格
子整合することが、クラックの発生を抑制する重要な要
件となる。
【００６４】図４はサファイアからなる基板上に約５０
０℃で低温バッファ層を成長した後、所定の温度にまで
昇温し、該低温バッファ層の上にＧａＮ結晶を成長し始
める際の原料ガスの温度と、ＧａＮ結晶に生じるｃ軸格
子歪みとの関係を表わしている。ここで、ＧａＮ結晶は
第１の実施形態の歪抑制層１３に相当する。
０℃で低温バッファ層を成長した後、所定の温度にまで
昇温し、該低温バッファ層の上にＧａＮ結晶を成長し始
める際の原料ガスの温度と、ＧａＮ結晶に生じるｃ軸格
子歪みとの関係を表わしている。ここで、ＧａＮ結晶は
第１の実施形態の歪抑制層１３に相当する。
【００６５】図４に示すように、原料ガスの温度が１０
２０℃付近で、Ｃ面内に圧縮歪み（ｃ軸方向には引っ張
り歪み）が生じることを確認している。これらの現象
は、低温バッファ層をＡｌＧａＮにより構成し、ＡｌＧ
ａＮ混晶を該低温バッファ層上に成長する場合において
も同様に生じることを確認している。
２０℃付近で、Ｃ面内に圧縮歪み（ｃ軸方向には引っ張
り歪み）が生じることを確認している。これらの現象
は、低温バッファ層をＡｌＧａＮにより構成し、ＡｌＧ
ａＮ混晶を該低温バッファ層上に成長する場合において
も同様に生じることを確認している。
【００６６】ところで、レーザ構造を持つ半導体結晶に
クラックが生じない好ましい歪み（ｃ軸格子歪み＝（Δ
ｃ／ｃ）×１００）の範囲は、ほぼ＋０．０６％以上で
あり、これはＡｌ0.07Ｇａ0.93Ｎからなるクラッド層の
Ａｌの組成に換算すると、その換算組成は約５％以上と
なる。
クラックが生じない好ましい歪み（ｃ軸格子歪み＝（Δ
ｃ／ｃ）×１００）の範囲は、ほぼ＋０．０６％以上で
あり、これはＡｌ0.07Ｇａ0.93Ｎからなるクラッド層の
Ａｌの組成に換算すると、その換算組成は約５％以上と
なる。
【００６７】ｃ軸格子歪みを大きくし過ぎると、クラッ
ド層がＣ面内で圧縮されるようになる。クラックを抑制
するという観点からは、圧縮歪みに上限はないが、圧縮
歪みが大きくなり過ぎると、基板が反る等の他の問題を
生ずるため、実質的には、歪抑制層（低温バッファ層上
の半導体層）とクラッド層とを格子整合させることが好
ましい。従って、ＡｌＧａＮからなる歪抑制層は、Ａｌ
ＧａＮからなるクラッド層におけるＡｌの組成に対し、
Ａｌの組成換算率で−２％〜＋２％程度の範囲にある格
子定数を持つことが好ましい。
ド層がＣ面内で圧縮されるようになる。クラックを抑制
するという観点からは、圧縮歪みに上限はないが、圧縮
歪みが大きくなり過ぎると、基板が反る等の他の問題を
生ずるため、実質的には、歪抑制層（低温バッファ層上
の半導体層）とクラッド層とを格子整合させることが好
ましい。従って、ＡｌＧａＮからなる歪抑制層は、Ａｌ
ＧａＮからなるクラッド層におけるＡｌの組成に対し、
Ａｌの組成換算率で−２％〜＋２％程度の範囲にある格
子定数を持つことが好ましい。
【００６８】第１の実施形態においては、上記の各知見
に基づいて、歪抑制層１３のａ軸方向の格子定数を、ｐ
型超格子クラッド層２０のａ軸方向の格子定数と実質的
に格子整合させている。この場合の歪抑制層１３におけ
るｐ型超格子クラッド層２０との格子整合条件を満たす
Ａｌの組成は約３．５％である。その結果、径が約５．
１ｃｍ（２インチ）のサファイアからなる基板１１の全
面において、クラックが発生せず且つ平坦なレーザ構造
を持つ半導体結晶を得ることができる。これにより、レ
ーザ発振の閾値電流密度は従来よりも低い値を得ること
ができ、半導体レーザ素子の歩留まりも格段に向上する
ことを確認している。
に基づいて、歪抑制層１３のａ軸方向の格子定数を、ｐ
型超格子クラッド層２０のａ軸方向の格子定数と実質的
に格子整合させている。この場合の歪抑制層１３におけ
るｐ型超格子クラッド層２０との格子整合条件を満たす
Ａｌの組成は約３．５％である。その結果、径が約５．
１ｃｍ（２インチ）のサファイアからなる基板１１の全
面において、クラックが発生せず且つ平坦なレーザ構造
を持つ半導体結晶を得ることができる。これにより、レ
ーザ発振の閾値電流密度は従来よりも低い値を得ること
ができ、半導体レーザ素子の歩留まりも格段に向上する
ことを確認している。
【００６９】なお、第１の実施形態においては、ｎ側電
極２５のコンタクト抵抗を低減させるため、歪抑制層１
３の上に、ｎ型ＧａＮからなるｎ型コンタクト層１４を
設けているが、上述した格子整合条件を有利にするため
には、該ｎ型コンタクト層１４は必ずしも設ける必要は
ない。
極２５のコンタクト抵抗を低減させるため、歪抑制層１
３の上に、ｎ型ＧａＮからなるｎ型コンタクト層１４を
設けているが、上述した格子整合条件を有利にするため
には、該ｎ型コンタクト層１４は必ずしも設ける必要は
ない。
【００７０】また、第１の実施形態においては、III-Ｖ
族窒化物半導体からなるレーザ構造をサファイアからな
る基板１１上に形成する構成について説明したが、本発
明は、上述した歪抑制層１３とｐ型超格子クラッド層２
０との格子整合条件の原理を生かせる成長であれば、基
板１１はサファイアに限られない。
族窒化物半導体からなるレーザ構造をサファイアからな
る基板１１上に形成する構成について説明したが、本発
明は、上述した歪抑制層１３とｐ型超格子クラッド層２
０との格子整合条件の原理を生かせる成長であれば、基
板１１はサファイアに限られない。
【００７１】すなわち、基板１１に、炭化ケイ素（Ｓｉ
Ｃ）又はシリコン（Ｓｉ）等を用いても良く、基板１１
による熱膨張又は熱収縮により歪んだＧａＮ系結晶とＡ
ｌＧａＩｎＮ系クラッド層とが実質的に格子整合すれば
良いことはいうまでもない。
Ｃ）又はシリコン（Ｓｉ）等を用いても良く、基板１１
による熱膨張又は熱収縮により歪んだＧａＮ系結晶とＡ
ｌＧａＩｎＮ系クラッド層とが実質的に格子整合すれば
良いことはいうまでもない。
【００７２】また、第１の実施形態においては、サファ
イアからなる基板１１のＣ面を用いて説明したが、上述
の格子整合条件が実質的に満たされていれば、Ｃ面に対
してＡ面又はＭ面等の方向に微傾斜した基板を用いても
良い。
イアからなる基板１１のＣ面を用いて説明したが、上述
の格子整合条件が実質的に満たされていれば、Ｃ面に対
してＡ面又はＭ面等の方向に微傾斜した基板を用いても
良い。
【００７３】さらに、本発明の効果は、ＡｌＧａＩｎＮ
又は窒化ホウ素（ＢＮ）及びこれらの混晶等からなるす
べてのIII-Ｖ族窒化物半導体に対して成り立つ。
又は窒化ホウ素（ＢＮ）及びこれらの混晶等からなるす
べてのIII-Ｖ族窒化物半導体に対して成り立つ。
【００７４】また、第１の実施形態においては、ＡｌＧ
ａＮからなる歪抑制層１３の室温における格子定数を、
ｐ型超格子クラッド層２０のバルク状態の格子定数と実
質的に一致させるようにしたが、これに限られない。す
なわち、レーザ構造を構成する半導体層のうち相対的に
格子定数が小さい半導体層の格子定数に実質的に一致さ
せれば良い。
ａＮからなる歪抑制層１３の室温における格子定数を、
ｐ型超格子クラッド層２０のバルク状態の格子定数と実
質的に一致させるようにしたが、これに限られない。す
なわち、レーザ構造を構成する半導体層のうち相対的に
格子定数が小さい半導体層の格子定数に実質的に一致さ
せれば良い。
【００７５】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００７６】図５は本発明の第２の実施形態に係る半導
体レーザ素子の断面構成を示している。
体レーザ素子の断面構成を示している。
【００７７】図５に基づいて第２の実施形態に係るIII-
Ｖ族窒化物半導体及び半導体レーザ素子の製造方法を説
明する。図５において、図１に示す構成部材と同一の構
成部材には同一の符号を付すことにより説明を省略す
る。
Ｖ族窒化物半導体及び半導体レーザ素子の製造方法を説
明する。図５において、図１に示す構成部材と同一の構
成部材には同一の符号を付すことにより説明を省略す
る。
【００７８】前述した第１の実施形態においては、成長
する半導体層と材料が異なる異種の基板を用いることか
ら、成長後に半導体層を室温に戻す際に、基板の熱収縮
又は熱膨張により半導体層、とりわけアルミニウムの組
成及び膜厚が相対的に大きいクラッド層にクラックが発
生しないように、クラッド層の下地層である歪抑制層に
おけるａ軸方向の格子定数とクラッド層におけるａ軸方
向の格子定数と実質的に格子整合するようにしている。
する半導体層と材料が異なる異種の基板を用いることか
ら、成長後に半導体層を室温に戻す際に、基板の熱収縮
又は熱膨張により半導体層、とりわけアルミニウムの組
成及び膜厚が相対的に大きいクラッド層にクラックが発
生しないように、クラッド層の下地層である歪抑制層に
おけるａ軸方向の格子定数とクラッド層におけるａ軸方
向の格子定数と実質的に格子整合するようにしている。
【００７９】第２の実施形態は、成長する半導体層と材
料が同種の基板を用いる場合を説明する。
料が同種の基板を用いる場合を説明する。
【００８０】図５に示すように、第２の実施形態に係る
基板４１は、ｎ型クラッド層１５と同一組成のＡｌ0.07
Ｇａ0.93Ｎにより形成されている。なお、基板４１の具
体的な形成方法は第３の実施形態で説明する。
基板４１は、ｎ型クラッド層１５と同一組成のＡｌ0.07
Ｇａ0.93Ｎにより形成されている。なお、基板４１の具
体的な形成方法は第３の実施形態で説明する。
【００８１】次に、基板４１上に窒化物半導体層をエピ
タキシャル成長する方法及びレーザ構造を形成する方法
を説明する。
タキシャル成長する方法及びレーザ構造を形成する方法
を説明する。
【００８２】まず、ＭＯＶＰＥ装置の反応室に、基板４
１を投入する。続いて、基板４１の温度を約１１２０℃
にまで昇温し、アンモニア、水素及び窒素を含む雰囲気
で１０分間程度の熱クリーニングを行なって、基板４１
の表面酸化膜を除去する。
１を投入する。続いて、基板４１の温度を約１１２０℃
にまで昇温し、アンモニア、水素及び窒素を含む雰囲気
で１０分間程度の熱クリーニングを行なって、基板４１
の表面酸化膜を除去する。
【００８３】従来のように、基板に窒化ガリウムを用い
ると、１１２０℃という高温下で熱クリーニングを行な
うと、基板が熱分解を起こしてしまう。逆に、これより
低温で熱クリーニングを行なったとしても、十分なクリ
ーニング効果を得ることはできない。
ると、１１２０℃という高温下で熱クリーニングを行な
うと、基板が熱分解を起こしてしまう。逆に、これより
低温で熱クリーニングを行なったとしても、十分なクリ
ーニング効果を得ることはできない。
【００８４】第２の実施形態においては、基板４１にア
ルミニウムを含み、アルミニウムは窒素との結合力が大
きいため、１１００℃を超える高温下でも熱分解するこ
とがない。その結果、基板４１の表面酸化膜を確実に除
去できるため、基板４１の主面は十分な清浄面を得るこ
とができる。
ルミニウムを含み、アルミニウムは窒素との結合力が大
きいため、１１００℃を超える高温下でも熱分解するこ
とがない。その結果、基板４１の表面酸化膜を確実に除
去できるため、基板４１の主面は十分な清浄面を得るこ
とができる。
【００８５】次に、アンモニア、水素及び窒素を含む雰
囲気のまま、基板温度を約１０２０℃にまで降温し、基
板温度がほぼ一定となった時点で、III 族源であるＴＭ
Ｇの供給を開始する。これにより、基板４１の主面上
に、ｎ型ＧａＮからなるｎ型コンタクト層１４が成長す
る。その後、ｎ型コンタクト層１４の上に、ｎ型クラッ
ド層１５からｐ型第１コンタクト層２２までを第１の実
施形態と同様に成長させる。さらに、共振器形成領域、
リッジ部３０、ｐ側電極２４及びｎ側電極２５を第１の
実施形態と同様にして形成する。
囲気のまま、基板温度を約１０２０℃にまで降温し、基
板温度がほぼ一定となった時点で、III 族源であるＴＭ
Ｇの供給を開始する。これにより、基板４１の主面上
に、ｎ型ＧａＮからなるｎ型コンタクト層１４が成長す
る。その後、ｎ型コンタクト層１４の上に、ｎ型クラッ
ド層１５からｐ型第１コンタクト層２２までを第１の実
施形態と同様に成長させる。さらに、共振器形成領域、
リッジ部３０、ｐ側電極２４及びｎ側電極２５を第１の
実施形態と同様にして形成する。
【００８６】なお、ここではｎ型コンタクト層１４には
窒化ガリウム（ＧａＮ）を用いたが、これに代えて、窒
化アルミニウムガリウム（ＡｌＧａＮ）を用いても良
い。但し、ｎ型コンタクト層１４のＡｌの組成の最大値
は、ｎ型クラッド層１５のＡｌの組成までとすることが
好ましい。
窒化ガリウム（ＧａＮ）を用いたが、これに代えて、窒
化アルミニウムガリウム（ＡｌＧａＮ）を用いても良
い。但し、ｎ型コンタクト層１４のＡｌの組成の最大値
は、ｎ型クラッド層１５のＡｌの組成までとすることが
好ましい。
【００８７】以上説明したように、第２の実施形態によ
ると、III-Ｖ族窒化物半導体を成長させる基板４１に、
ｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層１５と
実質的に格子整合するＡｌの組成を持たせているため、
基板４１上に成長する半導体層にはクラックが発生しな
い。その結果、III-Ｖ族窒化物半導体からなるレーザ素
子形成用の半導体（ウエハ）を得ることができる。
ると、III-Ｖ族窒化物半導体を成長させる基板４１に、
ｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層１５と
実質的に格子整合するＡｌの組成を持たせているため、
基板４１上に成長する半導体層にはクラックが発生しな
い。その結果、III-Ｖ族窒化物半導体からなるレーザ素
子形成用の半導体（ウエハ）を得ることができる。
【００８８】第２の実施形態においては、基板４１にサ
ファイア又は炭化ケイ素のようなIII-Ｖ族窒化物半導体
に対して異なる材料を用いていないため、基板４１の熱
膨張の窒化物半導体に与える影響が極めて小さい。従っ
て、基板４１のＡｌの組成は、ｎ型クラッド層１５の格
子定数と実質的に格子整合する値に設定することが好ま
しいことはいうまでもない。しかしながら、窒化ガリウ
ム（ＧａＮ）に対してアルミニウム（Ａｌ）をわずかで
も添加しさえすれば、基板４１のクラックを抑制する効
果は十分に発揮される。
ファイア又は炭化ケイ素のようなIII-Ｖ族窒化物半導体
に対して異なる材料を用いていないため、基板４１の熱
膨張の窒化物半導体に与える影響が極めて小さい。従っ
て、基板４１のＡｌの組成は、ｎ型クラッド層１５の格
子定数と実質的に格子整合する値に設定することが好ま
しいことはいうまでもない。しかしながら、窒化ガリウ
ム（ＧａＮ）に対してアルミニウム（Ａｌ）をわずかで
も添加しさえすれば、基板４１のクラックを抑制する効
果は十分に発揮される。
【００８９】なお、第２の実施形態は、基板４１の組成
を、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる
クラッド層１５と格子整合させる、又は格子定数を近づ
けるように設定することには限られない。
を、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる
クラッド層１５と格子整合させる、又は格子定数を近づ
けるように設定することには限られない。
【００９０】すなわち、基板４１の組成はＡｌＧａＮに
限られず、レーザ構造を構成するクラッド層、さらには
レーザ構造又は機能素子を構成するエピタキシャル層の
なかで相対的に格子定数が小さい半導体層の混晶の組成
又は材料に応じて、Ａｌの組成を変えたり、他の元素等
を添加したりしても良い。
限られず、レーザ構造を構成するクラッド層、さらには
レーザ構造又は機能素子を構成するエピタキシャル層の
なかで相対的に格子定数が小さい半導体層の混晶の組成
又は材料に応じて、Ａｌの組成を変えたり、他の元素等
を添加したりしても良い。
【００９１】また、基板４１にインジウム（Ｉｎ）を添
加すると注入キャリアのロスが低減するため、基板４１
にＩｎを添加しても良い。
加すると注入キャリアのロスが低減するため、基板４１
にＩｎを添加しても良い。
【００９２】（第２の実施形態の一変形例）図６に本発
明の第２の実施形態の一変形例に係る半導体レーザ素子
を示す。図６において、図５に示す構成部材と同一の構
成部材には同一の符号を付すことにより説明を省略す
る。
明の第２の実施形態の一変形例に係る半導体レーザ素子
を示す。図６において、図５に示す構成部材と同一の構
成部材には同一の符号を付すことにより説明を省略す
る。
【００９３】本変形例に係るＡｌ0.07Ｇａ0.93Ｎからな
る基板４１Ａは、例えばｎ型の導電性を持つ。ｎ型ドー
パントには、シリコン（Ｓｉ）又は酸素（Ｏ）等を用い
る。但し、基板４１Ａは、ドーピングによりａ軸方向の
格子定数が若干変化するため、基板４１ＡのＡｌの組成
をｎ型クラッド層１５のａ軸方向の格子定数とに実質的
に格子整合するように調整する。
る基板４１Ａは、例えばｎ型の導電性を持つ。ｎ型ドー
パントには、シリコン（Ｓｉ）又は酸素（Ｏ）等を用い
る。但し、基板４１Ａは、ドーピングによりａ軸方向の
格子定数が若干変化するため、基板４１ＡのＡｌの組成
をｎ型クラッド層１５のａ軸方向の格子定数とに実質的
に格子整合するように調整する。
【００９４】図６に示すように、基板４１Ａは導電性を
有するため、該基板４１Ａの裏面上にｎ側電極２５を設
けている。このため、基板４１Ａとｎ型Ａｌ0.07Ｇａ
0.93Ｎからなるｎ型クラッド層１５との間には、ｎ側電
極を形成しなくて済むため、第２の実施形態のｎ型Ｇａ
Ｎからなるコンタクト層１４に代えてｎ型ＡｌＧａＮか
らなるｎ型半導体層４２を形成している。従って、リッ
ジ部３０上に設けられたｐ側電極２４とｎ側電極２５と
は互いに対向する構成となる。
有するため、該基板４１Ａの裏面上にｎ側電極２５を設
けている。このため、基板４１Ａとｎ型Ａｌ0.07Ｇａ
0.93Ｎからなるｎ型クラッド層１５との間には、ｎ側電
極を形成しなくて済むため、第２の実施形態のｎ型Ｇａ
Ｎからなるコンタクト層１４に代えてｎ型ＡｌＧａＮか
らなるｎ型半導体層４２を形成している。従って、リッ
ジ部３０上に設けられたｐ側電極２４とｎ側電極２５と
は互いに対向する構成となる。
【００９５】なお、第１又は第２の実施形態において、
窒化物半導体をＭＯＶＰＥ法により成長して形成した
が、ＭＯＶＰＥ法に限定されない。すなわち、ハイドラ
イド気相成長（Ｈ−ＶＰＥ）法又は分子線エピタキシー
（ＭＢＥ）法等の、III-Ｖ族窒化物半導体を成長できる
方法であれば良い。
窒化物半導体をＭＯＶＰＥ法により成長して形成した
が、ＭＯＶＰＥ法に限定されない。すなわち、ハイドラ
イド気相成長（Ｈ−ＶＰＥ）法又は分子線エピタキシー
（ＭＢＥ）法等の、III-Ｖ族窒化物半導体を成長できる
方法であれば良い。
【００９６】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００９７】図７は本発明の第３の実施形態に係るIII-
Ｖ族窒化物半導体を成長させるためのIII-Ｖ族窒化物か
らなる半導体基板の部分的な断面構成を示している。
Ｖ族窒化物半導体を成長させるためのIII-Ｖ族窒化物か
らなる半導体基板の部分的な断面構成を示している。
【００９８】図７に基づいて第３の実施形態に係るIII-
Ｖ族窒化物からなる半導体基板の製造方法を説明する。
Ｖ族窒化物からなる半導体基板の製造方法を説明する。
【００９９】まず、図７に示すように、成長温度を５０
０℃程度とし、例えばサファイアからなる母材基板５１
の主面上に、Ｖ族源であるＮＨ3 とIII 族源であるＴＭ
Ｇとを供給して、厚さが約２０ｎｍのＧａＮからなる低
温バッファ層５２を成長する。
０℃程度とし、例えばサファイアからなる母材基板５１
の主面上に、Ｖ族源であるＮＨ3 とIII 族源であるＴＭ
Ｇとを供給して、厚さが約２０ｎｍのＧａＮからなる低
温バッファ層５２を成長する。
【０１００】次に、成長温度を１０２０℃程度にまで昇
温した後、III 族源にＴＭＡを追加して、低温バッファ
層５２の上に厚さが約１μｍのＡｌＧａＮからなる下地
層５３を成長する。続いて、フォトリソグラフィ法を用
いて、下地層５３の上に、それぞれの幅が約３μｍで且
つ互いに約１２μｍの間隔をおいて平行に延びるレジス
トパターン（図示せず）を形成し、形成したレジストパ
ターンをマスクとして下地層５３に対してドライエッチ
ングを行なうことにより、該下地層５３の上部に、複数
のリセス部５３ａと該リセス部５３ａ同士に挟まれた領
域からなる複数のストライプ状の凸部５３ｂを形成す
る。
温した後、III 族源にＴＭＡを追加して、低温バッファ
層５２の上に厚さが約１μｍのＡｌＧａＮからなる下地
層５３を成長する。続いて、フォトリソグラフィ法を用
いて、下地層５３の上に、それぞれの幅が約３μｍで且
つ互いに約１２μｍの間隔をおいて平行に延びるレジス
トパターン（図示せず）を形成し、形成したレジストパ
ターンをマスクとして下地層５３に対してドライエッチ
ングを行なうことにより、該下地層５３の上部に、複数
のリセス部５３ａと該リセス部５３ａ同士に挟まれた領
域からなる複数のストライプ状の凸部５３ｂを形成す
る。
【０１０１】続いて、例えばＥＣＲスパッタ法を用い
て、リセス部５３ａが形成された下地層５３の上にレジ
ストパターン及び凸部５３ｂを含む全面にわたって、窒
化シリコン（ＳｉＮx ）からなるマスク膜５４を堆積す
る。その後、レジストパターンをリフトオフして凸部５
３ｂ上のマスク膜５４を除去することにより、該凸部５
３ｂの頂面を露出する。
て、リセス部５３ａが形成された下地層５３の上にレジ
ストパターン及び凸部５３ｂを含む全面にわたって、窒
化シリコン（ＳｉＮx ）からなるマスク膜５４を堆積す
る。その後、レジストパターンをリフトオフして凸部５
３ｂ上のマスク膜５４を除去することにより、該凸部５
３ｂの頂面を露出する。
【０１０２】次に、再度、ＭＯＶＰＥ法により、成長温
度を１０００℃程度とし、ＮＨ3 とＴＭＧとＴＭＡとを
下地層５３上に供給して、下地層５３の凸部５３ｂの露
出面を種結晶として厚さが約２μｍのＡｌ0.07Ｇａ0.93
Ｎからなる選択成長層４１ａを成長する。続いて、選択
成長層４１ａの上に厚さが約２μｍ〜約２００μｍのＡ
ｌ0.07Ｇａ0.93Ｎからなる基板本体層４１ｂを成長する
ことにより、選択成長層４１ａと基板本体層４１ｂとか
らなる半導体基板４１を得る。さらに、半導体基板４１
を下地層５３及び母材基板５１から剥離してもよい。こ
の場合、半導体基板４１は下地層５３の凸部５３ｂとの
み接合しているため、剥離も容易である。但し、半導体
基板４１を剥離する場合には、基板本体層４１ｂの厚さ
を２００μｍ程度とする。この場合に、ＭＯＶＰＥ法は
成長レートが小さいため、成長レートが約数十μｍ／ｈ
のＨ−ＶＰＥ法を併用すると良い。
度を１０００℃程度とし、ＮＨ3 とＴＭＧとＴＭＡとを
下地層５３上に供給して、下地層５３の凸部５３ｂの露
出面を種結晶として厚さが約２μｍのＡｌ0.07Ｇａ0.93
Ｎからなる選択成長層４１ａを成長する。続いて、選択
成長層４１ａの上に厚さが約２μｍ〜約２００μｍのＡ
ｌ0.07Ｇａ0.93Ｎからなる基板本体層４１ｂを成長する
ことにより、選択成長層４１ａと基板本体層４１ｂとか
らなる半導体基板４１を得る。さらに、半導体基板４１
を下地層５３及び母材基板５１から剥離してもよい。こ
の場合、半導体基板４１は下地層５３の凸部５３ｂとの
み接合しているため、剥離も容易である。但し、半導体
基板４１を剥離する場合には、基板本体層４１ｂの厚さ
を２００μｍ程度とする。この場合に、ＭＯＶＰＥ法は
成長レートが小さいため、成長レートが約数十μｍ／ｈ
のＨ−ＶＰＥ法を併用すると良い。
【０１０３】なお、このような、上面にストライプ状の
リセス部５３ａ及び凸部５３ｂを設けた下地層５３にお
けるマスク膜５４から露出した凸部５３ｂの頂面を種結
晶とする選択成長法をＡＢＬＥＧ（Air Bridged Latera
l Epitaxial Growth：松下電器産業株式会社の商標名）
法と呼ぶ。
リセス部５３ａ及び凸部５３ｂを設けた下地層５３にお
けるマスク膜５４から露出した凸部５３ｂの頂面を種結
晶とする選択成長法をＡＢＬＥＧ（Air Bridged Latera
l Epitaxial Growth：松下電器産業株式会社の商標名）
法と呼ぶ。
【０１０４】このように、第３の実施形態によると、格
子欠陥、クラック及び反りが生じなることがない高品質
な窒化アルミニウムガリウム（ＡｌＧａＮ）からなる半
導体基板４１を得ることができる。
子欠陥、クラック及び反りが生じなることがない高品質
な窒化アルミニウムガリウム（ＡｌＧａＮ）からなる半
導体基板４１を得ることができる。
【０１０５】ところで、下地層におけるマスク膜からの
露出面から成長させる選択成長によって、ＡｌＧａＮか
らなる３元混晶を選択成長させると、単体のアルミニウ
ムがマスク膜５４上に堆積する。しかしながら、第３の
実施形態においては、ＡＢＬＥＧ法を用いているため、
下地層５３のリセス部５３ａによって、選択成長層４１
ａとの間に空隙が形成される。その結果、選択成長層４
１ａには、堆積したアルミニウムが取り込まれなくなる
ので、半導体基板４１の結晶品質は格段に向上する。
露出面から成長させる選択成長によって、ＡｌＧａＮか
らなる３元混晶を選択成長させると、単体のアルミニウ
ムがマスク膜５４上に堆積する。しかしながら、第３の
実施形態においては、ＡＢＬＥＧ法を用いているため、
下地層５３のリセス部５３ａによって、選択成長層４１
ａとの間に空隙が形成される。その結果、選択成長層４
１ａには、堆積したアルミニウムが取り込まれなくなる
ので、半導体基板４１の結晶品質は格段に向上する。
【０１０６】なお、３元混晶からなる窒化物半導体基板
の形成方法は、ＡＢＬＥＧ法に限られない。すなわち、
ＭＯＶＰＥ法又はＨ−ＶＰＥ法を用いて、サファイア、
ヒ化ガリウム（ＧａＡｓ）、シリコン（Ｓｉ）又は炭化
ケイ素（ＳｉＣ）等からなる母材基板の上に、数百μｍ
程度の厚さの窒化物半導体層を成長し、その後、成長し
た窒化物半導体層から母材基板を剥離することにより形
成してもよい。このとき、選択横方向成長（ＥＬＯ）法
を併用しても良い。
の形成方法は、ＡＢＬＥＧ法に限られない。すなわち、
ＭＯＶＰＥ法又はＨ−ＶＰＥ法を用いて、サファイア、
ヒ化ガリウム（ＧａＡｓ）、シリコン（Ｓｉ）又は炭化
ケイ素（ＳｉＣ）等からなる母材基板の上に、数百μｍ
程度の厚さの窒化物半導体層を成長し、その後、成長し
た窒化物半導体層から母材基板を剥離することにより形
成してもよい。このとき、選択横方向成長（ＥＬＯ）法
を併用しても良い。
【０１０７】また、窒素又はアンモニアの高圧雰囲気下
により直接に成長させて形成したバルク上の基板を用い
てもよい。
により直接に成長させて形成したバルク上の基板を用い
てもよい。
【０１０８】
【発明の効果】本発明に係る第１の半導体の製造方法に
よると、第１の半導体層のアルミニウムの組成をアルミ
ニウムを含む第２の半導体層のバルク状態の格子定数と
熱収縮又は熱膨張によって実質的に一致するように設定
するため、成長後に室温に戻したとしても、格子定数が
相対的に小さい第２の半導体層にクラック等が発生する
ことがない。
よると、第１の半導体層のアルミニウムの組成をアルミ
ニウムを含む第２の半導体層のバルク状態の格子定数と
熱収縮又は熱膨張によって実質的に一致するように設定
するため、成長後に室温に戻したとしても、格子定数が
相対的に小さい第２の半導体層にクラック等が発生する
ことがない。
【０１０９】本発明に係る第２の半導体の製造方法によ
ると、ＡｌＧａＮからなる半導体基板の格子定数をアル
ミニウムを含む半導体層のバルク状態の格子定数と実質
的に一致させるため、半導体層に生じるクラック等の発
生を防止することができる。
ると、ＡｌＧａＮからなる半導体基板の格子定数をアル
ミニウムを含む半導体層のバルク状態の格子定数と実質
的に一致させるため、半導体層に生じるクラック等の発
生を防止することができる。
【図１】本発明の第１の実施形態に係る半導体レーザ素
子を示す構成断面図である。
子を示す構成断面図である。
【図２】本発明における異種基板を用いた場合の概念を
示し、サファイア上に成長した窒化アルミニウムガリウ
ム（ＡｌＧａＮ）及びフリーな状態の窒化ガリウム（Ｇ
ａＮ）の温度と、窒化アルミニウムガリウム（ＡｌＧａ
Ｎ）からなるクラッド層の格子定数との関係を表わすグ
ラフである。
示し、サファイア上に成長した窒化アルミニウムガリウ
ム（ＡｌＧａＮ）及びフリーな状態の窒化ガリウム（Ｇ
ａＮ）の温度と、窒化アルミニウムガリウム（ＡｌＧａ
Ｎ）からなるクラッド層の格子定数との関係を表わすグ
ラフである。
【図３】本発明の第１の実施形態に係る半導体の製造方
法における低温バッファ層の上に半導体結晶を成長し始
める際の原料ガスの温度と、半導体結晶に生じるクラッ
ク密度との関係を表わすグラフである。
法における低温バッファ層の上に半導体結晶を成長し始
める際の原料ガスの温度と、半導体結晶に生じるクラッ
ク密度との関係を表わすグラフである。
【図４】本発明の第１の実施形態に係る半導体の製造方
法における低温バッファ層の上に半導体結晶を成長し始
める際の原料ガスの温度と、半導体結晶に生じるｃ軸格
子歪みとの関係を表わすグラフである。
法における低温バッファ層の上に半導体結晶を成長し始
める際の原料ガスの温度と、半導体結晶に生じるｃ軸格
子歪みとの関係を表わすグラフである。
【図５】本発明の第２の実施形態に係る半導体レーザ素
子を示す構成断面図である。
子を示す構成断面図である。
【図６】本発明の第２の実施形態の一変形例に係る半導
体レーザ素子を示す構成断面図である。
体レーザ素子を示す構成断面図である。
【図７】本発明の第３の実施形態に係る半導体基板の製
造方法を示す部分的な構成断面図である。
造方法を示す部分的な構成断面図である。
【図８】従来の半導体レーザ素子を示す構成断面図であ
る。
る。
１１ 基板 １２ 低温バッファ層 １３ 歪抑制層（第１の半導体層） １４ ｎ型コンタクト層 １５ ｎ型クラッド層（第２の半導体層） １６ ｎ型光ガイド層 １７ 多重量子井戸（ＭＱＷ）活性層 １８ ｐ型キャップ層 １９ ｐ型光ガイド層 ２０ ｐ型超格子クラッド層（第２の半導体層） ２１ ｐ型第２コンタクト層 ２２ ｐ型第１コンタクト層 ２３ 保護絶縁膜 ２４ ｐ側電極 ２５ ｎ側電極 ３０ リッジ部 ４１ 半導体基板 ４１ａ 選択成長層 ４１ｂ 基板本体層 ４１Ａ 半導体基板 ４２ ｎ型半導体層 ５１ 母材基板 ５２ 低温バッファ層 ５３ 下地層 ５３ａ リセス部 ５３ｂ 凸部 ５４ マスク膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川口 靖利 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大塚 信之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大仲 清司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F045 AA04 AB14 AB17 AC08 AC12 AD08 AD09 AD14 AD15 BB12 CA09 5F073 AA11 AA55 BA06 CB02 CB04 CB05 CB19 EA29
Claims (13)
- 【請求項１】 基板の上に、Ａｌx Ｇａ1-x Ｎ（但し、
ｘは０≦ｘ≦１である）からなる第１の半導体層を室温
よりも高い温度で成長する第１の工程と、 前記第１の半導体層の上に、Ａｌu Ｇａv Ｉｎw Ｎ（但
し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦
１、ｕ＋ｖ＋ｗ＝１である）からなる第２の半導体層を
成長する第２の工程とを備え、 前記第１の工程は、前記第１の半導体層のＡｌの組成ｘ
の値を、該第１の半導体層の室温における格子定数が、
熱収縮又は熱膨張によって前記第２の半導体層のバルク
状態の格子定数と実質的に一致するように設定する工程
を含むことを特徴とする半導体の製造方法。 - 【請求項２】 前記第１の半導体層と前記第２の半導体
層との間、又は前記第２の半導体層の上に、Ａｌの組成
が前記第２の半導体層よりも小さい第３の半導体層を成
長する工程をさらに備えていることを特徴とする請求項
１に記載の半導体の製造方法。 - 【請求項３】 前記基板は、サファイア、炭化ケイ素又
はシリコンからなることを特徴とする請求項１又は２に
記載の半導体の製造方法。 - 【請求項４】 Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦
１である）からなる半導体基板の上に、Ａｌu Ｇａv Ｉ
ｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、
０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる半導体層
を成長する工程を備え、 前記半導体基板の格子定数を、前記半導体層におけるバ
ルク状態の格子定数と実質的に一致させることを特徴と
する半導体の製造方法。 - 【請求項５】 Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ≦
１である）からなる半導体基板の上に、Ａｌu Ｇａv Ｉ
ｎw Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、
０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる半導体層
を成長する工程を備えていることを特徴とする半導体の
製造方法。 - 【請求項６】 前記半導体基板はインジウムを含むこと
を特徴とする請求項５に記載の半導体の製造方法。 - 【請求項７】 Ａｌu Ｇａv Ｉｎw Ｎ（但し、ｕ、ｖ、
ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ≦１、ｕ＋ｖ＋ｗ
＝１である）からなる半導体層を、Ａｌx Ｇａ1-x Ｎ
（但し、ｘは０≦ｘ≦１である）からなる半導体基板の
上に成長させる際に用いる前記半導体基板の製造方法で
あって、 前記半導体基板のＡｌの組成ｘを、該半導体基板の格子
定数が前記半導体層のバルク状態の格子定数と実質的に
一致する値に設定することを特徴とする半導体基板の製
造方法。 - 【請求項８】 基板の上に形成されたＡｌx Ｇａ1-x Ｎ
（但し、ｘは０≦ｘ≦１である）からなる第１の半導体
層と、 前記第１の半導体層の上に形成されたＡｌu Ｇａv Ｉｎ
w Ｎ（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０
≦ｗ≦１、ｕ＋ｖ＋ｗ＝１である）からなる第２の半導
体層とを備え、 前記第１の半導体層の室温における格子定数は、熱収縮
又は熱膨張によって前記第２の半導体層のバルク状態の
格子定数と実質的に一致していることを特徴とする半導
体発光素子。 - 【請求項９】 前記第１の半導体層と前記第２の半導体
層との間、又は前記第２の半導体層の上に、Ａｌの組成
が前記第２の半導体層よりも小さい活性層をさらに備
え、 前記第２の半導体層はクラッド層であることを特徴とす
る請求項８に記載の半導体発光素子。 - 【請求項１０】 前記基板は、サファイア、炭化ケイ素
又はシリコンからなることを特徴とする請求項８又は９
に記載の半導体発光素子。 - 【請求項１１】 Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ
≦１である）からなる半導体基板と、 前記半導体基板の上に形成されたＡｌu Ｇａv Ｉｎw Ｎ
（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ
≦１、ｕ＋ｖ＋ｗ＝１である）からなる半導体層とを備
え、 前記半導体基板の格子定数は、前記半導体層のバルク状
態の格子定数と実質的に一致していることを特徴とする
半導体発光素子。 - 【請求項１２】 Ａｌx Ｇａ1-x Ｎ（但し、ｘは０≦ｘ
≦１である）からなる半導体基板と、 前記半導体基板の上に形成されたＡｌu Ｇａv Ｉｎw Ｎ
（但し、ｕ、ｖ、ｗは０＜ｕ≦１、０≦ｖ≦１、０≦ｗ
≦１、ｕ＋ｖ＋ｗ＝１である）からなる半導体層とを備
えていることを特徴とする半導体発光素子。 - 【請求項１３】 前記半導体基板はインジウムを含むこ
とを特徴とする請求項１２に記載の半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001382955A JP2002261033A (ja) | 2000-12-20 | 2001-12-17 | 半導体の製造方法、半導体基板の製造方法及び半導体発光素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386624 | 2000-12-20 | ||
| JP2000-386624 | 2000-12-20 | ||
| JP2001382955A JP2002261033A (ja) | 2000-12-20 | 2001-12-17 | 半導体の製造方法、半導体基板の製造方法及び半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261033A true JP2002261033A (ja) | 2002-09-13 |
Family
ID=26606161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001382955A Pending JP2002261033A (ja) | 2000-12-20 | 2001-12-17 | 半導体の製造方法、半導体基板の製造方法及び半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261033A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006054673A1 (en) * | 2004-11-16 | 2006-05-26 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device |
| JP2006324680A (ja) * | 2006-06-08 | 2006-11-30 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2007258599A (ja) * | 2006-03-24 | 2007-10-04 | Sanyo Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
| JP2013504197A (ja) * | 2009-09-08 | 2013-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 湾曲を制御する層を備えたｉｉｉ族の窒化物の発光デバイス |
| WO2015012403A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社トクヤマ | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
-
2001
- 2001-12-17 JP JP2001382955A patent/JP2002261033A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006054673A1 (en) * | 2004-11-16 | 2006-05-26 | Showa Denko K.K. | Group iii nitride semiconductor light-emitting device |
| US7514707B2 (en) | 2004-11-16 | 2009-04-07 | Showa Denko K.K. | Group III nitride semiconductor light-emitting device |
| JP2007258599A (ja) * | 2006-03-24 | 2007-10-04 | Sanyo Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
| JP2006324680A (ja) * | 2006-06-08 | 2006-11-30 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2013504197A (ja) * | 2009-09-08 | 2013-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 湾曲を制御する層を備えたｉｉｉ族の窒化物の発光デバイス |
| WO2015012403A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社トクヤマ | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
| JPWO2015012403A1 (ja) * | 2013-07-26 | 2017-03-02 | 株式会社トクヤマ | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
| US9896780B2 (en) | 2013-07-26 | 2018-02-20 | Stanley Electric Co., Ltd. | Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3569807B2 (ja) | 窒化物半導体素子の製造方法 | |
| US6858877B2 (en) | Nitride semiconductor, method for manufacturing the same and nitride semiconductor device | |
| US6777253B2 (en) | Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device | |
| US6518082B1 (en) | Method for fabricating nitride semiconductor device | |
| JP3515974B2 (ja) | 窒化物半導体、その製造方法及び窒化物半導体素子 | |
| US7550368B2 (en) | Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device | |
| JP3438674B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP2008198952A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| JP2001135892A (ja) | 窒化物半導体発光装置 | |
| WO2008029915A1 (fr) | Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication | |
| JP4734786B2 (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
| WO2007046465A1 (ja) | 窒化物半導体素子およびその製法 | |
| JP2000349398A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JPH10335701A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| JP2006024713A (ja) | 窒化物半導体素子およびその製造方法 | |
| JP2002261033A (ja) | 半導体の製造方法、半導体基板の製造方法及び半導体発光素子 | |
| JP2008066550A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP3371830B2 (ja) | 窒化物半導体発光素子 | |
| JP4628651B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2001057463A (ja) | 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法 | |
| JPH09186363A (ja) | 半導体発光素子及びその製造方法 | |
| JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| JP2000332365A (ja) | 半導体発光素子及びその製造方法 | |
| JP2009088230A (ja) | 半導体発光素子およびその製造方法 | |
| JP4198003B2 (ja) | 窒化物半導体発光素子 |