JP2002257859A - プローブカードの製造方法 - Google Patents
プローブカードの製造方法Info
- Publication number
- JP2002257859A JP2002257859A JP2001055655A JP2001055655A JP2002257859A JP 2002257859 A JP2002257859 A JP 2002257859A JP 2001055655 A JP2001055655 A JP 2001055655A JP 2001055655 A JP2001055655 A JP 2001055655A JP 2002257859 A JP2002257859 A JP 2002257859A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- probes
- forming
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 電極パッドとの接触面積が小さい多数のプロ
ーブが狭ピッチで配列されたプローブカードを効率良く
製造すること。 【解決手段】 珪素からなる基板の表面に必要なプロー
ブの本数分の溝を形成し（工程Ｓ１００）、これらの溝
に導電性材料を形成し、溝を鋳型としてプローブを形成
する（工程Ｓ１２０）。その後、プローブの所定長さま
での部位が露出するように基板を除去し、残った基板か
らなるプローブ台を形成する（工程Ｓ１４０）。こうす
れば、複数のプローブを一括してプローブ台に形成する
ことができるので、プローブの数が増加しても効率良く
形成することができる。
ーブが狭ピッチで配列されたプローブカードを効率良く
製造すること。 【解決手段】 珪素からなる基板の表面に必要なプロー
ブの本数分の溝を形成し（工程Ｓ１００）、これらの溝
に導電性材料を形成し、溝を鋳型としてプローブを形成
する（工程Ｓ１２０）。その後、プローブの所定長さま
での部位が露出するように基板を除去し、残った基板か
らなるプローブ台を形成する（工程Ｓ１４０）。こうす
れば、複数のプローブを一括してプローブ台に形成する
ことができるので、プローブの数が増加しても効率良く
形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子素子チップの
電気的特性の検査を行なうときに電子素子チップと検査
装置とを電気的に接続する複数のプローブを備えるプロ
ーブカードの製造方法に関する。
電気的特性の検査を行なうときに電子素子チップと検査
装置とを電気的に接続する複数のプローブを備えるプロ
ーブカードの製造方法に関する。
【０００２】
【従来の技術】従来より半導体チップの電気的特性の検
査を行なう際に、検査対象の半導体チップの電極パッド
とほぼ同じ数のタングステン線からなるプローブを備
え、これらプローブを介して検査装置と半導体チップと
を電気的に接続するプローブカードが広く用いられてい
る。このようなプローブを用いた検査は、各プローブの
一方の先端部を半導体チップの各電極パッドに押し当て
ると共に他方の端部を検査装置と電気的に接続して行な
われる。各プローブは、互いに接触しないように所定の
間隔をもって他方の端部側がプローブ台に取りつけられ
ている。近年、半導体チップの電極パッドの数の増加，
サイズの減少，配列間隔の狭ピッチ化が進んでいる。そ
のため、このような半導体チップに対応するため、先端
径の小さいプローブを多数狭ピッチでプローブ台に取り
つける必要がある。従来、各プローブをプローブ台に取
り付ける方法として、タングステン線をプローブ台に一
本ずつ取り付ける方法が行なわれていた。
査を行なう際に、検査対象の半導体チップの電極パッド
とほぼ同じ数のタングステン線からなるプローブを備
え、これらプローブを介して検査装置と半導体チップと
を電気的に接続するプローブカードが広く用いられてい
る。このようなプローブを用いた検査は、各プローブの
一方の先端部を半導体チップの各電極パッドに押し当て
ると共に他方の端部を検査装置と電気的に接続して行な
われる。各プローブは、互いに接触しないように所定の
間隔をもって他方の端部側がプローブ台に取りつけられ
ている。近年、半導体チップの電極パッドの数の増加，
サイズの減少，配列間隔の狭ピッチ化が進んでいる。そ
のため、このような半導体チップに対応するため、先端
径の小さいプローブを多数狭ピッチでプローブ台に取り
つける必要がある。従来、各プローブをプローブ台に取
り付ける方法として、タングステン線をプローブ台に一
本ずつ取り付ける方法が行なわれていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法では、半導体チップの電極パッド数が増加するとプ
ローブ台に取り付けるプローブの数も増加するので、取
り付け作業量も増加するという問題があった。
方法では、半導体チップの電極パッド数が増加するとプ
ローブ台に取り付けるプローブの数も増加するので、取
り付け作業量も増加するという問題があった。
【０００４】また、電極パッドのサイズが減少すると、
電極パッドとの接触面積が小さいプローブが必要とな
る。特に、先端径が２０［μｍ］以下のプローブが必要
な場合、そのような先端径のタングステン線を形成する
ことが難しいという問題があった。
電極パッドとの接触面積が小さいプローブが必要とな
る。特に、先端径が２０［μｍ］以下のプローブが必要
な場合、そのような先端径のタングステン線を形成する
ことが難しいという問題があった。
【０００５】そして、電極パッド間の配列間隔の狭ピッ
チ化が進み、特に間隔が５０［μｍ］以下となると、従
来の方法では、各プローブを互いに当たらないようにプ
ローブ台に取りつけることが難しいという問題があっ
た。
チ化が進み、特に間隔が５０［μｍ］以下となると、従
来の方法では、各プローブを互いに当たらないようにプ
ローブ台に取りつけることが難しいという問題があっ
た。
【０００６】本発明は、上記課題を解決するためになさ
れたものであり、電極パッドとの接触面積が小さい多数
のプローブが狭ピッチで配列されたプローブカードを効
率良く製造することを目的とする。
れたものであり、電極パッドとの接触面積が小さい多数
のプローブが狭ピッチで配列されたプローブカードを効
率良く製造することを目的とする。
【０００７】
【課題を解決するための手段】本発明のプローブカード
の製造方法は、電子素子チップの電気的特性の検査を行
なうときに一方の端部が前記電子素子チップに接触して
前記電子素子チップと電気的に接続され他方の端部側が
前記検査を行なう検査装置と電気的に接続される導電性
材料からなるプローブと、前記プローブの前記他方の端
部側を支持するプローブ台と、を備えるプローブカード
の製造方法であって、エッチング法により、前記プロー
ブに適合する形状の複数の溝を基板の表面に形成する溝
形成工程と、前記各溝を鋳型として所定の厚さの導電性
材料を積層し、複数のプローブを形成するプローブ形成
工程と、前記プローブの前記一方の端部から所定長さま
での部位が露出するよう前記基板の一部を除去し、残余
の前記基板からなるプローブ台を形成するプローブ台形
成工程と、を備えることを特徴とする。
の製造方法は、電子素子チップの電気的特性の検査を行
なうときに一方の端部が前記電子素子チップに接触して
前記電子素子チップと電気的に接続され他方の端部側が
前記検査を行なう検査装置と電気的に接続される導電性
材料からなるプローブと、前記プローブの前記他方の端
部側を支持するプローブ台と、を備えるプローブカード
の製造方法であって、エッチング法により、前記プロー
ブに適合する形状の複数の溝を基板の表面に形成する溝
形成工程と、前記各溝を鋳型として所定の厚さの導電性
材料を積層し、複数のプローブを形成するプローブ形成
工程と、前記プローブの前記一方の端部から所定長さま
での部位が露出するよう前記基板の一部を除去し、残余
の前記基板からなるプローブ台を形成するプローブ台形
成工程と、を備えることを特徴とする。
【０００８】本発明のプローブカードの製造方法では、
基板表面にプローブに適合する形状の複数の溝をエッチ
ング法により形成し、この溝を鋳型にして複数のプロー
ブを形成し、プローブの所定長さまでの部位が露出する
ように基板を除去し基板をプローブ台とする。こうすれ
ば、必要なプローブの数が増加しても、各プローブを一
括してプローブ台に形成することができるので効率よく
プローブカードを形成することができる。また、エッチ
ング法を用いると精密な形状の複数の溝を狭ピッチで形
成することができるので、電子素子チップとの接触面積
の小さいプローブを狭ピッチでプローブ台に配列させる
ことができる。
基板表面にプローブに適合する形状の複数の溝をエッチ
ング法により形成し、この溝を鋳型にして複数のプロー
ブを形成し、プローブの所定長さまでの部位が露出する
ように基板を除去し基板をプローブ台とする。こうすれ
ば、必要なプローブの数が増加しても、各プローブを一
括してプローブ台に形成することができるので効率よく
プローブカードを形成することができる。また、エッチ
ング法を用いると精密な形状の複数の溝を狭ピッチで形
成することができるので、電子素子チップとの接触面積
の小さいプローブを狭ピッチでプローブ台に配列させる
ことができる。
【０００９】本発明のプローブカードの製造方法におい
て、前記基板は、前記表面の結晶面が｛１００｝面のシ
リコン基板であり、前記溝形成工程は、アルカリ性の溶
液を用いた異方性エッチング法により前記基板の前記表
面に複数の溝を形成する工程としてもよい。こうすれ
ば、溝は、内壁面が｛１１１｝結晶面からなる精密な形
状のＶ字型の溝として形成される。この結果、断面形状
が精密なＶ字型をしたプローブを形成することができ
る。
て、前記基板は、前記表面の結晶面が｛１００｝面のシ
リコン基板であり、前記溝形成工程は、アルカリ性の溶
液を用いた異方性エッチング法により前記基板の前記表
面に複数の溝を形成する工程としてもよい。こうすれ
ば、溝は、内壁面が｛１１１｝結晶面からなる精密な形
状のＶ字型の溝として形成される。この結果、断面形状
が精密なＶ字型をしたプローブを形成することができ
る。
【００１０】また、本発明のプローブカードの製造方法
において、前記基板は、表面の結晶面が｛１００｝面の
シリコン基板であり、前記プローブ台形成工程は、アル
カリ性の溶液を用いた異方性エッチング法により前記基
板の一部を除去する工程としてもよい。こうすれば、基
板から露出するプローブの長さをより正確に制御するこ
とができる。
において、前記基板は、表面の結晶面が｛１００｝面の
シリコン基板であり、前記プローブ台形成工程は、アル
カリ性の溶液を用いた異方性エッチング法により前記基
板の一部を除去する工程としてもよい。こうすれば、基
板から露出するプローブの長さをより正確に制御するこ
とができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。尚、各図
において同一又は同一の機能を果たす構成要件には同一
の符号を付し説明を省略する。
実施形態という）を、図面に従って説明する。尚、各図
において同一又は同一の機能を果たす構成要件には同一
の符号を付し説明を省略する。
【００１２】図１は、本実施形態のプローブカードの製
造工程のうち、半導体チップと接触するプローブとプロ
ーブ台とを形成するプローブ・プローブ台形成工程を示
すフローチャートである。本工程は、珪素（Ｓｉ）から
なり表面が｛１００｝結晶面である基板に必要なプロー
ブの個数と同じ数の溝を形成する溝形成工程（工程Ｓ１
００）から始める。
造工程のうち、半導体チップと接触するプローブとプロ
ーブ台とを形成するプローブ・プローブ台形成工程を示
すフローチャートである。本工程は、珪素（Ｓｉ）から
なり表面が｛１００｝結晶面である基板に必要なプロー
ブの個数と同じ数の溝を形成する溝形成工程（工程Ｓ１
００）から始める。
【００１３】図２は、図１に示した溝形成工程の詳細を
示すフローチャートである。また、図３は、工程Ｓ１０
６を終えたときの基板を示す平面図であり、図４は、図
３のＡＡ線での断面図、図５は、図３のＢＢ線での断面
図である。そして、図６は、工程Ｓ１１０を終えたとき
の基板を示す平面図であり、図７は、図６のＡＡ線での
断面図、図８は、図６のＢＢ線での断面図である。最初
に、珪素（Ｓｉ）からなる基板１０の表面に二酸化珪素
（ＳｉＯ２）からなる絶縁膜１２ａを形成する（工程Ｓ
１０２）。次に、レジスト層１４を形成し、フォトリソ
グラフィ法を用いて、形成するプローブに必要な長さ
Ｌ，幅Ｗを持つ開口を備えるレジスト層１４をパターニ
ングする（工程Ｓ１０４）。そして、レジスト層１４を
マスクとして絶縁膜１２ａをエッチングする（工程Ｓ１
０６、図３〜図５）。
示すフローチャートである。また、図３は、工程Ｓ１０
６を終えたときの基板を示す平面図であり、図４は、図
３のＡＡ線での断面図、図５は、図３のＢＢ線での断面
図である。そして、図６は、工程Ｓ１１０を終えたとき
の基板を示す平面図であり、図７は、図６のＡＡ線での
断面図、図８は、図６のＢＢ線での断面図である。最初
に、珪素（Ｓｉ）からなる基板１０の表面に二酸化珪素
（ＳｉＯ２）からなる絶縁膜１２ａを形成する（工程Ｓ
１０２）。次に、レジスト層１４を形成し、フォトリソ
グラフィ法を用いて、形成するプローブに必要な長さ
Ｌ，幅Ｗを持つ開口を備えるレジスト層１４をパターニ
ングする（工程Ｓ１０４）。そして、レジスト層１４を
マスクとして絶縁膜１２ａをエッチングする（工程Ｓ１
０６、図３〜図５）。
【００１４】次に、レジスト層１４と絶縁膜１２ａとを
マスクとして、水酸化カリウム（ＫＯＨ）溶液を用いて
基板１０を異方性エッチングして複数の溝１６を形成し
（工程Ｓ１０８）、レジスト層１４を除去する（Ｓ１１
０、図６〜図８）。Ｓｉは、その結晶構造からＫＯＨ溶
液のようなアルカリ溶液でエッチングすると、｛１０
０｝面が｛１１１｝面より早くエッチングされる。その
ため、表面が｛１００｝面の基板１０をＫＯＨ溶液でエ
ッチングすると、内壁が｛１１１｝面からなるＶ字型の
溝１６を形成することができる。しかも、二つの内壁の
なす角度は、結晶面の角度で決まっているので、ほぼ正
確に７０．５度となる。このようにすることで、溝１６
は、形成するプローブの長さＬ，幅Ｗに適合する長さと
幅を備え、しかも内壁の角度がほぼ正確に７０．５度に
形成される。尚、エッチングに用いる溶液としては、Ｋ
ＯＨ溶液のほかに、ヒドラジン，ＥＰＷ（エチレンジア
ミン−ピロカテコール−水），ＴＭＡＨ（水酸化テトラ
メチルアンモニウム）などを用いてもよい。
マスクとして、水酸化カリウム（ＫＯＨ）溶液を用いて
基板１０を異方性エッチングして複数の溝１６を形成し
（工程Ｓ１０８）、レジスト層１４を除去する（Ｓ１１
０、図６〜図８）。Ｓｉは、その結晶構造からＫＯＨ溶
液のようなアルカリ溶液でエッチングすると、｛１０
０｝面が｛１１１｝面より早くエッチングされる。その
ため、表面が｛１００｝面の基板１０をＫＯＨ溶液でエ
ッチングすると、内壁が｛１１１｝面からなるＶ字型の
溝１６を形成することができる。しかも、二つの内壁の
なす角度は、結晶面の角度で決まっているので、ほぼ正
確に７０．５度となる。このようにすることで、溝１６
は、形成するプローブの長さＬ，幅Ｗに適合する長さと
幅を備え、しかも内壁の角度がほぼ正確に７０．５度に
形成される。尚、エッチングに用いる溶液としては、Ｋ
ＯＨ溶液のほかに、ヒドラジン，ＥＰＷ（エチレンジア
ミン−ピロカテコール−水），ＴＭＡＨ（水酸化テトラ
メチルアンモニウム）などを用いてもよい。
【００１５】このようにして溝１６を形成したのち、次
に、基板１０の表面の溝１６を鋳型としてプローブを形
成する（図１の工程Ｓ１２０）。図９は、プローブ形成
工程Ｓ１２０の詳細を示すフローチャートである。ま
た、図１０〜図１２は、工程Ｓ１２６を終えたときの基
板を示す平面図，ＡＡ線での断面図、ＢＢ線での断面図
である。そして、図１３〜図１５は、工程Ｓ１２８を終
えたときの基板を示す平面図、ＡＡ線での断面図、ＢＢ
線での断面図である。また、図１６〜図１８は、工程Ｓ
１３２を終えたときの基板を示す平面図、ＡＡ線での断
面図、ＢＢ線での断面図である。まず、溝１６の内壁に
基板１０とプローブを絶縁するためのＳｉＯ２からなる
絶縁膜１２ｂを形成し（工程Ｓ１２２）、次に表面にス
パッタ法を用いて後の無電解めっきの下地となる金から
なる導電層２０ａを形成する（工程Ｓ１２４、図１０〜
図１２）。このとき、触媒として微少量の鉄を混入させ
ておく。尚、触媒付与の方法は、導電層２０ａを形成し
た後にスパッタ又は化学処理を施す方法を用いることも
できる。また、下地は、金を材料とするものとしたが、
金に限定したものではなく、無電解めっきの下地となる
他の導電材料としてもよい。次に、表面にレジストを塗
布して、フォトリソグラフィ法を用いて溝１６上が開口
した厚膜のレジスト層２２を形成し（工程Ｓ１２６）、
無電解めっき法を用いて溝１６内に導電層２０ａを下地
とする所定の厚さのニッケル（Ｎｉ）からなる導電体層
２０ｂを積層する（工程Ｓ１２８、図１３〜図１５）。
導電体層２０ｂの材料は、Ｎｉに限定したものではな
く、ニッケル−タングステン（Ｎｉ−Ｗ）などの他の導
電性材料を用いてもよい。尚、工程Ｓ１２８では、無電
解めっき法のほかに、電気めっき法など導電性材料を形
成する他の方法を用いてもよい。その後、レジスト層２
２を除去し（工程Ｓ１３０）、導電層２０ａの不要な部
位を除去し（工程Ｓ１３２，図１６〜図１８）、導電層
２０ａと導電層２０ｂとからなるプローブ２０を形成す
る。プローブ２０は、内壁が｛１１１｝結晶面のＶ字型
の溝１６を鋳型として形成しているので、下面がほぼ正
確なＶ字型に形成される。
に、基板１０の表面の溝１６を鋳型としてプローブを形
成する（図１の工程Ｓ１２０）。図９は、プローブ形成
工程Ｓ１２０の詳細を示すフローチャートである。ま
た、図１０〜図１２は、工程Ｓ１２６を終えたときの基
板を示す平面図，ＡＡ線での断面図、ＢＢ線での断面図
である。そして、図１３〜図１５は、工程Ｓ１２８を終
えたときの基板を示す平面図、ＡＡ線での断面図、ＢＢ
線での断面図である。また、図１６〜図１８は、工程Ｓ
１３２を終えたときの基板を示す平面図、ＡＡ線での断
面図、ＢＢ線での断面図である。まず、溝１６の内壁に
基板１０とプローブを絶縁するためのＳｉＯ２からなる
絶縁膜１２ｂを形成し（工程Ｓ１２２）、次に表面にス
パッタ法を用いて後の無電解めっきの下地となる金から
なる導電層２０ａを形成する（工程Ｓ１２４、図１０〜
図１２）。このとき、触媒として微少量の鉄を混入させ
ておく。尚、触媒付与の方法は、導電層２０ａを形成し
た後にスパッタ又は化学処理を施す方法を用いることも
できる。また、下地は、金を材料とするものとしたが、
金に限定したものではなく、無電解めっきの下地となる
他の導電材料としてもよい。次に、表面にレジストを塗
布して、フォトリソグラフィ法を用いて溝１６上が開口
した厚膜のレジスト層２２を形成し（工程Ｓ１２６）、
無電解めっき法を用いて溝１６内に導電層２０ａを下地
とする所定の厚さのニッケル（Ｎｉ）からなる導電体層
２０ｂを積層する（工程Ｓ１２８、図１３〜図１５）。
導電体層２０ｂの材料は、Ｎｉに限定したものではな
く、ニッケル−タングステン（Ｎｉ−Ｗ）などの他の導
電性材料を用いてもよい。尚、工程Ｓ１２８では、無電
解めっき法のほかに、電気めっき法など導電性材料を形
成する他の方法を用いてもよい。その後、レジスト層２
２を除去し（工程Ｓ１３０）、導電層２０ａの不要な部
位を除去し（工程Ｓ１３２，図１６〜図１８）、導電層
２０ａと導電層２０ｂとからなるプローブ２０を形成す
る。プローブ２０は、内壁が｛１１１｝結晶面のＶ字型
の溝１６を鋳型として形成しているので、下面がほぼ正
確なＶ字型に形成される。
【００１６】プローブ２０を形成した後、プローブ２０
を所定の長さＬ１だけ基板１０から突き出し露出するよ
う基板１０の一部を除去し、基板１０からなるプローブ
台を形成する（図１の工程Ｓ１４０）。図１９は、プロ
ーブ台形成工程Ｓ１４０の詳細を示すフローチャートで
ある。また、図２０は、工程Ｓ１４２を終えたときの基
板を示す平面図であり、図２１は、図２０のＢＢ線での
断面図である。そして、図２２は、工程Ｓ１４４を終え
たときの基板を示す平面図であり、図２３は、図２２の
ＢＢ線での断面図である。まず、刃幅４０［μｍ］程度
のブレードのダイサーを用いてプローブ２０の露出させ
る部位の下方の基板１０の厚さがＤ１となるように、基
板１０の一部を削ると共にプローブ２０の先端部を削る
（工程Ｓ１４２，図２０，図２１）。このとき、プロー
ブ２０の先端部及び基板１０を図２１のＣＣ線やＤＤ線
などで切断すると、プローブ２０の先端部をより鋭角に
することができる。次に、ＫＯＨ溶液を用いて基板１０
を異方性エッチングして、プローブ２０の一方の先端か
ら長さＬ１分だけ露出させる（工程Ｓ１４４）。そし
て、基板１０の表面に露出した絶縁膜１２ａ上にマスク
層を形成し、プローブ２０の露出した部分の絶縁膜１２
ｂを除去し（図２２，図２３）、残った基板１０からな
るプローブ台３０を形成する。工程Ｓ１４４では、基板
１０の裏面の結晶面と工程Ｓ１４２で削り露出した面の
結晶面が｛１００｝面であるので、ＫＯＨ溶液に対して
｛１００｝面が｛１１１｝面より速くエッチングされ
る。従って、基板１０は、図２３に示すように｛１１
１｝面からなるＶ字型の形状にエッチングされる。
を所定の長さＬ１だけ基板１０から突き出し露出するよ
う基板１０の一部を除去し、基板１０からなるプローブ
台を形成する（図１の工程Ｓ１４０）。図１９は、プロ
ーブ台形成工程Ｓ１４０の詳細を示すフローチャートで
ある。また、図２０は、工程Ｓ１４２を終えたときの基
板を示す平面図であり、図２１は、図２０のＢＢ線での
断面図である。そして、図２２は、工程Ｓ１４４を終え
たときの基板を示す平面図であり、図２３は、図２２の
ＢＢ線での断面図である。まず、刃幅４０［μｍ］程度
のブレードのダイサーを用いてプローブ２０の露出させ
る部位の下方の基板１０の厚さがＤ１となるように、基
板１０の一部を削ると共にプローブ２０の先端部を削る
（工程Ｓ１４２，図２０，図２１）。このとき、プロー
ブ２０の先端部及び基板１０を図２１のＣＣ線やＤＤ線
などで切断すると、プローブ２０の先端部をより鋭角に
することができる。次に、ＫＯＨ溶液を用いて基板１０
を異方性エッチングして、プローブ２０の一方の先端か
ら長さＬ１分だけ露出させる（工程Ｓ１４４）。そし
て、基板１０の表面に露出した絶縁膜１２ａ上にマスク
層を形成し、プローブ２０の露出した部分の絶縁膜１２
ｂを除去し（図２２，図２３）、残った基板１０からな
るプローブ台３０を形成する。工程Ｓ１４４では、基板
１０の裏面の結晶面と工程Ｓ１４２で削り露出した面の
結晶面が｛１００｝面であるので、ＫＯＨ溶液に対して
｛１００｝面が｛１１１｝面より速くエッチングされ
る。従って、基板１０は、図２３に示すように｛１１
１｝面からなるＶ字型の形状にエッチングされる。
【００１７】プローブ台形成工程では、工程Ｓ１４２で
基板１０の切削量を制御することでプローブ２０のプロ
ーブ台から露出する長さＬ１を制御することができる。
例えば、図２４に示すように、基板の厚さＤ２を図２１
に示した厚さＤ１より厚くすると、図２４において点線
で示すように工程Ｓ１４４を終えたとき露出するプロー
ブ２０の長さを図２１で示すより短くすることができ
る。
基板１０の切削量を制御することでプローブ２０のプロ
ーブ台から露出する長さＬ１を制御することができる。
例えば、図２４に示すように、基板の厚さＤ２を図２１
に示した厚さＤ１より厚くすると、図２４において点線
で示すように工程Ｓ１４４を終えたとき露出するプロー
ブ２０の長さを図２１で示すより短くすることができ
る。
【００１８】このようにして形成したプローブ２０は、
検査の際にはプローブ台３０を傾斜させ先端部のＶ字型
をした角部２６（図２３）を半導体チップの電極パッド
に接触させるので、面積の小さい電極パッドにも好適に
接触することができる。
検査の際にはプローブ台３０を傾斜させ先端部のＶ字型
をした角部２６（図２３）を半導体チップの電極パッド
に接触させるので、面積の小さい電極パッドにも好適に
接触することができる。
【００１９】以上説明した方法を用いると、複数のプロ
ーブ２０を一括して形成することができるので、プロー
ブ台にプローブを一本ずつ取り付ける従来の方法よりも
効率良く形成することができる。また、各プローブ２０
の配列間隔が狭くなっても、互いに接触しないように形
成することができる。
ーブ２０を一括して形成することができるので、プロー
ブ台にプローブを一本ずつ取り付ける従来の方法よりも
効率良く形成することができる。また、各プローブ２０
の配列間隔が狭くなっても、互いに接触しないように形
成することができる。
【００２０】本実施形態の製造方法では、溝１６を形成
するのに結晶面によりＫＯＨ溶液に対するエッチング速
度が異なることを利用した異方性エッチングを行なった
が、他のエッチング方法で溝１６を形成してもよい。
するのに結晶面によりＫＯＨ溶液に対するエッチング速
度が異なることを利用した異方性エッチングを行なった
が、他のエッチング方法で溝１６を形成してもよい。
【００２１】本実施形態の製造方法では、絶縁膜１２
ａ，１２ｂを基板１０上に形成したが、基板１０が水晶
などの絶縁性の基板である場合は、絶縁膜１２ａ，１２
ｂの形成及び加工工程は省略することができる。
ａ，１２ｂを基板１０上に形成したが、基板１０が水晶
などの絶縁性の基板である場合は、絶縁膜１２ａ，１２
ｂの形成及び加工工程は省略することができる。
【００２２】本実施形態の製造方法では、プローブを形
成する工程（図１の工程Ｓ１２０）は、無電解めっき法
を用いるものとしたが、例えば、パラジウム合金などを
材料とするガラス金属の圧入によりプローブを溝１６に
形成してもよい。
成する工程（図１の工程Ｓ１２０）は、無電解めっき法
を用いるものとしたが、例えば、パラジウム合金などを
材料とするガラス金属の圧入によりプローブを溝１６に
形成してもよい。
【００２３】本実施形態の製造方法では、プローブ台形
成工程の工程Ｓ１４２において基板１０の一部を予めダ
イサーで除去したが、工程Ｓ１４２は必ずしも必須では
なく、適宜省略することができる。
成工程の工程Ｓ１４２において基板１０の一部を予めダ
イサーで除去したが、工程Ｓ１４２は必ずしも必須では
なく、適宜省略することができる。
【００２４】
【発明の効果】本発明のプローブカードの製造方法で
は、基板表面にプローブに適合する形状の複数の溝をエ
ッチング法により形成し、この溝を鋳型にして複数のプ
ローブを形成し、プローブの所定長さまでの部位が露出
するように基板を除去し基板をプローブ台とする。こう
すれば、複数のプローブを一括して形成することができ
るので、複数のプローブがプローブ台に支持されプロー
ブカードを効率良く形成することができる。また、エッ
チング法を用いると精密な形状の複数の溝を狭ピッチで
形成することができるので、電子素子チップとの接触面
積の小さいプローブが狭ピッチでプローブ台に配列され
たプローブカードを製造することができる。
は、基板表面にプローブに適合する形状の複数の溝をエ
ッチング法により形成し、この溝を鋳型にして複数のプ
ローブを形成し、プローブの所定長さまでの部位が露出
するように基板を除去し基板をプローブ台とする。こう
すれば、複数のプローブを一括して形成することができ
るので、複数のプローブがプローブ台に支持されプロー
ブカードを効率良く形成することができる。また、エッ
チング法を用いると精密な形状の複数の溝を狭ピッチで
形成することができるので、電子素子チップとの接触面
積の小さいプローブが狭ピッチでプローブ台に配列され
たプローブカードを製造することができる。
【図１】 本実施形態のプローブカードの製造工程のう
ち、半導体チップと接触するプローブとプローブ台とを
形成するプローブ・プローブ台形成工程を示すフローチ
ャートである。
ち、半導体チップと接触するプローブとプローブ台とを
形成するプローブ・プローブ台形成工程を示すフローチ
ャートである。
【図２】 図１に示した溝形成工程の詳細を示すフロー
チャートである。
チャートである。
【図３】 工程Ｓ１０６を終えたときの基板を示す平面
図である。
図である。
【図４】 図３のＡＡ線での断面図である。
【図５】 図３のＢＢ線での断面図である。
【図６】 工程Ｓ１１０を終えたときの基板を示す平面
図である。
図である。
【図７】 図６のＡＡ線での断面図である。
【図８】 図６のＢＢ線での断面図である。
【図９】 プローブ形成工程Ｓ１２０の詳細を示すフロ
ーチャートである。
ーチャートである。
【図１０】 工程Ｓ１２６を終えたときの基板を示す平
面図である。
面図である。
【図１１】 図１０のＡＡ線での断面図である。
【図１２】 図１０のＢＢ線での断面図である。
【図１３】 工程Ｓ１２８を終えたときの基板を示す平
面図である。
面図である。
【図１４】 図１３のＡＡ線での断面図である。
【図１５】 図１３のＢＢ線での断面図である。
【図１６】 工程Ｓ１３２を終えたときの基板を示す平
面図である。
面図である。
【図１７】 図１６のＡＡ線での断面図である。
【図１８】 図１６のＢＢ線での断面図である。
【図１９】 プローブ台形成工程Ｓ１４０の詳細を示す
フローチャートである。
フローチャートである。
【図２０】 工程Ｓ１４２を終えたときの基板を示す平
面図である。
面図である。
【図２１】 図２０のＢＢ線での断面図である。
【図２２】 工程Ｓ１４４を終えたときの基板を示す平
面図である。
面図である。
【図２３】 図２２のＢＢ線での断面図である。
【図２４】 図２１において基板の厚さＤ２としたとき
の様子を示す断面図である。
の様子を示す断面図である。
１０ 基板、１６ 溝、２０ａ，２０ｂ 導電層、２０
プローブ、３０ プローブ台。
プローブ、３０ プローブ台。
フロントページの続き (72)発明者 加沢 エリト 東京都北区西が丘三丁目13番10号 東京都 立産業技術研究所内 (72)発明者 上野 武司 東京都北区西が丘三丁目13番10号 東京都 立産業技術研究所内 Ｆターム(参考） 2G011 AA17 AA21 AB06 AB07 AC14 AE03 4M106 BA01 DD10
Claims (3)
- 【請求項１】 電子素子チップの電気的特性の検査を行
なうときに一方の端部が前記電子素子チップに接触して
前記電子素子チップと電気的に接続され他方の端部側が
前記検査を行なう検査装置と電気的に接続される導電性
材料からなるプローブと、前記プローブの前記他方の端
部側を支持するプローブ台と、を備えるプローブカード
の製造方法であって、 エッチング法により、前記プローブに適合する形状の複
数の溝を基板の表面に形成する溝形成工程と、 前記各溝を鋳型として所定の厚さの導電性材料を積層
し、複数のプローブを形成するプローブ形成工程と、 前記プローブの前記一方の端部から所定長さまでの部位
が露出するよう前記基板の一部を除去し、残余の前記基
板からなるプローブ台を形成するプローブ台形成工程
と、を備えることを特徴とするプローブカードの製造方
法。 - 【請求項２】 前記基板は、前記表面の結晶面が｛１０
０｝面のシリコン基板であり、 前記溝形成工程は、アルカリ性の溶液を用いた異方性エ
ッチング法により前記基板の前記表面に複数の溝を形成
する工程であることを特徴とする請求項１に記載のプロ
ーブカードの製造方法。 - 【請求項３】 前記基板は、表面の結晶面が｛１００｝
面のシリコン基板であり、 前記プローブ台形成工程は、アルカリ性の溶液を用いた
異方性エッチング法により前記基板の一部を除去する工
程であることを特徴とする請求項１又は２に記載のプロ
ーブカードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055655A JP3648527B2 (ja) | 2001-02-28 | 2001-02-28 | プローブカードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055655A JP3648527B2 (ja) | 2001-02-28 | 2001-02-28 | プローブカードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002257859A true JP2002257859A (ja) | 2002-09-11 |
| JP3648527B2 JP3648527B2 (ja) | 2005-05-18 |
Family
ID=18915810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001055655A Expired - Fee Related JP3648527B2 (ja) | 2001-02-28 | 2001-02-28 | プローブカードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648527B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7218131B2 (en) | 2004-03-19 | 2007-05-15 | Renesas Technology Corp. | Inspection probe, method for preparing the same, and method for inspecting elements |
| US7548082B2 (en) | 2003-04-15 | 2009-06-16 | Nec Corporation | Inspection probe |
| US7852101B2 (en) | 2005-09-07 | 2010-12-14 | Nec Corporation | Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus |
| CN107247165A (zh) * | 2017-06-12 | 2017-10-13 | 上海华岭集成电路技术股份有限公司 | 一种探针与pcb的接触方法 |
| CN116430088A (zh) * | 2023-06-13 | 2023-07-14 | 南方科技大学 | 探针及其制备方法 |
-
2001
- 2001-02-28 JP JP2001055655A patent/JP3648527B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7548082B2 (en) | 2003-04-15 | 2009-06-16 | Nec Corporation | Inspection probe |
| US7218131B2 (en) | 2004-03-19 | 2007-05-15 | Renesas Technology Corp. | Inspection probe, method for preparing the same, and method for inspecting elements |
| US7852101B2 (en) | 2005-09-07 | 2010-12-14 | Nec Corporation | Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus |
| CN107247165A (zh) * | 2017-06-12 | 2017-10-13 | 上海华岭集成电路技术股份有限公司 | 一种探针与pcb的接触方法 |
| CN116430088A (zh) * | 2023-06-13 | 2023-07-14 | 南方科技大学 | 探针及其制备方法 |
| CN116430088B (zh) * | 2023-06-13 | 2023-11-24 | 南方科技大学 | 探针及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3648527B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579855B2 (en) | Method for manufacturing electrical contact element for testing electronic device and electrical contact element manufactured thereby | |
| US7548082B2 (en) | Inspection probe | |
| JP3099947B2 (ja) | 垂直作動型プローブカード | |
| KR20050086803A (ko) | 프로브 배열체 및 그 제조 방법 | |
| KR20000064001A (ko) | 프로브 및 프로브 카드 | |
| KR20020020196A (ko) | 반도체소자 검사장치 및 그 제조방법 | |
| US7830162B2 (en) | Vertical probe and methods of fabricating and bonding the same | |
| JP4421550B2 (ja) | プローブ及びプローブカード | |
| JP2002257859A (ja) | プローブカードの製造方法 | |
| JP4743945B2 (ja) | 接続装置の製造方法 | |
| KR100703043B1 (ko) | 검사용 프로브 기판 및 그 제조 방법 | |
| JP2003185700A (ja) | Ｉｃソケット | |
| JP3735556B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2004015030A (ja) | 半導体装置の製造方法 | |
| JP2003185676A (ja) | プローブユニット | |
| JP2002139540A (ja) | プローブ構造体とその製造方法 | |
| JP2003043064A (ja) | 接触子製造用金型及びその製造方法並びに接触子の製造方法 | |
| JP4700353B2 (ja) | プローブエレメントの製造方法 | |
| JP4359196B2 (ja) | 凸型スパイラル状接触子、それを用いた電子部品用接続端子、コネクタ、および、その製造方法 | |
| JP2008521299A (ja) | Ｙｉｇフィルタ又はｙｉｇ発振器用カップリング導体及びその製造方法 | |
| JP2006010588A (ja) | コンタクトプローブおよびその製造方法 | |
| JP2003121469A (ja) | プローブの製造方法及びプローブカードの製造方法 | |
| KR100840765B1 (ko) | 캔틸레버 타입의 프로브 제조 방법 | |
| JP2007147518A (ja) | 電極子装置 | |
| KR20000059206A (ko) | 수직 동작형 프로브 및 프로브 카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |