JP2002247289A

JP2002247289A - 密着型イメージセンサ

Info

Publication number: JP2002247289A
Application number: JP2001042173A
Authority: JP
Inventors: Takamori Terada; 孝守寺田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-02-19
Filing date: 2001-02-19
Publication date: 2002-08-30

Abstract

(57)【要約】【課題】従来の密着型イメージセンサにおいては、各
受光素子について画素ずれが１画素未満に抑えられては
いるが、本来的に必ず画素ずれが生じているために、読
み取り対象の画像に係る再現性能が制限されるという課
題があった。【解決手段】密着型イメージセンサにおいて、基板
と、基板上において主走査方向に直線状に配列された複
数のイメージセンサチップ１とを備え、イメージセンサ
チップ１間の間隙に仮想の受光素子３を配置することを
前提として、イメージセンサチップ１上において所定の
規格に基づく解像度に応じた画素間隔ａで受光素子２が
配列される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のイメージ
センサチップを直線状に配列して構成され、スキャナ、
ＦＡＸ、コピー機等で画像の読み取りに使用される密着
型イメージセンサに関するものである。

【０００２】

【従来の技術】図３は、従来の密着型イメージセンサの
構成を示す平面図である。図３において、１１は密着型
イメージセンサを構成する基板、１２はその表面上に主
走査方向に沿って複数の受光素子が１列または複数列に
わたって形成されるイメージセンサチップである。図３
に示されるように、複数のイメージセンサチップ１２を
主走査方向において直線状に配列することで密着型イメ
ージセンサの画像読み取り部が構成される。

【０００３】図４は、密着型イメージセンサを構成する
イメージセンサチップを示す平面図である。図４におい
て、図３と同一符号は同一または相当部分を示すのでそ
の説明を省略する。１３は画像を読み取るためにそれぞ
れイメージセンサチップ１２上に主走査方向に沿って形
成された受光素子である。また、ａ’は受光素子１３の
中心線間距離、ａ”はそれぞれイメージセンサチップ１
２の最も端部側に位置する受光素子１３の中心線間距
離、ｃはイメージセンサチップ１２の最も端部側に位置
する受光素子１３の中心線とイメージセンサチップ１２
の端部との間の距離、ｄはイメージセンサチップ１２の
最も端部側に位置する受光素子１３の端部とイメージセ
ンサチップ１２の端部との間の距離、ｅは受光素子１３
の主走査方向の幅、ｆは隣接するイメージセンサチップ
１２間の距離、ｌはイメージセンサチップ１２のチップ
長である。

【０００４】従来の密着型イメージセンサは上記のよう
な構成を有することで、受光素子１３の中心線間距離
ａ’をイメージセンサチップ１２上のすべての受光素子
１３について同一とすることができ、イメージセンサチ
ップ１２の最も端部側に位置する受光素子１３周辺の配
線パターンを他の受光素子１３周辺の配線パターンと等
しくすることができるので、全受光素子１３について出
力特性を均一化することを実現している。但し、所定規
格の解像度に基づいて与えられる画素間隔（以下、標準
画素間隔と称する）をａとすると、受光素子１３の中心
線間距離ａ’は標準画素間隔ａよりも小さく設定されて
いる。これは、受光素子１３の中心線間距離ａ’を標準
画素間隔ａに等しくすると、イメージセンサチップ１２
の最も端部側に位置する受光素子１３がイメージセンサ
１２の端部に近付きすぎてリーク電流が大きくなる等の
問題が発生するからである。

【０００５】次に、従来の密着型イメージセンサを構成
する各要素の寸法等について説明する。基板１１上に直
線状に複数個配列されているイメージセンサチップ１２
については、画像を一様に読み取るために、隣接するイ
メージセンサチップ１２間の間隔は数１０μｍ以下に設
定されている。また、１つのイメージセンサチップ１２
において直線状に配列される受光素子１３の個数をｎ個
とすると、中心線間距離ａ’は以下の式（１）を満たす
ように設定される。ｎ（ａ−ａ’）≦ａ（１）上記式（１）を満たすように中心線間距離ａ’を設定す
ることで、イメージセンサチップ１２における画素ずれ
を最大でも１画素未満に抑えることができる。画素ずれ
が１画素分程度であれば、画像を再現することにおいて
ほとんど影響はないと言われている。

【０００６】例えば、所定規格の解像度を１６ドット／
ｍｍ、１つのイメージセンサチップ１２上における受光
素子１３の個数ｎすなわち１つのイメージセンサチップ
１２の読み取る画素数ｎを１２８とすると、標準画素間
隔ａは６２．５μｍ、中心線間距離ａ’は式（１）より
ａ’≧６２．０１２μｍとなる。ここでは、ａ’＝６
２．１μｍと設定する。一方、１２８ドット分の読み取
り幅は８ｍｍとなるから、チップ長ｌは８ｍｍ以下に設
定する必要がある。チップ間距離ｆの値については、実
装精度に基づいてその設定がなされるが、ここでは例と
してｆ＝２０μｍとする。この場合、正確なピッチでイ
メージセンサチップを実装するためには、ｌ＝７９８０
（８０００−２０）μｍとする必要がある。また、図４
から明らかなように、最も端部側に位置する受光素子１
３の中心線とイメージセンサチップ１２の端部との間の
距離ｃは、以下の式（２）に基づいて求められる。ｃ＝（ｌ−（ｎ−１）ａ’）／２（２）式（２）にｎおよびａ’として設定された数値を代入す
ると、ｃ＝４６．６５μｍとなる。

【０００７】最も端部側に位置する受光素子１３の端部
とイメージセンサチップ１２の端部との間の距離ｄの値
については、切断精度に基づいてその設定がなされる
が、ここでは例としてｄ＝２５μｍとする。受光素子１
３の主走査方向の幅ｅは、以下の式（３）に基づいて求
められる。ｅ＝２（ｃ−ｄ）（３）式（３）にｃおよびｄとして設定された数値を代入する
と、ｅ＝４３．３μｍとなり、十分な受光面積を得るこ
とができる。また、それぞれ最も端部側に位置する受光
素子の中心線間距離ａ”は、以下の式（４）に基づいて
求められる。ａ”＝２ｃ＋ｆ（４）式（４）にｃおよびｆとして設定された数値を代入する
と、ａ”＝１１３．３μｍとなる。これは標準画素間隔
ａよりも約８０％長いだけで、画素ずれは１画素未満に
抑えられている。

【０００８】

【発明が解決しようとする課題】従来の密着型イメージ
センサは以上のように構成されているので、各受光素子
について画素ずれが１画素未満に抑えられてはいるが、
本来的に必ず画素ずれが生じているために、読み取り対
象の画像に係る再現性能が制限されるという課題があっ
た。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、読み取り対象の画像に係る再現性
能を向上することができる密着型イメージセンサを得る
ことを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る密着型イ
メージセンサは、基板と、基板上において主走査方向に
直線状に配列された複数のイメージセンサチップとを備
え、イメージセンサチップ間の間隙に仮想の受光素子を
配置することを前提として、イメージセンサチップ上に
おいて所定の規格に基づく解像度に応じた画素間隔また
は当該画素間隔と略同一の間隔で受光素子が配列される
ようにしたものである。

【００１１】この発明に係る密着型イメージセンサは、
イメージセンサチップ間の間隙に配置される仮想の受光
素子についての画素データを、少なくとも主走査方向に
おいて前後に位置する受光素子から得られる画素データ
に基づいて演算する画素データ演算手段を備えるように
したものである。

【００１２】この発明に係る密着型イメージセンサは、
画素データ演算手段において、主走査方向に沿って仮想
の受光素子の前後に位置する受光素子から得られる画素
データの加算平均をとることで仮想の受光素子に係る画
素データを算出するようにしたものである。

【００１３】この発明に係る密着型イメージセンサは、
画素データ演算手段において、仮想の受光素子近傍に位
置する受光素子の画素データについての少なくとも主走
査方向の勾配を算出し、算出された勾配データに基づい
て仮想の受光素子に係る画素データを求めるようにした
ものである。

【００１４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．本願発明による密着型イメージセンサ
は、基本的には図３に示される密着型イメージセンサと
同じ構造を有しており、基板上において複数のイメージ
センサチップを直線状に配列することで画像読み取り部
が構成される。図１は、この発明の実施の形態１による
密着型イメージセンサを構成するイメージセンサチップ
を示す平面図である。図１において、１はイメージセン
サチップ、２は所定規格の解像度を実現する画素間隔に
係る仕様を満たすようにそれぞれイメージセンサチップ
１上に形成された受光素子、３は所定規格の解像度を実
現する画素間隔で受光素子を配置した場合にイメージセ
ンサチップ１間の間隙に位置決めされて実際には形成さ
れない仮想の受光素子である。また、ａは実際に形成さ
れている受光素子２の中心線間距離、ａ”はそれぞれ最
も端部側に位置する受光素子２の中心線間距離、ｃはイ
メージセンサチップ１の最も端部側に位置する受光素子
２の中心線とイメージセンサチップ１の端部との間の距
離、ｄはイメージセンサチップ１の最も端部側に位置す
る受光素子２の端部とイメージセンサチップ１の端部と
の間の距離、ｅは受光素子２の主走査方向の幅、ｆは隣
接するイメージセンサチップ１間の距離、ｌはイメージ
センサチップ１のチップ長である。この実施の形態１に
よる密着型イメージセンサにおいては、従来の密着型イ
メージセンサと異なり、受光素子２の中心線間距離ａが
所定規格の解像度に基づいて与えられる標準画素間隔に
等しくなるように、受光素子２がイメージセンサチップ
１上に配列される。

【００１５】次に、この実施の形態１による密着型イメ
ージセンサを構成する各要素の寸法等について説明す
る。ここでは、所定規格に基づく解像度を１６ドット／
ｍｍ、１つのイメージセンサチップ１において直線状に
配列される受光素子２の個数ｎを１２８とする。上記の
解像度を満たす標準画素間隔ａは、６２．５μｍとな
る。一方、１２８ドット分の読み取り幅は８ｍｍとなる
から、チップ長さｌは８ｍｍ以下に設定する必要があ
る。チップ間距離ｆの値については、実装精度に基づい
てその設定がなされるが、ここでは例としてｆ＝２０μ
ｍとする。この場合、正確なピッチでイメージセンサチ
ップを実装するためには、ｌ＝７９８０（８０００−２
０）μｍとする必要がある。

【００１６】受光素子２の中心線間距離ａを標準画素間
隔に等しくする場合に、イメージセンサチップ１上に１
２８個の受光素子２を配列すると、最も端部側の受光素
子２がイメージセンサチップ１の端部に近接しすぎて半
導体製造上好ましくないこと、受光素子２のサイズが小
さくなって所望の光電変換特性が得られないこと等の弊
害が生じる。したがって、この実施の形態１による密着
型イメージセンサでは、イメージセンサチップ１上に１
２７個の受光素子２を標準画素間隔ａ毎に配列するとと
もにイメージセンサチップ１間の間隙に１個の仮想の受
光素子３を配置することで、所定規格の解像度を画素ず
れなく実現する画像読み取り部を構成する。また、仮想
の受光素子３間の距離は８ｍｍとなるので、仮想の受光
素子３の中心線と最も端部側の受光素子２の中心線との
間の距離も標準画素間隔ａに等しくなる。

【００１７】図１から明らかなように、最も端部側に位
置する受光素子２の中心線とイメージセンサチップ１の
端部との間の距離ｃは、以下の式（５）に基づいて求め
られる。ｃ＝（ｌ−（ｎ−２）ａ）／２（５）式（５）にｎおよびａとして設定された数値を代入する
と、ｃ＝５２．５μｍとなる。最も端部側に位置する受
光素子２の端部とイメージセンサチップ１の端部との間
の距離ｄの値については、切断精度に基づいてその設定
がなされるが、ここでは例としてｄ＝２５μｍとする。
受光素子２の幅ｅについては、従来の密着型イメージセ
ンサの場合と同様に式（３）に基づいてその値が求めら
れ、ｅ＝５５．０μｍとなって、十分な受光面積を得る
ことができる。また、それぞれ最も端部側に位置する受
光素子２の中心線間距離ａ”についても、従来の密着型
イメージセンサの場合と同様に式（４）に基づいて求め
られ、ａ”＝１２５．０μｍとなって、標準画素間隔ａ
の２倍となる。

【００１８】この実施の形態１では、密着型イメージセ
ンサにより読み取られた画像データに基づいて画像を再
現する際には、仮想の受光素子３に対応する画素につい
ては印刷、表示等を実施しない。したがって、所定数の
ドット（この実施の形態１では１２８ドット）に１ドッ
トの割合で空白部が生じるが、再現される画像の各画素
について画素ずれは生じなくなる。

【００１９】以上のように、この実施の形態１によれ
ば、基板と、基板上において主走査方向に直線状に配列
された複数のイメージセンサチップ１とを備え、イメー
ジセンサチップ１間の間隙に仮想の受光素子３を配置す
ることを前提として、イメージセンサチップ１上におい
て所定の規格に基づく解像度に応じた画素間隔ａで受光
素子２が配列されるように構成したので、再現される画
像の各画素において原画像に対する画素ずれが発生する
ことを防止して、画像に係る再現性能を向上することが
できるという効果を奏する。また、イメージセンサチッ
プ１間の間隙に仮想の受光素子３を配置することを前提
として受光素子２が配列されるので、最も端部側の受光
素子２とイメージセンサチップ１の端部との間の間隔を
広く取れてリーク電流の発生を防止できるとともに、各
受光素子２が同じ画素間隔ａで配列されるので、各受光
素子２周辺の配線パターンを同一にできるから、すべて
の受光素子の出力特性を均一化できるという効果を奏す
る。

【００２０】なお、図１に示される密着型イメージセン
サでは、標準画素間隔ａで配列される受光素子２により
１ライン分の画像読み取り部が構成されているのみであ
るが、イメージセンサチップ１上に受光素子２を複数列
にわたって形成して、複数ライン分の画像読み取り部を
構成することも可能である。この場合、各列において、
イメージセンサチップ１間の間隙に仮想の受光素子３を
配置することで上記と同様の効果を奏するとともに、読
み取ることのできる画素データ量を増加することができ
るという効果を奏する。

【００２１】実施の形態２．この発明の実施の形態２に
よる密着型イメージセンサは、イメージセンサチップ間
の間隙に配置される仮想の受光素子についての画素デー
タを、少なくとも主走査方向において前後に位置する受
光素子から得られる画素データに基づいて演算する画素
データ演算手段を有する点で実施の形態１と相違する。
なお、基本的構造は図１に示された実施の形態１による
密着型イメージセンサと同じであるので、その説明を省
略する。

【００２２】次に、仮想の受光素子についての画素デー
タを求めるための演算方法について説明する。一つの演
算方法では、例えば画素データ演算手段にＡ／Ｄコンバ
ータを設けて主走査方向に沿って仮想の受光素子の前後
に位置する受光素子から出力される画素データをデジタ
ル変換し、２つの画素データの加算平均をとることで仮
想の受光素子に係る画素データを得る。なお、このよう
な演算処理は、仮想の受光素子に対応する画素データを
除いた全ての画素データを密着型イメージセンサの外部
に設けられたメモリに蓄積した後に、仮想の受光素子の
前後に位置する受光素子からの画素データを取り出して
これら画素データの加算平均をとることで実施できる。

【００２３】また、画素データを一旦メモリに蓄積する
ことなく、仮想の受光素子の前後に位置する受光素子か
ら得られる画素データを基にして直接的に仮想の受光素
子に係る画素データを求めることもできる。図２は、仮
想の受光素子の前後に位置する受光素子に係る画素デー
タに対する読み出し信号を示すタイミングチャートであ
る。図２に示されるように、前段のイメージセンサチッ
プの最後部に位置する受光素子および後段のイメージセ
ンサチップの最前部に位置する受光素子に対する読み出
し信号のパルス幅を通常の受光素子に対するパルス幅の
２倍にするとともに１画素分重複させ、重複した区間に
おいて仮想の受光素子の前後に位置する受光素子から得
られる画素データを加算平均して、仮想の受光素子に係
る画素データを算出する。なお、加算平均処理について
は、仮想の受光素子の前後に位置する受光素子から出力
されるアナログデータをデジタル変換した後に加算平均
してもよく、また仮想の受光素子の前後に位置する受光
素子から出力されるアナログデータを加算平均した後に
デジタル変換を実施してもよい。

【００２４】また、他の演算方法では、主走査方向に配
列された複数の受光素子から出力される画素データに基
づいて主走査方向に沿った画素データについての勾配を
演算する。さらに、必要な場合には、一列に配列された
受光素子から出力される画素データをバッファリングす
ること等により、複数列の受光素子から得られる画素デ
ータに基づいて副走査方向に沿った画素データについて
の勾配を演算する。そして、演算された勾配データに基
づいて仮想の受光素子に係る画素データを求める。な
お、仮想の受光素子周囲の勾配データに対して受光素子
に係る画素データを対応付けることが可能であり、この
対応関係を表現するデータの集合をＲＯＭ等の記憶媒体
に格納し、当該記憶媒体を逐次参照することで受光素子
に係る画素データを求めることもできる。

【００２５】以上のように、この実施の形態２によれ
ば、実施の形態１と同等の効果が得られるとともに、仮
想の受光素子に係る画素データを主走査方向において前
後に位置する受光素子等から得られる画素データに基づ
いて演算する画素データ演算手段を備えるように構成し
たので、画像を再現する際に仮想の受光素子の存在に起
因して生じる空白部分を除去することができるから、画
像に係る再現性能をより向上することができるという効
果を奏する。

【００２６】また、画素データ演算手段において、仮想
の受光素子の前後に位置する受光素子から得られる画素
データの加算平均をとることで仮想の受光素子に係る画
素データを算出するように構成したので、仮想の受光素
子に係る画素データを比較的簡単な演算処理で求めるこ
とができて、画素データ演算手段の構成を簡略化するこ
とができるという効果を奏する。

【００２７】また、画素データ演算手段において、仮想
の受光素子近傍に位置する受光素子の画素データについ
ての主走査方向の勾配および副走査方向の勾配を算出
し、算出された勾配データに基づいて仮想の受光素子に
係る画素データを求めるように構成したので、仮想の受
光素子に対応する画素について周囲画像に整合するよう
に画素データを得ることができるから、画像に係る再現
性能をより向上することができるという効果を奏する。

【００２８】

【発明の効果】以上のように、この発明によれば、基板
と、基板上において主走査方向に直線状に配列された複
数のイメージセンサチップとを備え、イメージセンサチ
ップ間の間隙に仮想の受光素子を配置することを前提と
して、イメージセンサチップ上において所定の規格に基
づく解像度に応じた画素間隔または当該画素間隔と略同
一の間隔で受光素子が配列されるように構成したので、
再現される画像の各画素において原画像に対する画素ず
れが発生することを防止して、画像に係る再現性能を向
上することができるという効果を奏する。また、イメー
ジセンサチップ間の間隙に仮想の受光素子を配置するこ
とを前提として受光素子が配置されるので、最も端部側
の受光素子とイメージセンサチップの端部との間の間隔
を広く取れてリーク電流の発生を防止できるとともに、
各受光素子が同じ画素間隔で配列されるので、各受光素
子周辺の配線パターンを同一にできるから、すべての受
光素子の出力特性を均一化できるという効果を奏する。

【００２９】この発明によれば、イメージセンサチップ
間の間隙に配置される仮想の受光素子に係る画素データ
を、少なくとも主走査方向において前後に位置する受光
素子から得られる画素データに基づいて演算する画素デ
ータ演算手段を備えるように構成したので、画像を再現
する際に仮想の受光素子の存在に起因して生じる空白部
分を除去することができるから、画像に係る再現性能を
より向上することができるという効果を奏する。

【００３０】この発明によれば、画素データ演算手段に
おいて、主走査方向に沿って仮想の受光素子の前後に位
置する受光素子から得られる画素データの加算平均をと
ることで仮想の受光素子に係る画素データを算出するよ
うに構成したので、仮想の受光素子に係る画素データを
比較的簡単な演算処理で求めることができて、画素デー
タ演算手段の構成を簡略化することができるという効果
を奏する。

【００３１】この発明によれば、画素データ演算手段に
おいて、仮想の受光素子近傍に位置する受光素子に係る
画素データについての少なくとも主走査方向の勾配を算
出し、算出された勾配データに基づいて仮想の受光素子
に係る画素データを求めるように構成したので、仮想の
受光素子に対応する画素について周囲画像に整合するよ
うに画素データを得ることができるから、画像に係る再
現性能をより向上することができるという効果を奏す
る。

【図面の簡単な説明】

【図１】この発明の実施の形態１による密着型イメー
ジセンサを構成するイメージセンサチップを示す平面図
である。

【図２】仮想の受光素子の前後に位置する受光素子に
係る画素データに対する読み出し信号を示すタイミング
チャートである。

【図３】密着型イメージセンサの構成を示す平面図で
ある。

【図４】従来の密着型イメージセンサを構成するイメ
ージセンサチップを示す平面図である。

【符号の説明】

１イメージセンサチップ、２受光素子、３仮想受
光素子、ａ受光素子中心線間距離、ａ” 端部受光素
子中心線間距離、ｃ受光素子中心線とチップ端部間距
離、ｄ受光素子端部とチップ端部間距離、ｆチップ
間距離、ｌチップ長。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 1/387 １０１Ｈ０４Ｎ 1/04 １０２５Ｆ０８８１０３ＡＦターム(参考） 5B047 BB03 CB17 DB01 DC11 EA02 5B057 BA13 CA08 CA12 CA16 CB08 CB12 CB16 CC03 CD06 CH11 5C051 AA01 BA04 DA03 DA09 DB01 DB04 DC02 DC07 DE12 DE15 FA01 5C072 AA01 BA17 EA07 FA07 FB03 UA06 UA12 UA20 XA01 5C076 AA21 BA06 BB04 BB13 5F088 BA16 BB02 EA03 EA11 JA03 JA20 KA08

Claims

【特許請求の範囲】

【請求項１】基板と、該基板上において主走査方向に
直線状に配列された複数のイメージセンサチップとを備
え、前記イメージセンサチップ間の間隙に仮想の受光素子を
配置することを前提として、前記イメージセンサチップ
上において所定の規格に基づく解像度に応じた画素間隔
または当該画素間隔と略同一の間隔で受光素子が配列さ
れることを特徴とする密着型イメージセンサ。
【請求項２】イメージセンサチップ間の間隙に配置さ
れる仮想の受光素子についての画素データを、少なくと
も主走査方向において前後に位置する受光素子から得ら
れる画素データに基づいて演算する画素データ演算手段
を備えることを特徴とする請求項１記載の密着型イメー
ジセンサ。
【請求項３】画素データ演算手段が、主走査方向にお
いて仮想の受光素子の前後に位置する受光素子から得ら
れる画素データの加算平均をとることで仮想の受光素子
に係る画素データを算出することを特徴とする請求項２
記載の密着型イメージセンサ。
【請求項４】画素データ演算手段が、仮想の受光素子
近傍に位置する受光素子の画素データについての少なく
とも主走査方向の勾配を算出し、算出された勾配データ
に基づいて仮想の受光素子に係る画素データを求めるこ
とを特徴とする請求項２記載の密着型イメージセンサ。