JP2002246594A - 窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法 - Google Patents

窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法

Info

Publication number
JP2002246594A
JP2002246594A JP2001388832A JP2001388832A JP2002246594A JP 2002246594 A JP2002246594 A JP 2002246594A JP 2001388832 A JP2001388832 A JP 2001388832A JP 2001388832 A JP2001388832 A JP 2001388832A JP 2002246594 A JP2002246594 A JP 2002246594A
Authority
JP
Japan
Prior art keywords
insulating layer
channel region
aluminum nitride
layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001388832A
Other languages
English (en)
Inventor
Nestor A Bojarczuk Jr
ネストール・エイ・ボヤシチュク・ジュニア
Eduard Cartier
エドワード・カーティエ
Supratik Guha
スプラティク・グハ
Lars-Ake Ragnarsson
ラシ・アケ・ラグナッソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002246594A publication Critical patent/JP2002246594A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 電界効果トランジスタなどの半導体デバイス
で薄いゲート誘電体を使用する方法および構造を提供す
ることにある 【解決手段】 構造（例えば電界効果トランジスタ）お
よびこの構造を製作する方法は、ソース領域、ドレイン
領域およびこれらの間のチャネル領域を有する基板と、
チャネル領域の上に配置された絶縁層と、絶縁層の上に
配置されたゲート電極を備え、絶縁層が、チャネル領域
の上に配置された窒化アルミニウムを含む層を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体デバイ
スに関し、詳細には電界効果トランジスタに関する。
【０００２】
【従来の技術】現在、トランジスタなどのシリコン相補
型金属酸化膜半導体（ＣＭＯＳ）デバイスの高誘電率ゲ
ート誘電体は一般に、二酸化シリコン・ゲート誘電体を
利用している。製造可能なデバイスで使用されている他
のゲート誘電体は、ゲート誘電体スタックの一部として
酸窒化シリコン層をさらに含む。ＣＭＯＳデバイスが小
型化するにつれ、スケーリング則はパラメータｅ／ｄの
低減を要求する。ｅおよびｄはそれぞれ、誘電体層の誘
電率および厚さである。誘電率が３．８である二酸化シ
リコンなどの固定ゲート誘電材料では、デバイスが小さ
くなるにつれてその厚さも薄くならざるをえない。しか
し物理的な厚さが約１．５〜１．７ナノメートルを下回
ると、誘電体層は、許容できないほど大量のリーク電流
を伝える。
【０００３】誘電体層を薄くしたときに生じる追加の第
２の問題は、誘電体層が、自体への不純物またはドーパ
ント原子の拡散に対して透過性になることである。その
結果、このような誘電体層は、自体の下にあるシリコン
基板を保護することができない。
【０００４】
【発明が解決しようとする課題】従来の方法および構造
の上記の問題およびその他の問題を考慮すると、本発明
の目的は、電界効果トランジスタなどの半導体デバイス
で薄いゲート誘電体を使用する方法および構造を提供す
ることにある。
【０００５】他の目的は、二酸化シリコン以外のゲート
誘電体を使用することにある。
【０００６】
【課題を解決するための手段】本発明の第１の態様で
は、電界効果トランジスタが、ソース領域、ドレイン領
域およびこれらの間のチャネル領域を含む基板と、チャ
ネル領域の上に配置された絶縁層と、絶縁層の上に配置
されたゲート電極を含み、絶縁層が、チャネル領域の上
に配置された窒化アルミニウムを含む層を含む。
【０００７】他の態様では絶縁層がさらに、チャネル領
域の上に配置された酸化アルミニウムの層を含み、前記
窒化アルミニウムが酸化アルミニウムの上または下に配
置されることが好ましい。
【０００８】他の態様では絶縁層がさらに、チャネル領
域の上に配置された二酸化シリコンの層を含み、前記窒
化アルミニウムが二酸化シリコンの上または下に配置さ
れることが好ましい。
【０００９】他の態様では絶縁層がさらに、チャネル領
域の上に配置された窒化シリコンの層を含み、前記窒化
アルミニウムが窒化シリコンの上または下に配置される
ことが好ましい。
【００１０】このように本発明のデバイスの構造は、少
なくとも１層の誘電体層（例えば窒化アルミニウム）を
含むことが好ましく、下位層が酸化アルミニウム（また
は二酸化シリコンまたは窒化シリコン）、上位層が窒化
アルミニウムである２層の誘電体層を含むことがより好
ましい。これらの材料は、アモルファス材料、多結晶材
料または単結晶材料のいずれかとすることができる。
【００１１】酸化アルミニウムおよび窒化アルミニウム
は、さまざまな技法のいずれかでシリコン表面に直接に
付着させることが好ましい。
【００１２】したがって本発明は、現在使用されている
二酸化シリコン・ゲート誘電体に代わる、シリコン相補
型金属酸化膜半導体（ＣＭＯＳ）トランジスタ用の高誘
電率ゲート誘電体を提供する。これが達成されるのは以
下の理由による。先に述べたとおり、関連するスケーリ
ング・パラメータは比ｅ／ｄである。ただしｅは誘電
率、ｄは膜厚である。誘電体が二酸化シリコンであると
きには、ｅが３．８という低い値に制限されることに留
意されたい。一方、窒化アルミニウムの誘電率は少なく
とも約９〜１６の範囲にある。そのため、窒化アルミニ
ウム誘電体層では、物理的な厚さを、二酸化シリコン層
の少なくとも２．５倍にすることができ、それにもかか
わらず同じｅ／ｄ比を維持する。言い換えると、二酸化
シリコン膜と、この二酸化シリコン膜よりも２．５倍以
上厚い窒化アルミニウム・フィルムとを互いに電気的に
等価であると言うことができる。それでも窒化アルミニ
ウム層は、その物理的な厚さのため、二酸化シリコン層
よりもはるかに低いリーク電流しか伝えない。
【００１３】そのため、極めて薄いゲート誘電体層を必
要とする将来の小型トランジスタは、窒化アルミニウム
・ベースの誘電体を使用することができ、これによって
リーク電流が小さくより小型で高速のデバイスを得るこ
とができる。
【００１４】さらに、この相対的に厚い物理層は、誘電
体層を通した不純物およびドーパントの拡散を防ぎ、そ
の下のシリコン基板を保護する。
【００１５】以上の目的、態様および利点、ならびにそ
の他の目的、態様および利点は、図面を参照した本発明
の好ましい実施形態の以下の詳細な説明からいっそう深
く理解されよう。
【００１６】
【発明の実施の形態】次に図面、具体的には図１〜４を
参照する。これらの図には、本発明に基づく方法および
構造の好ましい実施形態が示されている。
【００１７】好ましい実施形態 図１に、多端子デバイス、電界効果トランジスタ、スイ
ッチング・デバイス、増幅デバイスなどの半導体デバイ
スを形成する方法１００を示す。
【００１８】段階１０１で、ソース領域１０２、ドレイ
ン領域１０３、およびソース領域とドレイン領域の間に
形成されたチャネル領域１０４を有する基板１０１を用
意する。基板は、シリコン等から形成されることが好ま
しい。
【００１９】段階１０２では任意選択で、酸化アルミニ
ウム層１０５（または二酸化シリコンまたは窒化シリコ
ン）を、ソース領域とドレイン領域の間のチャネル領域
上に付着させる。繰り返しになるが、酸化アルミニウム
（または二酸化シリコンまたは窒化シリコン）１０５の
形成は任意選択であることに留意されたい。この層を形
成する場合には、酸化アルミニウム（または二酸化シリ
コンまたは窒化シリコン）の厚さが約０．１ｎｍから約
２．０ｎｍであることが好ましい。
【００２０】段階１０３で、窒化アルミニウムの層１０
６を、酸化アルミニウム（または二酸化シリコンまたは
窒化シリコン）（前の段階で形成した場合）の上に付着
させる。
【００２１】酸化アルミニウム（または二酸化シリコン
または窒化シリコン）１０５を前の段階で付着させなか
った場合には、窒化アルミニウム１０６をチャネルの上
に直接に付着させる。酸化アルミニウムの形成は任意選
択であることに留意されたい。窒化アルミニウムの厚さ
は約０．１ｎｍから約１０ｎｍであることが好ましい。
酸化アルミニウム（または二酸化シリコンまたは窒化シ
リコン）層がその下にない場合でも、窒化アルミニウム
の厚さを変更する必要は必ずしもないことに留意された
い。
【００２２】段階１０４で、窒化アルミニウム層の上
に、金属またはポリシリコンから形成されたゲート電極
１０７を形成する。
【００２３】図２に、図１の方法によって形成したデバ
イスの構造を示す。先に述べたとおりこの構造は、少な
くとも１層の誘電体層（例えば窒化アルミニウム）を含
み、または下位層が酸化アルミニウム、上位層が窒化ア
ルミニウムである２層の誘電体層を含む。これらの材料
は、アモルファス材料、多結晶材料または単結晶材料の
いずれかとすることができる。この実施形態で説明する
状況では、上位層が窒化アルミニウムである。ただしこ
の状況を逆にすることができる。すなわち、最初の層を
窒化アルミニウムとし、第２の層を二酸化シリコン、酸
化アルミニウムまたは窒化シリコンとすることができ
る。
【００２４】図示の構造は、標準の自己整合電界効果ト
ランジスタのそれである。しかし、このトランジスタの
変形物もこれと同じヘテロ構造誘電体を使用することが
できる。
【００２５】図２に示すように、酸化アルミニウム（ま
たは二酸化シリコンまたは窒化シリコン）および窒化ア
ルミニウムは、Ｓｉ表面に直接に付着させる。これは、
超高真空物理蒸着（ＵＨＶ ＰＶＤ）を含むさまざまな
技法によって達成することができる。
【００２６】図３に、２つのサンプルに対する電気的な
結果（キャパシタンス−電圧および電流−電圧）を示
す。これらの結果は、キャパシタンスが実際に存在する
ことを示している。
【００２７】すなわち、成長させたアルミニウム／窒化
アルミニウム／シリコン（サンプル３４４）キャパシタ
およびアルミニウム／窒化アルミニウム／酸化アルミニ
ウム／シリコン（サンプル３４５）キャパシタの電気的
結果が示されている。
【００２８】サンプル３４４の窒化アルミニウムの厚さ
は５ｎｍ、サンプル３４５の酸化アルミニウムの厚さは
４ｎｍ、窒化アルミニウム層の厚さは０．８ｎｍと見積
もられた。
【００２９】これらのＣ−Ｖの結果は、サンプル３４４
で１．３ｎｍ、サンプル３４５で１．５ｎｍの相当厚
（二酸化シリコンに対する）を有し、リーク電流が、同
じ相当厚で二酸化シリコンよりも７桁（サンプル３４
５）および５桁（サンプル３４４）低い良質の界面を示
している（発明者らはまた、それよりも薄い厚さでは二
酸化シリコンを受け入れ可能に製作することができる相
当厚約０．９ｎｍの窒化アルミニウム・ベースの誘電フ
ィルムを例証した）。
【００３０】図４は、本発明で使用される２つのサンプ
ル（例えば窒化アルミニウムおよび酸化アルミニウム／
窒化アルミニウム誘電体ヘテロ構造）の電流密度プロッ
ト、ならびに従来の構造で使用される二酸化シリコンと
の比較を示すグラフである。
【００３１】図４は、本発明の２つのサンプルを用いる
と非常に低い電流密度、特に従来のゲート誘電体（二酸
化シリコンなど）に比べて非常に低い電流密度を得るこ
とができることを示している。
【００３２】したがって先に述べたとおり、本発明の特
有かつ自明でない態様では、本発明のデバイスが少なく
とも１層の誘電体層（例えば窒化アルミニウム）を含む
ことが好ましく、一層が窒化アルミニウム、もう一層が
酸化Ａｌ、二酸化シリコンまたは窒化シリコンである２
層の誘電体層を含むことがより好ましい。
【００３３】したがって本発明は、従来の二酸化シリコ
ン（または二酸化シリコンまたは窒化シリコン）ゲート
誘電体に代わる、シリコン相補型金属酸化膜半導体（Ｃ
ＭＯＳ）トランジスタ用の高誘電率ゲート誘電体を提供
する。これによって、リーク電流を低く保つ電気的によ
り薄いゲート誘電体が得られ、良好な電気特性を有する
Ｓｉとの界面が提供される。
【００３４】いくつかの好ましい実施形態に関して本発
明を説明したが、添付の請求項の趣旨および範囲に含ま
れる修正とともに本発明を実施できることを当業者は理
解しよう。
【００３５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３６】（１）ソース領域、ドレイン領域およびこ
れらの間のチャネル領域を含む基板と、前記チャネル領
域の上に配置された絶縁層と、前記絶縁層の上に配置さ
れたゲート電極を備え、前記絶縁層が、前記チャネル領
域の上に配置された窒化アルミニウムを含む層を含む電
界効果トランジスタ。 （２）前記絶縁層がさらに、前記チャネル領域の上に配
置された酸化アルミニウムの層を含み、前記窒化アルミ
ニウムが前記酸化アルミニウムの上に配置された上記
（１）に記載のトランジスタ。 （３）前記絶縁層がさらに、前記チャネル領域の上に配
置された酸化アルミニウムの層を含み、前記窒化アルミ
ニウムが前記酸化アルミニウムの下に配置された上記
（１）に記載のトランジスタ。 （４）前記絶縁層がさらに、前記チャネル領域の上に配
置された二酸化シリコンの層を含み、前記窒化アルミニ
ウムが前記二酸化シリコンの上に配置された上記（１）
に記載のトランジスタ。 （５）前記絶縁層がさらに、前記チャネル領域の上に配
置された二酸化シリコンの層を含み、前記窒化アルミニ
ウムが前記二酸化シリコンの下に配置された上記（１）
に記載のトランジスタ。 （６）前記絶縁層がさらに、前記チャネル領域の上に配
置された窒化シリコンの層を含み、前記窒化アルミニウ
ムが前記窒化シリコンの上に配置された上記（１）に記
載のトランジスタ。 （７）前記絶縁層がさらに、前記チャネル領域の上に配
置された窒化シリコンの層を含み、前記窒化アルミニウ
ムが前記窒化シリコンの下に配置された上記（１）に記
載のトランジスタ。 （８）前記絶縁層がさらに、前記窒化アルミニウムの上
に配置された二酸化シリコンの層を含む上記（２）に記
載のトランジスタ。 （９）前記絶縁層がさらに、前記酸化アルミニウムの下
に配置された二酸化シリコンの層を含む上記（２）に記
載のトランジスタ。 （１０）前記絶縁層がさらに、前記窒化アルミニウムの
上に配置された二酸化シリコンの層を含む上記（４）に
記載のトランジスタ。 （１１）前記絶縁層がさらに、前記窒化アルミニウムの
上に配置された酸化アルミニウムの層を含む上記（１）
に記載のトランジスタ。 （１２）前記絶縁層がさらに、前記酸化アルミニウムの
上に配置された二酸化シリコンの層を含む上記（１１）
に記載のトランジスタ。 （１３）前記絶縁層がさらに、前記二酸化シリコンの上
に配置されたシリコン層を含む上記（１２）に記載のト
ランジスタ。 （１４）ソース領域、ドレイン領域およびこれらの間の
チャネル領域を含む基板と、前記チャネル領域の上に配
置された絶縁層と、前記絶縁層の上に配置されたゲート
電極を備え、前記絶縁層が、前記チャネル領域の上に配
置された酸化アルミニウムを含む第１の層、および前記
第１の層の上に配置された窒化アルミニウムを含む第２
の層を含む電界効果トランジスタ。 （１５）ソース領域、ドレイン領域およびこれらの間の
チャネル領域を含む基板と、前記チャネル領域の上に配
置された絶縁層と、前記絶縁層の上に配置されたゲート
電極を備え、前記絶縁層が、前記チャネル領域の上に配
置された窒化アルミニウムを含む層を含む半導体デバイ
ス。 （１６）電界効果トランジスタを含む上記（１５）に記
載の半導体デバイス。 （１７）ソース領域、ドレイン領域およびこれらの間の
チャネル領域を含む基板と、前記チャネル領域の上に配
置された絶縁層と、前記絶縁層の上に配置されたゲート
電極を備え、前記絶縁層が、前記チャネル領域の上に配
置された窒化アルミニウムを含む層を含む多端子デバイ
ス。 （１８）電界効果トランジスタを含む上記（１７）に記
載の多端子デバイス。 （１９）ソース領域、ドレイン領域およびこれらの間の
チャネル領域を含む基板を形成する段階と、前記チャネ
ル領域の上に絶縁層を配置する段階と、前記絶縁層の上
にゲート電極を配置する段階を含み、前記絶縁層が、前
記チャネル領域の上に配置された窒化アルミニウムを含
む層を含む電界効果トランジスタの形成方法。 （２０）前記絶縁層がさらに、前記チャネル領域の上に
配置された酸化アルミニウムの層を含み、前記窒化アル
ミニウムが前記酸化アルミニウムの上に配置される上記
（１９）に記載の方法。 （２１）前記絶縁層がさらに、前記チャネル領域の上に
配置された酸化アルミニウムの層を含み、前記窒化アル
ミニウムが前記酸化アルミニウムの下に配置される上記
（１９）に記載のトランジスタ。 （２２）前記絶縁層がさらに、前記チャネル領域の上に
配置された二酸化シリコンの層を含み、前記窒化アルミ
ニウムが前記二酸化シリコンの上に配置される上記（１
９）に記載の方法。 （２３）前記絶縁層がさらに、前記チャネル領域の上に
配置された二酸化シリコンの層を含み、前記窒化アルミ
ニウムが前記二酸化シリコンの下に配置される上記（１
９）に記載のトランジスタ。 （２４）前記絶縁層がさらに、前記チャネル領域の上に
配置された窒化シリコンの層を含み、前記窒化アルミニ
ウムが前記窒化シリコンの上に配置される上記（１９）
に記載の方法。 （２５）前記絶縁層がさらに、前記チャネル領域の上に
配置された窒化シリコンの層を含み、前記窒化アルミニ
ウムが前記窒化シリコンの下に配置される上記（１９）
に記載のトランジスタ。 （２６）ソース領域、ドレイン領域およびこれらの間の
チャネル領域を含む基板を形成する段階と、前記チャネ
ル領域の上に絶縁層を配置する段階と、前記絶縁層の上
にゲート電極を配置する段階を含み、前記絶縁層が、前
記チャネル領域の上に配置された窒化アルミニウムを含
む層を含む半導体デバイスの形成方法。 （２７）前記絶縁層がさらに、二酸化シリコン、酸化ア
ルミニウムおよび窒化シリコンのうちの少なくとも１種
を含む上記（１）に記載のトランジスタ。
【図面の簡単な説明】
【図１】本発明に基づく流れ図である。
【図２】本発明に基づく図１の方法１００によって製作
した構造を示す図である。
【図３】本発明で使用される窒化アルミニウムおよび酸
化アルミニウム／窒化アルミニウム誘電体ヘテロ構造の
キャパシタンス／ゲート電圧プロットを示すグラフであ
る。
【図４】本発明で使用される２つのサンプル（例えば窒
化アルミニウムおよび酸化アルミニウム／窒化アルミニ
ウム誘電体ヘテロ構造）の電流密度プロット、ならびに
従来の構造で使用される二酸化シリコンとの比較を示す
グラフである。
【符号の説明】
１０１ 基板 １０２ ソース領域 １０３ ドレイン領域 １０４ チャネル領域 １０５ 酸化アルミニウム（または二酸化シリコンまた
は窒化シリコン）層 １０６ 窒化アルミニウム層 １０７ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ネストール・エイ・ボヤシチュク・ジュニ ア アメリカ合衆国10601 ニューヨーク州ポ ーキプシー デービッド・ドライブ 61 (72)発明者 エドワード・カーティエ アメリカ合衆国10024 ニューヨーク州ニ ューヨーク 85番ストリート 101ダブリ ュー (72)発明者 スプラティク・グハ アメリカ合衆国10514 ニューヨーク州チ ャパクァ ミルウッド・ロード 569 (72)発明者 ラシ・アケ・ラグナッソン アメリカ合衆国10536 ニューヨーク州カ トナ セダー・ロード 45 Ｆターム(参考） 5F058 BA20 BD02 BD04 BD05 BD10 BD12 BF01 BJ04 5F140 AA19 AA24 AB03 BA01 BD01 BD04 BD05 BD07 BD11 BE09 BF01 BF04 BF05

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】ソース領域、ドレイン領域およびこれらの
    間のチャネル領域を含む基板と、 前記チャネル領域の上に配置された絶縁層と、 前記絶縁層の上に配置されたゲート電極を備え、 前記絶縁層が、前記チャネル領域の上に配置された窒化
    アルミニウムを含む層を含む電界効果トランジスタ。
  2. 【請求項２】前記絶縁層がさらに、 前記チャネル領域の上に配置された酸化アルミニウムの
    層を含み、 前記窒化アルミニウムが前記酸化アルミニウムの上に配
    置された請求項１に記載のトランジスタ。
  3. 【請求項３】前記絶縁層がさらに、 前記チャネル領域の上に配置された酸化アルミニウムの
    層を含み、 前記窒化アルミニウムが前記酸化アルミニウムの下に配
    置された請求項１に記載のトランジスタ。
  4. 【請求項４】前記絶縁層がさらに、 前記チャネル領域の上に配置された二酸化シリコンの層
    を含み、 前記窒化アルミニウムが前記二酸化シリコンの上に配置
    された請求項１に記載のトランジスタ。
  5. 【請求項５】前記絶縁層がさらに、 前記チャネル領域の上に配置された二酸化シリコンの層
    を含み、 前記窒化アルミニウムが前記二酸化シリコンの下に配置
    された請求項１に記載のトランジスタ。
  6. 【請求項６】前記絶縁層がさらに、 前記チャネル領域の上に配置された窒化シリコンの層を
    含み、 前記窒化アルミニウムが前記窒化シリコンの上に配置さ
    れた請求項１に記載のトランジスタ。
  7. 【請求項７】前記絶縁層がさらに、 前記チャネル領域の上に配置された窒化シリコンの層を
    含み、 前記窒化アルミニウムが前記窒化シリコンの下に配置さ
    れた請求項１に記載のトランジスタ。
  8. 【請求項８】前記絶縁層がさらに、 前記窒化アルミニウムの上に配置された二酸化シリコン
    の層を含む請求項２に記載のトランジスタ。
  9. 【請求項９】前記絶縁層がさらに、前記酸化アルミニウ
    ムの下に配置された二酸化シリコンの層を含む請求項２
    に記載のトランジスタ。
  10. 【請求項１０】前記絶縁層がさらに、 前記窒化アルミニウムの上に配置された二酸化シリコン
    の層を含む請求項４に記載のトランジスタ。
  11. 【請求項１１】前記絶縁層がさらに、 前記窒化アルミニウムの上に配置された酸化アルミニウ
    ムの層を含む請求項１に記載のトランジスタ。
  12. 【請求項１２】前記絶縁層がさらに、 前記酸化アルミニウムの上に配置された二酸化シリコン
    の層を含む請求項１１に記載のトランジスタ。
  13. 【請求項１３】前記絶縁層がさらに、 前記二酸化シリコンの上に配置されたシリコン層を含む
    請求項１２に記載のトランジスタ。
  14. 【請求項１４】ソース領域、ドレイン領域およびこれら
    の間のチャネル領域を含む基板と、 前記チャネル領域の上に配置された絶縁層と、 前記絶縁層の上に配置されたゲート電極を備え、 前記絶縁層が、前記チャネル領域の上に配置された酸化
    アルミニウムを含む第１の層、および前記第１の層の上
    に配置された窒化アルミニウムを含む第２の層を含む電
    界効果トランジスタ。
  15. 【請求項１５】ソース領域、ドレイン領域およびこれら
    の間のチャネル領域を含む基板と、 前記チャネル領域の上に配置された絶縁層と、 前記絶縁層の上に配置されたゲート電極を備え、 前記絶縁層が、前記チャネル領域の上に配置された窒化
    アルミニウムを含む層を含む半導体デバイス。
  16. 【請求項１６】電界効果トランジスタを含む請求項１５
    に記載の半導体デバイス。
  17. 【請求項１７】ソース領域、ドレイン領域およびこれら
    の間のチャネル領域を含む基板と、 前記チャネル領域の上に配置された絶縁層と、 前記絶縁層の上に配置されたゲート電極を備え、 前記絶縁層が、前記チャネル領域の上に配置された窒化
    アルミニウムを含む層を含む多端子デバイス。
  18. 【請求項１８】電界効果トランジスタを含む請求項１７
    に記載の多端子デバイス。
  19. 【請求項１９】ソース領域、ドレイン領域およびこれら
    の間のチャネル領域を含む基板を形成する段階と、 前記チャネル領域の上に絶縁層を配置する段階と、 前記絶縁層の上にゲート電極を配置する段階を含み、 前記絶縁層が、前記チャネル領域の上に配置された窒化
    アルミニウムを含む層を含む電界効果トランジスタの形
    成方法。
  20. 【請求項２０】前記絶縁層がさらに、 前記チャネル領域の上に配置された酸化アルミニウムの
    層を含み、 前記窒化アルミニウムが前記酸化アルミニウムの上に配
    置される請求項１９に記載の方法。
  21. 【請求項２１】前記絶縁層がさらに、 前記チャネル領域の上に配置された酸化アルミニウムの
    層を含み、 前記窒化アルミニウムが前記酸化アルミニウムの下に配
    置される請求項１９に記載のトランジスタ。
  22. 【請求項２２】前記絶縁層がさらに、 前記チャネル領域の上に配置された二酸化シリコンの層
    を含み、 前記窒化アルミニウムが前記二酸化シリコンの上に配置
    される請求項１９に記載の方法。
  23. 【請求項２３】前記絶縁層がさらに、 前記チャネル領域の上に配置された二酸化シリコンの層
    を含み、 前記窒化アルミニウムが前記二酸化シリコンの下に配置
    される請求項１９に記載のトランジスタ。
  24. 【請求項２４】前記絶縁層がさらに、 前記チャネル領域の上に配置された窒化シリコンの層を
    含み、 前記窒化アルミニウムが前記窒化シリコンの上に配置さ
    れる請求項１９に記載の方法。
  25. 【請求項２５】前記絶縁層がさらに、 前記チャネル領域の上に配置された窒化シリコンの層を
    含み、 前記窒化アルミニウムが前記窒化シリコンの下に配置さ
    れる請求項１９に記載のトランジスタ。
  26. 【請求項２６】ソース領域、ドレイン領域およびこれら
    の間のチャネル領域を含む基板を形成する段階と、 前記チャネル領域の上に絶縁層を配置する段階と、 前記絶縁層の上にゲート電極を配置する段階を含み、 前記絶縁層が、前記チャネル領域の上に配置された窒化
    アルミニウムを含む層を含む半導体デバイスの形成方
    法。
  27. 【請求項２７】前記絶縁層がさらに、二酸化シリコン、
    酸化アルミニウムおよび窒化シリコンのうちの少なくと
    も１種を含む請求項１に記載のトランジスタ。
JP2001388832A 2001-01-08 2001-12-21 窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法 Pending JP2002246594A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/755,164 US6831339B2 (en) 2001-01-08 2001-01-08 Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
US09/755164 2001-01-08

Publications (1)

Publication Number Publication Date
JP2002246594A true JP2002246594A (ja) 2002-08-30

Family

ID=25037988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001388832A Pending JP2002246594A (ja) 2001-01-08 2001-12-21 窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法

Country Status (4)

Country Link
US (2) US6831339B2 (ja)
JP (1) JP2002246594A (ja)
CN (1) CN1176498C (ja)
TW (1) TW594992B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086510A1 (ja) * 2003-03-24 2004-10-07 Horiba, Ltd. 半導体装置とその製造方法
WO2005010974A1 (ja) * 2003-07-28 2005-02-03 Japan Science And Technology Agency 電界効果トランジスタ及びその製造方法
JP2005328059A (ja) * 2004-05-14 2005-11-24 Internatl Business Mach Corp <Ibm> 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224459A1 (en) * 1999-07-07 2004-11-11 Matsushita Electric Industrial Co., Ltd. Layered structure, method for manufacturing the same, and semiconductor element
US6891231B2 (en) 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
JP4095326B2 (ja) 2002-03-29 2008-06-04 株式会社東芝 半導体装置の製造方法及び半導体装置
CN1319128C (zh) * 2003-01-02 2007-05-30 上海华虹（集团）有限公司 一种高介电栅堆层结构
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7592678B2 (en) 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
TWI262550B (en) * 2005-10-14 2006-09-21 Ind Tech Res Inst Element with a low temperature poly-Si film, method of direct poly-Si deposition at low temperature and inductively-coupled plasma chemical vapor deposition
JP2007103814A (ja) * 2005-10-07 2007-04-19 Sharp Corp 窒化物半導体発光素子およびその製造方法
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
CN101950757A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 基于soi衬底的高介电常数材料栅结构及其制备方法
US8492247B2 (en) 2010-08-17 2013-07-23 International Business Machines Corporation Programmable FETs using Vt-shift effect and methods of manufacture
JP6042160B2 (ja) * 2012-10-03 2016-12-14 東京エレクトロン株式会社 成膜方法及び成膜装置
US20190386124A1 (en) * 2018-06-13 2019-12-19 Purdue Research Foundation Mos devices with increased short circuit robustness

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151537A (en) * 1976-03-10 1979-04-24 Gte Laboratories Incorporated Gate electrode for MNOS semiconductor memory device
US4097314A (en) 1976-12-30 1978-06-27 Rca Corp. Method of making a sapphire gate transistor
JPS54144183A (en) * 1978-05-01 1979-11-10 Handotai Kenkyu Shinkokai Insulated gate type electrostatic induction transistor and semiconductor integrated circuit
JPS61140175A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 被膜作製方法
JPS61140176A (ja) 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR100571071B1 (ko) 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US7115461B2 (en) * 1997-07-24 2006-10-03 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6020024A (en) 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
KR100567299B1 (ko) 1998-03-27 2006-04-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 반도체 장치의 게이트 구조 제조 방법
JP3513018B2 (ja) 1998-06-30 2004-03-31 株式会社東芝 半導体装置及びその製造方法
US6274510B1 (en) * 1998-07-15 2001-08-14 Texas Instruments Incorporated Lower temperature method for forming high quality silicon-nitrogen dielectrics
JP3148982B2 (ja) 1998-11-11 2001-03-26 工業技術院長 半導体装置及びその製造方法
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6544906B2 (en) * 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086510A1 (ja) * 2003-03-24 2004-10-07 Horiba, Ltd. 半導体装置とその製造方法
JP2004288885A (ja) * 2003-03-24 2004-10-14 Horiba Ltd 半導体装置とその製造方法
JP4507232B2 (ja) * 2003-03-24 2010-07-21 ローム株式会社 半導体装置の製造方法
US8044452B2 (en) 2003-03-24 2011-10-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
WO2005010974A1 (ja) * 2003-07-28 2005-02-03 Japan Science And Technology Agency 電界効果トランジスタ及びその製造方法
US7622763B2 (en) 2003-07-28 2009-11-24 Japan Science And Technology Agency Field effect transistor and method for manufacturing same
JP2005328059A (ja) * 2004-05-14 2005-11-24 Internatl Business Mach Corp <Ibm> 高誘電率ゲート酸化物を有する電界効果トランジスタの閾値及びフラットバンド電圧安定化層

Also Published As

Publication number Publication date
CN1363958A (zh) 2002-08-14
CN1176498C (zh) 2004-11-17
US20020090773A1 (en) 2002-07-11
US20050087821A1 (en) 2005-04-28
TW594992B (en) 2004-06-21
US6831339B2 (en) 2004-12-14
US7488640B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
JP2002246594A (ja) 窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法
US9590100B2 (en) Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US7071066B2 (en) Method and structure for forming high-k gates
US11038055B2 (en) Method and structure of improving contact resistance for passive and long channel devices
US5073519A (en) Method of fabricating a vertical FET device with low gate to drain overlap capacitance
JP2004533108A (ja) 高ｋ誘電体膜及びその製造方法
KR100721469B1 (ko) 반도체 장치 및 그 제조 방법
US20060001106A1 (en) Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
US8119511B2 (en) Non-volatile memory device with improved immunity to erase saturation and method for manufacturing same
US20080258225A1 (en) Mos transistors having high-k offset spacers that reduce external resistance and methods for fabricating the same
US6417085B1 (en) Methods of forming a field effect transistor gate construction
US6849908B2 (en) Semiconductor device and method of manufacturing the same
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
TW201735174A (zh) 一種用於超高電壓操作之半導體裝置及其形成方法
US8772116B2 (en) Dielectric equivalent thickness and capacitance scaling for semiconductor devices
US6482690B2 (en) Method for fabricating semiconductor device
US20060022271A1 (en) Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
JP2000252299A (ja) 電界効果トランジスタ
US20060220158A1 (en) Semiconductor device and manufacturing method thereof
US9997518B2 (en) Low resistive electrode for an extendable high-k metal gate stack
EP1020896A1 (en) Integrated circuit device with composite oxide dielectric
US20210336069A1 (en) Variable capacitor
CN110534419B (zh) 一种半导体器件及其制造方法
US20050136633A1 (en) Blocking layer for silicide uniformity in a semiconductor transistor
KR20050045752A (ko) 실리콘층과 유전막 사이에 확산방지막을 구비하는 반도체장치의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070207

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070302

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090213