JP2002233136A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JP2002233136A JP2002233136A JP2001029078A JP2001029078A JP2002233136A JP 2002233136 A JP2002233136 A JP 2002233136A JP 2001029078 A JP2001029078 A JP 2001029078A JP 2001029078 A JP2001029078 A JP 2001029078A JP 2002233136 A JP2002233136 A JP 2002233136A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- diode
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 入出力電圧差の大きいDC−DCコンバータ
おいて、高効率を実現する。 【解決手段】 スイッチング素子31がオンの時に、イ
ンダクタンス素子21に入力電圧Vinを印加すると共
に、第2のコンデンサ52を第1のコンデンサ51の充
電電圧Vc1で充電し、スイッチング素子31がオフの
時に第1のコンデンサ51の充電電圧Vc1と第2のコ
ンデンサ52の充電電圧Vc2の加算電圧を負荷61に
供給することで、小さい時比率で高い出力電圧を得るこ
とができ、また、小さい時比率のために第1のダイオー
ド41におけるスイッチング損失の増加も抑制する。
おいて、高効率を実現する。 【解決手段】 スイッチング素子31がオンの時に、イ
ンダクタンス素子21に入力電圧Vinを印加すると共
に、第2のコンデンサ52を第1のコンデンサ51の充
電電圧Vc1で充電し、スイッチング素子31がオフの
時に第1のコンデンサ51の充電電圧Vc1と第2のコ
ンデンサ52の充電電圧Vc2の加算電圧を負荷61に
供給することで、小さい時比率で高い出力電圧を得るこ
とができ、また、小さい時比率のために第1のダイオー
ド41におけるスイッチング損失の増加も抑制する。
Description
【0001】
【発明の属する技術分野】本発明は、産業用や民生用の
電子機器等に非反転出力電圧あるいは反転出力電圧を供
給するDC−DCコンバータに関する。
電子機器等に非反転出力電圧あるいは反転出力電圧を供
給するDC−DCコンバータに関する。
【0002】
【従来の技術】近年、DC−DCコンバータは、電池な
どの低い電圧を入力電圧源として、高い電圧に変換して
駆動させる携帯端末機器の普及に伴い、高い昇圧比を有
するものが強く求められている。以下、前記要望に対応
する従来のDC−DCコンバータとして図5から図7を
参照しつつ説明する。図5は特開昭61−277367
号公報に記載のDC−DCコンバータの回路構成図であ
る。
どの低い電圧を入力電圧源として、高い電圧に変換して
駆動させる携帯端末機器の普及に伴い、高い昇圧比を有
するものが強く求められている。以下、前記要望に対応
する従来のDC−DCコンバータとして図5から図7を
参照しつつ説明する。図5は特開昭61−277367
号公報に記載のDC−DCコンバータの回路構成図であ
る。
【0003】図5において、11は入力直流電圧源であ
り、21はインダクタンス素子であり、31はスイッチ
ング素子であり、入力直流電圧源11の両端にインダク
タンス素子21とスイッチング素子31との直列回路が
接続される。41は第1のダイオードであり、51は第
1のコンデンサであり、インダクタンス素子21の両端
に第1のダイオード41と第1のコンデンサ51との直
列回路が接続される。42は第2のダイオードであり、
52は第2のコンデンサであり、第1のダイオード41
と第1のコンデンサ51の接続点と、入力直流電圧源1
1とスイッチング素子31の接続点との間に、第2のダ
イオード42と第2のコンデンサ52との直列回路が接
続され、第2のコンデンサ52の充電電圧を負荷61へ
供給している。
り、21はインダクタンス素子であり、31はスイッチ
ング素子であり、入力直流電圧源11の両端にインダク
タンス素子21とスイッチング素子31との直列回路が
接続される。41は第1のダイオードであり、51は第
1のコンデンサであり、インダクタンス素子21の両端
に第1のダイオード41と第1のコンデンサ51との直
列回路が接続される。42は第2のダイオードであり、
52は第2のコンデンサであり、第1のダイオード41
と第1のコンデンサ51の接続点と、入力直流電圧源1
1とスイッチング素子31の接続点との間に、第2のダ
イオード42と第2のコンデンサ52との直列回路が接
続され、第2のコンデンサ52の充電電圧を負荷61へ
供給している。
【0004】次に、従来のDC−DCコンバータの動作
について図6を参照しながら説明する。図6は従来のD
C−DCコンバータの動作等価回路を示しており、
(a)はスイッチング素子31がオンの状態を、(b)
はオフの状態を示している。
について図6を参照しながら説明する。図6は従来のD
C−DCコンバータの動作等価回路を示しており、
(a)はスイッチング素子31がオンの状態を、(b)
はオフの状態を示している。
【0005】スイッチング素子31がオンとなると、図
6(a)に示すように、インダクタンス素子21に入力
電圧Vinが印加されてエネルギーを蓄えると同時に、
第1のコンデンサ51には第1のダイオード41を介し
て入力電圧Vinが印加されて充電する。従って、第1
のコンデンサ51の充電電圧Vc1はVinとなる。
6(a)に示すように、インダクタンス素子21に入力
電圧Vinが印加されてエネルギーを蓄えると同時に、
第1のコンデンサ51には第1のダイオード41を介し
て入力電圧Vinが印加されて充電する。従って、第1
のコンデンサ51の充電電圧Vc1はVinとなる。
【0006】スイッチング素子31がオフになると、図
6(b)に示すように、インダクタンス素子21に蓄え
られたエネルギーと、入力電圧Vinと第1のコンデン
サ51の充電電圧との加算電圧によって、第2のコンデ
ンサ52を充電する。この第2のコンデンサの充電電圧
を出力電圧Voとして負荷61に供給される。
6(b)に示すように、インダクタンス素子21に蓄え
られたエネルギーと、入力電圧Vinと第1のコンデン
サ51の充電電圧との加算電圧によって、第2のコンデ
ンサ52を充電する。この第2のコンデンサの充電電圧
を出力電圧Voとして負荷61に供給される。
【0007】上記動作において、出力電圧Voは入力電
圧Vinに対して、インダクタンス素子21のセット・
リセット条件より下記式の関係を持つ。
圧Vinに対して、インダクタンス素子21のセット・
リセット条件より下記式の関係を持つ。
【0008】 Vo=(2−δ)×Vin/(1−δ)・・・(1) ここでδは時比率を示し、 δ=Ton/T・・・(2) である。また、Tonはスイッチング素子31のオン期
間を示し、Tはスイッチング周期である。
間を示し、Tはスイッチング周期である。
【0009】また、この従来のDC−DCコンバータ
は、図7に示すように、第1及び第2のダイオード4
1、42を順方向の向きが逆となるように接続すること
で反転出力を得ることができる。この場合の出力電圧V
oは入力電圧Vinに対して、インダクタンス素子21
のセット・リセット条件より下記式の関係を持つ。
は、図7に示すように、第1及び第2のダイオード4
1、42を順方向の向きが逆となるように接続すること
で反転出力を得ることができる。この場合の出力電圧V
oは入力電圧Vinに対して、インダクタンス素子21
のセット・リセット条件より下記式の関係を持つ。
【0010】 Vo=δ×Vin/(1−δ)・・・(3)
【0011】
【発明が解決しようとする課題】このように、従来のD
C−DCコンバータでは、(1)式及び(3)式に示さ
れるように時比率δを大きくするに従って電圧Voが上
昇する。例えば、δ=0.5の時は(1)式ではVo=
3×Vinとなり、(3)式ではVo=Vinとなる。
さらに時比率δを大きくすれば、より高い出力電圧が得
られるが、時比率δが大きくなるにつれて第2のダイオ
ード41の導通期間が短くなり、第2のダイオード41
を流れる電流のピーク値が大きくなることでスイッチン
グ損失が増加して効率の低下を招くようになる。
C−DCコンバータでは、(1)式及び(3)式に示さ
れるように時比率δを大きくするに従って電圧Voが上
昇する。例えば、δ=0.5の時は(1)式ではVo=
3×Vinとなり、(3)式ではVo=Vinとなる。
さらに時比率δを大きくすれば、より高い出力電圧が得
られるが、時比率δが大きくなるにつれて第2のダイオ
ード41の導通期間が短くなり、第2のダイオード41
を流れる電流のピーク値が大きくなることでスイッチン
グ損失が増加して効率の低下を招くようになる。
【0012】本発明は、小さい時比率で高い出力電圧を
得ることができ、また、ダイオードのスイッチング損失
の増加も抑制することで、入出力電圧差が大きい仕様に
対して高効率を実現したDC−DCコンバータを提供す
ることを目的とする。
得ることができ、また、ダイオードのスイッチング損失
の増加も抑制することで、入出力電圧差が大きい仕様に
対して高効率を実現したDC−DCコンバータを提供す
ることを目的とする。
【0013】
【課題を解決するための手段】この課題を解決するため
に本発明は、入力直流電圧源の両端にインダクタンス素
子とスイッチング素子との直列回路が接続され、前記ス
イッチング素子又は前記インダクタンス素子の両端に第
1のダイオードと第1のコンデンサとの直列回路が接続
され、前記第1のダイオードの両端に第2のコンデンサ
と第2のダイオードとの直列回路が接続され、前記第2
のダイオードと前記第2のコンデンサの接続点と、前記
入力直流電圧源と前記第1のコンデンサの接続点との間
に第3のダイオードと第3のコンデンサとの直列回路が
接続され、前記第3のコンデンサの電圧を負荷へ供給す
る構成を有したものである。
に本発明は、入力直流電圧源の両端にインダクタンス素
子とスイッチング素子との直列回路が接続され、前記ス
イッチング素子又は前記インダクタンス素子の両端に第
1のダイオードと第1のコンデンサとの直列回路が接続
され、前記第1のダイオードの両端に第2のコンデンサ
と第2のダイオードとの直列回路が接続され、前記第2
のダイオードと前記第2のコンデンサの接続点と、前記
入力直流電圧源と前記第1のコンデンサの接続点との間
に第3のダイオードと第3のコンデンサとの直列回路が
接続され、前記第3のコンデンサの電圧を負荷へ供給す
る構成を有したものである。
【0014】本発明のDC−DCコンバータによれば、
スイッチング素子がオンの時に、インダクタンス素子に
入力電圧を印加すると共に、第2のコンデンサを第1の
コンデンサの充電電圧、又は第1のコンデンサの充電電
圧と入力電圧の加算電圧で充電し、スイッチング素子が
オフの時に第1のコンデンサの充電電圧と第2のコンデ
ンサの充電電圧の加算電圧を負荷に供給することで、小
さい時比率で高い出力電圧を得ることができ、また、ダ
イオードによるスイッチング損失の増加も抑制する。従
って、入出力電圧差が大きい仕様に対して高効率を実現
することができる。
スイッチング素子がオンの時に、インダクタンス素子に
入力電圧を印加すると共に、第2のコンデンサを第1の
コンデンサの充電電圧、又は第1のコンデンサの充電電
圧と入力電圧の加算電圧で充電し、スイッチング素子が
オフの時に第1のコンデンサの充電電圧と第2のコンデ
ンサの充電電圧の加算電圧を負荷に供給することで、小
さい時比率で高い出力電圧を得ることができ、また、ダ
イオードによるスイッチング損失の増加も抑制する。従
って、入出力電圧差が大きい仕様に対して高効率を実現
することができる。
【0015】
【発明の実施の形態】以下、本発明のDC−DCコンバ
ータの好適な実施の形態について、図面を参照しながら
説明する。なお、前述した従来のDC−DCコンバータ
と同一機能、構成には同一参照符号を付して説明する。
ータの好適な実施の形態について、図面を参照しながら
説明する。なお、前述した従来のDC−DCコンバータ
と同一機能、構成には同一参照符号を付して説明する。
【0016】(実施の形態1)本発明の実施の形態1に
おけるDC−DCコンバータについて、図1から図2を
参照しながら説明する。図1は本発明の実施の形態1に
おけるDC−DCコンバータの回路構成図である。図1
において11は入力直流電圧源であり、21はインダク
タンス素子であり、31はスイッチング素子であり、入
力直流電圧源11の両端にインダクタンス素子21とス
イッチング素子31との直列回路が接続される。
おけるDC−DCコンバータについて、図1から図2を
参照しながら説明する。図1は本発明の実施の形態1に
おけるDC−DCコンバータの回路構成図である。図1
において11は入力直流電圧源であり、21はインダク
タンス素子であり、31はスイッチング素子であり、入
力直流電圧源11の両端にインダクタンス素子21とス
イッチング素子31との直列回路が接続される。
【0017】41は第1のダイオードであり、51は第
1のコンデンサであり、スイッチング素子31の両端に
第1のダイオード41と第1のコンデンサ51との直列
回路が接続される。42は第2のダイオードであり、5
2は第2のコンデンサであり、第1のダイオード41の
両端に第2のダイオード42と第2のコンデンサ52と
の直列回路が接続される。43は第3のダイオードであ
り、53は第3のコンデンサであり、第2のダイオード
42と第2のコンデンサ52の接続点と、入力直流電圧
源11と第1のコンデンサ41の接続点との間に、第3
のダイオード43と第3のコンデンサ53との直列回路
が接続され、第3のコンデンサの充電電圧を負荷61へ
供給している。
1のコンデンサであり、スイッチング素子31の両端に
第1のダイオード41と第1のコンデンサ51との直列
回路が接続される。42は第2のダイオードであり、5
2は第2のコンデンサであり、第1のダイオード41の
両端に第2のダイオード42と第2のコンデンサ52と
の直列回路が接続される。43は第3のダイオードであ
り、53は第3のコンデンサであり、第2のダイオード
42と第2のコンデンサ52の接続点と、入力直流電圧
源11と第1のコンデンサ41の接続点との間に、第3
のダイオード43と第3のコンデンサ53との直列回路
が接続され、第3のコンデンサの充電電圧を負荷61へ
供給している。
【0018】実施の形態1におけるDC−DCコンバー
タについて、以下にその動作について図2を参照しなが
ら説明する。図2は実施の形態1におけるDC−DCコ
ンバータにおける動作等価回路を示しており、(a)は
スイッチング素子31がオンの状態を、(b)はオフの
状態を示している。
タについて、以下にその動作について図2を参照しなが
ら説明する。図2は実施の形態1におけるDC−DCコ
ンバータにおける動作等価回路を示しており、(a)は
スイッチング素子31がオンの状態を、(b)はオフの
状態を示している。
【0019】スイッチング素子31がオンとなると、図
2(a)に示すように、インダクタンス素子21に入力
電圧Vinが印加されてエネルギーを蓄えると同時に、
第2のコンデンサ52には第2のダイオード42を介し
て第1のコンデンサ51の充電電圧Vc1が印加されて
充電する。従って、第2のコンデンサ52の充電電圧V
c2はVc1となる。
2(a)に示すように、インダクタンス素子21に入力
電圧Vinが印加されてエネルギーを蓄えると同時に、
第2のコンデンサ52には第2のダイオード42を介し
て第1のコンデンサ51の充電電圧Vc1が印加されて
充電する。従って、第2のコンデンサ52の充電電圧V
c2はVc1となる。
【0020】スイッチング素子31がオフになると、図
2(b)に示すように、インダクタンス素子21に蓄え
られたエネルギーによって第1のコンデンサを充電する
と共に、第3のコンデンサ53には第1のコンデンサ5
1の充電電圧と第2のコンデンサ52の充電電圧の加算
電圧が印加されて充電する。従って、第3のコンデンサ
53の充電電圧は2×Vc1となり、この充電電圧を出
力電圧Voとして負荷61へ供給する。
2(b)に示すように、インダクタンス素子21に蓄え
られたエネルギーによって第1のコンデンサを充電する
と共に、第3のコンデンサ53には第1のコンデンサ5
1の充電電圧と第2のコンデンサ52の充電電圧の加算
電圧が印加されて充電する。従って、第3のコンデンサ
53の充電電圧は2×Vc1となり、この充電電圧を出
力電圧Voとして負荷61へ供給する。
【0021】上記動作において、第1のコンデンサの充
電電圧Vc1は入力電圧Vinに対して、インダクタン
ス素子21のセット・リセット条件より下記式の関係を
持つ。
電電圧Vc1は入力電圧Vinに対して、インダクタン
ス素子21のセット・リセット条件より下記式の関係を
持つ。
【0022】Vc1=Vin/(1−δ)・・・(4) また、出力電圧Voは入力電圧Vinに対して、Vo=
2×Vc1であることから、下記式の関係を持つ。
2×Vc1であることから、下記式の関係を持つ。
【0023】 Vo2=2×Vo1=2×Vin/(1−δ)・・・(5) 従来と本発明の実施の形態1におけるDC−DCコンバ
ータの入出力電圧の関係式を示す(1)式と(5)式と
比較しても明らかなように、本発明におけるDC−DC
コンバータの方が昇圧比が大きい。すなわち、実施の形
態1におけるDC−DCコンバータによれば、従来に比
べて小さい時比率で高い出力電圧が得られ、また、小さ
い時比率のためにダイオードのスイッチング損失の増加
も抑制するため、入出力電圧差が大きい仕様に対して高
効率を実現することができる。
ータの入出力電圧の関係式を示す(1)式と(5)式と
比較しても明らかなように、本発明におけるDC−DC
コンバータの方が昇圧比が大きい。すなわち、実施の形
態1におけるDC−DCコンバータによれば、従来に比
べて小さい時比率で高い出力電圧が得られ、また、小さ
い時比率のためにダイオードのスイッチング損失の増加
も抑制するため、入出力電圧差が大きい仕様に対して高
効率を実現することができる。
【0024】なお、実施の形態1では第3のコンデンサ
53の充電電圧を出力電圧として負荷へ供給したが、高
い電圧と低い電圧の供給を必要とする負荷の場合、従来
では、低い電圧の供給には高い電圧を電圧降下させて供
給するために、この電圧降下による損失が発生していた
が、本発明のDC−DCコンバータでは、低い電圧の供
給には第3のコンデンサ53の充電電圧よりも電圧の低
い第1のコンデンサ51の充電電圧から供給すること
で、上記損失を抑制することができる。
53の充電電圧を出力電圧として負荷へ供給したが、高
い電圧と低い電圧の供給を必要とする負荷の場合、従来
では、低い電圧の供給には高い電圧を電圧降下させて供
給するために、この電圧降下による損失が発生していた
が、本発明のDC−DCコンバータでは、低い電圧の供
給には第3のコンデンサ53の充電電圧よりも電圧の低
い第1のコンデンサ51の充電電圧から供給すること
で、上記損失を抑制することができる。
【0025】(実施の形態2)本発明の実施の形態2に
おけるDC−DCコンバータについて、図3から図4を
参照しながら説明する。図3は本発明の実施の形態2に
おけるDC−DCコンバータの回路構成図である。図3
において11は入力直流電圧源であり、21はインダク
タンス素子であり、31はスイッチング素子であり、入
力直流電圧源11の両端にインダクタンス素子21とス
イッチング素子31との直列回路が接続される。
おけるDC−DCコンバータについて、図3から図4を
参照しながら説明する。図3は本発明の実施の形態2に
おけるDC−DCコンバータの回路構成図である。図3
において11は入力直流電圧源であり、21はインダク
タンス素子であり、31はスイッチング素子であり、入
力直流電圧源11の両端にインダクタンス素子21とス
イッチング素子31との直列回路が接続される。
【0026】41は第1のダイオードであり、51は第
1のコンデンサであり、インダクタンス素子21の両端
に第1のダイオード41と第1のコンデンサ51との直
列回路が接続される。42は第2のダイオードであり、
52は第2のコンデンサであり、第1のダイオード41
の両端に第2のダイオード42と第2のコンデンサ52
との直列回路が接続される。43は第3のダイオードで
あり、53は第3のコンデンサであり、第2のダイオー
ド42と第2のコンデンサ52の接続点と、入力直流電
圧源11と第1のコンデンサ41の接続点との間に、第
3のダイオード43と第3のコンデンサ53との直列回
路が接続され、第3のコンデンサの充電電圧を負荷61
へ供給している。
1のコンデンサであり、インダクタンス素子21の両端
に第1のダイオード41と第1のコンデンサ51との直
列回路が接続される。42は第2のダイオードであり、
52は第2のコンデンサであり、第1のダイオード41
の両端に第2のダイオード42と第2のコンデンサ52
との直列回路が接続される。43は第3のダイオードで
あり、53は第3のコンデンサであり、第2のダイオー
ド42と第2のコンデンサ52の接続点と、入力直流電
圧源11と第1のコンデンサ41の接続点との間に、第
3のダイオード43と第3のコンデンサ53との直列回
路が接続され、第3のコンデンサの充電電圧を負荷61
へ供給している。
【0027】実施の形態2におけるDC−DCコンバー
タについて、以下にその動作について図4を参照しなが
ら説明する。図4は実施の形態2におけるDC−DCコ
ンバータにおける動作等価回路を示しており、(a)は
スイッチング素子31がオンの状態を、(b)はオフの
状態を示している。
タについて、以下にその動作について図4を参照しなが
ら説明する。図4は実施の形態2におけるDC−DCコ
ンバータにおける動作等価回路を示しており、(a)は
スイッチング素子31がオンの状態を、(b)はオフの
状態を示している。
【0028】スイッチング素子31がオンとなると、図
4(a)に示すように、インダクタンス素子21に入力
電圧Vinが印加されてエネルギーを蓄えると同時に、
第2のコンデンサ52には第2のダイオード42を介し
て入力電圧Vinと第1のコンデンサ51の充電電圧V
c1の加算電圧が印加されて充電する。従って、第2の
コンデンサ52の電圧VcはVin+Vc1となる。
4(a)に示すように、インダクタンス素子21に入力
電圧Vinが印加されてエネルギーを蓄えると同時に、
第2のコンデンサ52には第2のダイオード42を介し
て入力電圧Vinと第1のコンデンサ51の充電電圧V
c1の加算電圧が印加されて充電する。従って、第2の
コンデンサ52の電圧VcはVin+Vc1となる。
【0029】スイッチング素子31がオフになると、図
4(b)に示すように、インダクタンス素子21に蓄え
られたエネルギーによって第1のコンデンサを充電する
と共に、第3のコンデンサ53には第1のコンデンサ5
1の充電電圧と第2のコンデンサ52の充電電圧の加算
電圧が印加されて充電する。従って、第3のコンデンサ
53の充電電圧はVin+2×Vo1となり、この充電
電圧を出力電圧Voとして負荷61へ供給する。
4(b)に示すように、インダクタンス素子21に蓄え
られたエネルギーによって第1のコンデンサを充電する
と共に、第3のコンデンサ53には第1のコンデンサ5
1の充電電圧と第2のコンデンサ52の充電電圧の加算
電圧が印加されて充電する。従って、第3のコンデンサ
53の充電電圧はVin+2×Vo1となり、この充電
電圧を出力電圧Voとして負荷61へ供給する。
【0030】上記動作において、第1のコンデンサの充
電電圧Vc1は入力電圧Vinに対して、インダクタン
ス素子21のセット・リセット条件より下記式の関係を
持つ。
電電圧Vc1は入力電圧Vinに対して、インダクタン
ス素子21のセット・リセット条件より下記式の関係を
持つ。
【0031】 Vo1=δ×Vin/(1−δ)・・・(6) また、出力電圧Voは入力電圧Vinに対して、Vo2
=Vin+2×Vo1であることから、下記式の関係を
持つ。
=Vin+2×Vo1であることから、下記式の関係を
持つ。
【0032】 Vo2=Vin+2×Vo1=(1+δ)×Vin/(1−δ)・・・(7) 従来と本発明の実施の形態1におけるDC−DCコンバ
ータの入出力電圧の関係式を示す(3)式と(7)式と
比較しても明らかなように、本発明におけるDC−DC
コンバータの方が昇圧比が大きい。すなわち、実施の形
態2におけるDC−DCコンバータによれば、従来に比
べて小さい時比率で高い出力電圧が得られ、また、小さ
い時比率のためにダイオードのスイッチング損失の増加
も抑制するため、入出力電圧差が大きい仕様に対して高
効率を実現することができる。
ータの入出力電圧の関係式を示す(3)式と(7)式と
比較しても明らかなように、本発明におけるDC−DC
コンバータの方が昇圧比が大きい。すなわち、実施の形
態2におけるDC−DCコンバータによれば、従来に比
べて小さい時比率で高い出力電圧が得られ、また、小さ
い時比率のためにダイオードのスイッチング損失の増加
も抑制するため、入出力電圧差が大きい仕様に対して高
効率を実現することができる。
【0033】なお、実施の形態2では第3のコンデンサ
53の充電電圧を出力電圧として負荷へ供給したが、高
い電圧と低い電圧の供給を必要とする負荷の場合、従来
では、低い電圧の供給には高い電圧を電圧降下させて供
給するために、この電圧降下による損失が発生していた
が、本発明のDC−DCコンバータでは、低い電圧の供
給には第3のコンデンサ53の充電電圧よりも電圧の低
い第1のコンデンサ51の充電電圧から供給すること
で、上記損失を抑制することができる。
53の充電電圧を出力電圧として負荷へ供給したが、高
い電圧と低い電圧の供給を必要とする負荷の場合、従来
では、低い電圧の供給には高い電圧を電圧降下させて供
給するために、この電圧降下による損失が発生していた
が、本発明のDC−DCコンバータでは、低い電圧の供
給には第3のコンデンサ53の充電電圧よりも電圧の低
い第1のコンデンサ51の充電電圧から供給すること
で、上記損失を抑制することができる。
【0034】
【発明の効果】以上のように、本発明のDC−DCコン
バータによれば、スイッチング素子がオンの時に、イン
ダクタンス素子に入力電圧を印加すると共に、第2のコ
ンデンサを第1のコンデンサの充電電圧又は第1のコン
デンサの充電電圧と入力電圧の加算電圧で充電し、スイ
ッチング素子がオフの時に第1のコンデンサの充電電圧
に第2のコンデンサの充電電圧の加算電圧を負荷に供給
することによって、小さい時比率で高い出力電圧を得る
ことができ、また、小さい時比率のためにダイオードの
スイッチング損失の増加も抑制する。従って、入出力電
圧差が大きい仕様に対して高効率を実現することができ
る。
バータによれば、スイッチング素子がオンの時に、イン
ダクタンス素子に入力電圧を印加すると共に、第2のコ
ンデンサを第1のコンデンサの充電電圧又は第1のコン
デンサの充電電圧と入力電圧の加算電圧で充電し、スイ
ッチング素子がオフの時に第1のコンデンサの充電電圧
に第2のコンデンサの充電電圧の加算電圧を負荷に供給
することによって、小さい時比率で高い出力電圧を得る
ことができ、また、小さい時比率のためにダイオードの
スイッチング損失の増加も抑制する。従って、入出力電
圧差が大きい仕様に対して高効率を実現することができ
る。
【図1】本発明の実施の形態1におけるDC−DCコン
バータの回路構成図
バータの回路構成図
【図2】本発明の実施の形態1におけるDC−DCコン
バータの動作説明図
バータの動作説明図
【図3】本発明の実施の形態2におけるDC−DCコン
バータの回路構成図
バータの回路構成図
【図4】本発明の実施の形態2におけるDC−DCコン
バータの動作説明図
バータの動作説明図
【図5】従来のDC−DCコンバータの回路構成図
【図6】従来のDC−DCコンバータの動作説明図
【図7】従来のDC−DCコンバータの回路構成図
11 入力直流電圧源 21 インダクタンス素子 31 スイッチング素子 41 第1のダイオード 42 第2のダイオード 43 第3のダイオード 51 第1のコンデンサ 52 第2のコンデンサ 53 第3のコンデンサ 61 負荷
Claims (2)
- 【請求項1】入力直流電圧源と、前記入力直流電圧源の
両端にインダクタンス素子とスイッチング素子との直列
回路が接続され、前記スイッチング素子の両端に第1の
ダイオードと第1のコンデンサとの直列回路が接続さ
れ、前記第1のダイオードの両端に第2のコンデンサと
第2のダイオードとの直列回路が接続され、前記第2の
ダイオードと前記第2のコンデンサの接続点と、前記入
力直流電圧源と前記第1のコンデンサの接続点との間に
第3のダイオードと第3のコンデンサとの直列回路が接
続され、前記第3のコンデンサの電圧を負荷へ供給する
ことを特徴としたDC−DCコンバータ。 - 【請求項2】入力直流電圧源と、前記入力直流電圧源の
両端にインダクタンス素子とスイッチング素子との直列
回路が接続され、前記インダクタンス素子の両端に第1
のダイオードと第1のコンデンサとの直列回路が接続さ
れ、前記第1のダイオードの両端に第2のコンデンサと
第2のダイオードとの直列回路が接続され、前記第2の
ダイオードと前記第2のコンデンサの接続点と、前記入
力直流電圧源と前記第1のコンデンサの接続点との間に
第3のダイオードと第3のコンデンサとの直列回路が接
続され、前記第3のコンデンサの電圧を負荷へ供給する
ことを特徴としたDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029078A JP2002233136A (ja) | 2001-02-06 | 2001-02-06 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001029078A JP2002233136A (ja) | 2001-02-06 | 2001-02-06 | Dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002233136A true JP2002233136A (ja) | 2002-08-16 |
Family
ID=18893464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001029078A Pending JP2002233136A (ja) | 2001-02-06 | 2001-02-06 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002233136A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010063299A (ja) * | 2008-09-05 | 2010-03-18 | Origin Electric Co Ltd | 昇圧形コンバータ |
US9413230B2 (en) | 2014-01-30 | 2016-08-09 | Denso Corporation | Power converter |
-
2001
- 2001-02-06 JP JP2001029078A patent/JP2002233136A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010063299A (ja) * | 2008-09-05 | 2010-03-18 | Origin Electric Co Ltd | 昇圧形コンバータ |
US9413230B2 (en) | 2014-01-30 | 2016-08-09 | Denso Corporation | Power converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100516083B1 (ko) | Dc-dc 컨버터 | |
US8581562B2 (en) | SIDO power converter and driving method thereof | |
KR100516084B1 (ko) | Dc-dc 컨버터의 제어 방법 | |
JPH04351465A (ja) | Dc・dcコンバータ | |
JP2017517239A (ja) | スイッチング電源及び該スイッチング電源を制御する方法 | |
JP2005318766A (ja) | Dc−dcコンバータ | |
JP4712071B2 (ja) | H−ブリッジdc−dcコンバーターに応用する共振回路 | |
US20070052398A1 (en) | DC-DC converter and its control method, and switching regulator and its control method | |
US11398779B2 (en) | Multi-path converter and control method therefor | |
JP4963724B2 (ja) | スイッチング電源、スイッチング電源を制御する制御回路およびスイッチング電源の制御方法 | |
US11831240B2 (en) | Parallel output converters connected to a split midpoint node on an input converter | |
KR20090044137A (ko) | 무변압기형 부스트 컨버터 | |
US7710087B2 (en) | Power converter and power converting method | |
JP2013038882A (ja) | 2コンバータ方式電源装置の制御方法及び電源装置 | |
JPH10215564A (ja) | チャージポンプ型dc−dcコンバータ | |
JP2002233136A (ja) | Dc−dcコンバータ | |
JPH11262261A (ja) | スイッチング電源装置 | |
US11682970B2 (en) | Multi-path converter and control method therefor | |
CN117578882B (zh) | 单模式双电流通路的降压-升压转换器的控制电路及方法 | |
TW202002484A (zh) | 電壓轉換器及包括該電壓轉換器的交流發電裝置 | |
WO2024113645A1 (zh) | 直流降压转换器及降压装置 | |
US20230155493A1 (en) | Cascade switched capacitor converter | |
US11929672B2 (en) | Inverting buck-boost converter | |
US20230268820A1 (en) | Power converter | |
JP2000232781A (ja) | スイッチング電源装置 |