JP2002223181A - ハードウエア制御による運用系切り替え方式 - Google Patents
ハードウエア制御による運用系切り替え方式Info
- Publication number
- JP2002223181A JP2002223181A JP2001016311A JP2001016311A JP2002223181A JP 2002223181 A JP2002223181 A JP 2002223181A JP 2001016311 A JP2001016311 A JP 2001016311A JP 2001016311 A JP2001016311 A JP 2001016311A JP 2002223181 A JP2002223181 A JP 2002223181A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- package
- active
- bit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
を切り替える機能を有する2重化装置において、2重化
された装置の運用系/待機系の切り替え制御をハードウ
エア回路だけで行い、切り替え時間の短縮を図ることを
可能とする、ハードウエア制御による運用系切り替え方
式を提供する。 【解決手段】系切り替え許可信号を送信する主装置と、
0系装置と1系装置とを備えて前記主装置から送信され
る前記系切り替え許可信号を受信し、前記系切り替え許
可信号に応じて前記0系装置と前記1系装置の何れか一
方を運用系とし他方を待機系として稼動させうる2重化
構成の従装置とから構成されるシステムであって、前記
従装置は、前記主装置と前記0系装置との通信を第1の
通信回線を介してインタフェースする0系パッケージ
と、前記主装置と前記1系装置との通信を第2の通信回
線を介してインタフェースする1系パッケージとを備え
る。
Description
よる運用系切り替え方式に関し、特に2重化された装置
の運用系/待機系の切り替え制御を、ハードウエア回路
により行うことを可能とする、ハードウエア制御による
運用系切り替え方式に関する。
求されている装置においては、装置を2重化して一方を
運用系とし、他方を待機系として運用することが一般的
に行われており、運用系に故障などのトラブルが発生し
た場合には、それまで待機していた待機系を運用系に切
り替えて、装置の運用を継続できる様になっている。
用系と待機系を切り替える機能を有する2重化装置にお
いては、装置間の主信号データから切り替え指示信号を
終端して取り出し、取り出した切り替え指示信号をファ
ームウエアに通知し、ファームウエアにおいて2重化装
置の有する各種パッケージの状態を判別して、運用系を
切り替える方式が一般的にとられている。
ムウエア制御による運用系/待機系の切り替え方式は、
ファームウエアによるアクセス時間と処理時間の分、切
り替えの発生が遅くなり、また、2重化装置の有するパ
ッケージ数が多くなるほど、ファームウエアを動作させ
るCPUの負荷が増し、ファームウエア処理が更に遅く
なるという欠点を有している。
よって運用系と待機系を切り替える機能を有する2重化
装置において、2重化された装置の運用系/待機系の切
り替え制御をハードウエア回路だけで行い、切り替え時
間の短縮を図ることを可能とする、ハードウエア制御に
よる運用系切り替え方式を提供することにある。
御による運用系切り替え方式は、系切り替え許可信号を
送信する主装置と、0系装置と1系装置とを備えて前記
主装置から送信される前記系切り替え許可信号を受信
し、前記系切り替え許可信号に応じて前記0系装置と前
記1系装置の何れか一方を運用系とし他方を待機系とし
て稼動させうる2重化構成の従装置とから構成されるシ
ステムであって、前記従装置は、前記主装置と前記0系
装置との通信を第1の通信回線を介してインタフェース
する0系パッケージと、前記主装置と前記1系装置との
通信を第2の通信回線を介してインタフェースする1系
パッケージとを備え、前記従装置の前記0系パッケージ
と前記1系パッケージの各々が同時に前記主装置から前
記系切り替え許可信号を受信した場合に、前記0系パッ
ケージと前記1系パッケージの各々が自パッケージで終
端した前記系切り替え許可信号を相互に送受することに
より、自パッケージが運用系となるか待機系となるかを
判定し、判定した結果をそれぞれ前記0系装置と前記1
系装置に伝達することにより、前記0系装置と前記1系
装置の何れか一方を運用系とし他方を待機系として稼動
させることを特徴とする。
ケージとはそれぞれ相互に同一の構成及び機能を備え、
前記0系パッケージと前記1系パッケージは、それぞ
れ、フォーマット変換部と運用系判定回路を備え、前記
フォーマット変換部は、前記主装置から前記従装置へ送
信される第1の主信号のフォーマット変換を行って自系
装置(前記0系装置或いは前記1系装置)へ第2の主信
号として送信すると共に、前記第1の主信号から前記系
切り替え許可信号を終端して第1のSWビット信号とし
て前記運用系判定回路に送出し、かつ、前記第1の主信
号のデータフレームに異常を検出したか否かを示す入力
異常信号を前記運用系判定回路に送出し、前記自系装置
(前記0系装置或いは前記1系装置)からの第3の主信
号のフォーマット変換を行うと共に、現在前記0系装置
と前記1系装置の何れの系が運用系となっているかを示
す第2のSWビット信号と、系切り替え要求信号として
のFLビット信号を挿入して第4の主信号を生成し、前
記第4の主信号を前記主装置に対して送信することを特
徴とする。
らに、前記第1の主信号内の前記系切り替え許可信号の
位置を指示するSWビット終端位置指示信号を出力する
と共に、前記第4の主信号内の第2のSWビット信号の
位置を指示するSWビット挿入位置指示信号と、FLビ
ット信号の位置を指示するFLビット挿入位置指示信号
を出力するパターンジェネレータが接続されることを特
徴とする。
ケージ(前記0系パッケージ或いは前記1系パッケージ
の何れか)が前記従装置に実装されたときのパッケージ
挿入位置を示すスロットID信号が更に入力されている
ことを特徴とする。
運用系判定回路から他系の前記第1のSWビット信号
と、他系の前記入力異常信号と、他系パッケージ(前記
1系パッケージ或いは前記0系パッケージ)が実装され
ていることを示す他系の実装信号とが更に入力されてい
ることを特徴とする。
ージ(前記0系パッケージ或いは前記1系パッケージ)
が運用系となるか待機系となるかを判定するために、前
記運用系判定回路に入力される自系の前記第1のSWビ
ット信号と他系の前記第1のSWビット信号の比較、前
記運用系判定回路に入力される自系の前記入力異常信号
と他系の前記入力異常信号の判定、及び、何らかの要因
で自系の前記第1のSWビット信号と他系の前記第1の
SWビット信号とが一致しない場合に他系の前記実装信
号なども含めての判断を行う論理回路から構成され、自
系パッケージが運用系になると判定した場合には、前記
自系装置(前記0系装置或いは前記1系装置)に対して
運用系指示信号を出力して、前記自系装置が運用系とな
ったことを伝達し、自系パッケージが待機系になると判
定した場合には、前記自系装置(前記0系装置或いは前
記1系装置)に対して前記運用系指示信号の出力を停止
して、前記自系装置が待機系となったことを伝達する、
ことを特徴とする。
替え制御動作は、前記フォーマット変換部が前記第1の
主信号から前記系切り替え許可信号を終端して前記第1
のSWビット信号として前記運用系判定回路に送出した
ときに開始される、ことを特徴とする。
え制御動作が開始されると(S1)、先ず、他系の前記
第1のSWビット信号と自系の前記第1のSWビット信
号とを比較し(S2)、他系の前記第1のSWビット信
号と自系の前記第1のSWビット信号とが一致した場合
は(ステップS2で一致)、自系の前記第1のSWビッ
ト信号で示された系が運用系となるよう指示されたもの
とSWビットを確定して、ステップS9に進み、ステッ
プS9では、確定した前記SWビットと自系の前記スロ
ットID信号とを比較し、両者が一致していた場合は
(ステップS9で一致)、自系が運用系となり(S1
0)、前記自系装置(前記0系装置或いは前記1系装
置)に対して前記運用系指示信号を出力して(S1
1)、前記自系パッケージと前記自系装置が運用系とな
った事を伝達し、ステップS9で両者が一致しない場合
は(ステップS9で不一致)、自系は待機系となり(S
12)、前記自系装置(前記0系装置或いは前記1系装
置)に対する前記運用系指示信号の出力を停止して(S
13)、自系パッケージと前記自系装置が待機系となっ
た事を伝達する、ことを特徴とする。
第1のSWビット信号と自系の前記第1のSWビット信
号とが不一致の場合は(ステップS2で不一致)、ま
ず、自系パッケージの前記入力異常信号を参照して自系
パッケージの入力異常が無いか判定し(S3)、自系パ
ッケージの前記入力異常信号が入力異常無しであれば
(ステップS3でOK)、次に、他系の前記入力異常信
号と他系の前記実装信号とを参照して、他系パッケージ
の入力異常が無いか及び他系パッケージの実装状態につ
いて判定し(S4)、ステップS4の判定の結果、他系
パッケージの前記入力異常信号が入力異常有りを示して
いるか、或いは、他系パッケージの前記実装信号が他系
パッケージの実装無しを示している場合には(ステップ
S4で未実装)、ステップS6に進み、ステップS6で
は自系の前記第1のSWビット信号で示される系が運用
系となるよう指示されたものとみなしてSWビットを確
定し、ステップS9に進む、ことを特徴とする。
系パッケージの前記実装信号が他系パッケージの実装有
りを示しており、かつ、他系パッケージの前記入力異常
信号が入力異常無しを示している場合には(ステップS
4で実装)、ステップS7に進み、ステップS7では、
直前の状態が、0系が運用系(1系が待機系)であれば
「0系が運用系」となるようSWビットを確定し、1系
が運用系(0系が待機系)であれば「1系が運用系」と
なるようSWビットを確定して、ステップS9に進む、
ことを特徴とする。
自系パッケージの前記入力異常信号が入力異常有りであ
れば(ステップS3で異常)、次に、他系の前記入力異
常信号と他系の前記実装信号とを参照して、他系パッケ
ージの入力異常が無いか及び他系パッケージの実装状態
について判定し(S5)、ステップS5の判定の結果、
他系パッケージの前記入力異常信号が入力異常有りを示
しているか、或いは、他系パッケージの前記実装信号が
他系パッケージの実装無しを示している場合には(ステ
ップS5で未実装)、ステップS7に進み、ステップS
7の後はステップS9に進む、ことを特徴とする。
系パッケージの前記実装信号が他系パッケージの実装有
りを示しており、かつ、他系パッケージの前記入力異常
信号が入力異常無しを示している場合には(ステップS
5で実装)、ステップS8に進み、ステップS8では、
他系の前記第1のSWビット信号で示される系が運用系
となるよう指示されたものとみなしてSWビットを確定
し、ステップS9に進む、ことを特徴とする。
て図面を参照して説明する。
運用系切り替え方式の一実施形態を示すブロック図であ
る。
り主側となる伝送装置などの装置2と、従側になる伝送
装置などの装置1とから構成されており、装置2と装置
1間は通信回線40−1、通信回線40−2を介して通
信を行う構成となっている。装置1は2重化構成となっ
ており、0系装置20−1と1系装置20−2を備えて
おり、0系装置20−1と1系装置20−2の何れか一
方が運用系となり、他方が待機系となる構成を有してい
る。主側の装置2は、従側の装置1からの要求に応じ
て、装置1内の0系装置20−1と1系装置20−2と
の何れが運用系となるかを許可する系切り替え許可信号
を送出する機能を有している。
2と0系装置20−1との通信をインタフェースするP
KG(パッケージ)3−1と、装置2と1系装置20−
2との通信をインタフェースするPKG3−2とを備え
ている。装置2から装置1のPKG3−1へは主信号1
01−1が送信され、逆にPKG3−1から装置2へは
主信号102−1が送信される。装置2から装置1のP
KG3−2へは主信号101−2が送信され、逆にPK
G3−2から装置2へは主信号102−2が送信され
る。主信号101−1と主信号101−2とは同一の信
号である。
3−2)は、フォーマット変換部4(フォーマット変換
部4−1とフォーマット変換部4−2)を備えており、
フォーマット変換部4は、装置2から装置1へ送信され
る主信号101(主信号101−1と主信号101−
2)を、装置1内のデータフォーマットへ変換して0系
装置20−1、1系装置20−2へ、主信号111(主
信号111−1と主信号111−2)として送出すると
共に、0系装置20−1、1系装置20−2から送出さ
れる主信号112(主信号112−1と主信号112−
2)のフォーマット変換を行って、主信号102(主信
号102−1と主信号102−2)として装置2へ送信
する。また、フォーマット変換部4は、後述するSWビ
ットとFLビットを主信号102に挿入する機能と、主
信号101のSWビットを終端する機能を備えている。
間で送受信される主信号101(主信号101−1と主
信号101−2)と主信号102(主信号102−1と
主信号102−2)のデータフォーマットについて説明
する。
トを示す図である。
れる主信号102である。主信号102は、装置間の運
用・保守情報などを格納するオーバーヘッド(Over
Head)としてのOH1021と、SWと名づけた
1ビットのSW1022と、FLと名づけた1ビットの
FL1023と、装置1から装置2へ送信するデータを
格納するデータ領域1024とを備えている。
系となっているかについて装置2に伝達するためのモニ
タ用のSWビットとして使用され、SW=0であれば、
現在、0系装置20−1が運用系となっていることを示
し、SW=1であれば、現在、1系装置20−2が運用
系となっていることを示すものである。
信号としてのFLビットとして使用され、FL=0であ
れば、0系装置20−1を運用系としたいということを
示し、FL=1であれば、1系装置20−2を運用系と
したいということを示すものである。
れる主信号101である。主信号101は、装置間の運
用・保守情報などを格納するオーバーヘッド(Over
Head)としてのOH1011と、SWと名づけた
1ビットのSW1012と、FLと名づけた1ビットの
FL1013と、装置2から装置1へ送信するデータを
格納するデータ領域1014とを備えている。
信号としてのSWビットとして使用され、SW=0であ
れば、0系装置20−1を運用系とせよということを示
し、SW=1であれば、1系装置20−2を運用系とせ
よということを示すものである。FL1013のFLビ
ットは、使用しないものとする。
継続する。
3−2)は、フォーマット変換部4(フォーマット変換
部4−1とフォーマット変換部4−2)に接続された運
用系判定部5(運用系判定部5−1と運用系判定部5−
2)とパターンジェネレータとしてのPG6(PG6−
1とPG6−2)を備えている。
SWビットとFLビットの位置指示信号を出力する機能
を備えている。すなわち、PG6(PG6−1とPG6
−2)は、SWビット終端位置指示信号16(SW10
12(図2(b))の主信号101内における位置を指
示する信号)と、SWビット挿入位置指示信号17(S
W1022(図2(a))の主信号102内における位
置を指示する信号)と、FLビット挿入位置指示信号1
8(FL1023(図2(a))の主信号102内にお
ける位置を指示する信号)とを、フォーマット変換部4
(フォーマット変換部4−1とフォーマット変換部4−
2)に対して送出する。
3−1またはPKG3−2)が運用系となるか否かを判
定する機能を有しており、フォーマット変換部4が主信
号101から終端したSWビット信号7と、フォーマッ
ト変換部4が検出した入力異常信号9を受信すると共
に、フォーマット変換部4に対して、主信号102に挿
入するSWビット信号8(SWビット信号8−1、SW
ビット信号8−2)を送信する。なお、入力異常信号9
は、フォーマット変換部4が主信号101のデータフレ
ームに異常を検出した場合に入力異常有りとされ、主信
号101のデータフレームを異常無く受信できれば入力
異常無しとされる。
(PKG3−1またはPKG3−2)が装置1に実装さ
れた時のパッケージ挿入位置を示すスロットID30
(スロットID30−1とスロットID30−2)が入
力されている。ここで、スロットID30の値は、以下
の説明の容易化のため、スロットID30−1=0(す
なわち、PKG3−1は0系装置20−1のインタフェ
ースパッケージとして使用され、その挿入位置のスロッ
ト番号が0であることを示す)とし、スロットID30
−2=1(すなわち、PKG3−2は1系装置20−2
のインタフェースパッケージとして使用され、その挿入
位置のスロット番号が1であることを示す)とする。
とは相互に、以下に示す信号を送受する。すなわち、運
用系判定部5−1から運用系判定部5−2に対しては、
PKG3−1のフォーマット変換部4−1で終端したS
Wビット信号10−1(SWビット信号7−1と同一)
と、PKG3−1のフォーマット変換部4−1で検出し
た入力異常信号12−1(入力異常信号9−1と同一)
と、PKG3−1が実装されていることを示す実装信号
14−1とを送出し、運用系判定部5−2から運用系判
定部5−1に対しては、PKG3−2のフォーマット変
換部4−2で終端したSWビット信号10−2(SWビ
ット信号7−2と同一)と、PKG3−2のフォーマッ
ト変換部4−2で検出した入力異常信号12−2(入力
異常信号9−2と同一)と、PKG3−2が実装されて
いることを示す実装信号14−2とを送出する。
3−1またはPKG3−2)が運用系となるか待機系と
なるかを判定するために、運用系判定部5に入力される
自系のSWビット信号7と他系のSWビット信号10の
比較、運用系判定部5に入力される自系の入力異常信号
9と他系の入力異常信号12の判定、及び、何らかの要
因で自系のSWビット信号7と他系のSWビット信号1
0とが一致しない場合に他系の実装信号14なども含め
ての判断を行う論理回路から構成され、自パッケージが
運用系になると判定した場合には、自系の装置(0系装
置20−1或いは1系装置20−2)に対して運用系指
示信号121(運用系指示信号121−1或いは運用系
指示信号121−2)を出力して、自系が運用系となっ
たことを伝達し、自パッケージが待機系になると判定し
た場合には、自系の装置(0系装置20−1或いは1系
装置20−2)に対して運用系指示信号121の出力を
停止して、自系が待機系となったことを伝達する。
判定論理について、図3を参照して説明する。図3にお
いても、以下の説明の容易化のため、PKG3−1が0
系のインタフェースパッケージであり、PKG3−2が
1系のインタフェースパッケージであるものとする。
定論理を示す図である。
は0系の状態を示し、縦方向(ロ1とロ2の列)は1系
の状態を示している。イ1の行の「0系正常」とは、0
系のPKG3−1の運用系判定部5−1が受信した入力
異常信号9−1は、入力異常無しであった場合を示して
おり、イ1の行の「0系異常」とは、0系のPKG3−
1の運用系判定部5−1が受信した入力異常信号9−1
は、入力異常有りであった場合を示している。また、イ
2の行の「0系指定」とは、0系のPKG3−1のフォ
ーマット変換部4−1が主信号101−1から終端した
SWビットは、0系を運用系に指定する「0」であった
場合(すなわちSWビット信号7−1=0であった場
合)を示しており、イ2の行の「1系指定」とは、0系
のPKG3−1のフォーマット変換部4−1が主信号1
01−1から終端したSWビットは、1系を運用系に指
定する「1」であった場合(すなわちSWビット信号7
−1=1であった場合)を示している。
系のPKG3−2の運用系判定部5−2が受信した入力
異常信号9−2は、入力異常無しであった場合を示して
おり、ロ1の列の「1系異常」とは、1系のPKG3−
2の運用系判定部5−2が受信した入力異常信号9−2
は、入力異常有りであった場合を示している。また、ロ
2の列の「0系指定」とは、1系のPKG3−2のフォ
ーマット変換部4−2が主信号101−2から終端した
SWビットは、0系を運用系に指定する「0」であった
場合(すなわちSWビット信号7−2=0であった場
合)を示しており、ロ2の列の「1系指定」とは、1系
のPKG3−2のフォーマット変換部4−2が主信号1
01−2から終端したSWビットは、1系を運用系に指
定する「1」であった場合(すなわちSWビット信号7
−2=1であった場合)を示している。
実装信号14−1と共に、SWビット信号7−1をSW
ビット信号10−1として、また、入力異常信号9−1
を入力異常信号12−1として運用系判定部5−2に対
して送出し、逆に、運用系判定部5−2は、実装信号1
4−2と共に、SWビット信号7−2をSWビット信号
10−2として、また、入力異常信号9−2を入力異常
信号12−2として運用系判定部5−1に対して送出し
ているため、互いに他系の状態を認識することが可能と
なっている。
運用系となるか待機系となるかについて判定する運用系
/待機系判定論理は以下のようになる。
系指定、かつ、1系正常で0系指定であるため、「0系
が運用系」となると判定され、1系は待機系となると判
定される。同様に、イ4行とロ4列の交点では、0系正
常で1系指定、かつ、1系正常で1系指定であるため、
「1系が運用系」となると判定され、0系は待機系とな
ると判定される。
系指定、かつ、1系正常で0系指定であり、0系と1系
の双方が正常であるにもかかわらず、双方で運用系に指
定する系が異なっているため、正しい判定は不可能であ
り、この時は「前状態保持」と判定する。「前状態保
持」とは、この判定を行う直前の状態を保持する、とい
うことであり、直前の状態が、0系が運用系で(1系が
待機系で)あれば「0系が運用系」と判定し、1系が運
用系で(0系が待機系で)あれば「1系が運用系」と判
定するものとする。同様に、イ4行とロ3列の交点で
は、0系正常で0系指定、かつ、1系正常で1系指定で
あり、0系と1系の双方が正常であるにもかかわらず、
双方で運用系に指定する系が異なっているため、正しい
判定は不可能であり、この時は「前状態保持」と判定す
る。「前状態保持」は前述の通りであり、直前の状態
が、0系が運用系で(1系が待機系で)あれば「0系が
運用系」と判定し、1系が運用系で(0系が待機系で)
あれば「1系が運用系」と判定するものとする。
ため、1系は判定に使用しないものとする。すなわち、
0系正常であれば0系だけを判定に使用し、0系正常で
0系指定であれば「0系が運用系」となると判定し(イ
5行とロ3列の交点)、0系正常で1系指定であれば
「1系が運用系」となると判定する(イ5行とロ4列の
交点)ものとする。また、0系異常であれば0系も判定
に使用せず、この時は「前状態保持」と判定する(イ5
行とロ5列の交点)。
ため、0系は判定に使用しないものとし、1系正常で0
系指定であれば「0系が運用系」となると判定し(イ3
行とロ5列の交点)、1系正常で1系指定であれば「1
系が運用系」となると判定する(イ4行とロ5列の交
点)ものとする。
行う運用系切り替え制御動作について説明する。図4に
おいても、以下の説明の容易化のため、PKG3−1が
0系のインタフェースパッケージであり、PKG3−2
が1系のインタフェースパッケージであるものとし、P
KG3−1を自系(或いは自系PKG)と称し、PKG
3−2を他系(或いは他系PKG)と称することとす
る。
え制御動作を説明する図である。
は、フォーマット変換部4が主信号101からSWビッ
ト(系切り替え許可信号)を終端し、これをSWビット
信号7として運用系判定部5に送出したときに開始され
る。運用系判定部5−1は、自系のSWビット信号7−
1と、他系のSWビット信号10−2(SWビット信号
7−2と同一)と、自系の入力異常信号9−1と、他系
の入力異常信号12−2(入力異常信号9−2と同一)
と、他系の実装信号14−2とを用いて運用系切り替え
制御動作を行う。
動作が開始されると(S1)、先ず、他系のSWビット
信号10−2と自系のSWビット信号7−1とを比較す
る(S2)。他系のSWビット信号10−2と自系のS
Wビット信号7−1とが一致した場合は(ステップS2
で一致)、装置1が受信したSWビットは正常であった
と判定できるため、自系PKGが受信したSWビットを
正当なものとして確定する。すなわち自系のSWビット
信号7−1で示された系が運用系となるよう指示された
ものとSWビットを確定して、ステップS9に進む。ス
テップS9では、確定したSWビットと自系のスロット
ID30−1とを比較し、両者が一致していた場合は
(ステップS9で一致)、自系が運用系となり(S1
0)、自系の0系装置20−1に対して運用系指示信号
121−1を出力して(S11)、自系PKGと0系装
置20−1が運用系となった事を伝達する。ステップS
9で両者が一致しない場合は(ステップS9で不一
致)、自系は待機系となり(S12)、自系の0系装置
20−1に対する運用系指示信号121−1の出力を停
止して(S13)、自系PKGと0系装置20−1が待
機系となった事を伝達する。
0−2と自系のSWビット信号7−1とが不一致の場合
は(ステップS2で不一致)、まず、自系PKGの入力
異常信号9−1を参照して自系PKGの入力異常が無い
か判定する(S3)。自系PKGの入力異常信号9−1
が入力異常無しであれば(ステップS3でOK)、次
に、他系の入力異常信号12−2と他系の実装信号14
−2とを参照して、他系PKGの入力異常が無いか及び
他系PKGの実装状態について判定する(S4)。ステ
ップS4の判定の結果、他系PKGの入力異常信号12
−2が入力異常有りを示しているか、或いは、他系PK
Gの実装信号14−2が他系PKGの実装無しを示して
いる場合には(ステップS4で未実装)、ステップS6
に進み、自系PKGが受信したSWビットを正当な物と
して確定する(S6)。すなわち、ステップS6では、
自系のSWビット信号7−1で示される系が運用系とな
るよう指示されたものとみなしてSWビットを確定す
る。SWビットを確定した後、ステップS9に進む。
実装信号14−2が他系PKGの実装有りを示してお
り、かつ、他系PKGの入力異常信号12−2が入力異
常無しを示している場合には(ステップS4で実装)、
ステップS7に進み、図3で示したと同様の「前状態保
持」となる(S7)。すなわち、ステップS7では、直
前の状態が、0系が運用系(1系が待機系)であれば
「0系が運用系」となるようSWビットを確定し、1系
が運用系(0系が待機系)であれば「1系が運用系」と
なるようSWビットを確定して、ステップS9に進む。
入力異常信号9−1が入力異常有りであれば(ステップ
S3で異常)、次に、他系の入力異常信号12−2と他
系の実装信号14−2とを参照して、他系PKGの入力
異常が無いか及び他系PKGの実装状態について判定す
る(S5)。ステップS5の判定の結果、他系PKGの
入力異常信号12−2が入力異常有りを示しているか、
或いは、他系PKGの実装信号14−2が他系PKGの
実装無しを示している場合には(ステップS5で未実
装)、ステップS7に進み、「前状態保持」となる。ス
テップS7の後はステップS9に進む。
実装信号14−2が他系PKGの実装有りを示してお
り、かつ、他系PKGの入力異常信号12−2が入力異
常無しを示している場合には(ステップS5で実装)、
ステップS8に進み、他系PKGが受信したSWビット
を正当な物として確定する(S8)。すなわち、ステッ
プS8では、他系のSWビット信号10−2で示される
系が運用系となるよう指示されたものとみなしてSWビ
ットを確定する。SWビットを確定した後、ステップS
9に進む。
1が行う運用系切り替え制御動作について説明した。運
用系判定部5−2は運用系判定部5−1と対照的な構成
となっているため、運用系判定部5−2が行う運用系切
り替え制御動作も、図4に示した動作と同一である。従
って、運用系判定部5−2の運用系切り替え制御動作に
ついては、これ以上の説明を省略する。
形態における運用系切り替えの総合動作の一例について
説明する。
1とPKG3−1が0系であり、1系装置20−2とP
KG3−2が1系であり、PKG3−1は通信回線40
−1を介して装置2と通信を行っており、PKG3−2
は通信回線40−2を介して装置2と通信を行ってい
る。今、0系が運用系で、1系が待機系の状態にあるも
のとする。
ら1系のPKG3−2へ切り替える要求が生じると、P
KG3−1は装置2に対して系切り替え要求信号を送出
する。すなわち、PKG3−1は、図2(a)に示した
主信号102でFL=1を設定し、1系を運用系とした
い旨を送出する。この時、図2(a)の主信号102の
SWビットはSW=0で、現在0系が運用系である旨を
示している。
と、装置1のPKG3−1とPKG3−2の双方に対
し、系切り替え許可信号を送出する。すなわち、装置2
は、図2(b)に示した主信号101でSW=1を設定
し、1系を運用系とせよとする旨を、PKG3−1とP
KG3−2に対して送出する。
信号101を受信すると、各々のフォーマット変換部4
は、主信号101からSWビット(系切り替え許可信
号)を終端し、これをSWビット信号7として、各々の
運用系判定部5に送出する。この時、SWビット信号7
は「1」(1系を運用系とせよ)となっている。
部5では、自系のSWビット信号7と他系のSWビット
信号7とを、図4に示した運用系切り替え制御動作に従
って比較判定を行い、運用系であったPKG3−1が待
機系となり、待機系であったPKG3−2が運用系に切
り替えられる。PKG3−1が待機系となると、PKG
3−1は0系装置20−1に対して運用系指示信号12
1−1の出力を停止するため、0系装置20−1も同時
に待機系となる。PKG3−2が運用系となると、PK
G3−2は1系装置20−2に対して運用系指示信号1
21−2を出力するため、1系装置20−2も同時に運
用系となる。このようにして、運用系であった0系が待
機系となり、待機系であった1系が運用系となる。
エア制御による運用系切り替え方式は、2重化された装
置の運用系/待機系の切り替え制御をハードウエア回路
だけで行うことができるので、切り替え時間の短縮を図
ることが可能となるという効果を有している。
え方式の一実施形態を示すブロック図である。
ある。
図である。
説明する図である。
Claims (12)
- 【請求項1】 系切り替え許可信号を送信する主装置
と、0系装置と1系装置とを備えて前記主装置から送信
される前記系切り替え許可信号を受信し、前記系切り替
え許可信号に応じて前記0系装置と前記1系装置の何れ
か一方を運用系とし他方を待機系として稼動させうる2
重化構成の従装置とから構成されるシステムであって、
前記従装置は、前記主装置と前記0系装置との通信を第
1の通信回線を介してインタフェースする0系パッケー
ジと、前記主装置と前記1系装置との通信を第2の通信
回線を介してインタフェースする1系パッケージとを備
え、前記従装置の前記0系パッケージと前記1系パッケ
ージの各々が同時に前記主装置から前記系切り替え許可
信号を受信した場合に、前記0系パッケージと前記1系
パッケージの各々が自パッケージで終端した前記系切り
替え許可信号を相互に送受することにより、自パッケー
ジが運用系となるか待機系となるかを判定し、判定した
結果をそれぞれ前記0系装置と前記1系装置に伝達する
ことにより、前記0系装置と前記1系装置の何れか一方
を運用系とし他方を待機系として稼動させることを特徴
とするハードウエア制御による運用系切り替え方式。 - 【請求項2】 前記0系パッケージと前記1系パッケー
ジとはそれぞれ相互に同一の構成及び機能を備え、前記
0系パッケージと前記1系パッケージは、それぞれ、フ
ォーマット変換部と運用系判定回路を備え、前記フォー
マット変換部は、前記主装置から前記従装置へ送信され
る第1の主信号のフォーマット変換を行って自系装置
(前記0系装置或いは前記1系装置)へ第2の主信号と
して送信すると共に、前記第1の主信号から前記系切り
替え許可信号を終端して第1のSWビット信号として前
記運用系判定回路に送出し、かつ、前記第1の主信号の
データフレームに異常を検出したか否かを示す入力異常
信号を前記運用系判定回路に送出し、前記自系装置(前
記0系装置或いは前記1系装置)からの第3の主信号の
フォーマット変換を行うと共に、現在前記0系装置と前
記1系装置の何れの系が運用系となっているかを示す第
2のSWビット信号と、系切り替え要求信号としてのF
Lビット信号を挿入して第4の主信号を生成し、前記第
4の主信号を前記主装置に対して送信することを特徴と
する請求項1に記載のハードウエア制御による運用系切
り替え方式。 - 【請求項3】 前記フォーマット変換部には、さらに、
前記第1の主信号内の前記系切り替え許可信号の位置を
指示するSWビット終端位置指示信号を出力すると共
に、前記第4の主信号内の第2のSWビット信号の位置
を指示するSWビット挿入位置指示信号と、FLビット
信号の位置を指示するFLビット挿入位置指示信号を出
力するパターンジェネレータが接続されることを特徴と
する請求項2に記載のハードウエア制御による運用系切
り替え方式。 - 【請求項4】 前記運用系判定回路には、自系パッケー
ジ(前記0系パッケージ或いは前記1系パッケージの何
れか)が前記従装置に実装されたときのパッケージ挿入
位置を示すスロットID信号が更に入力されていること
を特徴とする請求項2或いは請求項3の何れか1項に記
載のハードウエア制御による運用系切り替え方式。 - 【請求項5】 前記運用系判定回路には、他系の運用系
判定回路から他系の前記第1のSWビット信号と、他系
の前記入力異常信号と、他系パッケージ(前記1系パッ
ケージ或いは前記0系パッケージ)が実装されているこ
とを示す他系の実装信号とが更に入力されていることを
特徴とする請求項4に記載のハードウエア制御による運
用系切り替え方式。 - 【請求項6】 前記運用系判定回路は、自系パッケージ
(前記0系パッケージ或いは前記1系パッケージ)が運
用系となるか待機系となるかを判定するために、前記運
用系判定回路に入力される自系の前記第1のSWビット
信号と他系の前記第1のSWビット信号の比較、前記運
用系判定回路に入力される自系の前記入力異常信号と他
系の前記入力異常信号の判定、及び、何らかの要因で自
系の前記第1のSWビット信号と他系の前記第1のSW
ビット信号とが一致しない場合に他系の前記実装信号な
ども含めての判断を行う論理回路から構成され、自系パ
ッケージが運用系になると判定した場合には、前記自系
装置(前記0系装置或いは前記1系装置)に対して運用
系指示信号を出力して、前記自系装置が運用系となった
ことを伝達し、自系パッケージが待機系になると判定し
た場合には、前記自系装置(前記0系装置或いは前記1
系装置)に対して前記運用系指示信号の出力を停止し
て、前記自系装置が待機系となったことを伝達する、こ
とを特徴とする請求項5に記載のハードウエア制御によ
る運用系切り替え方式。 - 【請求項7】 前記運用系判定回路の運用系切り替え制
御動作は、前記フォーマット変換部が前記第1の主信号
から前記系切り替え許可信号を終端して前記第1のSW
ビット信号として前記運用系判定回路に送出したときに
開始される、ことを特徴とする請求項6に記載のハード
ウエア制御による運用系切り替え方式。 - 【請求項8】 前記運用系判定回路の運用系切り替え制
御動作が開始されると(S1)、先ず、他系の前記第1
のSWビット信号と自系の前記第1のSWビット信号と
を比較し(S2)、他系の前記第1のSWビット信号と
自系の前記第1のSWビット信号とが一致した場合は
(ステップS2で一致)、自系の前記第1のSWビット
信号で示された系が運用系となるよう指示されたものと
SWビットを確定して、ステップS9に進み、ステップ
S9では、確定した前記SWビットと自系の前記スロッ
トID信号とを比較し、両者が一致していた場合は(ス
テップS9で一致)、自系が運用系となり(S10)、
前記自系装置(前記0系装置或いは前記1系装置)に対
して前記運用系指示信号を出力して(S11)、前記自
系パッケージと前記自系装置が運用系となった事を伝達
し、ステップS9で両者が一致しない場合は(ステップ
S9で不一致)、自系は待機系となり(S12)、前記
自系装置(前記0系装置或いは前記1系装置)に対する
前記運用系指示信号の出力を停止して(S13)、自系
パッケージと前記自系装置が待機系となった事を伝達す
る、ことを特徴とする請求項7に記載のハードウエア制
御による運用系切り替え方式。 - 【請求項9】 前記ステップS2で、他系の前記第1の
SWビット信号と自系の前記第1のSWビット信号とが
不一致の場合は(ステップS2で不一致)、まず、自系
パッケージの前記入力異常信号を参照して自系パッケー
ジの入力異常が無いか判定し(S3)、自系パッケージ
の前記入力異常信号が入力異常無しであれば(ステップ
S3でOK)、次に、他系の前記入力異常信号と他系の
前記実装信号とを参照して、他系パッケージの入力異常
が無いか及び他系パッケージの実装状態について判定し
(S4)、ステップS4の判定の結果、他系パッケージ
の前記入力異常信号が入力異常有りを示しているか、或
いは、他系パッケージの前記実装信号が他系パッケージ
の実装無しを示している場合には(ステップS4で未実
装)、ステップS6に進み、ステップS6では自系の前
記第1のSWビット信号で示される系が運用系となるよ
う指示されたものとみなしてSWビットを確定し、ステ
ップS9に進む、ことを特徴とする請求項8に記載のハ
ードウエア制御による運用系切り替え方式。 - 【請求項10】 前記ステップS4の判定の結果、他系
パッケージの前記実装信号が他系パッケージの実装有り
を示しており、かつ、他系パッケージの前記入力異常信
号が入力異常無しを示している場合には(ステップS4
で実装)、ステップS7に進み、ステップS7では、直
前の状態が、0系が運用系(1系が待機系)であれば
「0系が運用系」となるようSWビットを確定し、1系
が運用系(0系が待機系)であれば「1系が運用系」と
なるようSWビットを確定して、ステップS9に進む、
ことを特徴とする請求項9に記載のハードウエア制御に
よる運用系切り替え方式。 - 【請求項11】 前記ステップS3の判定の結果、自系
パッケージの前記入力異常信号が入力異常有りであれば
(ステップS3で異常)、次に、他系の前記入力異常信
号と他系の前記実装信号とを参照して、他系パッケージ
の入力異常が無いか及び他系パッケージの実装状態につ
いて判定し(S5)、ステップS5の判定の結果、他系
パッケージの前記入力異常信号が入力異常有りを示して
いるか、或いは、他系パッケージの前記実装信号が他系
パッケージの実装無しを示している場合には(ステップ
S5で未実装)、ステップS7に進み、ステップS7の
後はステップS9に進む、ことを特徴とする請求項10
に記載のハードウエア制御による運用系切り替え方式。 - 【請求項12】 前記ステップS5の判定の結果、他系
パッケージの前記実装信号が他系パッケージの実装有り
を示しており、かつ、他系パッケージの前記入力異常信
号が入力異常無しを示している場合には(ステップS5
で実装)、ステップS8に進み、ステップS8では、他
系の前記第1のSWビット信号で示される系が運用系と
なるよう指示されたものとみなしてSWビットを確定
し、ステップS9に進む、ことを特徴とする請求項11
に記載のハードウエア制御による運用系切り替え方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001016311A JP3576980B2 (ja) | 2001-01-24 | 2001-01-24 | ハードウエア制御による運用系切り替え方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001016311A JP3576980B2 (ja) | 2001-01-24 | 2001-01-24 | ハードウエア制御による運用系切り替え方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002223181A true JP2002223181A (ja) | 2002-08-09 |
JP3576980B2 JP3576980B2 (ja) | 2004-10-13 |
Family
ID=18882709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001016311A Expired - Lifetime JP3576980B2 (ja) | 2001-01-24 | 2001-01-24 | ハードウエア制御による運用系切り替え方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576980B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102104471A (zh) * | 2009-12-21 | 2011-06-22 | 中兴通讯股份有限公司 | 一种冗余备份系统中基于条件的主备切换方法及装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102223250B (zh) * | 2011-06-14 | 2014-03-19 | 上海华创自动化工程有限公司 | 一种工业用冗余服务器的切换方法 |
-
2001
- 2001-01-24 JP JP2001016311A patent/JP3576980B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102104471A (zh) * | 2009-12-21 | 2011-06-22 | 中兴通讯股份有限公司 | 一种冗余备份系统中基于条件的主备切换方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3576980B2 (ja) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4984240A (en) | Distributed switching architecture for communication module redundancy | |
JP2502579B2 (ja) | 多数カ―のエレベ―タ装置 | |
EP0336547B1 (en) | Computer network and method for operating it | |
KR20080016438A (ko) | 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법 | |
JP2002223181A (ja) | ハードウエア制御による運用系切り替え方式 | |
US4658353A (en) | System control network for multiple processor modules | |
JP2010033454A (ja) | 情報処理装置および情報処理方法 | |
JP2633351B2 (ja) | 制御装置の故障検出機構 | |
US6801498B1 (en) | Asynchronous transfer mode communication equipment and method for switching virtual path of same | |
JPS6327741B2 (ja) | ||
JPH06309186A (ja) | 周辺装置を動的に接続するスイッチ装置 | |
JPH04101255A (ja) | バスバックアップ機構 | |
JPH0427239A (ja) | Lan接続装置の制御方法 | |
JP2771385B2 (ja) | データ伝送装置 | |
JP2003140707A (ja) | プロセス制御装置 | |
JPS6213707B2 (ja) | ||
JPH0458237B2 (ja) | ||
JP2006058984A (ja) | 二重化プロセッサシステム | |
JPH11136309A (ja) | データ処理装置 | |
JPS63217401A (ja) | デ−タ変換装置 | |
JPH04338838A (ja) | バス二重化システム | |
JPH05122232A (ja) | 遠方監視制御端局結合装置 | |
JP2000322102A (ja) | プロセス入出力装置の二重化構成 | |
JPS58203561A (ja) | 外部記憶制御装置 | |
JPH07183937A (ja) | 冗長化ネットワーク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |