JPH05122232A - 遠方監視制御端局結合装置 - Google Patents

遠方監視制御端局結合装置

Info

Publication number
JPH05122232A
JPH05122232A JP3280243A JP28024391A JPH05122232A JP H05122232 A JPH05122232 A JP H05122232A JP 3280243 A JP3280243 A JP 3280243A JP 28024391 A JP28024391 A JP 28024391A JP H05122232 A JPH05122232 A JP H05122232A
Authority
JP
Japan
Prior art keywords
master
signal
frame address
data
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3280243A
Other languages
English (en)
Inventor
Minoru Aida
稔 合田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP3280243A priority Critical patent/JPH05122232A/ja
Publication of JPH05122232A publication Critical patent/JPH05122232A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【構成】 データバス制御権を持つTC結合部(マスタ
ー)が機能停止したときは、ステートパリティチェック
回路25′でこの状態を検出するとともに、マスター・
スレーブ切替回路11でスレーブであったもののうち第
一優先順位のTC結合部をマスターに設定を切り替え
る。新たにマスターに設定されたTC結合部は、そのフ
レームアドレス演算回路12で異常の前後にわたって連
続となるフレームアドレス信号を演算し、これをフレー
ムアドレスカウンタ21′のレジスタにセットする。フ
レームアドレスカウンタ21′はこのセットされた値か
らフレームアドレス信号のカウントを開始し、データバ
スの制御信号とともにこれをサイクリックにデータバス
に送出する。 【効果】マスターが機能停止しても、優先順位の高いス
レーブが直ちにマスターに切替わるので、システムの全
面停止の事態を回避することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、遠隔地にある遠方監視
制御端局(以下TCと略す)と中央処理部にある監視制
御計算機との間でTCデータ信号の入出力を行うための
TC結合装置に係り、特に、該データ信号を制御するた
めの複数のデータ信号制御回路を有し、且つ、それらの
うちの一つをマスター、他をスレーブに設定したTC結
合装置に関する。
【0002】
【従来の技術】図5は一般的な遠隔制御システムの構成
例である。この図に示すように、TC1〜TCnに送受さ
れるTCデータ信号と、例えば二つの監視制御計算機
A,Bに送受されるTCデータ信号は、データインター
フェースであるTC結合装置2に集約される。
【0003】このTC結合装置2は、上記複数のTCに
接続される第一のTC結合部10と、監視制御計算機A
に接続される第二のTC結合部20と、監視制御計算機
Bに接続される第三のTC結合部30とから成り、各T
C結合部10,20,30は1フレーム4ステートの時
分割多重信号の伝送路であるデータバスで各々接続され
ている。
【0004】このデータバス上における1フレーム4ス
テートの構成は、第1ステートが各TC結合部10,2
0,30に個別に割り当てられたフレームアドレス信
号、第2ステートがTCデータ1信号、第3ステートが
TCデータ2信号、第4ステートがTCデータ3信号で
ある。
【0005】また、各TC結合部10,20,30のう
ち伝送されるフレームアドレス信号およびTCデータ信
号を制御するデータ制御回路は各々同一部品で構成さ
れ、第二のTC結合部20のものはマスター、第一の結
合部10および第三の結合部30のものはスレーブに設
定される。
【0006】マスターはデータバスの制御権を有し、ス
レーブからTCデータを取り込むときは、フレームアド
レス信号と制御信号とをサイクリックにデータバスに送
出する。各スレーブはデータバス上のフレームアドレス
信号を監視し、各々自己に割り当てられたフレームアド
レス信号があるときは監視制御計算機Bあるいは複数の
TCから取り込んだTCデータ信号をデータバスを通し
てマスターに送出する。マスターに取り込まれたTCデ
ータ信号は、監視制御計算機Aに転送される。
【0007】一方、マスターからスレーブにTCデータ
を送出するときは、各スレーブに対応するフレームアド
レス信号を付してTCデータをデータバスに送出する。
各スレーブは自己のフレームアドレス信号を識別して該
当するTCデータをデータバスから取り込み、監視制御
計算機Bあるいは複数のTCに送出する。
【0008】図3は従来のTC結合装置2のうち、デー
タ信号制御回路を含む各TC結合部10,20,30間
の接続状態と、マスターである第二のTC結合部20に
おけるデータ信号制御回路の構成を示した図である。こ
の図において、21はフレームの第1ステートに対応す
るフレームアドレス信号をサイクリックにカウントして
出力するフレームアドレスカウンタ、22はフレームア
ドレスカウンタ21の出力信号を順次出力するフレーム
アドレス出力ゲート回路であり、これらによりフレーム
アドレス信号発生手段を構成する。
【0009】23は前記第2ないし第4ステートに対応
する監視制御計算機AからのTC3データ1ないしTC
データ3信号とフレームアドレス出力回路22とを合成
してデータバスに出力するための出力ゲート回路を示
す。
【0010】また、24はデータバス上のフレームを監
視して該当するフレームアドレス信号を含むフレームを
取り込むための入力ゲート回路、25は取り込まれたフ
レームにおける各ステートのパリティチェックを行うた
めのステートパリティチェック回路、26はパリティチ
ェックの結果が良好のときは取り込んだ各ステートに対
応する記憶領域にフレームアドレス信号、TCデータ1
信号ないしデータ3信号をセットするための記憶部を示
す。
【0011】図4はステートパリティチェック回路25
におけるパリティチェックタイムチャートである。
【0012】この図を参照すると、データバスから取り
込んだフレームにおいて、第1ステートのほぼ中央のタ
イミングでフレームアドレスチェック信号4aを立ち上
げ、第2ないし第4ステートの各ほぼ中央のタイミング
でデータチェック信号4bを立ち上げる。
【0013】これらチェック信号4a,4bにより当該
ステートのパリティチェックを行い、その結果、少なく
とも一つのステートが不良のときは、記憶部26へのセ
ットは行なわず、次のフレームアドレス信号を受信する
まで待ち状態とする。また、1フレーム前の各ステート
が良好であってもその後のチェックで不良であれば記憶
部26の内容をリセットする。
【0014】記憶部26にセットされたTCデータ1信
号ないしデータ3信号は図示を省略したインターフェー
ス回路を通して監視制御計算機Aに転送される。
【0015】なお、上記TCデータ1信号ないしデータ
3信号は、第一のTC結合部10においては複数のTC
と送受が行われ、第三のTC結合部30においては監視
制御計算機Bと送受が行われる。
【0016】
【発明が解決しようとする課題】しかしながら、従来の
TC結合装置2は各TC結合部10,20,30におけ
るデータ制御回路のマスター、スレーブの設定は固定さ
れているので、マスターに不具合が発生して、データバ
スにフレームアドレス信号やTCデータ1信号ないしT
Cデータ3信号の発出がなされなくなると、スレーブが
健全であってもTC結合装置2全体が動作しなくなり、
ひいては複数のTCおよび監視制御計算機A,Bが全面
停止する問題があった。
【0017】本発明は、かかる問題を解決するために創
案されたものであり、その目的とするところは、一つの
データ制御回路が異常になっても、他のデータ制御回路
がこれをバックアップして、TCおよび監視制御計算機
A,Bを健全に作動させることができるTC結合装置を
提供することにある。
【0018】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成は、データバスで互いに接続され該デー
タバス上で時分割多重伝送を行う複数のデータ信号制御
回路を有し、各データ信号制御回路が、個々のデータ信
号制御回路に割り当てられたフレームアドレス信号を発
生するフレームアドレス信号発生手段と、前記フレーム
アドレス信号と当該データ信号制御回路に取り込まれた
TCデータ信号とを伝送フレームの対応ステートに順次
配列してこれを前記データバスに送信する出力ゲート回
路と、前記データバスから該当するフレームアドレス信
号と該アドレス信号を含むフレームとを受信する入力ゲ
ート回路と、受信されたフレームの各ステートの良否を
チェックするためのステートパリティチェック回路とを
備え、また、前記データ信号制御回路の一つをマスタ
ー、他のデータ信号制御回路をスレーブに設定し、マス
ターは所望のTCデータ信号を受信するためのフレーム
アドレス信号とデータバス制御信号とを前記データバス
にサイクリックに送信し、スレーブは前記データバスか
ら該当するフレームアドレス信号を受信したときは取り
込まれたTCデータ信号を前記データバスに送信するよ
うにしたTC結合装置において、前記各々のデータ信号
制御回路のステートパリティチェック回路にマスターの
機能停止を検出するためのマスターチェック手段を付加
し、また、マスターの機能停止が検出されたときは該マ
スターがスレーブに切り替わるとともに第一優先順位の
スレーブがマスターに切り替わるようにしたマスター・
スレーブ切替手段を設け、且つ、スレーブがマスターに
切り替わったときは停止の前後にわたるフレームアドレ
ス信号の連続性を確保するための配列演算を行うフレー
ムアドレス演算手段を前記フレームアドレス信号発生手
段に付加したことを特徴とする。
【0019】
【作用】マスターが機能停止すると、当該マスターのフ
レームアドレス信号発生手段が停止し、出力ゲート回路
がオフになり、フレームアドレス信号とデータバス制御
信号がデータバスに送信されなくなる。
【0020】このような状態のときは、各データ制御回
路における入力ゲート回路が信号を受信しなくなるの
で、ステートパリティチェック回路でこの状態を検出す
るとともに、マスター・スレーブ切替手段によりそれま
でマスターであったものをスレーブに、スレーブであっ
たもののうち第一優先順位のものをマスターに各々設定
を切り替える。
【0021】新たにマスターに設定されたデータ制御回
路は、フレームアドレス演算手段を含むフレームアドレ
ス信号発生手段により、停止の前後にわたって切れ目な
くフレームアドレス信号とデータバス制御信号とをデー
タバスに送信し、スレーブも該当するTCデータ信号を
データバスに送信するので、監視制御計算機やTCの全
面停止を回避することができる。
【0022】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
【0023】なお、本発明は、従来のTC結合装置を改
良したものなので、従来と同一構成の部品については同
一符号を付して説明を省略し、異なる構成のものについ
てのみ詳述する。
【0024】図1は本発明の一実施例に係るTC結合装
置1のうち、データ信号制御回路を含む各TC結合部1
0′,20′,30′間の接続状態と、第二のTC結合
部20′におけるデータ信号制御回路の構成を示した図
である。
【0025】各TC結合部10′,20′,30′にお
けるデータ信号制御回路は、各々データバスの制御権の
優先順位が設定されている以外は全く同一構成,機能を
有している。
【0026】データバスの制御権は、マスター、第一優
先順位のスレーブ、第二優先順位のスレーブの順に設定
され、かつ、どのデータ信号制御回路をマスターあるい
はスレーブとするかは任意とする。従来のTC結合装置
2とはこの点が異なる。以下、便宜のため、第二のTC
結合部20′におけるデータ信号制御回路をマスターに
設定した場合について説明する。
【0027】図1において、25′はステートパリティ
チェック回路を示す。図2に示すパリティチェックタイ
ムチャートを参照してこのステートパリティチェック回
路25′の動作を説明すると、フレームアドレスチェッ
ク信号2bとデータチェック信号2cとによりデータバ
スからの受信フレームにおける各ステートのチェックを
行うことは従来と同じであるが、本実施例では、第1ス
テートのほぼ開始時に立ち上がり、前記フレームアドレ
スチェック信号2bの立ち上がりと同時あるいはその直
前に立ち下がるマスターチェック信号2aによりパリテ
ィチェックを行い、エラーのときはマスターの異常と判
定してフレームアドレスエラー信号2dを発出するマス
ターチェック手段を付加した点が異なる。
【0028】このフレームアドレスエラー信号2dはマ
スター・スレーブ切替手段に出力される。
【0029】マスター・スレーブ切替手段は、マスター
が機能停止したときは当該マスターを最も優先順位の低
いスレーブに切り替えるとともに、第一優先順位のスレ
ーブをマスターに切り替えるもので、High信号とL
ow信号とを前記フレームアドレスエラー信号2dの入
力時に切り替えるマスター・スレーブ切替回路11と、
該マスター・スレーブ切替回路11の出力信号により出
力ゲートの開閉制御を行う出力ゲート制御手段を付加し
たフレームアドレス出力ゲート回路22′とから成る。
【0030】図2のパリティチェックタイムチャートを
参照してこのマスター・スレーブ切替手段の機能を説明
すると、フレームアドレスエラー信号2dの立ち上がり
と同時にマスター・スレーブ切替回路11と出力ゲート
制御手段が動作し、それまで例えばHigh信号であっ
たマスター側フレームアドレス出力ゲート信号2eをL
ow信号となし、フレームアドレス信号のサイクリック
送出を停止する。
【0031】一方、スレーブ側でもマスターチェックを
行っているので、フレームアドレスエラー信号2dの検
出と同時にそれまでLow信号であった第一優先順位の
スレーブ側フレームアドレス出力ゲート信号2fをHi
gh信号となし、フレームアドレス信号のサイクリック
送出を可能とする。
【0032】なお、第二優先順位のスレーブはその順位
を繰り上げ、第一優先順位のスレーブとなる。
【0033】マスター・スレーブ切替回路11の出力信
号は、また、フレームアドレス演算手段にも導かれる。
【0034】フレームアドレス演算手段は、第一優先順
位のスレーブがマスターに切り替わったときはサイクリ
ックに送出されるフレームアドレス信号の連続性を確保
するための配列演算を行うもので、マスター・スレーブ
切替に伴う遅延時間を相殺するため、フレームアドレス
エラー信号検出前に前記記憶部26にセットされたフレ
ームアドレス信号に例えばプラス1の演算を行うフレー
ムアドレス演算回路12と、その演算結果をセットする
ためのレジスタを付加した以外は従来のものと同一構成
のフレームアドレスカウンタ21′とから成る。
【0035】フレームアドレスカウンタ21′ではレジ
スタにセットされた値からカウントを開始するので、エ
ラー信号検出の前後にわたってフレームアドレス信号が
切れ目なく出力ゲート回路23に送出されることにな
る。
【0036】このように、本実施例では、TC結合部1
0′,20′,30′におけるデータ信号制御回路のう
ち、マスターが機能停止した場合には直ちに優先順位の
高いスレーブがマスターに切り替わる構成にしたので、
従来のように監視制御計算機A,BやTCが全面停止す
る事態を回避することができる。
【0037】なお、本実施例では、各々同一構成のデー
タ信号制御回路を有する三つのTC結合部10′,2
0′,30′から成るTC結合装置1について説明した
が、TC結合部の数は必ずしも三つに拘束されず、二つ
あるいは四つ以上のものであっても良い。
【0038】
【発明の効果】以上詳述したように、本発明によれば、
次のような優れた効果を奏するTC結合装置を提供する
ことができる。
【0039】(1)データ信号制御回路における従来のス
テートパリティチェック回路にマスターチェック手段を
付加したので、マスターの機能停止による異常があった
場合は直ちにこれを検出することができ、被害を最小限
に止めることができる。
【0040】(2)マスターの異常が検出されたときは、
該マスターがスレーブに切り替わるとともに第一優先順
位のスレーブがマスターに切り替わるようにしたマスタ
ー・スレーブ切替手段を設けたので、従来のようにマス
ター異常とともに全てのTC結合部ひいては監視制御計
算機の機能が停止する事態が回避され、遠隔制御の信頼
性を著しく改善するとともに、不具合部位の切替も容易
に行うことができる。
【0041】(3)従来のフレームアドレス信号発生手段
にフレームアドレス演算手段を付加し、マスターの異常
検出の前後にわたるフレームアドレス信号の連続性を確
保するための配列演算を行うようにしたので、マスター
の異常によりスレーブがマスターに切り替わる際におい
てもフレームアドレス信号が切れ目なくデータバスに送
出され、監視制御計算機やTCの動作に全く影響を及ぼ
さないTC結合装置とすることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るTC結合装置の主要部
の構成図である。
【図2】本実施例で用いたステートパリティチェック回
路におけるパリティチェックタイムチャートである。
【図3】従来のTC結合装置の主要部の構成図である。
【図4】従来のステートパリティチェック回路における
パリティチェックタイムチャートである。
【図5】一般的な遠隔制御システムの構成図である。
【符号の説明】
1,2…遠方監視制御端局結合装置、11…マスター・
スレーブ切替回路、12…フレームアドレス演算回路、
21,21′…フレームアドレスカウンタ、22,2
2′…フレームアドレス出力ゲート回路、23…出力ゲ
ート回路、24…入力ゲート回路、25,25′…ステ
ートパリティチェック回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 データバスで互いに接続され該データバ
    ス上で時分割多重伝送を行う複数のデータ信号制御回路
    を有し、各データ信号制御回路が、個々のデータ信号制
    御回路に割り当てられたフレームアドレス信号を発生す
    るフレームアドレス信号発生手段と、前記フレームアド
    レス信号と当該データ信号制御回路に取り込まれた遠方
    監視制御端局データ信号とを伝送フレームの対応ステー
    トに順次配列してこれを前記データバスに送信する出力
    ゲート回路と、前記データバスから該当するフレームア
    ドレス信号と該アドレス信号を含むフレームとを受信す
    る入力ゲート回路と、受信されたフレームの各ステート
    の良否をチェックするためのステートパリティチェック
    回路とを備え、また、前記データ信号制御回路の一つを
    マスター、他のデータ信号制御回路をスレーブに設定
    し、マスターは所望の遠方監視制御端局データ信号を受
    信するためのフレームアドレス信号とデータバス制御信
    号とを前記データバスにサイクリックに送信し、スレー
    ブは前記データバスから該当するフレームアドレス信号
    を受信したときは取り込まれた遠方監視制御端局データ
    信号を該データバスに送信するようにした遠方監視制御
    端局結合装置において、 前記各々のデータ信号制御回路のステートパリティチェ
    ック回路にマスターの機能停止を検出するためのマスタ
    ーチェック手段を付加し、また、マスターの機能停止が
    検出されたときは該マスターがスレーブに切り替わると
    ともに第一優先順位のスレーブがマスターに切り替わる
    ようにしたマスター・スレーブ切替手段を設け、且つ、
    スレーブがマスターに切り替わったときは停止の前後に
    わたるフレームアドレス信号の連続性を確保するための
    配列演算を行うフレームアドレス演算手段を前記フレー
    ムアドレス信号発生手段に付加したことを特徴とする遠
    方監視制御端局結合装置。
JP3280243A 1991-10-28 1991-10-28 遠方監視制御端局結合装置 Pending JPH05122232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3280243A JPH05122232A (ja) 1991-10-28 1991-10-28 遠方監視制御端局結合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3280243A JPH05122232A (ja) 1991-10-28 1991-10-28 遠方監視制御端局結合装置

Publications (1)

Publication Number Publication Date
JPH05122232A true JPH05122232A (ja) 1993-05-18

Family

ID=17622294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3280243A Pending JPH05122232A (ja) 1991-10-28 1991-10-28 遠方監視制御端局結合装置

Country Status (1)

Country Link
JP (1) JPH05122232A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840939B1 (ko) * 2007-01-23 2008-06-24 삼성전자주식회사 전자장치 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840939B1 (ko) * 2007-01-23 2008-06-24 삼성전자주식회사 전자장치 및 그 제어방법

Similar Documents

Publication Publication Date Title
JPH0786988A (ja) Pca伝送装置及びpca伝送方法
JP2682251B2 (ja) 多重化制御装置
JPH05122232A (ja) 遠方監視制御端局結合装置
JPS5927137B2 (ja) デ−タ母線システム
JPH0223120B2 (ja)
JP3884643B2 (ja) プロセス制御装置
JP2544329B2 (ja) 集線装置の診断および障害切離し方法
KR0152229B1 (ko) 시스팀의 이중화를 위한 저가형 이중화 노드
JP2633351B2 (ja) 制御装置の故障検出機構
JP3125864B2 (ja) 二重化システム
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JPS63285053A (ja) 網管理装置の障害処理方式
JPH0556482A (ja) 二重化遠方監視制御装置
JP2503908B2 (ja) 回線切り替え制御回路
JP3570334B2 (ja) 系切替装置
JP2698449B2 (ja) 障害通知ユニット
JPH0454747A (ja) データ転送システム
JPS5963833A (ja) 伝送回線監視方式
JPH079465Y2 (ja) Lan用インターフェース
KR100305870B1 (ko) 공통버스 구조에서의 버스 감시기
JPS61134846A (ja) 電子計算機システム
JPH04188926A (ja) ループ状データ伝送システムの信号経路切替装置
JPH06161799A (ja) Cpu多重化瞬時切換装置
JPS63208337A (ja) パケツトプロトコル変換装置
JPH06132920A (ja) 冗長構成を有する伝送装置の切替回路