JPH06309186A

JPH06309186A - 周辺装置を動的に接続するスイッチ装置

Info

Publication number: JPH06309186A
Application number: JP5096078A
Authority: JP
Inventors: Seiichirou Yoshioka; 正壱郎吉岡; Tadashi Noda; 正能田; Tetsuji Ogawa; 哲二小川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-04-22
Filing date: 1993-04-22
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】障害が発生したＣＰＵのチャネル装置とディス
ク制御装置の間に設定されている全ての入出力パスをリ
セットする。【構成】スイッチ装置１０３のプロセッサ１１０は、ポ
−トで受信した入出力フレ−ムの内容より入出力パスの
確立／解放を認識し、確立されている入出力パスの情報
を生成し、メモリ１１１上に確立したパスの情報を管理
する。ＣＰＵ１０１−１に障害が生じるとチャネル装置
１０２−１はオフラインフレ−ムをポ−ト１０６−１に
送出する。プロセッサ１１０は、オフラインフレ−ムを
受信したポ−トとの間で、入出力パスが確立されている
ポ−トを、メモリ１１１上の情報より求め、求めたポ−
トに入出力パスのリセットを指示する強制切り離しフレ
−ムの送信を指示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重化された中央処理
装置に動的に接続される周辺装置をリセットする技術に
関するものである。

【０００２】

【従来技術】近年、各種のオンライン計算機システムの
社会的重要性の高まりと共に、オンライン計算機システ
ムのシステムダウンの影響が大きくなってきている。そ
こで、オンライン計算機システムには、ホットスタンバ
イシステム等の多重化による冗長構成を用いた高信頼化
対策が広く採用されている。

【０００３】このようなホットスタンバイシステムにつ
いては、たとえば、「金融システムを支える高信頼化技
術」日立評論ｖｏｌ．６７、Ｎｏ．７、３９〜４４ペ
ージに一例が紹介されている。

【０００４】図７に、従来のホットスタンバイシステム
の構成を示す。

【０００５】図中、２０１−１、２０１−２はホットス
タンバイシステムを構成する中央処理装置（以下、「Ｃ
ＰＵ」と記す）、２０２−１、２０２−２はＣＰＵ中に
あるサービスプロセッサ（以下、「ＳＶＰ」と記す）、
２０３−１．２０３−２はＣＰＵ中にある複数のチャネ
ル装置、２０４はシステムコンソール（以下、「ＣＳ
Ｃ」と記す）、２０５−１、２０５−２はディスク制御
装置、２０６−１〜２０６−４はディスク駆動装置、２
０７−１、２０７−２はＣＰＵ２０１−１とディスク制
御装置２０５−１、２０５−２とを結ぶリンク、２０７
−３、２０７−４はＣＰＵ２０１−２とディスク制御装
置２０５−１、２０５−２とを結ぶリンク、２０８−
１、２０８−２はＣＳＣとＣＰＵ２０１−１、ＣＰＵ２
０１−２とを結ぶ信号線、２０９−１、２０９−２はそ
れぞれＳＶＰ２０２−１、２０２−２とチャネル装置２
０３−１、２０３−２とを結ぶ信号線である。

【０００６】さて、このようなホットスタンバイシステ
ムでは、通常の状態では、一方のＣＰＵが運用系（現用
系とも言う）として使用され、他方のＣＰＵは待機系と
して待機状態にある。そして、運用系のＣＰＵに障害が
発生した場合、待機系にあったＣＰＵを運用系に切り替
え使用する。

【０００７】ところで、運用系のＣＰＵ２０１−１に障
害が発生し、実行中であった入出力処理が完了しないま
ま中断されたとすると、運用系のＣＰＵ２０１−１によ
って使用されていたディスク制御装置もしくはディスク
駆動装置は使用中状態のままとなり、他のＣＰＵから利
用できなくなる。また、ＣＰＵ２０１−１のチャネル装
置との間の入出力信号を授受するための論理的伝送路を
定義する入出力パスが存在したままであると、ディスク
制御装置がＣＰＵ２０１−１のチャネル装置との間で入
出力可能であると誤認して、動作に不都合を来す可能性
があった。そこで、運用系のＣＰＵに障害が発生した場
合には、入出力パスのリセットと、使用中状態を解除す
るために、ディスク制御装置に対してリセットを発行す
る必要がある。

【０００８】以下、このリセットの動作について説明す
る。

【０００９】ＣＳＣ２０４は、図示しない信号線を用い
てＣＰＵと接続されており、常時ＣＰＵの動作状態を監
視している。そして、ＣＰＵ２０１−１に障害が発生す
ると、ＣＳＣ２０４は障害を発生したＣＰＵ２０１−１
内のＳＶＰ２０２−１に対して信号線２０８−１を介し
てストップアンドクリア要求を発行する。ストップアン
ドクリア要求を受け取ったＳＶＰ２０２−１は、ＣＰＵ
２０１−１の命令処理を強制停止するとともに、当該Ｃ
ＰＵ内の全チャネル装置２０３−１にリセットを発行す
る。リセットが発行されると、チャネル装置２０３−１
は、リンク２０７−１、２０７−２を介してディスク制
御装置２０５−１、２０５−２にリセット信号を送信す
る。この信号を受け、ディスク制御装置２０５−１、２
０５−２では、リセット発行元のチャネル装置との間の
入出力パスと、実行／保留中の入出力を処理リセットす
る。

【００１０】これにより、障害を発生したＣＰＵからデ
ィスク制御装置に到る入出力パスのリセットと、完了し
ない入出力処理によるディスク制御装置、ディスク駆動
装置の使用中状態の解除が行われる。

【００１１】また、障害系の給電が断たれた場合などに
は、ＳＶＰ２０２−１へのストップアンドクリア要求や
チャネル装置からのリセット信号の送出によるリセット
を行うことはできない。そこで、このような場合につい
ては、リンク２０７−１〜２０７−４に直接接続されて
いるディスク制御装置において、リンクの異常より、チ
ャネル装置の異常を検知し、関連する実行／保留中の入
出力処理、入出力パスをリセットする。

【００１２】なお、このようなホットスタンバイシステ
ムにおけるリセットの技術としては、特開平４−２１１
８４０号公報記載技術等が知られている。

【００１３】さて、近年、ＣＰＵの処理速度の高速化、
入出力装置の高速化等にともない、光ファイバ上の高速
なシリアルリンクを用いた入出力チャネルが実用化され
てきた。このようなシリアルリンクを用いた入出力チャ
ネルに関しては、「次世代チャネルの本命ねらいＩＢＭ
が投入したＥＳＣＯＮ」日経コンピュータ、１９９１年
１月２８号等に記載されている。

【００１４】また、「次世代チャネルの本命ねらいＩＢ
Ｍが投入したＥＳＣＯＮ」日経コンピュータ、１９９１
年１月２８号等に記載の技術によれば、機器の配置変更
や構成変更の容易化、デイジーチェーン接続の不要化等
のため、ディレクタとも呼ばれる周辺装置を動的に賊す
接続するスイッチ装置が用いられている。

【００１５】なお、このようなスイッチ装置の動作およ
びインタフェースに関しては、特公平３−１５４４５２
号公報、特公平３−２４３０４２号公報等に記載されて
いるものが知られている。

【００１６】ここで、図８に、このようなスイッチ装置
を用いたホットスタンバイシステムの構成を示す。

【００１７】図示するように、このシステムは、先に図
７に示した構成にイッチング装置を適用した構成となっ
ている。図中、２０１−１、２０１−２はホットスタン
バイシステムを構成するＣＰＵ、２０２−１、２０２−
２はＣＰＵ中にあるＳＶＰ、２０３−１．２０３−２は
ＣＰＵ中にある複数のチャネル装置、２０４はＣＳＣ、
２０５−１、２０５−２はディスク制御装置、２０６−
１〜２０６−４はディスク駆動装置、２１０はスイッチ
装置、２１１はマトリックス、２０７−５はＣＰＵ２０
１−１とスイッチ装置２１０とを結ぶリンク、２０７−
６はＣＰＵ２０１−２とスイッチ装置２１０とを結ぶリ
ンク、２０７−７はスイッチ装置２１０とディスク制御
装置２０５−１とを結ぶリンク、２０７−８はスイッチ
装置２１０とディスク制御装置２０５−２とを結ぶリン
ク、２０８−１、２０８−２はＣＳＣとＣＰＵ２０１−
１、ＣＰＵ２０１−２とを結ぶ信号線、２０９−１、２
０９−２はそれぞれＳＶＰ２０２−１、２０２−２とチ
ャネル装置２０３−１、２０３−２とを結ぶ信号線であ
る。

【００１８】次に、図９にスイッチ装置の構成を示す。

【００１９】図中、３０１はスイッチ装置、３０２−１
〜４はスイッチ装置とリンクとを接続するポート、３０
３はスイッチング動作を行なうマトリックス、３０４は
マトリックス制御装置、３０５は内部制御装置、３０６
は内部ポートである。また、３０７−１〜３０７−４は
リンク、３０８−１〜３０８−５は各ポートとマトリッ
クスとを接続する信号線、３０９は各ポートとマトリッ
クス制御装置とを接続する信号線、３１０はマトリック
スとマトリックス制御装置とを接続する信号線、３１１
は内部制御装置とマトリックス制御装置とを接続する信
号線、３１２は内部制御装置と内部ポートとを接続する
信号線、３１３、３１４はマトリックス内における接続
を表す線である。

【００２０】スイッチ装置３０１に接続されたリンク３
０７−１から送られてきたフレ−ムは、ポート３０２−
１で識別された後にマトリックス３０３に送られる。マ
トリックス制御装置３０４は、マトリックス３０３によ
るポ−ト間の接続を動的に制御する。内部制御装置３０
５は、マトリックス制御装置３０４を介してポートの識
別結果を得、これに応じてマトリックス制御装置３０４
を制御する。また、内部制御装置３０５は、内部ポート
３０６を介してマトリックス３０３に接続されており、
あたかも一般のポートに接続されているかのように、他
の入出力制御装置と同様、他のポートに接続したリンク
から制御することができる。

【００２１】マトリックス３０３における経路の接続に
は二種類あり、一つは静的接続、もう一つは動的接続で
ある。静的接続では、内部制御装置３０５によって一旦
接続された二つのポート間で、あたかも二つのポートが
直接つながれているかのように、全てのフレ−ムを透過
的に送受する。動的接続では、任意のポート間を、送受
するフレ−ムに応じて動的に接続する。たとえば、図９
は、ポート３０２−１とポート３０２−４、ポート３０
４−２とポート３０２−３が接続された状況を示してい
るが、ポート３０２−１とポート３０２−３、ポート３
０４−２とポート３０２−４が接続される場合もある。

【００２２】したがい、動的接続によれば、一つのチャ
ネル装置は、同時に複数のディスク制御装置との間に入
出力パスを設定し、入出力を行う入出力パスを動的に切
り替えることにより、それぞれのディスク制御装置との
間で入出力を実行することができる。

【００２３】一方、チャネル装置とディスク制御装置間
の入出力パスの確立は「入出力パス確立フレ−ム」、解
放は「入出力パス解放フレ−ム」という専用のフレ−ム
によって行われる。入出力パスが確立すると、スイッチ
装置３０１のポート間の動的接続を利用した入出力が可
能となる。

【００２４】さて、このようなホットスタンバイシステ
ムにおいても、ＣＰＵ２０１−１に障害が発生した場
合、先に述べたように、ＣＰＵ２０１−１が使用してい
たディスク制御装置に対してリセットを発行することが
必要となる。

【００２５】すなわち、図８において、ＣＳＣは障害を
発生したＣＰＵ２０１−１内のＳＶＰ２０２−１に対し
てストップアンドクリア要求を発行する。ストップアン
ドクリア要求を受け取ったサービスプロセッサ２０２−
１は、ＣＰＵ２０１−１の命令処理を強制停止するとと
もに、信号線２０９−１を介してＣＰＵ２０１−１の全
チャネル装置２０３−１にリセットをかける。チャネル
装置２０３−１は、リンク２０７−５を介して、スイッ
チ装置２１０にオフラインフレ−ムを送出する。

【００２６】オフラインフレ−ムは、図９において、リ
ンク３０４−１（２０７−５）を介してポート３０２−
１に伝えられると、ポートはオフラインフレ−ムの内容
を信号線３０９を経由してマトリックス制御装置２０５
に伝える。内部制御装置３０５は、マトリックス制御装
置２０５を介して、オフラインフレ−ムの内容を得、そ
の時点で、オフラインフレ−ムを受信したポートに接続
している相手先ポートに対し、信号線３０９を用いて
「強制切離しフレ−ム」を送信するよう要求する。

【００２７】なお、さらに、障害による強制切離しフレ
−ムの受信や、チャネル装置の給電が断たれたことによ
るアイドル信号断の場合にも、スイッチ装置のポート
が、接続するリンクの異常よりチャネル装置の異常を検
知して、マトリックス制御装置２０５を介して内部制御
装置３０５に通知し、内部制御装置３０５が、マトリッ
クス制御装置２０５を介して、その時点で、異常を検知
したポ−トに接続している相手先ポートに対し、信号線
３０９を用いて「強制切離しフレ−ム」を送信するよう
要求するようにしてもよい。

【００２８】「強制切離しフレ−ム」を送信するよう要
求されたポ−トは、接続するリンクに「強制切離しフレ
−ム」を送信する。

【００２９】図８に戻り、リンク２０５−７に送信され
た「強制切離しフレ−ム」は、ディスク制御装置２０５
−１に伝えられる。ディスク制御装置は、「強制切離し
フレ−ム」を受け取ると、オフラインフレ−ム発行元の
チャネル装置との間の、入出力パスのリセットと、オフ
ラインフレ−ム発行元のチャネル装置との間の入出力処
理による使用中状態の解除を行う。

【００３０】

【発明が解決しようとする課題】図８に示したホットス
タンバイシステムによれば、ＣＰＵに障害が発生する
と、当該ＣＰＵのチャネル装置より、スイッチ装置２１
０にオフラインフレ−ムが送出される。そして、オフラ
インフレ−ムを受信したスイッチ装置２１０によって、
その時、オフラインフレ−ムを送信したチャネル装置が
接続しているリンクと接続しているリンクに「強制切離
しフレ−ム」が送出される。

【００３１】したがい、「強制切離しフレ−ム」が送出
されたリンク上に設定されている、オフラインフレ−ム
発行元のチャネル装置とを受信するディスク制御装置と
の間の入出力パスのリセットと、オフラインフレ−ム発
行元のチャネル装置との間の出力処理のうち完了してい
るものについては使用中状態の解除を行うことができ
る。

【００３２】しかし、オフラインフレ−ムを送信したチ
ャネル装置との間に入出力パスが設定されているディス
ク制御装置に接続しているリンクであっても、スイッチ
装置２１０のオフラインフレ−ムの受信時に、オフライ
ンフレ−ムを送信したチャネル装置が接続しているリン
クに接続していないリンクには「強制切離しフレ−ム」
が送出されない。したがい、このような場合には、障害
が発生したＣＰＵのチャネル装置との間に設定された入
出力パスがリセットされないままに残り、また、オフラ
インフレ−ム発行元のチャネル装置との間の出力処理の
うち完了していないものによるディスク制御装置の使用
状態が解除されないまま残る。

【００３３】このため、ディスク制御装置が障害が発生
したＣＰＵのチャネル装置との間に設定された入出力パ
スを用いて入出力可能であると誤認して、動作に不都合
を来す可能性や、ディスク制御装置が同時に設定できる
入出力パス数や、並列に処理できる入出力処理数に制限
がある場合等には、他のＣＰＵからディスク装置を利用
できなくなる可能性があった。

【００３４】そこで、本発明は、周辺装置を動的に接続
するスイッチ装置を備えた多重化計算機システムであっ
て、障害が発生したＣＰＵのチャネル装置と周辺装置と
の間に設定されている全ての入出力パスをリセットする
ことのできる多重化計算機システムを提供することを目
的とする。

【００３５】

【課題を解決するための手段】前記目的達成のために、
本発明は、複数の中央処理装置と、複数の周辺装置と、
前記各中央処理装置と任意の前記周辺装置との間の情報
の動的な交換を行うスイッチ装置とを備えた多重化計算
機システムであって、前記中央処理装置と周辺装置は、
前記中央処理装置と周辺装置間での論理的な入出力パス
の設定／解放を指示する入出力パス制御情報を、前記ス
イッチ装置を介して送受する手段を有し、前記中央処理
装置は、障害の発生時に入出力パスのリセットを指示す
るオフライン情報を前記スイッチ装置に送信する手段を
有し、前記スイッチ装置は、現在入出力パスが設定され
ている中央処理装置と周辺装置との組を管理するパス管
理情報を記憶する記憶手段と、交換する前記入出力パス
制御情報の内容に応じて、前記記憶手段に記憶されてい
るパス管理情報を更新する手段と、前記オフライン情報
を受信した場合に、前記記憶手段に記憶されているパス
管理情報より、当該オフライン情報の送信元の中央処理
装置との間に入出力パスが設定れている周辺装置を求
め、求めた周辺装置に入出力パスのリセットを指示する
強制切り離し情報を送信する手段とを有することを特徴
とする多重化計算機システムを提供する。

【００３６】

【作用】本発明に係る多重化計算機システムによれば、
前記中央処理装置と周辺装置との間の論理的な入出力パ
スの設定／解放は、入出力パス制御情報を、前記スイッ
チ装置を介して、前記中央処理装置と周辺装置が送信す
ることにより行う。また、中央処理装置は、障害の発生
時に、入出力パスのリセットを指示するオフライン情報
を前記スイッチ装置に送信する。

【００３７】一方、前記スイッチ装置は、現在入出力パ
スが設定されている中央処理装置と周辺装置との組を管
理するパス管理情報を記憶し、交換する前記入出力パス
制御情報の内容に応じて、このパス管理情報を更新す
る。そして、前記オフライン情報を受信した場合に、記
憶しているパス管理情報より、当該オフライン情報の送
信元の中央処理装置との間に入出力パスが設定されてい
る周辺装置を求め、求めた周辺装置に当該入出力パスの
リセットを指示する強制切り離し情報を送信する。

【００３８】したがい、この強制切り離し情報を受信し
た周辺装置が、強制切り離し情報の指示に従い、当該入
出力パスのリセットを行うことにより、障害が発生した
中央処理装置のチャネル装置と周辺装置との間に設定さ
れている全ての入出力パスはリセットされる。

【００３９】

【実施例】以下、本発明に係る多重化計算機システムの
一実施例を説明する。

【００４０】図１に、本実施例に係る多重化計算機シス
テムの構成を示す。

【００４１】図中、１０１−１、１０１−２は中央処理
装置（ＣＰＵ）、１０２−１、１０２−２はＣＰＵ中に
ある複数のチャネル装置、１０３はスイッチ装置、１０
４−１、１０４−２はディスク制御装置、１０５−１〜
１０５−４はディスク駆動装置、１０６−１〜４はスイ
ッチ装置とリンクとを接続するポート、１０７はスイッ
チング動作を行なうマトリックス、１０８はマトリック
ス制御装置、１０９は内部制御装置、１１０は内部制御
装置を構成するプロセッサ、１１１は内部制御装置を構
成するメモリ、１１２は内部ポートである。また、１１
２−１、１１２−２はＣＰＵとスイッチ装置とを結ぶリ
ンク、１１２−３、１１２−４はスイッチ装置とディス
ク制御装置とを結ぶリンク、１１３−１〜１１３−５は
各ポートとマトリックスとを接続する信号線、１１４は
各ポートからマトリックス制御装置に信号を送る信号
線、１１５はマトリックス制御装置から各ポートへ信号
を送る信号線、１１６はマトリックスとマトリックス制
御装置とを接続する信号線、１１７は内部制御装置とマ
トリックス制御装置とを接続する信号線、１１８は内部
制御装置と内部ポートとを接続する信号線、１１９は内
部制御装置内のプロセッサとメモリとを結ぶ信号線であ
る。各リンクは、シリアル転送を行う光ファイバを用い
た光伝送路で構成する。

【００４２】次に、図２ａに本実施例でリンク上を転送
するフレ−ムのフォ−マットを示す。

【００４３】図示するように、フレ−ムは、送信先ポ−
ト番号５０１、送信元ポ−ト番号５０２、フレ−ム種別
コ−ド５０３、データ長５０４、データ５０５のフィ−
ルドを有する。送信先ポ−ト番号５０１はフレ−ムの送
信先の装置がリンクを介して接続しているスイッチ装置
のポ−トを識別し、送信元ポ−ト番号５０２はフレ−ム
の送信先の装置がリンクを介して接続しているスイッチ
装置のポ−トを識別し、データ長５０４はデータ５０５
の長さを示す。

【００４４】また、フレ−ム種別コ−ド５０３には、図
２ｂに示すようなフレ−ムの種別の識別コ−ドを格納す
る。本実施例では、図２に示すように、オフライン、強
制切り離し、入出力パス確立、入出力パス解除、データ
の５種類のフレ−ムを用いる。

【００４５】以下、本実施例に係る多重化計算機システ
ムの動作を説明する。

【００４６】たとえば、ＣＰＵ１０１−１がディスク駆
動装置１０５−１、１０５−２との間で入出力を行う場
合、ＣＰＵは、まずディスク制御装置１０４−１との間
の各入出力パスの確立を行う。

【００４７】入出力パス確立には、入出力パス確立フレ
−ムを用いる。すなわち、ＣＰＵ１０１−１のチャネル
装置１０２−１は、ディスク制御装置１０４−１の接続
しているスィッチング装置１０３のポ−ト１０６−２の
ポ−ト番号を送信先ポ−ト番号５０１とし、自チャネル
装置１０２−１か接続しているポ−ト１０６−１のポ−
ト番号を送信元ポ−ト番号５０２とし、フレ−ム種別コ
−ド５０３を入出力パス確立とするフレ−ムを、リンク
１１２−１を経由してスイッチ装置１０３のポート１０
６−１に送る。ポート１０６−１では、受信したフレ−
ムの種別をフレ−ム種別コ−ド５０３より判定し、入出
力パス確立フレ−ムであることを識別し、信号線１１４
を経由してマトリックス制御装置１０８に、パス確立を
通知する。また、マトリックス制御装置１０８に、リン
クより受信したフレ−ムの送信先ポート番号５０１、送
信元ポート番号５０２の内容を送る。

【００４８】一方、入出力パス確立フレ−ムは、ポート
１０６−１からマトリックス１０７に送られ、マトリッ
ク制御装置１０８の制御下で、フレ−ムの送信先ポ−ト
番号５０２で指定されるポ−トに送られる。マトリック
ス１０７からフレ−ムを受け取ったポ−トは、これを接
続しているリンクに送出する。

【００４９】ポ−ト１０６−１からパス確立を通知され
たマトリックス制御装置は、信号線１１７を経由して、
パス確立を内部制御装置１０９に通知すると共に、送信
先ポート番号５０１、送信元ポート番号５０２の内容を
内部制御装置１０９へ送る。パス確立を通知された内部
制御装置１０９のプロセッサ１１０は、受け取った送信
先ポート番号５０１、送信元ポート番号５０２の内容を
対応付けてメモリ１１１上の入出力パス情報テーブルに
登録し、いずれのポート間でパスが確立されたかを記憶
する。

【００５０】図３に示すように、メモリ１１１上の入出
力パス情報テーブル７０１は、エントリ７０２−１、７
０２−ｉ、７０２−(ｉ＋１)を有し、１つのエントリ
は、確立された１つの入出力パスに対応し、各エントリ
は４バイトの大きさを持ち、下位２バイトに入出力パス
確立フレ−ムの送信元ポ−ト番号５０２（チャネル側ポ
ートのポ−ト番号）を、上位２バイトに入出力パス確立
フレ−ムの送信先ポ−ト番号５０２（ディスク制御装置
側のポートのポ−ト番号）を登録する。入出力パスは、
各ＣＰＵディスク制御装置について複数設定可能であ
り、図６には、ポートＡとＢ、ポートＡとＤとの間に入
出力パスが確立されているおり、これに対応するエント
リ７０２−ｉ、７０２−(ｉ＋１)が登録されている状態
を示した。

【００５１】入出力パスが確立されると、従来と同様、
フレ−ム種別コ−ド５０３をデータとするデータフレ−
ムによる、ＣＰＵ１０１−１のチャネル装置１０２−１
と、ディスク制御装置１０４−１との間でのデータの交
換が可能となる。スイッチング制御装置１０３におい
て、データフレ−ムは、受信ポート１０６−１からマト
リックス１０７に送られ、内部制御装置１０９とマトリ
ック制御装置１０８の制御下で、フレ−ムの送信先ポ−
ト番号５０２で指定されるポ−トに送られる。マトリッ
クス１０７からフレ−ムを受け取ったポ−トは、これを
接続しているリンクに送出する。

【００５２】一方、ＣＰＵ１０１−１のチャネル装置
は、ディスク制御装置１０４−１との間の入出力パスの
解放を行う場合には、ＣＰＵ１０１−１のチャネル装置
１０２−１は、ディスク制御装置１０４−１の接続して
いるスィッチング装置１０３のポ−ト１０６−２のポ−
ト番号を送信先ポ−ト番号５０１とし、自チャネル装置
１０２−１か接続しているポ−ト１０６−１のポ−ト番
号を送信元ポ−ト番号５０２とし、フレ−ム種別コ−ド
５０３を入出力パス解放とするフレ−ムを、リンク１１
２−１を経由してスイッチ装置１０３のポート１０６−
１に送る。ポート１０６−１では、受信したフレ−ムの
種別をフレ−ム種別コ−ド５０３より判定し、入出力パ
ス解放フレ−ムであることを識別し、信号線１１４を経
由してマトリックス制御装置１０８に、パス解放を通知
する。また、マトリックス制御装置１０８に、リンクよ
り受信したフレ−ムの送信先ポート番号５０１、送信元
ポート番号５０２の内容を送る。

【００５３】一方、入出力パス解放フレ−ムは、ポート
１０６−１からマトリックス１０７に送られ、マトリッ
ク制御装置１０８の制御下で、フレ−ムの送信先ポ−ト
番号５０２で指定されるポ−トに送られる。マトリック
ス１０７からフレ−ムを受け取ったポ−トは、これを接
続しているリンクに送出する。

【００５４】ポ−ト１０６−１からパス解放を通知され
たマトリックス制御装置は、信号線１１７を経由して、
パス解放を内部制御装置１０９に通知すると共に、送信
先ポート番号５０１、送信元ポート番号５０２の内容を
内部制御装置１０９へ送る。パス解放を通知された内部
制御装置１０９のプロセッサ１１０は、受け取った送信
先ポート番号５０１、送信元ポート番号５０２の内容に
対応するメモリ１１１上の入出力パス情報テーブルのエ
ントリの内容を消去する。

【００５５】次にＣＰＵ１０１−１に障害が発生した場
合は、図示せざるＣＳＣが障害を発生したＣＰＵ１０１
−１内のＳＶＰに対してストップアンドクリア要求を発
行する。ストップアンドクリア要求を受け取ったサービ
スプロセッサは、ＣＰＵ２０１−１の命令処理を強制停
止するとともに、ＣＰＵ２０１−１の全チャネル装置１
０２−１にリセットをかける。チャネル装置１０２−１
は、リンク１１２−１を介して、スイッチ装置１０３に
オフラインフレ−ムを送出する。

【００５６】オフラインフレ−ムは、フレ−ム種別コ−
ド５０３をオフラインとするフレ−ムで、送信元ポ−ト
番号５０２には自チャネル装置１０２−１か接続してい
るポ−ト１０６−１の識別を格納し、送信先ポ−ト番号
５０１には、あらかじめ定めた、存在するポ−トのポ−
ト番号に用いられない値を格納する。

【００５７】リンク１１２−１を経由して、オフライン
フレ−ムがポート１０６−１に伝えられると、ポート１
０６−１はパス解放要求を信号線１１４を介してマトリ
ックス制御装置１０８に通知すると共に、オフラインフ
レ−ムの送信元ポ−ト番号５０２の内容をマトリックス
制御装置１０８に送る。

【００５８】マトリックス制御装置は、信号線１１７を
経由して、さらに内部制御装置１０９へ、パス解放要求
を通知すると共に、オフラインフレ−ムの送信元ポ−ト
番号５０２の内容を送る。

【００５９】内部制御装置内のプロセッサ１１０は、こ
れより、オフラインフレ−ムの受信を認識し、送信元ポ
−ト番号５０２の内容によって、メモリ１１１上の入出
力パス情報テーブル７０１を検索し、オフラインフレ−
ムを受信したポートと入出力パスが確立されているポー
ト１０６−２、１０６−４に対して、信号線１１７、１
１６、マトリックス制御装置１０８を介してして入出力
パスリセット指令を送信元ポ−ト番号５０２の内容と共
に送る。指令を受けた各ポートは、強制切り離しフレ−
ムを生成し、接続するリンクに強制切り離しフレ−ムを
送出する。

【００６０】強制切り離しフレ−ムは、フレ−ム種別コ
−ド５０３を強制切り離しとするフレ−ムで、入出力パ
スリセット指令を受けたポ−トは、送信元ポ−ト番号５
０２には受け取った送信元ポ−ト番号５０２の内容を格
納し、送信先ポ−ト番号５０１には自ポ−トのポ−ト番
号を格納する。

【００６１】リンクに送信された強制切離しフレ−ム
は、ディスク制御装置に伝えられる。ディスク制御装置
は、強制切離しフレ−ムを受け取ると、送信元ポ−ト番
号５０２で指定されるポ−トに接続しているチャネル装
置との間の、入出力パスのリセットと、当該チャネル装
置との間の入出力処理による使用中状態の解除を行う。

【００６２】以上で、障害が発生したＣＰＵのチャネル
装置との間に設定された全ての入出力パスをリセットす
ることができ、また、オフラインフレ−ム発行元のチャ
ネル装置との間の出力処理のうち完了していないものに
よる全てのディスク制御装置の使用状態を解除すること
ができる。

【００６３】ところで、運用系のＣＰＵでは無く、運用
系のＣＰＵが接続するリンクに障害が発生する場合があ
る。このような場合、スイッチ装置１０３には、ＣＰＵ
のチャネル装置が発行するオフラインフレ−ムは届かな
い。

【００６４】そこで、本実施例では、チャネル装置に接
続しているポ−トにおいて、リンクの障害を検出し、障
害を検出したポートと入出力パスが確立されているポー
トから強制切り離しフレ−ムを送出させる。

【００６５】以下、この動作について説明する。

【００６６】まず、図４にポートの内部構成を示す。

【００６７】図中において、５０１−１〜５０１−４は
接続されたリンクから受信したフレ−ム種を判別し、判
別結果や、フレ−ムの送信先ポ−ト番号５０１や送信元
ポ−ト番号５０２の内容をマトリックス制御装置に送る
識別回路、５０２−１〜５０２−４はマトリックス制御
装置からの指令に強制切り離しフレ−ムをリンクに送出
する送信回路である。また、識別回路５０１−１〜５０
１−４は、オフライン以外のフレ−ムをマトリックス１
０７に送る。送信回路５０２−１〜５０２−４は、マト
リックス１０７より送られたフレ−ムを接続するリンク
に送出する。

【００６８】リンクは二点間を結ぶ互いに逆方向の方向
性を持った二本の信号線から構成されており、各リンク
はチャネル装置、ディスク制御装置との間で相互に信号
を伝達している。送信回路５０２−１〜５０２−４や、
ＣＰＵのチャネル装置は、接続するリンク上を転送する
データが無い期間には、送信方向のリンクにアイドルキ
ャラクタを送出する。

【００６９】これを利用して、識別回路５０１−１〜５
０１−４は、リンクの無信号状態等を検出することによ
り、リンクの動作不能状態を検出し、マトリックス制御
回路１０８に、これを通知する。また、この際、自ポ−
トのポ−ト番号をマトリック制御装置に通知する。な
お、リンクの動作不能状態は、リンクの引き抜きや切断
等によって生じる。またＣＰＵの停電等も、リンクの無
信号状態より検出することができる。

【００７０】リンクの動作不能状態を通知されたマトリ
ックス制御装置は、オフラインフレ−ムの受信を通知さ
れた場合と同様に、さらに内部制御装置１０９へ、動作
不能状態を通知すると共に、受け取ったポ−トのポ−ト
番号を送る。

【００７１】内部制御装置内のプロセッサ１１０は、こ
れより、リンクの動作不能状態を認識し、受け取ったポ
−トの識別によって、メモリ１１１上の入出力パス情報
テーブル７０１を検索し、このポートと入出力パスが確
立されているポート１０６−２、１０６−４を求め、こ
のポ−トに対して、マトリックス制御装置１０８を介し
てして入出力パスリセット指令を受け取ったポ−トのポ
−ト番号と共に送る。指令を受けた各ポートは、送信元
ポ−ト番号５０２に受け取ったポ−トのポ−ト番号を格
納し、強制切り離しフレ−ムを生成し、接続するリンク
に強制切り離しフレ−ムを送出する。

【００７２】最後に、各部の行う処理の詳細について示
す。

【００７３】まず、識別回路５０１−１〜５０１−４の
行う処理を説明する。

【００７４】図６に識別回路５０１−１〜５０１−４の
行う処理の手順を示す。

【００７５】図示するように、識別回路はまず、受信状
態からリンク動作不能か否かを判断する。また、フレ−
ムの受信の度に、受信したフレ−ムがオフラインフレ−
ムかどうかを調べる（ステップ６０１）。

【００７６】リンク動作不能、オフラインフレ−ムの受
信の場合にはパス解放要求をマトリックス制御装置１０
８に送リ（ステップ６０２）、通常のデータフレ−ムに
ついての処理に移行する。また、リンク動作不能または
オフラインフレ−ム受信でなかった場合、入出力パス確
立フレ−ムか否かを調べ（ステップ６０３）、入出力パ
ス確立フレ−ムであったなら、パス確立をマトリックス
制御装置１０８に連絡し（ステップ６０４）従来のデー
タフレ−ムの処理に移行する。さらに上記のいずれでも
ない場合、入出力パス解放フレ−ムか否かを調べ（ステ
ップ６０５）、入出力パス解放フレ−ムであったなら、
入出力パス解放を制御装置に連絡し（ステップ６０
６）、通常のデータフレ−ムの処理に移行する。

【００７７】次に、プロセッサ１１０の処理を説明す
る。

【００７８】図６に、プロセッサ１１０の処理を示す。

【００７９】図６ａに示すように、入出力パス確立の連
絡を受けると、プロセッサは前述したように入出力パス
テーブルのエントリを生成する（ステップ８０１）。

【００８０】また、図６ｂに示すように、入出力パス解
放の連絡を受けると、前述したように対応する入出力パ
ステーブルのエントリを削除する（ステップ８０２）。

【００８１】また、図６ｃに示すように、パス解放要求
を受けると、前述したように入出力パステーブルを検索
し（ステップ８０３）、検索したディスク制御装置側ポ
ートに強制切り離しフレ−ムを送信するよう指示する
（ステップ８０４）。

【００８２】さて、以上の説明では、入出力装置がディ
スク装置である場合を例に取り説明した。しかし、その
他の入出力装置についても同様に適用することができ、
適用する入出力装置を制御する入出力制御装置をスイッ
チ装置の入出力装置側ポートに接続されるリンクに接続
するようにしてもよい。また、スイッチ装置の入出力装
置側ポートに接続されるリンクに直接入出力装置が接続
される場合についても同様に適用することができる。

【００８３】また、本実施例では、各リンクが、光ファ
イバ上のシリアル転送を用いたシリアルリンクである場
合について説明したが、各リンクは、電気的な伝送路を
を用いたものであっても、パラレル転送を行うものであ
ってもよい。

【００８４】また、本実施例では、スイッチ装置が、入
出力パス確立フレ−ム、入出力パス解放フレ−ムをＣＰ
Ｕのチャネル装置より受信した場合に、入出力パス情報
テーブルの管理内容を変更したが、入出力パス確立フレ
−ム、入出力パス解放フレ−ムに対する入出力制御装置
側からの応答フレ−ムをまって、入出力パス確立や、入
出力パス解放と判断し、入出力パス情報テーブルの管理
内容を変更するようにしてもよい。

【００８５】以上説明したように、本実施例によれば、
ＣＰＵやチャネルの障害等により、チャネルやデバイス
をリセットし、入出力パスを解放する必要が生じた場
合、障害発生チャネル装置のみのリセットによって、ス
イッチ装置を介して当該チャネル装置が保持する入出力
パスの全てをリセットできる。さらに、このことによっ
て、ホットスタンバイシステムにおいて、運用系が障害
を発生し、待機系に切り替わった時、従来と同様にＣＳ
Ｃ、ＳＶＰを介して障害系のチャネルシステムにリセッ
ト要求を発行することによって、障害発生系が使用して
いた全ての入出力パスに対してリセットを行うことがで
きる。

【００８６】

【発明の効果】以上のように本発明によれば、周辺装置
を動的に接続するスイッチ装置を備えた多重化計算機シ
ステムであって、障害が発生したＣＰＵのチャネル装置
と周辺装置の間に設定されている全ての入出力パスをリ
セットすることのできる多重化計算機システムを提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る多重化計算機システム
の構成を示すブロック図である。

【図２】本発明の一実施例において用いるフレ−ムの構
成を示す説明図である。

【図３】本発明の一実施例において用いる入出力パス情
報テ−ブルの構成を示す説明図である。

【図４】本発明の一実施例に係るポ−トの内部構成を示
すブロック図である。

【図５】本発明の一実施例に係る識別回路の行う処理の
手順を示すフロ−チャ−トである。

【図６】本発明の一実施例に係るスイッチ装置のプロセ
ッサの行う処理の手順を示すフロ−チャ−トである。

【図７】従来の多重化計算機システムの第１の構成を示
すブロック図である。

【図８】従来の多重化計算機システムの第２の構成を示
すブロック図である。

【図９】周辺装置を動的に接続するスイッチ装置の構成
を示すブロック図である。

【符号の説明】

１０１−１、１０１−２…中央処理装置（ＣＰＵ）１０２−１、１０２−２…チャネル装置１０３…スイッチ装置１０４−１、１０４−２…ディスク制御装置１０５−１〜１０５−４…ディスク駆動装置１０６−１〜４…ポート１０７…マトリックス１０８…マトリックス制御装置１０９…内部制御装置１１０…プロセッサ１１１…メモリ１１２…内部ポート

Claims

【特許請求の範囲】

【請求項１】複数の中央処理装置と、複数の周辺装置
と、前記各中央処理装置と任意の前記周辺装置との間の
情報の動的な交換を行うスイッチ装置とを備えた多重化
計算機システムであって、前記中央処理装置と周辺装置は、前記中央処理装置と周
辺装置間での論理的な入出力パスの設定／解放を指示す
る入出力パス制御情報を、前記スイッチ装置を介して送
受する手段を有し、前記中央処理装置は、障害の発生時に入出力パスのリセ
ットを指示するオフライン情報を前記スイッチ装置に送
信する手段を有し、前記スイッチ装置は、現在入出力パスが設定されている
中央処理装置と周辺装置との組を管理するパス管理情報
を記憶する記憶手段と、交換する前記入出力パス制御情
報の内容に応じて、前記記憶手段に記憶されているパス
管理情報を更新する手段と、前記オフライン情報を受信
した場合に、前記記憶手段に記憶されているパス管理情
報より、当該オフライン情報の送信元の中央処理装置と
の間に入出力パスが設定されている周辺装置を求め、求
めた周辺装置に当該入出力パスのリセットを指示する強
制切り離し情報を送信する手段とを有することを特徴と
する多重化計算機システム。
【請求項２】複数の中央処理装置と、複数の周辺装置
と、前記各中央処理装置と任意の前記周辺装置との間の
フレ−ムの動的な交換を行うスイッチ装置とを備えた多
重化計算機システムであって、前記中央処理装置は、周辺装置との間の論理的な入出力
パスの設定／解放を指示する入出力パス制御フレ−ム
を、前記スイッチ装置を介して、入出力パスを設定／解
放する周辺装置に送信する手段と、障害の発生時に入出
力パスのリセットを指示するオフラインフレ−ムを前記
スイッチ装置に送信する手段とを有し、前記スイッチ装置は、現在入出力パスが設定されている
中央処理装置と周辺装置との組を管理するパス管理情報
を記憶する記憶手段と、交換する前記入出力パス制御フ
レ−ムの内容に応じて、前記記憶手段に記憶されている
パス管理情報を更新する手段と、前記オフラインフレ−
ムを受信した場合に、前記記憶手段に記憶されているパ
ス管理情報より、当該オフラインフレ−ムの送信元の中
央処理装置との間に入出力パスが設定れている周辺装置
を求め、求めた周辺装置に当該入出力パスのリセットを
指示する強制切り離しフレ−ムを送信する手段とを有す
ることを特徴とする多重化計算機システム。
【請求項３】複数の中央処理装置と、複数の周辺装置
と、前記各中央処理装置と任意の前記周辺装置との間の
フレ−ムの動的な交換を行うスイッチ装置と、前記各中
央処理装置の各々と前記スイッチ装置、および、前記各
周辺装置の各々と前記スイッチ装置との間のフレ−ムの
伝送を担う複数のリンクとを備えた多重化計算機システ
ムであって、前記中央処理装置は、周辺装置との間の論理的な入出力
パスの設定／解放を指示する入出力パス制御フレ−ム
を、前記スイッチ装置を介して、入出力パスを設定／解
放する周辺装置に送信する手段を有し、前記スイッチ装置は、現在入出力パスが設定されている
中央処理装置と周辺装置との組を管理するパス管理情報
を記憶する記憶手段と、交換する前記入出力パス制御フ
レ−ムの内容に応じて、前記記憶手段に記憶されている
パス管理情報を更新する手段と、前記各中央処理装置と
の間のリンクの障害を検出する検出手段と、前記検出手
段が特定の中央処理装置との間のリンクの障害を検出し
た場合に、前記記憶手段に記憶されているパス管理情報
より、前記特定の中央処理装置との間に入出力パスが設
定されている周辺装置を求め、求めた周辺装置に当該入
出力パスのリセットを指示する強制切り離しフレ−ムを
送信する手段とを有することを特徴とする多重化計算機
システム。
【請求項４】複数の中央処理装置と複数の周辺装置との
間のフレ−ムの動的な交換を行うスイッチ装置であっ
て、接続された伝送路の間でフレ−ムの送受信を行う複数の
ポ−トと、前記ポ−ト間のフレ−ムの交換を行うスイッ
チと、現在設定されている中央処理装置と周辺装置との
間の論理的な入出力パスを実現する経路上にある２つの
ポ−トを対応付けて記憶する記憶手段と、制御部とを有
し、前記各ポ−トは、中央処理装置と周辺装置との間の論理
的な入出力パスを設定／解放するフレ−ムを受信した場
合に、当該フレ−ムについての情報を前記制御手段に通
知する手段と、入出力パスのリセットを指示する強制切
り離しフレ−ムを送信する手段と、入出力パスのリセッ
トを指示するフレ−ムを受信した場合、もしくは、接続
する伝送路に障害があった場合にパス解放を前記制御部
に要求する手段とを有し、前記制御部は、前記ポ−トより通知された情報に応じ
て、前記記憶手段に記憶されているパス管理情報を更新
する手段と、パス解放を要求したポ−トと対応付けられ
て前記記憶手段に記憶されているポ−トを求め、求めた
ポ−トに、パス解放を要求したポ−トと、これに対応付
けられて前記記憶手段に記憶されているポ−トを含む経
路上に設定された入出力パスのリセットを指示する強制
切り離しフレ−ムの送信を指令する手段とを有すること
を特徴とするスイッチ装置。
【請求項５】複数の中央処理装置と、複数の周辺装置
と、前記各中央処理装置と任意の前記周辺装置との間の
フレ−ムの動的な交換を行うスイッチ装置とを備えた多
重化計算機システムにおいて、特定の中央処理装置に障
害が発生した場合に、当該中央処理装置が使用していた
周辺装置をリセットする方法であって、前記中央処理装置から入出力パスを設定／解放する周辺
装置に、周辺装置との間の論理的な入出力パスの設定／
解放を指示する入出力パス制御フレ−ムを送信するステ
ップと、前記スイッチ装置において、現在入出力パスが設定され
ている中央処理装置と周辺装置との組を示すパス管理情
報を、交換する前記入出力パス制御フレ−ムの内容に応
じて管理するステップと、前記中央処理装置の障害の発生時に、入出力パスのリセ
ットを指示するオフラインフレ−ムを障害が発生した中
央処理装置から前記スイッチ装置に送信するステップ
と、前記スイッチ装置において、管理しているパス管理情報
より、当該オフラインフレ−ムの送信元の中央処理装置
との間に入出力パスが設定されている周辺装置を求め、
求めた周辺装置に当該入出力パスのリセットを指示する
強制切り離しフレ−ムを送信するステップとを有するこ
とを特徴とする周辺装置のリセット方法。
【請求項６】請求項１、２または３記載の多重化計算機
システムであって、前記各中央処理装置の各々と前記スイッチ装置、およ
び、前記各周辺装置の各々と前記スイッチ装置との間の
フレ−ムの伝送を担う、光ファイバ上のシリアル伝送路
を用いた複数のリンクを有することを特徴とする多重化
計算機システム。
【請求項７】請求項１、２、３または５記載の多重化計
算機システムであって、前記周辺装置は、１または複数の外部記憶装置を制御す
る外部記憶装置制御装置であることを特徴とする多重化
計算機システム。