JP2002223034A - 電気光学的特性が改善された半導体光放出装置及びその製造方法 - Google Patents

電気光学的特性が改善された半導体光放出装置及びその製造方法

Info

Publication number
JP2002223034A
JP2002223034A JP2001358442A JP2001358442A JP2002223034A JP 2002223034 A JP2002223034 A JP 2002223034A JP 2001358442 A JP2001358442 A JP 2001358442A JP 2001358442 A JP2001358442 A JP 2001358442A JP 2002223034 A JP2002223034 A JP 2002223034A
Authority
JP
Japan
Prior art keywords
layer
post
substrate
semiconductor light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001358442A
Other languages
English (en)
Other versions
JP3748807B2 (ja
Inventor
Dong-Hoon Chang
東勲 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002223034A publication Critical patent/JP2002223034A/ja
Application granted granted Critical
Publication of JP3748807B2 publication Critical patent/JP3748807B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18322—Position of the structure
    • H01S5/1833—Position of the structure with more than one structure
    • H01S5/18333—Position of the structure with more than one structure only above the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 活性領域の平面に対して垂直方向に光を放出
させるための共振空洞構造を有する半導体光放出装置及
びその製造方法を提供する。 【解決手段】 共振された光が放出される上部電極のウ
ィンドウ及び酸化層の電流アパーチャを有するポストに
おいて、これらの軸が自動で一致するように電極を自己
整列でエッチングしてポストを形成する。エッチング時
にポスト内に積層された予備酸化層の側壁が露出され、
酸化工程により予備酸化層の側壁から水平に所定寸法だ
け酸化が進行する。酸化された酸化層は高抵抗部とな
り、酸化されていない部分は電流または光が通過する電
流アパーチャとなる。ポストは電極により自己整列にて
形成され、電極のウィンドウと電流アパーチャの軸整列
は自動で行われ、電極ウィンドウと電流アパーチャの正
確な軸整列によりVCSELの電気光学的特性が向上され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は活性領域の平面に対
して垂直方向に光を放出させるための共振空洞構造(res
onant cavity structure)を有する半導体光放出装置(se
miconductor light-emitting device)及びその製造方法
に係り、特に共振された光が放出される上部電極のウィ
ンドウ及び酸化層の電流アパーチャ間の軸を自動で一致
させる半導体光放出装置及びその製造方法に関する。
【０００２】
【従来の技術】１９６２年ゼネラルエレクトリック社(G
E)により開発され始めた半導体光放出装置は、化合物半
導体のPN接合に順方向の電流を流して電子と正孔とを再
結合させ、半導体の構成によって決定されるバンドギャ
ップエネルギーに対応した波長の光を生じるようにした
ものである。
【０００３】前記半導体光放出装置は発光過程の差によ
り、自発放出(spontaneous emission)を使用して非コヒ
ーレンス(incoherence)光を放出する発光ダイオード及
び誘導放出(stimulated emission)を使用してコヒーレ
ンス(coherence)光を放出する半導体レーザーに分けら
れる。
【０００４】また、前記半導体レーザーは反射機構の設
置位置により、反射機構がチップの両端面に位置された
ファブリー・ペロー(Fabry-Perot)型半導体レーザー、
及び反射機構がチップ内部に水平位置された共振空洞構
造を有する垂直空洞表面発光レーザー(Vertical Cavity
Surface Emitting Laser：以下、VCSEL)に分けられ
る。
【０００５】前記VCSELは半導体物質層の積層方向に円
形に近いガウスビームを放出するために光の形状補正の
ための光学系が不要で、かつ小型化可能なために１枚の
半導体ウェーハ上に複数のレーザーの集積が可能であ
る。これにより、VCSELは光通信分野、電子計算機、音
響映像機器、レーザープリンタ、レーザースキャナー及
び医療装備などの分野で広く応用されている。
【０００６】図１Ａないし図１Ｅは従来の技術によるVC
SELの製造方法を示す。図１Ａに示されたように、基板
１０上に順次に下部反射層１３、活性層１５、予備酸化
層１７及び上部反射層１９を積層する。
【０００７】ここで、基板１０は、例えば、n型不純物
を含む半導体物質よりなる。下部反射層１３は前記基板
１０上に形成され、基板１０と同型の不純物、例えば、
異なる組成のn型GaAsが２０ないし３０層積層されて形
成される。上部反射層１９は前記下部反射層１３と反対
型の不純物を含有する同種の不純物半導体物質よりなっ
ている。すなわち、上部反射層１９はp型GaAsが積層さ
れて形成される。後述するが、前記予備酸化層１７は水
蒸気状態で水平的に酸化処理される。
【０００８】以降、図１Ｂのように、基板１０上で各々
独立して光を照射するための複数個のVCSELポストI、II、
IIIを形成するためにドライエッチングを通じて空間部
２１を形成する。それぞれの空間部２１が備えられた
後、図１Ｃに示されたように、所定時間酸化雰囲気を組
成すれば、前記予備酸化層１７はその外側から内側の水
平方向に酸化されて水平酸化された高抵抗部１８及び酸
化されていない電流アパーチャ１７が形成される。
【０００９】引き続き、図１Ｄのように、基板１０のラ
ッピング工程時にポストの損傷を防止するように空間部
２１にポリイミド２３を充填した後、その周辺を平坦化
する。
【００１０】以後、ひっくり返して基板１０の大部分を
ラッピング工程を通じて除去する。最後に、図１Ｅに示
したように、VCSELポストＩ、ＩＩ、ＩＩＩとポリイミ
ド２３上にウィンドウ２５aを有する上部電極２５を形
成し、ラッピングされた基板１０'の下部全面に下部電
極２７を形成することによって、VCSELの製造が完了す
る。
【００１１】このような構造のVCSELは、単一チップア
レイ構造として使われたり、各ポリイミド部分を切開し
て個別的に用いられる。しかし、従来のように、ポスト
を備えた後に水平酸化処理により形成された電流アパー
チャ１７及びフォトリソグラフィ工程により形成された
上部電極２５のウィンドウ２５aとは図２Ａに示された
ように、工程上、正確な整列がなされず、ウィンドウの
中心軸１６とアパーチャの中心軸１４とが食い違う整列
誤差が発生する。このような整列誤差により放出光の損
失が発生し、また正確なガウスビームが形成されなくな
ってVCSELの電気光学的特性を低下させる原因となって
いる。
【００１２】したがって、工程上に生じる前記整列誤差
を勘案して図２Ｂのように上部電極２５を高抵抗部１８
の外側に形成する、いわゆる‘電極プリング'形態に設
計できるが、これは電流経路３０の延びによる全体的な
素子抵抗の増加を引き起こす。
【００１３】また、図２Ｃのように上部電極２５を高抵
抗部１８の内側に形成する、いわゆる‘電極プッシン
グ'形態は電流アパーチャのサイズ３２より上部電極ウ
ィンドウの大きさ３４が小さいために放出光の損失が生
じる。
【００１４】したがって、上部電極のウィンドウと電流
アパーチャとはその軸中心が一致するように正確に整列
する必要がある。
【００１５】
【発明が解決しようとする課題】本発明は前記問題点を
勘案して案出されたものであって、本発明の目的は、上
部電極のウィンドウと電流アパーチャの軸中心とを正確
に一致させて電気光学的特性を改善した半導体光放出装
置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】前述した目的は本発明に
係る技術的構成により達成される。本発明によれば、基
板上に少なくとも１つ以上の予備酸化層を含み複数層よ
りなるポストと、このポスト上部に電極を有する半導体
光放出装置において、前記電極を自己整列にてエッチン
グして前記ポストを形成する段階と、エッチングされた
前記ポストの側壁から所定寸法だけ前記予備酸化層を水
平に酸化させる段階とを含んで製造された半導体光放出
装置が提供される。
【００１７】本発明はポスト内に積層されて形成された
電極ウィンドウ及び電流アパーチャの中心軸整列のため
に前記電極を自己整列にてエッチングして前記ポストを
形成するという点に特徴がある。
【００１８】前記エッチング時、ポスト内に積層された
予備酸化層の側壁が露出され、酸化工程により予備酸化
層の側壁から水平に所定寸法だけ酸化が進行する。例え
ば、ポストの直径が約６０μmである場合、約４５〜５
０μmの酸化がなされる。このような酸化工程により酸
化された部分は高抵抗部となり、酸化されていない部分
は電流または光が通過する電流アパーチャとなる。この
ように、ポストは電極による自己整列にて形成され、こ
のポストの露出された側壁を中心に電流アパーチャが形
成されるために電極のウィンドウと電流アパーチャの軸
整列は自動で行われる。したがって、電極ウィンドウと
電流アパーチャの正確な軸整列によりVCSELの電気光学
的特性が向上する。
【００１９】また、本発明において、前記電極を自己整
列にてエッチングする時にはエッチング時の損傷を避け
る目的で前記電極のウィンドウはフォトレジストにより
パッシベーションされる。これと同時に、電極の全面が
同じフォトレジストによりパッシベーションされるか、
あるいはその電極の一部だけフォトレジストによりパッ
シベーションされる。後者の場合、エッチング時に露出
される電極の他の一部が、たとえ損傷してもフォトレジ
ストにより保護されるその一部だけで十分な電極の伝導
性を発揮しうるからである。
【００２０】
【発明の実施の形態】以下、本発明の望ましい実施形態
を添付した図面に基づいて説明する。以下の説明から前
述した本発明の技術的特徴がさらに容易に理解しうる。
そして、図面において、同じ番号は同じ構成要素を示
す。
【００２１】図３Ａは本発明に係るVCSELを製造するた
めに用いられる積層された半導体構造を示している。本
発明のVCSELは層の平面に垂直方向に光が放出される積
層された半導体構造である。
【００２２】この積層された半導体構造は有機金属化学
的気相蒸着法(Metal-Organic Chemical Vapor Depositi
on:MOCVD)、液相エピタキシ法(Liquid Phase Epitaxy:L
PE)、分子ビームエピタキシ法(Molecular Beam Epitax
y:MBE)または他の周知の結晶成長法のようなエピタキシ
ャル蒸着により形成される。
【００２３】図３Ａのように、下から上に、基板１０、
下部反射層１３、活性層１５、予備酸化層１７及び上部
反射層１９より構成された積層された半導体構造が備え
られる。
【００２４】本発明に係るVCSELを製造するために最も
先に備えられる前記基板１０は、例えば、ドーピング濃
度が高いn型GaAs基板であって、ドーピング濃度は、例
えば、約５×１０18cm-3である。基板としてGaAsは後述
するAlGaAsまたはAlAsのエピタキシャル蒸着を容易にす
る。
【００２５】前記基板１０上には下部反射層１３が形成
されるが、必要に応じて下部反射層１３の形成前に基板
１０上にエピタキシャル蒸着が可能な約０.５μmGaAs薄
膜のような半導体バッファ層が形成されうる。
【００２６】下部反射層１３は基板１０と同一な伝導
性、すなわち、n型の超格子(superlattice)構造の分散
型ブラッグ反射器(Distributed Bragg Reflector:DBR)
よりなり、前述したMOCVD、MBEなどの技法により基板１
０上にエピタキシャル蒸着される。この下部反射層１３
はVCSEL構造で内部反射機能を行う。下部反射層１３は
複数のAlxGa1-xAs及びAlyGa1-yAs層が交互に積層されて
なる。通常、前記AlyGa1-yAs層は所定の屈折率を有する
ように約１０%の低いアルミニウム含量を有し、前記Alx
Ga1-xAs層は約９５%の高いアルミニウム含量を有する。
下部反射層１３をなしている交互層はVCSELにより生じ
る光波長の約１/４の有効光学厚さを有することが望ま
しく、またVCSELの高い内部反射のために可能な限り全
体的に約１００%の反射率を有することが望ましい。周
知の如く、下部反射層１３の反射率はその内部を構成す
るAlxGa1-xAs及びAlyGa1-yAs間の屈折率の差と、AlxGa
1-xAs及びAlyGa1-yAs対の積層数に依存する。したがっ
て、高い反射率を得るためには屈折率の差が大きく、積
層対の数が多いほど良い。
【００２７】下部反射層１３の上部にはエピタキシャル
蒸着された活性層１５が形成される。活性層１５は１つ
以上の量子ウェル層、これを取囲むバリヤー層及びこの
バリヤー層を取囲むクラッディング層を含む。この際、
バリヤー層は量子ウェル層及びクラッディング層のエネ
ルギーバンドギャップ中間のエネルギーバンドギャップ
を有することが望ましい。このような活性層１５はVCSE
L装置の十分な光学的利得を提供するように設計され
る。例えば、９８０nmの波長の光を放出するためのVCSE
Lを製造するために活性層１５は３つの８nmのIn0.2Ga
0.8As量子ウェル層及びこれを取囲む１０nmのGaAsのバ
リヤー層が交互に積層され、Al0.5Ga0.8Asのクラッディ
ング層により量子ウェル層及びバリヤー層が挟持され
る。一方、本明細書では図面の単純化及び過度な複雑化
を避けるために量子ウェル層、バリヤー層及びクラッデ
ィング層を区分せずに、単一層として示した。
【００２８】前記活性層１５の上部にはエピタキシャル
蒸着された予備酸化層１７が形成される。前記予備酸化
層１７はこれに最も隣接した反射層と同一なドープ剤で
ドーピングされる。したがって、予備酸化層１７は活性
層１５と上部反射層１９との間に位置しているために、
上部反射層１９と同種のドープ剤でドーピングされるこ
とが望ましい。例えば、予備酸化層１７は約１０18cm-3
濃度でp型ドープ剤がドーピングされることが望まし
い。また、予備酸化層１７はmesa型ポストの形成後に部
分的に酸化されうるアルミニウムを含む半導体合金、た
とえば、AlAsまたはAlGaAsなどを含む。これで、酸化部
分は抵抗性が増大され、酸化されていない部分は電流ア
パーチャとして電流や光を通過させる。前記予備酸化層
１７の酸化部分はエッチングされて形成されたmesa型の
ポスト側壁から内側方向に酸化されて一般に円形を有す
るようになる。この際、酸化部分の形状はポストの形状
及び酸化工程に露出される側壁の数に依存することにな
る。また、酸化部分の形状は予備酸化層１７が含まれて
いる半導体合金の組成、合金の配向、層の厚さ及び酸化
工程の条件により影響を受けたり、あるいは制御しう
る。例えば、酸化工程は４００℃ないし５００℃の温度
でN2キャリアガスに含まれた水蒸気がAlAsを酸化させて
酸化アルミニウムを形成させる。通常、１００%のAlが
含まれているAlAsの酸化率は４５０℃で分当り約１.５
μmずつ酸化され、約８０%のAlが含まれているAlGaAsの
場合は分当り０.０１μmずつ酸化される。酸化部分の形
状及びこれによる工程条件に関するさらに詳細な事項は
‘Holonyk,Jr.'等により登録された米国特許第５,２６
２,３６０号明細書及び第５,３７３,５２２号明細書
と、‘Choquette'等により登録された米国特許第５,４
９３,５７７号明細書に開示されている。
【００２９】一方、前記予備酸化層１７上には上部反射
層１９がエピタキシャル蒸着により形成される。上部反
射層１９は下部反射層１３と同様に複数のAlxGa1-xAs及
びAl yGa1-yAs層が交互に積層されてなるが、下部反射層
１３とは異なる伝導性を有するようにドーピングされ
る。すなわち、下部反射層１３と基板１０とがn型ドー
プ剤でドーピングされたならば、上部反射層１９はp型
ドープ剤でドーピングされることが望ましい。また、上
部反射層１９はVCSELから光放出のために反射率を減ら
すために下部反射層１３よりその積層数が少なく設計さ
れる。通常、上部反射層１９は９８%ないし９９%の反射
率を有することが望ましい。
【００３０】上部反射層１９は下部反射層１３と共に活
性層１５及び予備酸化層１７を挟持する。このように、
上部反射層１９と下部反射層１３とは活性層１５から生
じた光を共振させる共振面を形成する。
【００３１】図３Ｂのように、図３Ａの結果物から上部
反射層１９の上部には上部電極３６が形成される。この
上部電極３６はp型の上部反射層１９上に、例えば、AuB
e/Ti/Au金属またはCr/Au金属の蒸着により形成され、フ
ォトリソグラフィマスキング工程またはリフトオフ工程
により既定の位置にウィンドウ２５aを有する。
【００３２】上部電極３６のウィンドウ２５aが形成さ
れると、ウィンドウ２５aを中心にフォトレジスト３８
が図３Ｃのようにパターニングされる。図面において、
前記フォトレジスト３８は上部電極３６及びそのウィン
ドウ２５aを全面的に塗布することが望ましい。なぜな
ら、以後のエッチング工程時に露出される上部電極が損
傷するからである。しかし、フォトレジストのパターニ
ングの誤差を考慮して図３Ｃのように電極の一部が露出
されても良いが、これはフォトレジストにより電極の残
りの一部が保護されて電極として十分な伝導性を保てる
からである。
【００３３】図３Ｄでは上部電極３６とフォトレジスト
３８とをマスクとしてエッチングして空間部４０及びme
sa型のポストをそれぞれ形成する。このようなポストの
形成工程を通じて積層された物質の縁部が露出される。
ポスト形成工程は湿式または乾式エッチングにより行わ
れる。しかし、深さの正確度と均一な表面の側壁を得る
ために、反応性イオンエッチング(RIE)のような前記乾
燥式エッチングにより行われることが望ましい。乾式エ
ッチングのうち反応性イオンエッチングは１９９１年７
月２３日付けにて発行された‘PLASMA ETCHING OF SEMI
CONDUCTOR SUBSTRATES(米国特許第５,０３４,０９２
号)'に詳細に開示されている。一方、反応性イオンエッ
チング以外に、例えば、RIBE(reactive ion beam etchi
ng)、CAIBE(chemically assisted ion beametching)及
びIBAGSC(１９９２年５月２６日付けにて発行された‘M
ETHOD FOR FABRICATING AN ANGLED DIFFRACTION GRATIN
G(米国特許第５,１１６,４６１号参照)'のような多様な
他の乾燥式エッチング法が適用されうる。
【００３４】このようなポスト形成工程中に、エッチン
グ深さは反射光測定器を用いたインサイチュ(in-situ)
工程による正確なエッチング深さを提供し、予備酸化層
１７の下でエッチングされた後にはエッチング工程を中
止させうる。
【００３５】図３Ｄでポストが形成されると、図３Ｅの
ように、例えばAlAsで構成された予備酸化層１７に対す
る酸化工程を行う。
【００３６】このような酸化工程は‘Holonyak,Jr.'等
により１９９１年６月２４日付けにて出願され、１９９
３年１１月１６日付けにて登録された‘AlGaAs NATIVE
OXIDE(米国特許第５,２６２,３６０号)'を通じて最初提
案されたことがある。この米国特許第５,２６２,３６０
号ではアルミニウムが含まれたIII-Ｖ半導体物質を水の
含まれた雰囲気下で約３７５℃に露出させることによっ
て、前記アルミニウムが含まれたIII-Ｖ半導体物質の少
なくとも一部を酸化させて天然酸化層を生成する方法を
開示している。
【００３７】また、‘Holonyak,Jr.'との１９９３年９
月７日付けにて出願されて１９９４年１２月１３日付け
にて登録された‘SEMICONDUCTOR DEVICES WITH NATIVE
ALUMINUM OXIDE REGIONS(米国特許第５,３７３,５２２
号)'を通じて、前記米国特許第５,２６２,３６０号の酸
化法を適用した半導体レーザーの構造を請求している。
前記米国特許第５,３７３,５２２号では米国特許第５,
２６２,３６０号によるアルミニウムによる天然酸化層
を半導体レーザー内の電流制限層(current blocking la
yer)として用いる。
【００３８】一方、１９９４年１２月２１日付けにて出
願されて１９９６年２月２０日付けにて登録された‘Ch
oquette'等による‘EFFICIENT SEMICONDUCTOR LIGHT EM
ITTING DEVICE AND METHOD(米国特許第５,４９３,５７
７号)'では前記‘米国特許第５,３７３,５２２号による
電流制限層をVCSEL構造として採用し、また、‘Choquet
te'は１９９８年発行のIEEE ２８３ないし２８８頁の
‘SELCTIVELY OXIDIZEDVERTICAL-CAVITY LASER PERFORM
ANCE AND TECHNOLOGY'という論文で電流制限層をVCSEL
に採用した時のその構造及び効果を開示している。
【００３９】本発明で行われる選択的酸化工程及びこれ
により形成される電流アパーチャは前記文献に基づいて
いることを明らかにする。
【００４０】すなわち、本発明では選択的酸化工程のた
めにVCSELウェーハをコンテナーに位置させ、高い湿度
を保っている制御された雰囲気下でウェーハを望ましく
は３５０℃ないし５００℃、さらに望ましくは４００℃
ないし４５０℃に加熱することによって行われる。この
際、予備酸化層１７に対する酸化はエッチングされたポ
ストの側壁からポストの中心方向に水平に生じる。一
方、積層構造で予備酸化層１７以外の層はこれらのアル
ミニウム含量が小さいために酸化されなくなる。
【００４１】前記選択的酸化法による予備酸化層１７の
酸化された部分１８は一般に円形であり、電気的に高抵
抗または絶縁性を有し、約１.６の低い屈折率を有す
る。そして、予備酸化層１７の非酸化部分１７は光が放
出される通路及び電気的電流が流れる電流アパーチャと
なる。この電流アパーチャを取囲んでいる酸化部分１８
はポストの上側から見れば、ドーナツ状になる。
【００４２】電気的電流が前記非酸化部分１７の電流ア
パーチャを通過して活性層１５の中央部に到達すれば、
この電流チャンネリングによって活性層１５のキャリア
の密度が増加し、光発生の効率が向上する。
【００４３】前述したように、酸化工程により電流アパ
ーチャが形成されると、図３Ｆのように、ポスト周囲の
空間部にはポリイミド４２が充填される。充填されたポ
リイミド４２は基板１０のラッピング工程時にポストの
損傷を最小化する役割を行う。
【００４４】ポリイミド４２が充填された後、基板１０
の下面はラッピングされる。このように、基板１０の下
面をラッピングするのは、ウェーハの切断を容易にする
ためである。
【００４５】ラッピングされた基板１０'の底部全面に
はパターニングされたAuGe/Ni/Auを蒸着するか、あるい
は全面金属化を通じて下部電極２７が形成される。この
下部電極２７は上部電極３６と共にアニーリング処理さ
れてVCSELの電気的電極部となる。
【００４６】前記下部電極２７は不透明金属または準透
明金属であり得、例えば、約８００ÅのAuGe、約２００
ÅのNi及び約４００ÅのAuよりなる多層構造である。
【００４７】図３Ｆのように下部電極２７をラッピング
された基板１０'に形成した後、図３Ｇではポスト形成
のためにマスクとして使用した上部電極３６上にワイヤ
ーボンディングパッド４４を形成することによってVCSE
Lアレイが最終的に完成される。
【００４８】前述したような構造のVCSELは単一チップ
アレイ構造として使用されるか、或いは各ポリイミド部
分を切開して個別的に用いられる。
【００４９】従来の技術によれば、ポストを形成し、予
備酸化層の酸化工程により形成された電流アパーチャに
合せて上部電極のウィンドウを形成するために、上部電
極のウィンドウ及び電流アパーチャの中心軸間の整列が
難しく、かつこれによって整列誤差が生じてやむをえず
VCSELの電気光学的特性が低下した。
【００５０】しかし、本発明を従来の技術と比べると、
上部電極をあらかじめ形成し、この上部電極をマスクと
してエッチングしてポストを形成した後、酸化工程を通
じて電流アパーチャを形成するために、あらかじめ形成
された上部電極のウィンドウと電流アパーチャの中心軸
との整列が自動で行われる。
【００５１】
【発明の効果】したがって、本発明によるVCSELは従来
のものより上部電極のウィンドウと電流アパーチャとの
正確な軸整列によって、その電気光学的特性が向上す
る。
【００５２】以上、前記電極を自己整列にてエッチング
してポストを形成するための本発明の一実施形態につい
て説明したが、必ずしもこれに限定されるものではな
く、特許請求の範囲に記載された技術的思想の範囲内で
多様な他の実施形態が可能である。
【００５３】例えば、本発明の一実施形態ではポスト内
の活性層上に１つの電流アパーチャを有するVCSELにつ
いて説明したが、VCSELの光学的特性を制御する目的で
活性層の上下部に少なくとも１つ以上の電流アパーチャ
がそれぞれ形成されても良い。
【００５４】また、本発明の一実施形態ではVCSELから
光が放出される方向から見る時、円形の光放出のために
原形のポストの製作を参照して説明したが、放出される
光の用途によって円形以外に直四角形、正四角形、楕円
形などのポストにも適用可能である。
【００５５】また、本発明の一実施形態ではポストを形
成するために電極の一部またはその全面にフォトレジス
トを形成した後にエッチングを行うが、電極の両端部に
側壁を形成した後、エッチングしても良い。
【００５６】また、本発明の一実施形態では各層をなす
構成物質及びその形成方法について具体的に言及してい
るが、必ずしもこれに限定されるものではなく、当業者
ならば多様な物質またはその他の方法により具現可能な
ことを認識しうる。
【図面の簡単な説明】
【図１Ａ】 従来の技術によるVCSEL装置の製造方法を
説明するための工程順序による断面図である。
【図１Ｂ】 従来の技術によるVCSEL装置の製造方法を
説明するための工程順序による断面図である。
【図１Ｃ】 従来の技術によるVCSEL装置の製造方法を
説明するための工程順序による断面図である。
【図１Ｄ】 従来の技術によるVCSEL装置の製造方法を
説明するための工程順序による断面図である。
【図１Ｅ】 従来の技術によるVCSEL装置の製造方法を
説明するための工程順序による断面図である。
【図２Ａ】 図１の工程による問題点を説明するために
提示されたVCSEL装置の断面図である。
【図２Ｂ】 ‘電極プリング’構成による問題点を説明
するために提示されたＶＣＳＥＬ装置の断面図である。
【図２Ｃ】 ‘電極プッシング’構成による問題点を説
明するために提示されたVCSEL装置の断面図である。
【図３Ａ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｂ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｃ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｄ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｅ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｆ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｆ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【図３Ｇ】 本発明の一実施形態によるVCSEL装置の製
造方法を説明するための工程順序による断面図である。
【符号の説明】
１０ 基板 １３ 下部反射層 １５ 活性層 １７ 予備酸化層 １９ 上部反射層 ２５ａ ウィンドウ ３６ 上部電極 ３８ フォトレジスト ４０ 空間部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上に少なくとも１つ以上の予備酸化
    層を含む複数層よりなるポストと、このポストの上部に
    電極を有する半導体光放出装置において、 前記電極を自己整列にてエッチングして前記ポストを形
    成する段階と、エッチングされた前記ポストの側壁から
    所定寸法だけ前記予備酸化層を水平に酸化させる段階と
    を含んで製造されたことを特徴とする半導体光放出装
    置。
  2. 【請求項２】 前記ポストは前記基板上から各々エピタ
    キシャル蒸着された下部反射層、活性層、予備酸化層、
    上部反射層よりなることを特徴とする請求項１に記載の
    半導体光放出装置。
  3. 【請求項３】 前記半導体光放出装置は積層面に対して
    垂直に光を放出する垂直空洞表面発光レーザーであるこ
    とを特徴とする請求項１または２に記載の半導体光放出
    装置。
  4. 【請求項４】 前記予備酸化層の一部が水平酸化される
    ことによって高抵抗部が形成され、酸化されていない部
    分は電流または光が通過する電流アパーチャになること
    を特徴とする請求項１または２に記載の半導体光放出装
    置。
  5. 【請求項５】 表面を有する基板を含み、前記表面がそ
    の上部に順次に形成された下部反射層、活性層、予備酸
    化層、上部反射層を有する半導体光放出装置の製造方法
    において、 前記上部反射層上にウィンドウを有する上部電極をパタ
    ーニングする第１段階と、 前記ウィンドウを含む前記上部電極の一面上にフォトレ
    ジストを形成する第２段階と、 前記上部電極の他の一部及び前記フォトレジストをマス
    クとして前記予備酸化層が露出されるまでにエッチング
    してポストを形成する第３段階と、 前記予備酸化層の一部を酸化させる第４段階と、 前記第３段階でエッチングされた部位に緩衝剤を充填
    し、前記基板の下面に下部電極を形成する第５段階とを
    含むことを特徴とする半導体光放出装置の製造方法。
  6. 【請求項６】 表面を有する基板を含み、前記表面がそ
    の上部に順次に形成された下部反射層、活性層、予備酸
    化層、上部反射層を有する半導体光放出装置の製造方法
    において、 前記上部反射層上にウィンドウを有する上部電極をパタ
    ーニングする第１段階と、 前記ウィンドウを含む前記上部電極の全面上にフォトレ
    ジストを形成する第２段階と、 前記フォトレジストをマスクとして前記予備酸化層が露
    出されるまでエッチングしてポストを形成する第３段階
    と、 前記予備酸化層の一部を酸化させる第４段階と、 前記第３段階でエッチングされた部位に緩衝剤を充填
    し、前記基板の下面に下部電極を形成する第５段階とを
    含むことを特徴とする半導体光放出装置の製造方法。
  7. 【請求項７】 請求項５または６に記載の方法によって
    製造された半導体光放出装置。
JP2001358442A 2000-12-19 2001-11-22 電気光学的特性が改善された半導体光放出装置及びその製造方法 Expired - Fee Related JP3748807B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-078543 2000-12-19
KR1020000078543A KR100708107B1 (ko) 2000-12-19 2000-12-19 전기 광학적 특성이 개선된 반도체 광 방출 장치 및 그제조방법

Publications (2)

Publication Number Publication Date
JP2002223034A true JP2002223034A (ja) 2002-08-09
JP3748807B2 JP3748807B2 (ja) 2006-02-22

Family

ID=19703263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001358442A Expired - Fee Related JP3748807B2 (ja) 2000-12-19 2001-11-22 電気光学的特性が改善された半導体光放出装置及びその製造方法

Country Status (6)

Country Link
US (1) US6689631B2 (ja)
EP (1) EP1217702A3 (ja)
JP (1) JP3748807B2 (ja)
KR (1) KR100708107B1 (ja)
CN (1) CN1173442C (ja)
TW (1) TW531905B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183071A (ja) * 2009-01-08 2010-08-19 Furukawa Electric Co Ltd:The 半導体発光素子およびその製造方法
WO2021124967A1 (ja) * 2019-12-20 2021-06-24 ソニーグループ株式会社 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680964B2 (en) * 2001-12-07 2004-01-20 Agilent Technologies, Inc. Moisture passivated planar index-guided VCSEL
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
JP4062983B2 (ja) * 2002-06-20 2008-03-19 富士ゼロックス株式会社 表面発光型半導体レーザおよびその製造方法
TWI222756B (en) * 2002-11-12 2004-10-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method of making the same
TW565975B (en) * 2002-12-27 2003-12-11 Ind Tech Res Inst Oxide confined type vertical cavity surface emitting laser device and the manufacturing method thereof
US6862309B2 (en) * 2003-02-06 2005-03-01 Agilent Technologies, Inc. Passivation scheme for oxide vertical cavity surface-emitting laser
JP4138629B2 (ja) * 2003-11-06 2008-08-27 株式会社東芝 面発光型半導体素子及びその製造方法
CN1305191C (zh) * 2004-04-06 2007-03-14 北京工业大学 三轴自对准法制备内腔接触式垂直腔面发射激光器
CN100413102C (zh) * 2004-04-30 2008-08-20 住友电气工业株式会社 半导体发光装置
KR100710048B1 (ko) * 2004-12-14 2007-04-23 한국전자통신연구원 반도체 레이저 다이오드 및 그 제조방법
US7459719B2 (en) * 2004-12-17 2008-12-02 Panasonic Corporation Superlattice optical semiconductor device where each barrier layer has high content of group III elements in center portion and low content near well layer
JP4483728B2 (ja) * 2005-07-19 2010-06-16 住友電気工業株式会社 半導体光デバイスの製造方法
US20070212507A1 (en) * 2006-03-13 2007-09-13 Arst Kevin M Document Flagging And Indexing System
US7425465B2 (en) * 2006-05-15 2008-09-16 Fujifilm Diamatix, Inc. Method of fabricating a multi-post structures on a substrate
US7820540B2 (en) * 2007-12-21 2010-10-26 Palo Alto Research Center Incorporated Metallization contact structures and methods for forming multiple-layer electrode structures for silicon solar cells
KR101033523B1 (ko) * 2008-11-10 2011-05-09 고려대학교 산학협력단 선형 태양광 집광기 및 이의 응용장치
JP2011258741A (ja) * 2010-06-09 2011-12-22 Fuji Xerox Co Ltd 光伝送装置
TWI559570B (zh) * 2011-05-31 2016-11-21 晶元光電股份有限公司 發光元件
US9435641B2 (en) * 2013-06-20 2016-09-06 Analog Devices, Inc. Optical angle measurement
US9274202B2 (en) 2013-06-20 2016-03-01 Analog Devices, Inc. Optical time-of-flight system
TWI664746B (zh) * 2015-06-17 2019-07-01 晶元光電股份有限公司 半導體發光元件
AU2016298390B2 (en) * 2015-07-30 2021-09-02 Optipulse Inc. Rigid high power and high speed lasing grid structures
US10630053B2 (en) 2015-07-30 2020-04-21 Optipulse Inc. High power laser grid structure
CN108269821A (zh) * 2016-12-30 2018-07-10 英属开曼群岛商錼创科技股份有限公司 显示设备
US20180196138A1 (en) * 2017-01-10 2018-07-12 Samsung Electronics Co., Ltd. Optical modulating device and system including the same
US11835626B2 (en) 2017-01-10 2023-12-05 Samsung Electronics Co., Ltd. Fabry-Perot cavity phase modulator including a tunable core, an optical modulating device including the same, and a lidar apparatus including the optical modulating device
US10958350B2 (en) 2017-08-11 2021-03-23 Optipulse Inc. Laser grid structures for wireless high speed data transfers
US10374705B2 (en) 2017-09-06 2019-08-06 Optipulse Inc. Method and apparatus for alignment of a line-of-sight communications link
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
US10847949B2 (en) * 2018-08-29 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for vertical cavity surface emitting laser oxidation
DE102019116862B4 (de) 2018-08-29 2021-09-30 Taiwan Semiconductor Manufacturing Co. Ltd. Techniken zur oxidation von oberflächenemittierenden lasern mit vertikalem hohlraum
CN109088309B (zh) * 2018-10-16 2024-01-26 厦门乾照半导体科技有限公司 一种高频垂直腔面发射激光器芯片及其制备方法
CN110970538B (zh) * 2019-11-22 2022-03-15 深圳市思坦科技有限公司 红光led外延片、led外延片的分割方法及led外延片结构
CN113572021B (zh) * 2021-07-22 2022-06-21 上海新微半导体有限公司 Dfb激光器正面电极窗口自对准制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034092A (en) 1990-10-09 1991-07-23 Motorola, Inc. Plasma etching of semiconductor substrates
US5262360A (en) 1990-12-31 1993-11-16 The Board Of Trustees Of The University Of Illinois AlGaAs native oxide
US5116461A (en) 1991-04-22 1992-05-26 Motorola, Inc. Method for fabricating an angled diffraction grating
EP0542479A1 (en) * 1991-11-15 1993-05-19 AT&T Corp. Method of making a semiconductor laser
US6156582A (en) * 1993-06-14 2000-12-05 Motorola, Inc. Method of fabricating top emitting ridge VCSEL with self-aligned contact and sidewall reflector
US5493577A (en) 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
KR100462425B1 (ko) * 1995-11-27 2005-04-28 스미또모 가가꾸 가부시키가이샤 3족-5족화합물반도체 및 광 방출 장치
US5719891A (en) * 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183071A (ja) * 2009-01-08 2010-08-19 Furukawa Electric Co Ltd:The 半導体発光素子およびその製造方法
WO2021124967A1 (ja) * 2019-12-20 2021-06-24 ソニーグループ株式会社 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法

Also Published As

Publication number Publication date
CN1173442C (zh) 2004-10-27
US6689631B2 (en) 2004-02-10
EP1217702A2 (en) 2002-06-26
JP3748807B2 (ja) 2006-02-22
TW531905B (en) 2003-05-11
CN1360376A (zh) 2002-07-24
US20020109149A1 (en) 2002-08-15
EP1217702A3 (en) 2003-05-21
KR100708107B1 (ko) 2007-04-16
KR20020049385A (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
JP3748807B2 (ja) 電気光学的特性が改善された半導体光放出装置及びその製造方法
US8497141B2 (en) Semiconductor device and method of manufacturing it
US6320893B1 (en) Surface emitting semiconductor laser
JP4062983B2 (ja) 表面発光型半導体レーザおよびその製造方法
US6898226B2 (en) Surface emitting semiconductor laser and process for producing the same
US7924899B2 (en) Vertical-cavity surface-emitting laser diode (VCSEL), method for fabricating VCSEL, and optical transmission apparatus
CN211929898U (zh) 垂直腔面发射激光器件
JPH06314854A (ja) 面型発光素子とその製造方法
JP4069383B2 (ja) 表面発光型半導体レーザおよびその製造方法
US20030086463A1 (en) Long wavelength VCSEL having oxide-aperture and method for fabricating the same
JP3800856B2 (ja) 面発光レーザ及び面発光レーザアレイ
JP4224981B2 (ja) 面発光半導体レーザ素子およびその製造方法
US6737290B2 (en) Surface-emitting semiconductor laser device and method for fabricating the same, and surface-emitting semiconductor laser array employing the laser device
JP2019033210A (ja) 面発光レーザ
CN115000803A (zh) 光学芯片制备方法及其制备的光学芯片
JP5158878B2 (ja) 面発光レーザ及びその製造方法
JPWO2007135772A1 (ja) 発光素子
JP3685541B2 (ja) 半導体レーザ装置およびその製造方法
JP2004031863A (ja) 面発光型半導体レーザ素子
US6795457B2 (en) Multiple wavelength surface-emitting laser device and method for its manufacture
JP2021022613A (ja) 面発光レーザおよびその製造方法
JPH09205250A (ja) 横方向電流注入型面発光半導体レーザ装置およびその製造方法
KR100446604B1 (ko) 단일횡모드GaN계면발광레이저다이오드및그제조방법
JP2010161224A (ja) 面発光レーザ、面発光レーザアレイ及びその製造方法
JP2005093634A (ja) 面発光型半導体レーザー及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees