WO2021124967A1 - 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法 - Google Patents
垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法 Download PDFInfo
- Publication number
- WO2021124967A1 WO2021124967A1 PCT/JP2020/045570 JP2020045570W WO2021124967A1 WO 2021124967 A1 WO2021124967 A1 WO 2021124967A1 JP 2020045570 W JP2020045570 W JP 2020045570W WO 2021124967 A1 WO2021124967 A1 WO 2021124967A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- emitting laser
- substrate
- dbr
- surface emitting
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
- H01S5/18316—Airgap confined
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
- H01S5/1838—Reflector bonded by wafer fusion or by an intermediate compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
- H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
- H01S5/3438—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on In(Al)P
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/42—Arrays of surface emitting lasers
- H01S5/423—Arrays of surface emitting lasers having a vertical cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0239—Combinations of electrical or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
- H01S5/18388—Lenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
Definitions
- the present technology relates to a method for manufacturing a vertical resonator type surface emitting laser element having a current constriction structure, a vertical resonator type surface emitting laser element array, a vertical resonator type surface emitting laser module, and a vertical resonator type surface emitting laser element.
- a VCSEL (Vertical Cavity Surface Emitting Laser) element has a structure in which an active layer in which light emission is generated is sandwiched by a pair of distributed Bragg reflectors (DBRs).
- DBRs distributed Bragg reflectors
- a constricted structure is provided in order to concentrate the current flowing through the active layer and the light generated in the active layer in a predetermined region.
- the stenotic structure of a GaAs-based VCSEL element is generally an oxidative stenotic structure in which a part of the AlAs layer close to the active layer is oxidized to AlO by water vapor.
- This oxidative stenosis structure has a small diffraction loss and is excellent in mass productivity, but oxidative control becomes difficult depending on the process quality level at the time of forming a mesa (plateau-like structure).
- the OA (Optical Aperture) diameter varies, and the beam characteristics are affected.
- a realistic device design has a pitch of VCSEL elements up to 14 ⁇ m, and there is a limit to narrowing the pitch to 10 ⁇ m or less.
- Patent Document 1 a transparent substrate is used, and since the active layer is close to the heat sink, the thermal performance is good, and the conventional threshold current, threshold voltage, single mode stability, efficiency, output power, etc. are conventional. It is said to show improved performance compared to VCSEL elements.
- the substrate on which the constricted structure is formed is bonded to the substrate provided with the active layer, but since the DBR layer is also provided between the constricted structure and the active layer, the layer surface Current confinement in the direction and light confinement in the stacking direction are not sufficient, and there is a limit to narrowing the pitch.
- the object of the present technology is a vertical resonator type surface emitting laser element having a structure capable of narrowing the pitch, a vertical resonator type surface emitting laser element array, and a vertical resonator type surface emitting laser module. And a method for manufacturing a vertical resonator type surface emitting laser element.
- the vertical resonator type surface emitting laser element includes a first substrate and a second group.
- the first substrate is provided with a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer.
- the second substrate is provided with a constriction layer and a constriction layer having an injection region having a higher conductivity than the constriction region and a second DBR layer, and the first constriction layer is adjacent to the semiconductor layer. It is joined to the substrate of.
- DBR Distributed Bragg Reflector
- the vertical resonator type surface emitting laser element has a first substrate and a second substrate bonded to each other. Therefore, after forming the stenosis region and the injection region in the second substrate, it is possible to join the first substrate, and the stenosis region and the injection region are formed vertically by a method capable of narrowing the pitch. It is possible to narrow the pitch of the resonator type surface emitting laser element.
- the stenosis region and the injection region may have a difference in refractive index.
- the stenosis region may be formed in a ring shape surrounding the injection region.
- the constriction region may be a void provided in the constriction layer.
- the injection region is made of a conductive material and is made of a conductive material.
- the narrowed region may be made of a material obtained by subjecting the conductive material to a non-conductive treatment.
- the injection region is made of GaAs and is made of GaAs.
- the constricted region may consist of GaAs fluoride.
- the first substrate has the semiconductor layer and the first DBR layer formed by crystal growth on a substrate made of GaAs.
- the second substrate may have the constriction layer and the second DBR layer formed by crystal growth on a substrate made of GaAs.
- the active layer may have a quantum well structure in which a barrier layer made of GaAs and a quantum well layer made of InGaAs are alternately laminated.
- the first substrate has the semiconductor layer and the first DBR layer formed by crystal growth on a substrate made of GaAs.
- the second substrate may have the constriction layer and the second DBR layer formed by crystal growth on a substrate made of InP.
- the active layer may have a quantum well structure in which a barrier layer made of InP and a quantum well layer made of InGaAs, InGaAsP or AlGaInAs are alternately laminated.
- the first DBR layer is a semiconductor DBR or a dielectric DBR.
- the second DBR layer may be a semiconductor DBR or a dielectric DBR.
- the vertical resonator type surface emitting laser element is The laser beam may be emitted from the second DBR layer side.
- the vertical resonator type surface emitting laser element is The laser beam may be emitted from the first DBR layer side.
- the vertical cavity type surface emitting laser element array is a first substrate provided with a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer.
- a constriction layer having a constriction region and an injection region having a higher conductivity than the constriction region and a second DBR layer are provided, and the constriction layer is joined to the first substrate so as to be adjacent to the semiconductor layer.
- a plurality of vertical resonator type surface emitting laser elements including the second substrate are arranged.
- the vertical resonator type surface emitting laser module includes a circuit board and a vertical resonator type surface emitting laser element.
- the vertical resonator type surface emitting laser element includes a first substrate provided with a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer, and an injection having a constriction region and a higher conductivity than the constriction region.
- a constriction layer having a region and a second substrate provided with a second DBR layer and joined to the first substrate so that the constriction layer is adjacent to the semiconductor layer are provided and mounted on the circuit board. Has been done.
- the method for manufacturing a vertical resonator type surface emitting laser module is a first method in which a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer are provided. Form the substrate of A stenosis layer having a stenosis region and an injection region having a higher conductivity than the stenosis region and a second substrate provided with a second DBR layer are formed. The first substrate and the second substrate are joined so that the constriction layer is adjacent to the semiconductor layer.
- a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer are provided.
- the constriction region and the injection region may be formed by using photolithography.
- VCSEL Very Cavity Surface Emitting Laser
- FIG. 1 is a cross-sectional view of the VCSEL element 100 according to the present embodiment.
- the VCSEL element 100 is composed of a first substrate 110 and a second substrate 120. Further, the first electrode 131 is provided on the first substrate 110, and the second electrode 132 is provided on the second substrate 120.
- FIG. 2 is a cross-sectional view showing only the first substrate 110 and the second substrate 120. As shown in the figure, the first substrate 110 and the second substrate 120 are joined at the joint surface S.
- the first substrate 110 includes a base material 111, a first DBR layer 112, and a semiconductor layer 113.
- the base material 111 supports each layer of the VCSEL element 100.
- the base material 111 may be made of, for example, n-GaAs, but may be made of another material.
- the first DBR layer 112 is a first reflector, which is provided on the base material 111 and functions as a DBR (Distributed Bragg Reflector) that reflects light having a wavelength of ⁇ .
- the first DBR layer 112 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the first DBR layer 112 may be, for example, a semiconductor DBR, the low refractive index layer may be made of, for example, AlGaAs, and the high refractive index layer may be made of, for example, GaAs.
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the semiconductor layer 113 includes a first clad layer 114, an active layer 115, and a second clad layer 116.
- the 1-clad layer 114 is provided on the first DBR layer 112 and is a layer that traps light and current in the active layer 115.
- the first clad layer 114 is made of, for example, GaAs.
- the active layer 115 is provided on the first clad layer 114 and emits and amplifies naturally emitted light.
- the active layer 115 has a multi-quantum well (MQW) structure in which quantum well layers and barrier layers are alternately laminated.
- the quantum well layer is made of, for example, InGaAs or InAs
- the barrier layer is made of, for example, GaAs. Can be.
- the active layer 115 is not limited to the quantum well structure, and may have a quantum dot structure or the like.
- the second clad layer 116 is provided on the active layer 115 and is a layer that traps light and current in the active layer 115.
- the second clad layer 116 is made of, for example, GaAs.
- the structure of the semiconductor layer 113 is not limited to that shown here, and may be any one that does not have one or both of the first clad layer 114 and the second clad layer 116 and has at least the active layer 115.
- the first DBR layer 112 and the semiconductor layer 113 can be formed by epitaxial crystal growth on the base material 111 made of GaAs.
- the materials of the first DBR layer 112 and the semiconductor layer 113 can be formed by epitaxial crystal growth on the base material 111 made of GaAs.
- the second substrate 120 includes a constriction layer 121 and a second DBR layer 122.
- the second substrate 120 is joined to the first substrate 110 so that the constriction layer 121 is adjacent to the semiconductor layer 113 of the first substrate 110.
- the constriction layer 121 is provided on the semiconductor layer 113 and imparts a constriction action to the electric current.
- the constriction layer 121 has a constriction region 121a, an injection region 121b, and an outer peripheral region 121c.
- FIG. 3 is a view of the constriction layer 121 as viewed from a direction (Z direction) perpendicular to the layer surface.
- the injection region 121b is provided in the central portion of the constriction layer 121, and the constriction region 121a is formed in an annular shape surrounding the injection region 121b.
- the outer peripheral region 121c is provided on the outer periphery of the constriction region 121a.
- the stenosis region 121a is a region having a smaller conductivity than the injection region 121b.
- the constriction region 121a can be a void, as shown in FIG.
- the injection region 121b is a region having a higher conductivity than the stenosis region 121a. Further, the injection region 121b is preferably made of a material having a higher refractive index than the narrowed region 121a.
- the injection region 121b can be made of, for example, GaAs. As shown in FIG. 3, the injection region 121b can have a circular shape when viewed from the Z direction. Further, the shape of the injection region 121b is not limited to a circular shape, and may have a rectangular shape or other shape.
- the outer peripheral region 121c can be made of the same material as the injection region 121b. Further, the outer peripheral region 121c may not be provided, and the constriction region 121a may be formed from the peripheral edge of the injection region 121b to the end face of the VCSEL element 100.
- the second DBR layer 122 is a second reflecting mirror, which is provided on the constriction layer 121 and functions as a DBR that reflects light having a wavelength of ⁇ .
- the second DBR layer 122 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the second DBR layer 122 may be, for example, a semiconductor DBR, the low refractive index layer may be made of, for example, AlGaAs, and the high refractive index layer may be made of, for example, GaAs.
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the constriction layer 121 and the second DBR layer 122 can be formed by epitaxial crystal growth on a substrate made of GaAs, which is used in the manufacturing process.
- Each material of the narrowing layer 121 and the second DBR layer 122 can be formed by epitaxial crystal growth on a substrate made of GaAs.
- the first electrode 131 is made of a conductive material and is provided on the base material 111.
- the first electrode 131 may be formed by laminating an AuGe layer, a Ni layer, and an Au layer in order from the base material 111 side, for example.
- the second electrode 132 is made of a conductive material and is provided on the second DBR layer 122.
- the second electrode 132 may have an annular shape centered on the injection region 121b when viewed from the Z direction.
- the second electrode 132 may have a Ti layer, a Pt layer, and an Au layer laminated in this order from the second DBR layer 122 side.
- the VCSEL element 100 has the above configuration.
- the material of each layer is not limited to the above-mentioned one, and any material may be used as long as the VCSEL element 100 can operate.
- the shape and thickness of each layer can be adjusted as appropriate.
- This injection current generates spontaneous emission light in the region of the active layer 115 that is close to the injection region 121b.
- the naturally emitted light travels in the stacking direction (Z direction) of the VCSEL element 100 and is reflected by the first DBR layer 112 and the second DBR layer 122.
- the first DBR layer 112 and the second DBR layer 122 are configured to reflect light having an oscillation wavelength ⁇ .
- the component of the oscillation wavelength ⁇ of the naturally emitted light forms a standing wave between the first DBR layer 112 and the second DBR layer 122, and is amplified by the active layer 115.
- the light forming a standing wave oscillates with a laser, and the laser light is emitted through the second clad layer 116, the constriction layer 121, and the second DBR layer 122.
- the surface on which the laser beam is emitted is shown as the light emitting surface H.
- the constriction layer 121 also has a light confinement action in addition to the current confinement action.
- the electric current is confined by the constriction region 121a and injected into the active layer 115. Therefore, the shape of the stenosis region 121a is required to have a certain degree of accuracy or higher. If the shape accuracy of the constriction region 121a is small, the OA (Optical Aperture) diameter (diameter D in FIG. 3) varies from that of the other VCSEL element 100, and the beam characteristics of the emitted laser light are affected.
- OA Optical Aperture
- the constriction region 121a is provided between the first DBR layer 112 and the second DBR layer 122, the current confinement property of the constriction layer 121 is high.
- the narrowed region 121a can be made into a void.
- the difference in refractive index between the injection region 121b and the constriction region 121a is large, and the light confinement property of the constriction layer 121 can be high.
- the first substrate 110 is manufactured.
- the first substrate 110 can be produced by laminating the first DBR layer 112 and the semiconductor layer 113 on the base material 111 by crystal growth.
- the crystal growth can be, for example, epitaxial crystal growth.
- the second substrate 120 is manufactured.
- the second DBR layer 122 and the constriction layer 121d are laminated on the substrate 151 by crystal growth.
- the crystal growth can be, for example, epitaxial crystal growth.
- the base material 151 may be made of, for example, n-GaAs, but may be made of another material.
- an etching mask M having a predetermined opening is formed on the constriction layer 121d.
- the etching mask M may be a photomask patterned by photolithography, or may be a hard mask or a metal mask formed by laser drawing or the like.
- the stenosis layer 121d is etched using the etching mask M to remove a part of the stenosis layer 121d.
- the etching solution can be wet etching using, for example, a citric acid vortex aqueous solution. Further, dry etching may be used in this step.
- This etching step forms a constriction layer 121 having a constriction region 121a, an injection region 121b, and an outer peripheral region 121c.
- the first substrate 110 and the second substrate 120 are joined.
- the joint surface between the first substrate 110 and the second substrate 120 is shown as a joint surface S.
- This bonding method is not particularly limited, and any bonding method such as room temperature bonding, plasma bonding, or thermal diffusion bonding can be used.
- the base material 151 is removed to form the structure shown in FIG.
- the base material 151 can be removed by grinding or etching.
- the first electrode 131 and the second electrode 132 are formed. These electrodes can be formed by thin film deposition. Further, annealing is performed after vapor deposition to form ohmic contact.
- the VCSEL element 100 can be manufactured as described above. As described above, in the VCSEL element 100, the narrowed region 121a is removed by etching to form a narrowed structure. In etching, it is possible to form a narrowed structure with high accuracy by using photolithography or the like, and it is possible to realize a VCSEL element capable of narrowing the pitch to 10 ⁇ m or less. Further, since the VCSEL element 100 does not need to form a mesa (plateau-like structure) unlike the conventional oxidative stenosis process and can have a planar type VCSEL structure, the mesa forming step is unnecessary and the manufacturing process is completed. It can be simplified.
- FIG. 10 is a cross-sectional view of the VCSEL element 200 according to the present embodiment.
- the VCSEL element 200 is composed of a first substrate 210 and a second substrate 220. Further, the first electrode 231 is provided on the first substrate 210, and the second electrode 232 is provided on the second substrate 220.
- the first substrate 210 includes a base material 211, a first DBR layer 212, and a semiconductor layer 213.
- the first substrate 210 has the same configuration as the first substrate 110 according to the first embodiment. That is, the base material 211 has the same structure as the base material 111, and the first DBR layer 212 has the same structure as the first DBR layer 112. Further, the semiconductor layer 213 has the same structure as the semiconductor layer 113, and the first clad layer 214, the active layer 215 and the second clad layer 216 have the first clad layer 114, the active layer 115 and the second clad layer 116, respectively. Has the same grid as.
- the second substrate 220 includes a constriction layer 221 and a second DBR layer 222.
- the second substrate 220 is joined to the first substrate 210 so that the constriction layer 221 is adjacent to the semiconductor layer 213 of the first substrate 210.
- the joint surface between the first substrate 210 and the second substrate 220 is shown as a joint surface S.
- the constriction layer 221 is provided on the semiconductor layer 213 and imparts a constriction action to the electric current. As shown in FIG. 10, the constriction layer 221 has a constriction region 221a, an injection region 221b, and an outer peripheral region 221c.
- the injection region 221b is provided in the central portion of the constriction layer 221, and the constriction region 221a is formed in an annular shape surrounding the injection region 221b.
- the outer peripheral region 221c is provided on the outer periphery of the narrowed region 221a.
- the stenosis region 221a is a region having a smaller conductivity than the injection region 221b.
- the injection region 221b and the outer peripheral region 221c can be made of a predetermined conductive material, and the constriction region 221a can be made of a material obtained by subjecting the conductive material to a non-conductive treatment.
- the injection region 221b is a region having a higher conductivity than the stenosis region 221a. Further, the injection region 221b is preferably made of a material having a higher refractive index than the narrowed region 221a.
- the injection region 221b can have a circular shape when viewed from the Z direction. Further, the shape of the injection region 221b is not limited to a circular shape, and may have a rectangular shape or other shape.
- the outer peripheral region 221c can be made of the same material as the injection region 221b. Further, the outer peripheral region 221c may not be provided, and the constriction region 221a may be formed from the peripheral edge of the injection region 221b to the end face of the VCSEL element 200.
- the injection region 221b and the outer peripheral region 221c can be a layer made of GaAs
- the constriction region 221a can be a layer made of a material obtained by subjecting GaAs to a fluorinated material.
- the formation of the stenosis region 221a can be performed with high accuracy by using a mask (see FIG. 6) having an opening corresponding to the stenosis region 221a.
- the narrowed region 221a may be made of a predetermined non-conductive material
- the injection region 221b and the outer peripheral region 221c may be made of a material obtained by subjecting the non-conductive material to a conductive treatment.
- the conductive treatment is, for example, doping.
- the injection region 221b and the outer peripheral region 221c can be formed with high accuracy by using a mask provided with openings corresponding to these regions.
- the second DBR layer 222 is provided on the constriction layer 221 and functions as a DBR that reflects light having a wavelength of ⁇ .
- the second DBR layer 222 has the same configuration as the second DBR layer 122 according to the first embodiment.
- the first electrode 231 is made of a conductive material and is provided on the base material 211.
- the AuGe layer, the Ni layer, and the Au layer may be laminated in this order from the first electrode 231, for example, the base material 211 side.
- the second electrode 232 is made of a conductive material and is provided on the second DBR layer 222.
- the second electrode 232 can have an annular shape centered on the injection region 221b when viewed from the Z direction.
- the second electrode 232 may have a Ti layer, a Pt layer, and an Au layer laminated in this order from the second DBR layer 222 side.
- the VCSEL element 200 has the above configuration.
- the material of each layer is not limited to the above-mentioned one, and any material may be used as long as the VCSEL element 200 can operate.
- the shape and thickness of each layer can be adjusted as appropriate.
- the VCSEL element 200 operates in the same manner as the VCSEL element 100 according to the first embodiment. With the VCSEL element 200, it is possible to fabricate the narrowed region 221a with high accuracy, and it is possible to prevent variations in the OA diameter. Further, in the VCSEL element 200, by setting the constriction region 221a as a region where a material exists instead of a void, the constriction layer 221 can easily transfer heat and can improve heat dissipation.
- the VCSEL element 200 can be manufactured by manufacturing the first substrate 210 and the second substrate 220 and joining the two substrates as in the first embodiment.
- the constriction layer 221 can be formed by using a mask that can be formed with high accuracy by photolithography or the like, and the pitch of the VCSEL element 200 can be narrowed.
- FIG. 11 is a cross-sectional view of the VCSEL element 300 according to the present embodiment.
- the VCSEL element 300 is composed of a first substrate 310 and a second substrate 320. Further, a first electrode 331 is provided on the first substrate 310, and a second electrode 332 is provided on the second substrate 320.
- the first substrate 310 includes a substrate 311 and a first DBR layer 312 and a semiconductor layer 313.
- the base material 311 supports each layer of the VCSEL element 300.
- the base material 311 may be made of, for example, n-GaAs, but may be made of another material.
- a convex portion 311a having a lens shape is provided on the surface of the base material 311 on the side opposite to the semiconductor layer 313.
- the shape of the convex portion 311a may be a spherical lens shape, a cylindrical lens shape, or another lens shape.
- the first DBR layer 312 is provided on the convex portion 311a and functions as a DBR that reflects light having a wavelength of ⁇ . Each layer of the first DBR layer 312 is curved along the shape of the convex portion 311a to form a lens.
- the first DBR layer 312 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the low refractive index layer is made of, for example, AlGaAs
- the high refractive index layer is made of, for example, GaAs.
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the semiconductor layer 313 includes a first clad layer 314, an active layer 315 and a second clad layer 316.
- the first clad layer 314 is a layer provided on the base material 311 and confining light and current in the active layer 315.
- the first clad layer 314 is made of, for example, GaAs.
- the active layer 315 is provided on the first clad layer 314 and emits and amplifies naturally emitted light.
- the active layer 315 has a multiple quantum well structure in which quantum well layers and barrier layers are alternately laminated, and the quantum well layer can be made of, for example, InGaAs, and the barrier layer can be made of, for example, GaAs. Further, the active layer 315 is not limited to the quantum well structure, and may have a quantum dot structure or the like.
- the second clad layer 316 is provided on the active layer 315 and is a layer that traps light and current in the active layer 315.
- the second clad layer 316 is made of, for example, GaAs.
- the structure of the semiconductor layer 313 is not limited to that shown here, and may be any one that does not have one or both of the first clad layer 314 and the second clad layer 316 and has at least the active layer 315.
- the second substrate 320 includes a constriction layer 321 and a second DBR layer 322.
- the second substrate 320 is joined to the first substrate 310 so that the constriction layer 321 is adjacent to the semiconductor layer 313 of the first substrate 310.
- the joint surface between the first substrate 310 and the second substrate 320 is shown as a joint surface S.
- the second substrate 320 has the same configuration as the second substrate 220 according to the second embodiment. That is, the constriction layer 321 has a constriction region 321a, an injection region 321b, and an outer peripheral region 321c, which have the same configuration as the constriction region 221a, the injection region 221b, and the outer peripheral region 221c, respectively. Further, the second DBR layer 322 has the same configuration as the second DBR layer 222.
- the first electrode 331 is made of a conductive material and is provided on the base material 311 and the first DBR layer 312.
- the AuGe layer, the Ni layer, and the Au layer can be laminated in this order from the first electrode 331, for example, the base material 311 side.
- the second electrode 332 is made of a conductive material and is provided on the second DBR layer 322.
- the second electrode 332 can have an annular shape centered on the injection region 321b when viewed from the Z direction.
- the second electrode 332 may have a Ti layer, a Pt layer, and an Au layer laminated in this order from the second DBR layer 322 side.
- the VCSEL element 300 has the above configuration.
- the material of each layer is not limited to the above-mentioned one, and any material may be used as long as the VCSEL element 300 can operate.
- the shape and thickness of each layer can be adjusted as appropriate.
- the VCSEL element 300 operates in the same manner as the VCSEL element 100 according to the first embodiment. With the VCSEL element 300, it is possible to fabricate the narrowed region 321a with high accuracy, and it is possible to prevent variations in the OA diameter. Further, in the VCSEL element 300, by setting the constriction region 321a as a region where a material exists instead of a void, the constriction layer 321 can easily transfer heat, and heat dissipation can be improved.
- the lens structure on the base material 311 by providing the lens structure on the base material 311 the light incident on the base material 311 from the semiconductor layer 313 side is collected in the injection region 321b by the lens-shaped first DBR layer 312, and the light confinement property is achieved. Can be improved. Therefore, even when the difference in refractive index between the stenosis region 321a and the injection region 321b is small, high light confinement can be realized.
- the VCSEL element 300 can be manufactured by manufacturing the first substrate 310 and the second substrate 320 and joining the two substrates as in the first embodiment.
- the constriction layer 321 can be formed by using a mask that can be formed with high accuracy by photolithography or the like, and the pitch of the VCSEL element 300 can be narrowed.
- FIG. 12 is a cross-sectional view of the VCSEL element 400 according to the present embodiment.
- the VCSEL element 400 is composed of a first substrate 410 and a second substrate 420. Further, the first electrode 431 is provided on the first substrate 410, and the second electrode 432 is provided on the second substrate 420.
- the first substrate 410 includes a base material 411, a first DBR layer 412, and a semiconductor layer 413.
- the base material 411 supports each layer of the VCSEL element 400.
- the base material 411 can be made of, for example, n-GaAs, but may be made of another material. As shown in FIG. 12, the base material 411 is provided with an opening 411a at a position corresponding to the injection region 421b.
- the first DBR layer 412 is provided inside the opening 411a and functions as a DBR that reflects light having a wavelength of ⁇ .
- the first DBR layer 412 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the first DBR layer 412 may be, for example, a dielectric DBR, the low refractive index layer may be made of, for example, SiO 2 , and the high refractive index layer may be made of, for example, Ta 2 O 5 .
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the semiconductor layer 413 includes a first clad layer 414, an active layer 415, and a second clad layer 416.
- the first clad layer 414 is a layer provided on the base material 411 and the first DBR layer 412 to confine light and current in the active layer 415.
- the first clad layer 414 is made of, for example, GaAs.
- the active layer 415 is provided on the first clad layer 414 and emits and amplifies naturally emitted light.
- the active layer 415 has a multiple quantum well structure in which quantum well layers and barrier layers are alternately laminated, and the quantum well layer may be made of, for example, InGaAs, and the barrier layer may be made of, for example, GaAs. Further, the active layer 415 is not limited to the quantum well structure, and may have a quantum dot structure or the like.
- the second clad layer 416 is a layer provided on the active layer 415 and confining light and current in the active layer 415.
- the second clad layer 416 is made of, for example, GaAs.
- the structure of the semiconductor layer 413 is not limited to that shown here, and may be any one that does not have one or both of the first clad layer 414 and the second clad layer 416 and has at least the active layer 415.
- the second substrate 420 includes a constriction layer 421 and a second DBR layer 422.
- the second substrate 420 is joined to the first substrate 410 so that the constriction layer 421 is adjacent to the semiconductor layer 413 of the first substrate 410.
- the joint surface between the first substrate 410 and the second substrate 420 is shown as a joint surface S.
- the second substrate 420 has the same configuration as the second substrate 120 according to the first embodiment. That is, the constriction layer 421 has a constriction region 421a, an injection region 421b, and an outer peripheral region 421c, which have the same configuration as the constriction region 121a, the injection region 121b, and the outer peripheral region 121c, respectively. Further, the second DBR layer 422 has the same configuration as the second DBR layer 122.
- the first electrode 431 is made of a conductive material and is provided on the base material 411 and the first DBR layer 412.
- the first electrode 431, for example, the AuGe layer, the Ni layer, and the Au layer can be laminated in this order from the base material 311 side.
- the second electrode 432 is made of a conductive material and is provided on the second DBR layer 422.
- the second electrode 432 can have an annular shape centered on the injection region 421b when viewed from the Z direction.
- the second electrode 432 may have a Ti layer, a Pt layer, and an Au layer laminated in this order from the second DBR layer 422 side.
- the VCSEL element 400 has the above configuration.
- the material of each layer is not limited to the above-mentioned one, and any material may be used as long as the VCSEL element 400 can operate.
- the shape and thickness of each layer can be adjusted as appropriate.
- the first DBR layer 412 is a dielectric DBR and the second DBR layer 422 is a semiconductor DBR, but the first DBR layer 412 is a semiconductor DBR and the second DBR layer 422 is a dielectric DBR. Often, both may be dielectric DBRs.
- the VCSEL element 400 operates in the same manner as the VCSEL element 100 according to the first embodiment. With the VCSEL element 400, it is possible to fabricate the narrowed region 421a with high accuracy, and it is possible to prevent variations in the OA diameter.
- the VCSEL element 400 can be manufactured by manufacturing the first substrate 410 and the second substrate 420 and joining the two substrates as in the first embodiment.
- the constriction layer 421 can be formed by using a mask that can be formed with high accuracy by photolithography or the like, and the pitch of the VCSEL element 400 can be narrowed.
- FIG. 13 is a cross-sectional view of the VCSEL element 500 according to the present embodiment.
- the VCSEL element 500 is composed of a first substrate 510 and a second substrate 520. Further, the first electrode 531 is provided on the first substrate 510, and the second electrode 532 is provided on the second substrate 520.
- the first substrate 510 includes a semiconductor layer 511 and a first DBR layer 512.
- the semiconductor layer 511 includes a first clad layer 514, an active layer 515, and a second clad layer 516.
- the first clad layer 514 is a layer that traps light and current in the active layer 515.
- the first clad layer 514 is made of, for example, InP.
- the active layer 515 is provided on the first clad layer 514 and emits and amplifies naturally emitted light.
- the active layer 515 has a multi-quantum well (MQW) structure in which quantum well layers and barrier layers are alternately laminated.
- the quantum well layer is made of, for example, InGaAs, InGaAsP, or AlGaInAs
- the barrier layer is made of, for example, InP. Can be.
- the active layer 515 is not limited to the quantum well structure, and may have a quantum dot structure or the like.
- the second clad layer 516 is provided on the active layer 515 and is a layer that traps light and current in the active layer 515.
- the second clad layer 516 is made of, for example, InP.
- the structure of the semiconductor layer 511 is not limited to that shown here, and may be any one that does not have one or both of the first clad layer 514 and the second clad layer 516 and has at least the active layer 515.
- the first DBR layer 512 is provided on the semiconductor layer 511 and functions as a DBR that reflects light having a wavelength of ⁇ .
- the first DBR layer 512 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the first DBR layer 512 may be, for example, a dielectric DBR, the low refractive index layer may be made of, for example, SiO 2 , and the high refractive index layer may be made of, for example, Ta 2 O 5 .
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the first DBR layer 512 and the semiconductor layer 511 can be formed by epitaxial crystal growth on a substrate made of InP, which is used in the manufacturing process.
- Each material of the first DBR layer 512 and the semiconductor layer 511 can be formed by epitaxial crystal growth on a base material made of InP.
- the second substrate 520 includes a substrate 521, a second DBR layer 522, and a constriction layer 523.
- the second substrate 520 is joined to the first substrate 510 so that the constriction layer 523 is adjacent to the semiconductor layer 511 of the first substrate 510.
- the joint surface of the first substrate 510 and the second substrate 520 is shown as a joint surface S.
- the base material 521 supports each layer of the VCSEL element 500.
- the base material 521 can be made of, for example, n-GaAs, but may be made of another material.
- the second DBR layer 522 is provided on the base material 521 and functions as a DBR that reflects light having a wavelength of ⁇ .
- the second DBR layer 522 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the second DBR layer 522 may be, for example, a semiconductor DBR, the low refractive index layer may be made of, for example, AlGaAs, and the high refractive index layer may be made of, for example, GaAs.
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the constriction layer 523 is provided on the second DBR layer 522 and imparts a constriction action to the electric current. As shown in FIG. 13, the constriction layer 523 has a constriction region 523a, an injection region 523b, and an outer peripheral region 523c.
- the injection region 523b is provided in the central portion of the constriction layer 523, and the constriction region 523aa is formed in an annular shape surrounding the injection region 523b.
- the outer peripheral region 523c is provided on the outer periphery of the narrowed region 523a.
- the stenosis region 523a is a region having a smaller conductivity than the injection region 523b.
- the constriction region 523a can be a void, as shown in FIG. Further, the constriction region 523a may be a region made of a material having a lower conductivity than the injection region 523b.
- the injection region 523b is a region having a higher conductivity than the stenosis region 523a. Further, the injection region 523b is preferably made of a material having a higher refractive index than the narrowed region 523a.
- the injection region 523b can be made of, for example, GaAs.
- the injection region 523b can have a circular shape when viewed from the Z direction. Further, the shape of the injection region 523b is not limited to a circular shape, and may have a rectangular shape or other shape.
- the outer peripheral region 523c can be made of the same material as the injection region 523b. Further, the outer peripheral region 523c may not be provided, and the constriction region 523a may be formed from the peripheral edge of the injection region 523b to the end face of the VCSEL element 500.
- the second DBR layer 522 and the constriction layer 523 can be formed by epitaxial crystal growth on the base material 521 made of GaAs.
- Each material of the second DBR layer 522 and the constriction layer 523 can be formed by epitaxial crystal growth on the base material 521 made of GaAs.
- the first electrode 531 is made of a conductive material and is provided on the semiconductor layer 511.
- the first electrode 531 may have an annular shape centered on the injection region 523b when viewed from the Z direction.
- First electrode 531 For example, the Ti layer, the Pt layer, and the Au layer may be laminated in this order from the semiconductor layer 511 side.
- the second electrode 532 is made of a conductive material and is provided on the base material 521.
- the second electrode 532 may have an AuGe layer, a Ni layer, and an Au layer laminated in this order from the base material 521 side.
- the VCSEL element 500 has the above configuration.
- the material of each layer is not limited to the above-mentioned one, and any material may be used as long as the VCSEL element 500 can operate.
- the shape and thickness of each layer can be adjusted as appropriate.
- the VCSEL element 500 is formed by joining the first substrate 510 and the second substrate 520, it is possible that the first substrate 510 and the second substrate 520 are made of different materials as described above. Is.
- the first substrate 510 may be made of an InP-based material
- the second substrate 520 may be made of a GaAs-based material.
- the VCSEL element 500 operates in the same manner as the VCSEL element 100 according to the first embodiment. With the VCSEL element 500, it is possible to fabricate the narrowed region 523a with high accuracy, and it is possible to prevent variations in the OA diameter.
- the VCSEL element 500 can be manufactured by manufacturing the first substrate 510 and the second substrate 520 and joining the two substrates as in the first embodiment.
- the constriction layer 523 can be formed by using a mask that can be formed with high accuracy by photolithography or the like, and the pitch of the VCSEL element 500 can be narrowed.
- FIG. 14 is a cross-sectional view of the VCSEL element 600 according to the present embodiment.
- the VCSEL element 600 is composed of a first substrate 610 and a second substrate 620. Further, the first electrode 631 is provided on the first substrate 610, and the second electrode 632 is provided on the second substrate 620.
- the first substrate 610 includes a first DBR layer 611 and a semiconductor layer 612.
- the first DBR layer 611 functions as a DBR that reflects light having a wavelength of ⁇ .
- the first DBR layer 611 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the first DBR layer 611 may be, for example, a semiconductor DBR, the low refractive index layer may be made of, for example, AlGaAs, and the high refractive index layer may be made of, for example, GaAs.
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the semiconductor layer 612 includes a first clad layer 614, an active layer 615, and a second clad layer 616.
- the semiconductor layer 612 has the same configuration as the semiconductor layer 113 according to the first embodiment. That is, the first clad layer 614, the active layer 615, and the second clad layer 616 have the same configurations as the first clad layer 114, the active layer 115, and the second clad layer 116, respectively.
- the second substrate 620 includes a constriction layer 621 and a second DBR layer 622.
- the second substrate 620 is joined to the first substrate 610 so that the constriction layer 621 is adjacent to the semiconductor layer 612 of the first substrate 610.
- the joint surface between the first substrate 610 and the second substrate 620 is shown as a joint surface S.
- the constriction layer 621 is provided on the semiconductor layer 612 and imparts a constriction action to the electric current.
- the constriction layer 621 has the same configuration as the constriction layer 121 according to the first embodiment. That is, the constriction layer 621 has a constriction region 621a, an injection region 621b, and an outer peripheral region 621c, which have the same configuration as the constriction region 121a, the injection region 121b, and the outer peripheral region 121c, respectively.
- the second DBR layer 622 is provided on the constriction layer 621 and functions as a DBR that reflects light having a wavelength of ⁇ .
- the second DBR layer 622 may be formed by alternately stacking a plurality of low refractive index layers and high refractive index layers.
- the second DBR layer 622 may be, for example, a semiconductor DBR, the low refractive index layer may be made of, for example, AlGaAs, and the high refractive index layer may be made of, for example, GaAs.
- the thickness of the low refractive index layer and the high refractive index layer is preferably ⁇ / 4, respectively.
- the first DBR layer 611 and the second DBR layer 622 are configured to emit laser light to the first DBR layer 611 side (lower side in the figure).
- the surface on which the laser beam is emitted is shown as the light emitting surface H.
- the first electrode 631 is made of a conductive material and is provided on the first DBR layer 611.
- the first electrode 631 can have an annular shape centered on the injection region 621b when viewed from the Z direction.
- First electrode 631 For example, the AuGe layer, the Ni layer, and the Au layer may be laminated in order from the first DBR layer 611 side.
- the second electrode 632 is made of a conductive material and is provided on the second DBR layer 622.
- the second electrode 632 may have a Ti layer, a Pt layer, and an Au layer laminated in this order from the second DBR layer 622 side.
- the VCSEL element 600 has the above configuration.
- the material of each layer is not limited to the above-mentioned one, and any material may be used as long as the VCSEL element 600 can operate.
- the shape and thickness of each layer can be adjusted as appropriate.
- the VCSEL element 600 operates in the same manner as the VCSEL element 100 according to the first embodiment, except for the emission direction of the laser beam. With the VCSEL element 600, it is possible to fabricate the narrowed region 621a with high accuracy, and it is possible to prevent variations in the OA diameter.
- the VCSEL element 600 can be manufactured by manufacturing the first substrate 610 and the second substrate 620 and joining the two substrates as in the first embodiment.
- the constriction layer 621 can be formed by using a mask that can be formed with high accuracy by photolithography or the like, and the pitch of the VCSEL element 600 can be narrowed.
- FIG. 15 is a cross-sectional view of the VCSEL element array 700 according to the present embodiment.
- the VCSEL element array 700 is an array in which a plurality of VCSEL elements 100 are arranged.
- the VCSEL element array 700 includes three VCSEL elements 100, but the number of VCSEL elements 100 may be a plurality and is not limited to three.
- Each VCSEL element 100 has the configuration described in the first embodiment, and each layer except the constriction layer 121 and the first electrode 132 is a continuous layer among the plurality of VCSEL elements 100.
- the VCSEL element array 700 can be formed by forming a structure corresponding to each VCSEL element 100 on the first substrate 110 and the second substrate 120, and then joining the first substrate 110 and the second substrate 120.
- the constriction layer 121 can be formed with high accuracy by using photolithography or the like as in the first embodiment, and the pitch of the VCSEL element 100 can be narrowed. Further, by narrowing the pitch, the chip size can be reduced even if the number of emitters is the same as that of the conventional structure, and the yield can be improved.
- the VCSEL elements 100 according to the first embodiment is shown here, the VCSEL elements according to the second to sixth embodiments can also be arrayed in the same manner.
- FIG. 16 is a cross-sectional view of the VCSEL module 800 according to the present embodiment.
- the VCSEL module 800 includes a circuit board 801 instead of the base material 111 in the VCSEL element 100 according to the first embodiment. Further, the surface of the VCSEL element 100 is covered with a dielectric film 802 except for the second electrode 132.
- the circuit board 801 is, for example, an IC (integrated circuit) board in which a wiring layer and an insulating layer are laminated.
- a photodiode 803 is provided on the circuit board 801.
- the VCSEL module 800 constitutes a TOF (Time Of Flight) module in which the VCSEL element 100 is a light emitting element and the photodiode 803 is a light receiving element.
- the VCSEL module 800 can be manufactured by bonding the first substrate 110 and the second substrate 120 (see FIG. 9), removing the base material 111 and the base material 151, and joining them to the circuit board 801. is there.
- the VCSEL element 100 has a high affinity with silicon photonics, and can be easily applied to TOF modules and packages.
- FIG. 16 shows a VCSEL module 800 including one VCSEL element 100
- each VCSEL element 100 can be driven independently.
- the module of the VCSEL element 100 according to the first embodiment is shown here, the VCSEL element according to the second to sixth embodiments can also be modularized in the same manner.
- the constriction region is a vertical resonator type surface emitting laser element formed in an annular shape surrounding the injection region.
- the constriction region is a vertical resonator type surface emitting laser element which is a void provided in the constriction layer.
- the injection region is made of a conductive material and is made of a conductive material.
- the narrowed region is a vertical resonator type surface emitting laser element made of a material obtained by subjecting the conductive material to a non-conductive treatment.
- the injection region is made of GaAs and is made of GaAs.
- the narrowed region is a vertical resonator type surface emitting laser element made of GaAs fluoride.
- the first substrate has the semiconductor layer and the first DBR layer formed by crystal growth on a substrate made of GaAs.
- the second substrate is a vertical resonator type surface emitting laser element having the constriction layer and the second DBR layer formed by crystal growth on a substrate made of GaAs.
- the active layer is a vertical resonator type surface emitting laser device having a quantum well structure in which a barrier layer made of GaAs and a quantum well layer made of InGaAs are alternately laminated.
- the vertical resonator type surface emitting laser element according to any one of (1) to (6) above.
- the first substrate has the semiconductor layer and the first DBR layer formed by crystal growth on a substrate made of GaAs.
- the second substrate is a vertical resonator type surface emitting laser device having the constriction layer and the second DBR layer formed by crystal growth on a substrate made of InP.
- the vertical resonator type surface emitting laser element according to (9) above.
- the active layer is a vertical resonator type surface emitting laser device having a quantum well structure in which a barrier layer made of InP and a quantum well layer made of InGaAs, InGaAsP or AlGaInAs are alternately laminated.
- the vertical resonator type surface emitting laser element according to any one of (1) to (10) above.
- the first DBR layer is a semiconductor DBR or a dielectric DBR.
- the second DBR layer is a vertical resonator type surface emitting laser element which is a semiconductor DBR or a dielectric DBR.
- a vertical resonator type surface emitting laser element that emits laser light from the second DBR layer side.
- a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer, a constriction layer having a constriction region and an injection region having a higher conductivity than the constriction region, and a second DBR.
- DBR distributed Bragg Reflector
- a vertical resonator type in which a plurality of vertical resonator type surface emitting laser elements are provided, and the constricted layer is provided with a second substrate bonded to the first substrate so as to be adjacent to the semiconductor layer.
- Surface emitting laser element array With the circuit board A first substrate provided with a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer, a constriction layer having a constriction region and an injection region having a higher conductivity than the constriction region, and a second DBR.
- a vertical resonator type surface emitting laser module (16) A first substrate provided with a semiconductor layer including an active layer and a first DBR (Distributed Bragg Reflector) layer is formed. A stenosis layer having a stenosis region and an injection region having a higher conductivity than the stenosis region and a second substrate provided with a second DBR layer are formed. A method for manufacturing a vertical resonator type surface emitting laser device array, in which the first substrate and the second substrate are joined so that the constriction layer is adjacent to the semiconductor layer.
- DBR Distributed Bragg Reflector
- VCSEL elements 110 210, 310, 410, 510, 610 ... First substrate 120, 220, 320, 420, 520, 620 ... Second substrate 112, 212, 312, 412, 512, 611 ... 1st DBR layer 122, 222, 322, 422, 522, 622 ... 2nd DBR layer 113, 213, 313, 413, 511, 612 ... Semiconductor layer 115, 215, 315, 415, 515, 615 ... Active layer 121, 221, 321, 421, 521, 621 ... Constriction layer 700 ... VCSEL element array 800 ... VCSEL module 801 ... Circuit board
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】狭ピッチ化が可能な構造を有する垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法を提供すること。 【解決手段】本技術に係る垂直共振器型面発光レーザ素子は、第1の基板と、第2の基とを具備する。上記第1の基板は、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられている。上記第2の基板は、狭窄領域と、上記狭窄領域より導電性が大きい注入領域とを有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合されている。
Description
本技術は、電流狭窄構造を有する垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法に関する。
VCSEL(Vertical Cavity Surface Emitting Laser:垂直共振器型面発光レーザ)素子は、発光が生じる活性層を、一対の分布ブラッグ反射鏡(Distributed Bragg Reflector:DBR)によって挟んだ構造を有する。VCSEL素子では、活性層を流れる電流や活性層において生じた光を所定の領域に集中させるため、狭窄構造が設けられる。
例えばGaAs系VCSEL素子の狭窄構造は、活性層に近接するAlAs層の一部を水蒸気でAlOに酸化させた酸化狭窄構造が一般的である。この酸化狭窄構造は、回折損失が小さく、量産性に優れた構造であるが、メサ(台地状構造)形成時のプロセス品質レベルによっては、酸化制御が困難となる。酸化レートが局所的に変動するとOA(Optical Aperture)径がばらつき、ビーム特性が影響を受けてしまう。具体的には、VCSEL素子のピッチが14μmまでが現実的なデバイス設計となり、10μm以下の狭ピッチ化には限界があった。
また、InP系VCSEL素子では酸化狭窄できる材料がないため、GaAs基板上に酸化狭窄構造を形成してウェーハ接合している構造が開発されている。この構造も、酸化狭窄プロセスを経ているので、従来構造と同様にメサ形成が必要となり、狭ピッチ化は困難である。
これに対し、狭窄構造を活性層近傍にウェーハボンディングで形成した構造も報告されている。特許文献1によると、透明基板を使い、活性層がヒート・シンクに近接するので熱性能がよく、しきい値電流、しきい値電圧、単一モード安定性、効率及び出力電力等において従来のVCSEL素子に比べて向上した性能を示すとされている。
しかしながら、特許文献1の構成では、狭窄構造を形成した基板が、活性層が設けられた基板に貼り合わされているが、狭窄構造と活性層の間にもDBR層が設けられているため、層面方向の電流閉じ込めや積層方向の光閉じ込めが十分ではなく、狭ピッチ化にも限度がある。
以上のような事情に鑑み、本技術の目的は、狭ピッチ化が可能な構造を有する垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法を提供することにある。
上記目的を達成するため、本技術の一形態に係る垂直共振器型面発光レーザ素子は、第1の基板と、第2の基とを具備する。
上記第1の基板は、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられている。
上記第2の基板は、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合されている。
上記第1の基板は、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられている。
上記第2の基板は、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合されている。
この構成によれば、垂直共振器型面発光レーザ素子は第1の基板と第2の基板が接合されている。このため、第2の基板において狭窄領域と注入領域を形成した後、第1の基板と接合することが可能であり、狭ピッチ化が可能な手法により狭窄領域と注入領域を形成することにより垂直共振器型面発光レーザ素子の狭ピッチ化が可能である。
上記狭窄領域と上記注入領域は屈折率差を有してもよい。
上記狭窄領域は、上記注入領域を囲む環状に形成されていてもよい。
上記狭窄領域は、上記狭窄層に設けられた空隙であってもよい。
上記注入領域は、導電性材料からなり、
上記狭窄領域は、上記導電性材料に非導電化処理を施した材料からなってもよい。
上記狭窄領域は、上記導電性材料に非導電化処理を施した材料からなってもよい。
上記注入領域は、GaAsからなり、
上記狭窄領域は、GaAsのフッ化物からなってもよい。
上記狭窄領域は、GaAsのフッ化物からなってもよい。
上記第1の基板は、GaAsからなる基材上に結晶成長により形成された上記半導体層及び上記第1のDBR層を有し、
上記第2の基板は、GaAsからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有してもよい。
上記第2の基板は、GaAsからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有してもよい。
上記活性層は、GaAsからなる障壁層と、InGaAsからなる量子井戸層を交互に積層した量子井戸構造を有してもよい。
上記第1の基板は、GaAsからなる基材上に結晶成長により形成された上記半導体層及び上記第1のDBR層を有し、
上記第2の基板は、InPからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有してもよい。
上記第2の基板は、InPからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有してもよい。
上記活性層は、InPからなる障壁層と、InGaAs、InGaAsP又はAlGaInAsからなる量子井戸層を交互に積層した量子井戸構造を有してもよい。
上記第1のDBR層は半導体DBR又は誘電体DBRであり、
上記第2のDBR層は半導体DBR又は誘電体DBRであってもよい。
上記第2のDBR層は半導体DBR又は誘電体DBRであってもよい。
上記垂直共振器型面発光レーザ素子は、
上記第2のDBR層側からレーザ光を出射してもよい。
上記第2のDBR層側からレーザ光を出射してもよい。
上記垂直共振器型面発光レーザ素子は、
上記第1のDBR層側からレーザ光を出射してもよい。
上記第1のDBR層側からレーザ光を出射してもよい。
上記目的を達成するため、本技術の一形態に係る垂直共振器型面発光レーザ素子アレイは、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備える垂直共振器型面発光レーザ素子が複数配列されている。
上記目的を達成するため、本技術の一形態に係る垂直共振器型面発光レーザモジュールは、回路基板と、垂直共振器型面発光レーザ素子とを具備する。
上記垂直共振器型面発光レーザ素子は、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備え、上記回路基板に実装されている。
上記垂直共振器型面発光レーザ素子は、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備え、上記回路基板に実装されている。
上記目的を達成するため、本技術の一形態に係る垂直共振器型面発光レーザモジュールの製造方法は、活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板を形成し、
狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられた第2の基板を形成し、
上記第1の基板と上記第2の基板を、上記狭窄層が上記半導体層に隣接するように接合する。
狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられた第2の基板を形成し、
上記第1の基板と上記第2の基板を、上記狭窄層が上記半導体層に隣接するように接合する。
上記第2の基板を形成する工程では、フォトリソグラフィを用いて上記狭窄領域と上記注入領域を形成してもよい。
本技術の実施形態に係るVCSEL(Vertical Cavity Surface Emitting Laser:垂直共振器型面発光レーザ)素子について説明する。
[VCSEL素子の構造]
図1は本実施形態に係るVCSEL素子100の断面図である。同図に示すように、VCSEL素子100は、第1基板110と第2基板120から構成されている。また、第1基板110上には第1電極131が設けられ、第2基板120上には第2電極132が設けられている。
図1は本実施形態に係るVCSEL素子100の断面図である。同図に示すように、VCSEL素子100は、第1基板110と第2基板120から構成されている。また、第1基板110上には第1電極131が設けられ、第2基板120上には第2電極132が設けられている。
図2は、第1基板110と第2基板120のみを示す断面図である。同図に示すように、第1基板110と第2基板120は、接合面Sにおいて接合されている。
第1基板110は、基材111、第1DBR層112及び半導体層113を備える。基材111は、VCSEL素子100の各層を支持する。基材111は、例えばn-GaAsからなるものとすることができるが、他の材料からなるものであってもよい。
第1DBR層112は、第1の反射鏡であり、基材111上に設けられ、波長λの光を反射するDBR(Distributed Bragg Reflector:分布ブラッグ反射鏡)として機能する。第1DBR層112は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第1DBR層112は例えば半導体DBRであり、低屈折率層は例えばAlGaAsからなり、高屈折率層は例えばGaAsからなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
半導体層113は、第1クラッド層114、活性層115及び第2クラッド層116を含む。1クラッド層114は、第1DBR層112上に設けられ、光及び電流を活性層115に閉じ込める層である。第1クラッド層114は例えばGaAsからなる。
活性層115は、第1クラッド層114上に設けられ、自然放出光の放出及び増幅を行う。活性層115は、量子井戸層と障壁層を交互に積層した多重量子井戸(MQW:multi quantum well)構造を有し、量子井戸層は例えばInGaAs又はInAsからなり、障壁層は例えばGaAsからなるものとすることができる。また、活性層115は量子井戸構造に限られず、量子ドット(quantum dot)構造等を有するものであってもよい。
第2クラッド層116は、活性層115上に設けられ、光及び電流を活性層115に閉じ込める層である。第2クラッド層116は例えばGaAsからなる。なお、半導体層113の構成はここに示すものに限られず、第1クラッド層114及び第2クラッド層116の一方又は両方を有さず、少なくとも活性層115を有するものであればよい。
第1DBR層112及び半導体層113は、GaAsからなる基材111上にエピタキシャル結晶成長により形成可能なものとすることができる。上記第1DBR層112及び半導体層113の各材料は、GaAsからなる基材111上にエピタキシャル結晶成長により形成可能である。
第2基板120は、狭窄層121及び第2DBR層122を備える。第2基板120は、狭窄層121が第1基板110の半導体層113に隣接するように第1基板110に接合されている。
狭窄層121は、半導体層113上に設けられ、電流に狭窄作用を付与する。図1に示すように、狭窄層121は狭窄領域121a、注入領域121b及び外周領域121cを有する。図3は狭窄層121を、層面に垂直な方向(Z方向)から見た図である。同図に示すように、注入領域121bは狭窄層121の中央部に設けられ、狭窄領域121aは注入領域121bを囲む環状に形成されている。外周領域121cは狭窄領域121aの外周に設けられている。
狭窄領域121aは、注入領域121bより導電性が小さい領域である。狭窄領域121aは図1に示すように、空隙とすることができる。
注入領域121bは、狭窄領域121aより導電性が大きい領域である。また、注入領域121bは、狭窄領域121aより屈折率が大きい材料からなるものが好適である。注入領域121bは、例えばGaAsからなるものとすることができる。図3に示すように、注入領域121bは、Z方向からみて円形形状を有するものとすることができる。また、注入領域121bの形状は円形に限られず、矩形その他の形状を有するものであってもよい。
外周領域121cは、注入領域121bと同一の材料からなるものとすることができる。また、外周領域121cは設けられなくてもよく、狭窄領域121aが、注入領域121bの周縁からVCSEL素子100の端面にわたって形成されてもよい。
第2DBR層122は、第2の反射鏡であり、狭窄層121上に設けられ、波長λの光を反射するDBRとして機能する。第2DBR層122は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第2DBR層122は例えば半導体DBRであり、低屈折率層は例えばAlGaAsからなり、高屈折率層は例えばGaAsからなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
狭窄層121及び第2DBR層122は、製造プロセスにおいて用いる、GaAsからなる基材上にエピタキシャル結晶成長により形成可能なものとすることができる。上記狭窄層121及び第2DBR層122の各材料は、GaAsからなる基材上にエピタキシャル結晶成長により形成可能である。
第1電極131は、導電性材料からなり、基材111上に設けられている。第1電極131は例えば基材111側から順に、AuGe層、Ni層及びAu層を積層したものとすることができる。
第2電極132は、導電性材料からなり、第2DBR層122上に設けられている。第2電極132は、Z方向から見て、注入領域121bを中心とする円環状形状を有するものとすることができる。第2電極132は例えば第2DBR層122側から順に、Ti層、Pt層及びAu層を積層したものとすることができる。
VCSEL素子100は以上のような構成を有する。なお、各層の材料は上述のものに限られず、VCSEL素子100が動作可能なものであればよい。各層の形状や厚みも適宜調整可能である。
[VCSEL素子の動作]
第1電極131と第2電極132の間に電圧を印加すると、第1電極131と第2電極132の間で電流が流れる。電流は、狭窄層121において狭窄作用(電流閉じ込め作用)を受け、注入領域121bに注入される。
第1電極131と第2電極132の間に電圧を印加すると、第1電極131と第2電極132の間で電流が流れる。電流は、狭窄層121において狭窄作用(電流閉じ込め作用)を受け、注入領域121bに注入される。
この注入電流によって活性層115うち注入領域121bに近接する領域において自然放出光が生じる。自然放出光はVCSEL素子100の積層方向(Z方向)に進行し、第1DBR層112及び第2DBR層122によって反射される。
第1DBR層112及び第2DBR層122は発振波長λを有する光を反射するように構成されている。自然放出光のうち発振波長λの成分は第1DBR層112及び第2DBR層122の間で定在波を形成し、活性層115によって増幅される。
注入電流が閾値を超えると定在波を形成する光がレーザ発振し、第2クラッド層116、狭窄層121及び第2DBR層122を透過してレーザ光が出射される。図1においてレーザ光が出射される面を光出射面Hとして示す。
なお、活性層115において生じた光のうち注入領域121bと狭窄領域121aの界面に入射した光は、両領域の屈折率差により注入領域121b側に屈折され、レーザ発振に寄与する。即ち、狭窄層121は電流閉じ込め作用に加え、光閉じ込め作用も生じる。
上記のように、電流は狭窄領域121aによる閉じ込め作用を受け、活性層115に注入される。このため、狭窄領域121aの形状は一定以上の精度が求められる。仮に狭窄領域121aの形状精度が小さいと、他のVCSEL素子100との間でOA(Optical Aperture)径(図3中、径D)がばらつき、出射されるレーザ光のビーム特性が影響を受ける。
ここで、VCSEL素子100では後述するように、高精度に狭窄領域121aを作製することが可能であり、OA径のばらつきを防止することが可能に構成されている。さらに、VCSEL素子100では、狭窄層121が第1DBR層112と第2DBR層122の間に設けられているため、狭窄層121による電流閉じ込め性が高くなっている。
また、VCSEL素子100では、狭窄領域121aを空隙とすることが可能である。これにより、注入領域121bと狭窄領域121aの間で屈折率差が大きく、狭窄層121による光閉じ込め性も高いものとすることができる。
[VCSEL素子の製造方法]
VCSEL素子100の製造方法について説明する。図4乃至図9は、VCSEL素子100の製造方法を示す模式図である。
VCSEL素子100の製造方法について説明する。図4乃至図9は、VCSEL素子100の製造方法を示す模式図である。
図4に示すように、第1基板110を作製する。第1基板110は、基材111上に第1DBR層112及び半導体層113を結晶成長により積層することで作製することができる。結晶成長は例えばエピタキシャル結晶成長とすることができる。
続いて、第2基板120を作製する。第2基板120の作製プロセスでは、図5に示ように、基材151上に第2DBR層122及び狭窄層121dを結晶成長により積層する。結晶成長は例えばエピタキシャル結晶成長とすることができる。基材151は、例えばn-GaAsからなるものとすることができるが、他の材料からなるものであってもよい。
続いて、図6に示すように、狭窄層121d上に所定の開口を有するエッチングマスクMを形成する。エッチングマスクMはフォトリソグラフィによりパターニングされるフォトマスクであってもよく、レーザ描画等により形成されるハードマスクあるいはメタルマスクであってもよい。
続いて、図7に示すように、エッチングマスクMを利用して狭窄層121dにエッチングを施し、狭窄層121dの一部を除去する。エッチング液は例えばクエン酸渦水溶液とするウェットエッチングとすることができる。また、この工程ではドライエッチングを用いてもよい。
続いて、図8に示すようにマスクMを除去する。このエッチング工程により狭窄領域121a、注入領域121b及び外周領域121cを有する狭窄層121が形成される。
続いて、図9に示すように、第1基板110と第2基板120を接合する。同図において第1基板110と第2基板120の接合面を接合面Sとして示す。この接合方法は特に限定されず、常温接合、プラズマ接合又は熱拡散接合等の任意の接合方法を用いることができる。
続いて、基材151を除去し、図2に示す構造を形成する。基材151は、研削やエッチングにより除去することができる。続いて、図1に示すように、第1電極131及び第2電極132を形成する。これら電極は蒸着により形成することができる。さらに蒸着後にアニールを行い、オーミックコンタクトを生じさせる。
VCSEL素子100は以上のようにして製造することが可能である。上述のように、VCSEL素子100では、エッチングにより狭窄領域121aを除去し、狭窄構造を形成している。エッチングでは、フォトリソグラフィ等の利用により高精度に狭窄構造を形成することが可能であり、10μm以下の狭ピッチ化も可能なVCSEL素子を実現することが可能である。また、VCSEL素子100は、従来の酸化狭窄プロセスのようにメサ(台地状構造)を形成する必要がなく、プレーナ型のVCSEL構造とすることができるため、メサ形成工程を不要とし、製造工程を簡略化することが可能である。
(第2の実施形態)
本技術の第2の実施形態に係るVCSEL素子について説明する。
本技術の第2の実施形態に係るVCSEL素子について説明する。
[VCSEL素子の構造]
図10は本実施形態に係るVCSEL素子200の断面図である。同図に示すように、VCSEL素子200は、第1基板210と第2基板220から構成されている。また、第1基板210上には第1電極231が設けられ、第2基板220上には第2電極232が設けられている。
図10は本実施形態に係るVCSEL素子200の断面図である。同図に示すように、VCSEL素子200は、第1基板210と第2基板220から構成されている。また、第1基板210上には第1電極231が設けられ、第2基板220上には第2電極232が設けられている。
第1基板210は、基材211、第1DBR層212及び半導体層213を備える。第1基板210は第1の実施形態に係る第1基板110と同一の構成を有する。即ち、基材211は基材111と同一の構成を有し、第1DBR層212は第1DBR層112と同一の構成を有する。また、半導体層213は半導体層113と同一の構成を有し、第1クラッド層214、活性層215及び第2クラッド層216はそれぞれ、第1クラッド層114、活性層115及び第2クラッド層116と同一の格子を有する。
第2基板220は、狭窄層221及び第2DBR層222を備える。第2基板220は、狭窄層221が第1基板210の半導体層213に隣接するように第1基板210に接合されている。図10において、第1基板210と第2基板220の接合面を接合面Sとして示す。
狭窄層221は、半導体層213上に設けられ、電流に狭窄作用を付与する。図10に示すように、狭窄層221は狭窄領域221a、注入領域221b及び外周領域221cを有する。注入領域221bは狭窄層221の中央部に設けられ、狭窄領域221aは注入領域221bを囲む環状に形成されている。外周領域221cは狭窄領域221aの外周に設けられている。
狭窄領域221aは、注入領域221bより導電性が小さい領域である。例えば、注入領域221b及び外周領域221cは所定の導電性材料からなり、狭窄領域221aは、この導電性材料に非導電化処理を施した材料からなるものとすることができる。
注入領域221bは、狭窄領域221aより導電性が大きい領域である。また、注入領域221bは、狭窄領域221aより屈折率が大きい材料からなるものが好適である。注入領域221bは、Z方向からみて円形形状を有するものとすることができる。また、注入領域221bの形状は円形に限られず、矩形その他の形状を有するものであてもよい。
外周領域221cは、注入領域221bと同一の材料からなるものとすることができる。また、外周領域221cは設けられなくてもよく、狭窄領域221aが、注入領域221bの周縁からVCSEL素子200の端面にわたって形成されてもよい。
具体的には、注入領域221b及び外周領域221cはGaAsからなる層であり、狭窄領域221aはGaAsにフッ化処理を施した材料からなる層とすることができる。狭窄領域221aの形成は、狭窄領域221aに対応する開口を設けたマスク(図6参照)を用いることにより、高精度に行うことが可能である。
また、狭窄領域221aは所定の非導電性材料からなり、注入領域221b及び外周領域221cはこの非導電性材料に導電化処理を施した材料からなるものとすることもできる。導電化処理は例えばドーピングである。注入領域221b及び外周領域221cの形成は、これらの領域に対応する開口を設けたマスクを用いることにより、高精度に行うことが可能である。
第2DBR層222は、狭窄層221上に設けられ、波長λの光を反射するDBRとして機能する。第2DBR層222は、第1の実施形態に係る第2DBR層122と同一の構成を有する。
第1電極231は、導電性材料からなり、基材211上に設けられている。第1電極231例えば基材211側から順に、AuGe層、Ni層及びAu層を積層したものとすることができる。
第2電極232は、導電性材料からなり、第2DBR層222上に設けられている。第2電極232は、Z方向から見て、注入領域221bを中心とする円環状形状を有するものとすることができる。第2電極232は例えば、第2DBR層222側から順にTi層、Pt層及びAu層を積層したものとすることができる。
VCSEL素子200は以上のような構成を有する。なお、各層の材料は上述のものに限られず、VCSEL素子200が動作可能なものであればよい。各層の形状や厚みも適宜調整可能である。
[VCSEL素子の動作]
VCSEL素子200は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子200では高精度に狭窄領域221aを作製することが可能であり、OA径のばらつきを防止することが可能である。さらに、VCSEL素子200は、狭窄領域221aを空隙ではなく、材料が存在する領域とすることにより狭窄層221が熱を伝達しやすく、放熱性を向上させることが可能である。
VCSEL素子200は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子200では高精度に狭窄領域221aを作製することが可能であり、OA径のばらつきを防止することが可能である。さらに、VCSEL素子200は、狭窄領域221aを空隙ではなく、材料が存在する領域とすることにより狭窄層221が熱を伝達しやすく、放熱性を向上させることが可能である。
[VCSEL素子の製造方法]
VCSEL素子200は第1の実施形態同様に、第1基板210と第2基板220を作製し、両基板を接合することにより作製することが可能である。狭窄層221は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子200の狭ピッチ化が実現可能である。
VCSEL素子200は第1の実施形態同様に、第1基板210と第2基板220を作製し、両基板を接合することにより作製することが可能である。狭窄層221は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子200の狭ピッチ化が実現可能である。
(第3の実施形態)
本技術の第3の実施形態に係るVCSEL素子について説明する。
本技術の第3の実施形態に係るVCSEL素子について説明する。
[VCSEL素子の構造]
図11は本実施形態に係るVCSEL素子300の断面図である。同図に示すように、VCSEL素子300は、第1基板310と第2基板320から構成されている。また、第1基板310上には第1電極331が設けられ、第2基板320上には第2電極332が設けられている。
図11は本実施形態に係るVCSEL素子300の断面図である。同図に示すように、VCSEL素子300は、第1基板310と第2基板320から構成されている。また、第1基板310上には第1電極331が設けられ、第2基板320上には第2電極332が設けられている。
第1基板310は、基材311、第1DBR層312及び半導体層313を備える。基材311は、VCSEL素子300の各層を支持する。基材311は、例えばn-GaAsからなるものとすることができるが、他の材料からなるものであってもよい。基材311の、半導体層313とは反対側の表面にはレンズ形状を有する凸部311aが設けられている。凸部311aの形状は、球面レンズ状であってもよく、シリンドリカルレンズ状やその他のレンズ形状であってもよい。
第1DBR層312は、凸部311a上に設けられ、波長λの光を反射するDBRとして機能する。第1DBR層312の各層は凸部311aの形状に沿って湾曲し、レンズを構成する。第1DBR層312は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。低屈折率層は例えばAlGaAsからなり、高屈折率層は例えばGaAsからなる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
半導体層313は、第1クラッド層314、活性層315及び第2クラッド層316を含む。第1クラッド層314は、基材311上に設けられ、光及び電流を活性層315に閉じ込める層である。第1クラッド層314は例えばGaAsからなる。
活性層315は、第1クラッド層314上に設けられ、自然放出光の放出及び増幅を行う。活性層315は、量子井戸層と障壁層を交互に積層した多重量子井戸構造を有し、量子井戸層は例えばInGaAsからなり、障壁層は例えばGaAsからなるものとすることができる。また、活性層315は量子井戸構造に限られず、量子ドット構造等を有するものであってもよい。
第2クラッド層316は、活性層315上に設けられ、光及び電流を活性層315に閉じ込める層である。第2クラッド層316は例えばGaAsからなる。なお、半導体層313の構成はここに示すものに限られず、第1クラッド層314及び第2クラッド層316の一方又は両方を有さず、少なくとも活性層315を有するものであればよい。
第2基板320は、狭窄層321及び第2DBR層322を備える。第2基板320は、狭窄層321が第1基板310の半導体層313に隣接するように第1基板310に接合されている。図11において、第1基板310と第2基板320の接合面を接合面Sとして示す。
第2基板320は第2の実施形態に係る第2基板220と同一の構成を有する。即ち、狭窄層321は狭窄領域321a、注入領域321b及び外周領域321cを有し、これらはそれぞれ狭窄領域221a、注入領域221b及び外周領域221cと同一の構成を有する。また、第2DBR層322は、第2DBR層222と同一の構成を有する。
第1電極331は、導電性材料からなり、基材311及び第1DBR層312上に設けられている。第1電極331例えば基材311側から順に、AuGe層、Ni層及びAu層を積層したものとすることができる。
第2電極332は、導電性材料からなり、第2DBR層322上に設けられている。第2電極332は、Z方向から見て、注入領域321bを中心とする円環状形状を有するものとすることができる。第2電極332は例えば、第2DBR層322側から順にTi層、Pt層及びAu層を積層したものとすることができる。
VCSEL素子300は以上のような構成を有する。なお、各層の材料は上述のものに限られず、VCSEL素子300が動作可能なものであればよい。各層の形状や厚みも適宜調整可能である。
[VCSEL素子の動作]
VCSEL素子300は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子300では高精度に狭窄領域321aを作製することが可能であり、OA径のばらつきを防止することが可能である。さらに、VCSEL素子300は、狭窄領域321aを空隙ではなく、材料が存在する領域とすることにより狭窄層321が熱を伝達しやすく、放熱性を向上させることが可能である。
VCSEL素子300は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子300では高精度に狭窄領域321aを作製することが可能であり、OA径のばらつきを防止することが可能である。さらに、VCSEL素子300は、狭窄領域321aを空隙ではなく、材料が存在する領域とすることにより狭窄層321が熱を伝達しやすく、放熱性を向上させることが可能である。
また、VCSEL素子300では基材311上にレンズ構造を設けることにより、半導体層313側から基材311に入射する光はレンズ状の第1DBR層312によって注入領域321bに集光され、光閉じ込め性を向上させることができる。このため、狭窄領域321aと注入領域321bの屈折率差が小さい場合であっても、高い光閉じ込め性を実現することができる。
[VCSEL素子の製造方法]
VCSEL素子300は第1の実施形態同様に、第1基板310と第2基板320を作製し、両基板を接合することにより作製することが可能である。狭窄層321は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子300の狭ピッチ化が実現可能である。
VCSEL素子300は第1の実施形態同様に、第1基板310と第2基板320を作製し、両基板を接合することにより作製することが可能である。狭窄層321は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子300の狭ピッチ化が実現可能である。
(第4の実施形態)
本技術の第4の実施形態に係るVCSEL素子について説明する。
本技術の第4の実施形態に係るVCSEL素子について説明する。
[VCSEL素子の構造]
図12は本実施形態に係るVCSEL素子400の断面図である。同図に示すように、VCSEL素子400は、第1基板410と第2基板420から構成されている。また、第1基板410上には第1電極431が設けられ、第2基板420上には第2電極432が設けられている。
図12は本実施形態に係るVCSEL素子400の断面図である。同図に示すように、VCSEL素子400は、第1基板410と第2基板420から構成されている。また、第1基板410上には第1電極431が設けられ、第2基板420上には第2電極432が設けられている。
第1基板410は、基材411、第1DBR層412及び半導体層413を備える。基材411は、VCSEL素子400の各層を支持する。基材411は、例えばn-GaAsからなるものとすることができるが、他の材料からなるものであってもよい。図12に示すように、基材411は、注入領域421bに対応する位置に開口411aが設けられている。
第1DBR層412は、開口411a内部に設けられ、波長λの光を反射するDBRとして機能する。第1DBR層412は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第1DBR層412は例えば誘電体DBRであり、低屈折率層は例えばSiO2からなり、高屈折率層は例えばTa2O5からなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
半導体層413は、第1クラッド層414、活性層415及び第2クラッド層416を含む。第1クラッド層414は、基材411及び第1DBR層412上に設けられ、光及び電流を活性層415に閉じ込める層である。第1クラッド層414は例えばGaAsからなる。
活性層415は、第1クラッド層414上に設けられ、自然放出光の放出及び増幅を行う。活性層415は、量子井戸層と障壁層を交互に積層した多重量子井戸構造を有し、量子井戸層は例えばInGaAsからなり、障壁層は例えばGaAsからなるものとすることができる。また、活性層415は量子井戸構造に限られず、量子ドット構造等を有するものであってもよい。
第2クラッド層416は、活性層415上に設けられ、光及び電流を活性層415に閉じ込める層である。第2クラッド層416は例えばGaAsからなる。なお、半導体層413の構成はここに示すものに限られず、第1クラッド層414及び第2クラッド層416の一方又は両方を有さず、少なくとも活性層415を有するものであればよい。
第2基板420は、狭窄層421及び第2DBR層422を備える。第2基板420は、狭窄層421が第1基板410の半導体層413に隣接するように第1基板410に接合されている。図12において、第1基板410と第2基板420の接合面を接合面Sとして示す。
第2基板420は第1の実施形態に係る第2基板120と同一の構成を有する。即ち、狭窄層421は狭窄領域421a、注入領域421b及び外周領域421cを有し、これらはそれぞれ狭窄領域121a、注入領域121b及び外周領域121cと同一の構成を有する。また、第2DBR層422は、第2DBR層122と同一の構成を有する。
第1電極431は、導電性材料からなり、基材411及び第1DBR層412上に設けられている。第1電極431例えば基材311側から順に、AuGe層、Ni層及びAu層を積層したものとすることができる。
第2電極432は、導電性材料からなり、第2DBR層422上に設けられている。第2電極432は、Z方向から見て、注入領域421bを中心とする円環状形状を有するものとすることができる。第2電極432は例えば、第2DBR層422側から順にTi層、Pt層及びAu層を積層したものとすることができる。
VCSEL素子400は以上のような構成を有する。なお、各層の材料は上述のものに限られず、VCSEL素子400が動作可能なものであればよい。各層の形状や厚みも適宜調整可能である。例えば、VCSEL素子400において第1DBR層412は誘電体DBRであり、第2DBR層422は半導体DBRとしたが、第1DBR層412は半導体DBRであり、第2DBR層422は誘電体DBRであってもよく、両方が誘電体DBRであってもよい。
[VCSEL素子の動作]
VCSEL素子400は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子400では高精度に狭窄領域421aを作製することが可能であり、OA径のばらつきを防止することが可能である。
VCSEL素子400は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子400では高精度に狭窄領域421aを作製することが可能であり、OA径のばらつきを防止することが可能である。
[VCSEL素子の製造方法]
VCSEL素子400は第1の実施形態同様に、第1基板410と第2基板420を作製し、両基板を接合することにより作製することが可能である。狭窄層421は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子400の狭ピッチ化が実現可能である。
VCSEL素子400は第1の実施形態同様に、第1基板410と第2基板420を作製し、両基板を接合することにより作製することが可能である。狭窄層421は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子400の狭ピッチ化が実現可能である。
(第5の実施形態)
本技術の第5の実施形態に係るVCSEL素子について説明する。
本技術の第5の実施形態に係るVCSEL素子について説明する。
[VCSEL素子の構造]
図13は本実施形態に係るVCSEL素子500の断面図である。同図に示すように、VCSEL素子500は、第1基板510と第2基板520から構成されている。また、第1基板510上には第1電極531が設けられ、第2基板520上には第2電極532が設けられている。
図13は本実施形態に係るVCSEL素子500の断面図である。同図に示すように、VCSEL素子500は、第1基板510と第2基板520から構成されている。また、第1基板510上には第1電極531が設けられ、第2基板520上には第2電極532が設けられている。
第1基板510は、半導体層511及び第1DBR層512を備える。半導体層511は、第1クラッド層514、活性層515及び第2クラッド層516を含む。第1クラッド層514は、光及び電流を活性層515に閉じ込める層である。第1クラッド層514は例えばInPからなる。
活性層515は、第1クラッド層514上に設けられ、自然放出光の放出及び増幅を行う。活性層515は、量子井戸層と障壁層を交互に積層した多重量子井戸(MQW:multi quantum well)構造を有し、量子井戸層は例えばInGaAs、InGaAsP又はAlGaInAsからなり、障壁層は例えばInPからなるものとすることができる。また、活性層515は量子井戸構造に限られず、量子ドット構造等を有するものであってもよい。
第2クラッド層516は、活性層515上に設けられ、光及び電流を活性層515に閉じ込める層である。第2クラッド層516は例えばInPからなる。なお、半導体層511の構成はここに示すものに限られず、第1クラッド層514及び第2クラッド層516の一方又は両方を有さず、少なくとも活性層515を有するものであればよい。
第1DBR層512は、半導体層511上に設けられ、波長λの光を反射するDBRとして機能する。第1DBR層512は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第1DBR層512は例えば誘電体DBRであり、低屈折率層は例えばSiO2からなり、高屈折率層は例えばTa2O5からなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
第1DBR層512及び半導体層511は、製造プロセスにおいて用いる、InPからなる基材上にエピタキシャル結晶成長により形成可能なものとすることができる。上記第1DBR層512及び半導体層511の各材料は、InPからなる基材上にエピタキシャル結晶成長により形成可能である。
第2基板520は、基材521、第2DBR層522及び狭窄層523を備える。第2基板520は、狭窄層523が第1基板510の半導体層511に隣接するように第1基板510に接合されている。図13において、第1基板510と第2基板520の接合面を接合面Sとして示す。
基材521は、VCSEL素子500の各層を支持する。基材521は、例えばn-GaAsからなるものとすることができるが、他の材料からなるものであってもよい。
第2DBR層522は、基材521上に設けられ、波長λの光を反射するDBRとして機能する。第2DBR層522は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第2DBR層522は例えば半導体DBRであり、低屈折率層は例えばAlGaAsからなり、高屈折率層は例えばGaAsからなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
狭窄層523は、第2DBR層522上に設けられ、電流に狭窄作用を付与する。図13に示すように、狭窄層523は狭窄領域523a、注入領域523b及び外周領域523cを有する。注入領域523bは狭窄層523の中央部に設けられ、狭窄領域523aaは注入領域523bを囲む環状に形成されている。外周領域523cは狭窄領域523aの外周に設けられている。
狭窄領域523aは、注入領域523bより導電性が小さい領域である。狭窄領域523aは図13に示すように、空隙とすることができる。また、狭窄領域523aは、注入領域523bより導電性が小さい材料からなる領域であってもよい。
注入領域523bは、狭窄領域523aより導電性が大きい領域である。また、注入領域523bは、狭窄領域523aより屈折率が大きい材料からなるものが好適である。注入領域523bは、例えばGaAsからなるものとすることができる。注入領域523bは、Z方向からみて円形形状を有するものとすることができる。また、注入領域523bの形状は円形に限られず、矩形その他の形状を有するものであてもよい。
外周領域523cは、注入領域523bと同一の材料からなるものとすることができる。また、外周領域523cは設けられなくてもよく、狭窄領域523aが、注入領域523bの周縁からVCSEL素子500の端面にわたって形成されてもよい。
第2DBR層522及び狭窄層523は、GaAsからなる基材521上にエピタキシャル結晶成長により形成可能なものとすることができる。上記第2DBR層522及び狭窄層523の各材料は、GaAsからなる基材521上にエピタキシャル結晶成長により形成可能である。
第1電極531は、導電性材料からなり、半導体層511上に設けられている。第1電極531は、Z方向から見て、注入領域523bを中心とする円環状形状を有するものとすることができる。第1電極531例えば半導体層511側から順に、Ti層、Pt層及びAu層を積層したものとすることができる。
第2電極532は、導電性材料からなり、基材521上に設けられている。第2電極532は例えば、基材521側から順にAuGe層、Ni層及びAu層を積層したものとすることができる。
VCSEL素子500は以上のような構成を有する。なお、各層の材料は上述のものに限られず、VCSEL素子500が動作可能なものであればよい。各層の形状や厚みも適宜調整可能である。
ここでVCSEL素子500は、第1基板510と第2基板520が接合されて形成されているため、上記のように第1基板510と第2基板520で異なる材料からなるものとすることも可能である。例えば、第1基板510はInP系材料からなり、第2基板520はGaAs系材料からなるものとすることが可能である。
[VCSEL素子の動作]
VCSEL素子500は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子500では高精度に狭窄領域523aを作製することが可能であり、OA径のばらつきを防止することが可能である。
VCSEL素子500は第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子500では高精度に狭窄領域523aを作製することが可能であり、OA径のばらつきを防止することが可能である。
[VCSEL素子の製造方法]
VCSEL素子500は第1の実施形態同様に、第1基板510と第2基板520を作製し、両基板を接合することにより作製することが可能である。狭窄層523は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子500の狭ピッチ化が実現可能である。
VCSEL素子500は第1の実施形態同様に、第1基板510と第2基板520を作製し、両基板を接合することにより作製することが可能である。狭窄層523は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子500の狭ピッチ化が実現可能である。
(第6の実施形態)
本技術の第6の実施形態に係るVCSEL素子について説明する。
本技術の第6の実施形態に係るVCSEL素子について説明する。
図14は本実施形態に係るVCSEL素子600の断面図である。同図に示すように、VCSEL素子600は、第1基板610と第2基板620から構成されている。また、第1基板610上には第1電極631が設けられ、第2基板620上には第2電極632が設けられている。
第1基板610は、第1DBR層611及び半導体層612を備える。第1DBR層611は、波長λの光を反射するDBRとして機能する。第1DBR層611は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第1DBR層611は例えば半導体DBRであり、低屈折率層は例えばAlGaAsからなり、高屈折率層は例えばGaAsからなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
半導体層612は、第1クラッド層614、活性層615及び第2クラッド層616を含む。半導体層612は、第1の実施形態に係る半導体層113と同一の構成を有する。即ち、第1クラッド層614、活性層615及び第2クラッド層616はそれぞれ第1クラッド層114、活性層115及び第2クラッド層116と同一の構成を有する。
第2基板620は、狭窄層621及び第2DBR層622を備える。第2基板620は、狭窄層621が第1基板610の半導体層612に隣接するように第1基板610に接合されている。図14において、第1基板610と第2基板620の接合面を接合面Sとして示す。
狭窄層621は、半導体層612上に設けられ、電流に狭窄作用を付与する。狭窄層621は、第1の実施形態に係る狭窄層121と同一の構成を有する。即ち、狭窄層621は、狭窄領域621a、注入領域621b及び外周領域621cを有し、これらはそれぞれ狭窄領域121a、注入領域121b及び外周領域121cと同一の構成を有する。
第2DBR層622は、狭窄層621上に設けられ、波長λの光を反射するDBRとして機能する。第2DBR層622は、低屈折率層と高屈折率層を交互に複数積層したものとすることができる。第2DBR層622は例えば半導体DBRであり、低屈折率層は例えばAlGaAsからなり、高屈折率層は例えばGaAsからなるものとすることができる。低屈折率層と高屈折率層の厚さはそれぞれλ/4が好適である。
ここで、第1DBR層611と第2DBR層622は、第1DBR層611側(図中、下方)にレーザ光を放出するように構成されている。図14においてレーザ光が出射される面を光出射面Hとして示す。
第1電極631は、導電性材料からなり、第1DBR層611上に設けられている。第1電極631は、Z方向から見て、注入領域621bを中心とする円環状形状を有するものとすることができる。第1電極631例えば第1DBR層611側から順に、AuGe層、Ni層及びAu層を積層したものとすることができる。
第2電極632は、導電性材料からなり、第2DBR層622上に設けられている。第2電極632は例えば、第2DBR層622側から順にTi層、Pt層及びAu層を積層したものとすることができる。
VCSEL素子600は以上のような構成を有する。なお、各層の材料は上述のものに限られず、VCSEL素子600が動作可能なものであればよい。各層の形状や厚みも適宜調整可能である。
[VCSEL素子の動作]
VCSEL素子600は、レーザ光の出射方向を除き、第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子600では高精度に狭窄領域621aを作製することが可能であり、OA径のばらつきを防止することが可能である。
VCSEL素子600は、レーザ光の出射方向を除き、第1の実施形態に係るVCSEL素子100と同様に動作する。VCSEL素子600では高精度に狭窄領域621aを作製することが可能であり、OA径のばらつきを防止することが可能である。
[VCSEL素子の製造方法]
VCSEL素子600は第1の実施形態同様に、第1基板610と第2基板620を作製し、両基板を接合することにより作製することが可能である。狭窄層621は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子600の狭ピッチ化が実現可能である。
VCSEL素子600は第1の実施形態同様に、第1基板610と第2基板620を作製し、両基板を接合することにより作製することが可能である。狭窄層621は、フォトリソグラフィ等によって高精度に形成することが可能なマスクを用いて形成することが可能であり、VCSEL素子600の狭ピッチ化が実現可能である。
(第7の実施形態)
本技術の第7の実施形態に係るVCSEL素子アレイについて説明する。
本技術の第7の実施形態に係るVCSEL素子アレイについて説明する。
図15は、本実施形態に係るVCSEL素子アレイ700の断面図である。同図に示すように、VCSEL素子アレイ700は、複数のVCSEL素子100が配列されたアレイである。図15ではVCSEL素子アレイ700は3つのVCSEL素子100を含むが、VCSEL素子100の数は複数であればよく、3つに限られない。
各VCSEL素子100は第1の実施形態において説明した構成を有し、狭窄層121及び第1電極132を除く各層は、複数のVCSEL素子100の間で連続した層である。
VCSEL素子アレイ700は、第1基板110と第2基板120に、各VCSEL素子100に対応する構造を形成した後、第1基板110と第2基板120を接合することで形成することができる。狭窄層121は、第1の実施形態と同様にフォトリソグラフィ等を利用して高精度に形成することが可能であり、VCSEL素子100の狭ピッチ化が可能である。さらに、狭ピッチ化により、従来構造のエミッタ数と同じでもチップサイズが小さくなり、歩留まりを改善することができる。
なお、ここでは第1の実施形態に係るVCSEL素子100のアレイについて示したが、第2乃至第6の実施形態に係るVCSEL素子も同様にアレイ化が可能である。
(第8の実施形態)
本技術の第8の実施形態に係るVCSELモジュールについて説明する。
本技術の第8の実施形態に係るVCSELモジュールについて説明する。
図16は、本実施形態に係るVCSELモジュール800の断面図である。同図に示すように、VCSELモジュール800は、第1の実施形態に係るVCSEL素子100において、基材111に替えて回路基板801を備える。また、VCSEL素子100の表面は第2電極132を除き、誘電体膜802によって被覆されている。
回路基板801は、例えば配線層や絶縁層が積層されたIC(integrated circuit)基板である。回路基板801には、フォトダイオード803が設けられており、VCSELモジュール800によってVCSEL素子100を発光素子、フォトダイオード803を受光素子とするTOF(Time Of Flight)モジュールが構成されている。
VCSELモジュール800は、第1基板110と第2基板120を貼り合わせた後(図9参照)、基材111及び基材151を除去し、回路基板801に接合することにより作製することが可能である。VCSEL素子100はシリコンフォトニクスとの親和性が高く、TOFモジュールやパッケージへの応用展開が容易である。
なお、図16では1つのVCSEL素子100を備えるVCSELモジュール800を示すが、第7の実施形態に示すようなVCSEL素子アレイを回路基板に実装してVCSELモジュールとすることも可能である。回路基板と組み合わせることにより、各VCSEL素子100を独立駆動させることができる。
なお、ここでは第1の実施形態に係るVCSEL素子100のモジュールについて示したが、第2乃至第6の実施形態に係るVCSEL素子も同様にモジュール化が可能である。
なお、本技術は以下のような構成もとることができる。
(1)
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、
狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板と
を具備する垂直共振器型面発光レーザ素子。
(2)
上記(1)に記載の垂直共振器型面発光レーザ素子であって、
上記狭窄領域と上記注入領域は屈折率差を有する
垂直共振器型面発光レーザ素子。
(3)
上記(1)又は(2)に記載の垂直共振器型面発光レーザ素子であって、
上記狭窄領域は、上記注入領域を囲む環状に形成されている
垂直共振器型面発光レーザ素子。
(4)
上記(1)から(3)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記狭窄領域は、上記狭窄層に設けられた空隙である
垂直共振器型面発光レーザ素子。
(5)
上記(1)から(4)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
請求項1に記載の垂直共振器型面発光レーザ素子であって、
上記注入領域は、導電性材料からなり、
上記狭窄領域は、上記導電性材料に非導電化処理を施した材料からなる
垂直共振器型面発光レーザ素子。
(6)
上記(5)に記載の垂直共振器型面発光レーザ素子であって、
上記注入領域は、GaAsからなり、
上記狭窄領域は、GaAsのフッ化物からなる
垂直共振器型面発光レーザ素子。
(7)
上記(1)から(6)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記第1の基板は、GaAsからなる基材上に結晶成長により形成された上記半導体層及び上記第1のDBR層を有し、
上記第2の基板は、GaAsからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有する
垂直共振器型面発光レーザ素子。
(8)
上記(7)に記載の垂直共振器型面発光レーザ素子であって、
上記活性層は、GaAsからなる障壁層と、InGaAsからなる量子井戸層を交互に積層した量子井戸構造を有する
垂直共振器型面発光レーザ素子。
(9)
上記(1)から(6)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記第1の基板は、GaAsからなる基材上に結晶成長により形成された上記半導体層及び上記第1のDBR層を有し、
上記第2の基板は、InPからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有する
垂直共振器型面発光レーザ素子。
(10)
上記(9)に記載の垂直共振器型面発光レーザ素子であって、
上記活性層は、InPからなる障壁層と、InGaAs、InGaAsP又はAlGaInAsからなる量子井戸層を交互に積層した量子井戸構造を有する
垂直共振器型面発光レーザ素子。
(11)
上記(1)から(10)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記第1のDBR層は半導体DBR又は誘電体DBRであり、
上記第2のDBR層は半導体DBR又は誘電体DBRである
垂直共振器型面発光レーザ素子。
(12)
上記(1)から(11)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
請求項1に記載の垂直共振器型面発光レーザ素子であって、
上記第2のDBR層側からレーザ光を出射する
垂直共振器型面発光レーザ素子。
(13)
上記(1)から(11)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
請求項1に記載の垂直共振器型面発光レーザ素子であって、
上記第1のDBR層側からレーザ光を出射する
垂直共振器型面発光レーザ素子。
(14)
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備える垂直共振器型面発光レーザ素子が複数配列された
垂直共振器型面発光レーザ素子アレイ。
(15)
回路基板と、
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備え、上記回路基板に実装された垂直共振器型面発光レーザ素子と
を具備する垂直共振器型面発光レーザモジュール。
(16)
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板を形成し、
狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられた第2の基板を形成し、
上記第1の基板と上記第2の基板を、上記狭窄層が上記半導体層に隣接するように接合する
垂直共振器型面発光レーザ素子アレイの製造方法。
(17)
上記(16)に記載の垂直共振器型面発光レーザ素子の製造方法であって
上記第2の基板を形成する工程では、フォトリソグラフィを用いて上記狭窄領域と上記注入領域を形成する
垂直共振器型面発光レーザ素子アレイの製造方法。
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、
狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板と
を具備する垂直共振器型面発光レーザ素子。
(2)
上記(1)に記載の垂直共振器型面発光レーザ素子であって、
上記狭窄領域と上記注入領域は屈折率差を有する
垂直共振器型面発光レーザ素子。
(3)
上記(1)又は(2)に記載の垂直共振器型面発光レーザ素子であって、
上記狭窄領域は、上記注入領域を囲む環状に形成されている
垂直共振器型面発光レーザ素子。
(4)
上記(1)から(3)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記狭窄領域は、上記狭窄層に設けられた空隙である
垂直共振器型面発光レーザ素子。
(5)
上記(1)から(4)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
請求項1に記載の垂直共振器型面発光レーザ素子であって、
上記注入領域は、導電性材料からなり、
上記狭窄領域は、上記導電性材料に非導電化処理を施した材料からなる
垂直共振器型面発光レーザ素子。
(6)
上記(5)に記載の垂直共振器型面発光レーザ素子であって、
上記注入領域は、GaAsからなり、
上記狭窄領域は、GaAsのフッ化物からなる
垂直共振器型面発光レーザ素子。
(7)
上記(1)から(6)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記第1の基板は、GaAsからなる基材上に結晶成長により形成された上記半導体層及び上記第1のDBR層を有し、
上記第2の基板は、GaAsからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有する
垂直共振器型面発光レーザ素子。
(8)
上記(7)に記載の垂直共振器型面発光レーザ素子であって、
上記活性層は、GaAsからなる障壁層と、InGaAsからなる量子井戸層を交互に積層した量子井戸構造を有する
垂直共振器型面発光レーザ素子。
(9)
上記(1)から(6)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記第1の基板は、GaAsからなる基材上に結晶成長により形成された上記半導体層及び上記第1のDBR層を有し、
上記第2の基板は、InPからなる基材上に結晶成長により形成された上記狭窄層及び上記第2のDBR層を有する
垂直共振器型面発光レーザ素子。
(10)
上記(9)に記載の垂直共振器型面発光レーザ素子であって、
上記活性層は、InPからなる障壁層と、InGaAs、InGaAsP又はAlGaInAsからなる量子井戸層を交互に積層した量子井戸構造を有する
垂直共振器型面発光レーザ素子。
(11)
上記(1)から(10)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
上記第1のDBR層は半導体DBR又は誘電体DBRであり、
上記第2のDBR層は半導体DBR又は誘電体DBRである
垂直共振器型面発光レーザ素子。
(12)
上記(1)から(11)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
請求項1に記載の垂直共振器型面発光レーザ素子であって、
上記第2のDBR層側からレーザ光を出射する
垂直共振器型面発光レーザ素子。
(13)
上記(1)から(11)のうちいずれか一つに記載の垂直共振器型面発光レーザ素子であって、
請求項1に記載の垂直共振器型面発光レーザ素子であって、
上記第1のDBR層側からレーザ光を出射する
垂直共振器型面発光レーザ素子。
(14)
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備える垂直共振器型面発光レーザ素子が複数配列された
垂直共振器型面発光レーザ素子アレイ。
(15)
回路基板と、
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、上記狭窄層が上記半導体層に隣接するように上記第1の基板に接合された第2の基板とを備え、上記回路基板に実装された垂直共振器型面発光レーザ素子と
を具備する垂直共振器型面発光レーザモジュール。
(16)
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板を形成し、
狭窄領域及び上記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられた第2の基板を形成し、
上記第1の基板と上記第2の基板を、上記狭窄層が上記半導体層に隣接するように接合する
垂直共振器型面発光レーザ素子アレイの製造方法。
(17)
上記(16)に記載の垂直共振器型面発光レーザ素子の製造方法であって
上記第2の基板を形成する工程では、フォトリソグラフィを用いて上記狭窄領域と上記注入領域を形成する
垂直共振器型面発光レーザ素子アレイの製造方法。
100、200、300、400、500、600…VCSEL素子
110、210、310、410、510、610…第1基板
120、220、320、420、520、620…第2基板
112、212、312、412、512、611…第1DBR層
122、222、322、422、522、622…第2DBR層
113,213、313、413、511、612…半導体層
115、215、315、415、515、615…活性層
121、221、321、421、521、621…狭窄層
700…VCSEL素子アレイ
800…VCSELモジュール
801…回路基板
110、210、310、410、510、610…第1基板
120、220、320、420、520、620…第2基板
112、212、312、412、512、611…第1DBR層
122、222、322、422、522、622…第2DBR層
113,213、313、413、511、612…半導体層
115、215、315、415、515、615…活性層
121、221、321、421、521、621…狭窄層
700…VCSEL素子アレイ
800…VCSELモジュール
801…回路基板
Claims (17)
- 活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、
狭窄領域及び前記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、前記狭窄層が前記半導体層に隣接するように前記第1の基板に接合された第2の基板と
を具備する垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記狭窄領域と前記注入領域は屈折率差を有する
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記狭窄領域は、前記注入領域を囲む環状に形成されている
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記狭窄領域は、前記狭窄層に設けられた空隙である
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記注入領域は、導電性材料からなり、
前記狭窄領域は、前記導電性材料に非導電化処理を施した材料からなる
垂直共振器型面発光レーザ素子。 - 請求項5に記載の垂直共振器型面発光レーザ素子であって、
前記注入領域は、GaAsからなり、
前記狭窄領域は、GaAsのフッ化物からなる
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって
前記第1の基板は、GaAsからなる基材上に結晶成長により形成された前記半導体層及び前記第1のDBR層を有し、
前記第2の基板は、GaAsからなる基材上に結晶成長により形成された前記狭窄層及び前記第2のDBR層を有する
垂直共振器型面発光レーザ素子。 - 請求項7に記載の垂直共振器型面発光レーザ素子であって、
前記活性層は、GaAsからなる障壁層と、InGaAsからなる量子井戸層を交互に積層した量子井戸構造を有する
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって
前記第1の基板は、GaAsからなる基材上に結晶成長により形成された前記半導体層及び前記第1のDBR層を有し、
前記第2の基板は、InPからなる基材上に結晶成長により形成された前記狭窄層及び前記第2のDBR層を有する
垂直共振器型面発光レーザ素子。 - 請求項9に記載の垂直共振器型面発光レーザ素子であって、
前記活性層は、InPからなる障壁層と、InGaAs、InGaAsP又はAlGaInAsからなる量子井戸層を交互に積層した量子井戸構造を有する
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記第1のDBR層は半導体DBR又は誘電体DBRであり、
前記第2のDBR層は半導体DBR又は誘電体DBRである
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記第2のDBR層側からレーザ光を出射する
垂直共振器型面発光レーザ素子。 - 請求項1に記載の垂直共振器型面発光レーザ素子であって、
前記第1のDBR層側からレーザ光を出射する
垂直共振器型面発光レーザ素子。 - 活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び前記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、前記狭窄層が前記半導体層に隣接するように前記第1の基板に接合された第2の基板とを備える垂直共振器型面発光レーザ素子が複数配列された
垂直共振器型面発光レーザ素子アレイ。 - 回路基板と、
活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板と、狭窄領域及び前記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられ、前記狭窄層が前記半導体層に隣接するように前記第1の基板に接合された第2の基板とを備え、前記回路基板に実装された垂直共振器型面発光レーザ素子と
を具備する垂直共振器型面発光レーザモジュール。 - 活性層を含む半導体層と第1のDBR(Distributed Bragg Reflector)層が設けられた第1の基板を形成し、
狭窄領域及び前記狭窄領域より導電性が大きい注入領域を有する狭窄層と、第2のDBR層が設けられた第2の基板を形成し、
前記第1の基板と前記第2の基板を、前記狭窄層が前記半導体層に隣接するように接合する
垂直共振器型面発光レーザ素子アレイの製造方法。 - 請求項16に記載の垂直共振器型面発光レーザ素子アレイの製造方法であって、
前記第2の基板を形成する工程では、フォトリソグラフィを用いて前記狭窄領域と前記注入領域を形成する
垂直共振器型面発光レーザ素子アレイの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/757,237 US20230006421A1 (en) | 2019-12-20 | 2020-12-08 | Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element |
JP2021565487A JPWO2021124967A1 (ja) | 2019-12-20 | 2020-12-08 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-230751 | 2019-12-20 | ||
JP2019230751 | 2019-12-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021124967A1 true WO2021124967A1 (ja) | 2021-06-24 |
Family
ID=76478676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/045570 WO2021124967A1 (ja) | 2019-12-20 | 2020-12-08 | 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230006421A1 (ja) |
JP (1) | JPWO2021124967A1 (ja) |
WO (1) | WO2021124967A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023248654A1 (ja) * | 2022-06-20 | 2023-12-28 | ソニーグループ株式会社 | 面発光レーザ及び測距装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118174141B (zh) * | 2024-05-13 | 2024-07-19 | 山东省科学院激光研究所 | 一种长波长垂直腔表面发射激光器及其制备方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243257A (ja) * | 1997-12-23 | 1999-09-07 | Lucent Technol Inc | 個々の光学および電流ガイドを持つ垂直空胴表面発光レーザ |
JP2002223034A (ja) * | 2000-12-19 | 2002-08-09 | Samsung Electronics Co Ltd | 電気光学的特性が改善された半導体光放出装置及びその製造方法 |
US20020173089A1 (en) * | 2001-03-26 | 2002-11-21 | Gazillion Bits, Inc. | Vertical cavity surface emitting laser with buried dielectric distributed bragg reflector |
US20030007531A1 (en) * | 2001-07-03 | 2003-01-09 | Zarlink Semiconductor Ab | Polarization controlled VCSELs using an asymmetric current confining aperture |
JP2005093704A (ja) * | 2003-09-17 | 2005-04-07 | Ricoh Co Ltd | 面発光レーザおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
JP2009188382A (ja) * | 2008-01-10 | 2009-08-20 | Sony Corp | 面発光型半導体レーザ |
WO2018037679A1 (ja) * | 2016-08-24 | 2018-03-01 | ソニー株式会社 | 発光素子 |
WO2018235413A1 (ja) * | 2017-06-20 | 2018-12-27 | ソニー株式会社 | 面発光半導体レーザおよびその製造方法 |
WO2019124163A1 (ja) * | 2017-12-22 | 2019-06-27 | ソニー株式会社 | 発光素子 |
JP2019530246A (ja) * | 2016-09-28 | 2019-10-17 | フィニサー コーポレイション | 異なるvcselタイプの異種組み合わせを有するインプラント再成長vcselおよびvcselアレイ |
-
2020
- 2020-12-08 US US17/757,237 patent/US20230006421A1/en active Pending
- 2020-12-08 WO PCT/JP2020/045570 patent/WO2021124967A1/ja active Application Filing
- 2020-12-08 JP JP2021565487A patent/JPWO2021124967A1/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243257A (ja) * | 1997-12-23 | 1999-09-07 | Lucent Technol Inc | 個々の光学および電流ガイドを持つ垂直空胴表面発光レーザ |
JP2002223034A (ja) * | 2000-12-19 | 2002-08-09 | Samsung Electronics Co Ltd | 電気光学的特性が改善された半導体光放出装置及びその製造方法 |
US20020173089A1 (en) * | 2001-03-26 | 2002-11-21 | Gazillion Bits, Inc. | Vertical cavity surface emitting laser with buried dielectric distributed bragg reflector |
US20030007531A1 (en) * | 2001-07-03 | 2003-01-09 | Zarlink Semiconductor Ab | Polarization controlled VCSELs using an asymmetric current confining aperture |
JP2005093704A (ja) * | 2003-09-17 | 2005-04-07 | Ricoh Co Ltd | 面発光レーザおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
JP2009188382A (ja) * | 2008-01-10 | 2009-08-20 | Sony Corp | 面発光型半導体レーザ |
WO2018037679A1 (ja) * | 2016-08-24 | 2018-03-01 | ソニー株式会社 | 発光素子 |
JP2019530246A (ja) * | 2016-09-28 | 2019-10-17 | フィニサー コーポレイション | 異なるvcselタイプの異種組み合わせを有するインプラント再成長vcselおよびvcselアレイ |
WO2018235413A1 (ja) * | 2017-06-20 | 2018-12-27 | ソニー株式会社 | 面発光半導体レーザおよびその製造方法 |
WO2019124163A1 (ja) * | 2017-12-22 | 2019-06-27 | ソニー株式会社 | 発光素子 |
Non-Patent Citations (1)
Title |
---|
SYRBU ET AL.: "30° C CW operation of 1.52 um InGaAsP/AlGaAs vertical cavity lasers with in situ built-in lateral current confinement by localised fusion", ELECTRONICS LETTERS, vol. 34, no. 18, September 1998 (1998-09-01), pages 1744 - 1745, XP006010248, DOI: 10.1049/el:19981215 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023248654A1 (ja) * | 2022-06-20 | 2023-12-28 | ソニーグループ株式会社 | 面発光レーザ及び測距装置 |
Also Published As
Publication number | Publication date |
---|---|
US20230006421A1 (en) | 2023-01-05 |
JPWO2021124967A1 (ja) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10578819B2 (en) | Surface light emitting semiconductor laser element | |
WO2021124968A1 (ja) | 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法 | |
US7580438B2 (en) | Surface-emitting type semiconductor laser | |
US20110274131A1 (en) | Two-dimensional surface-emitting laser array element, surface-emitting laser device and light source | |
JP2009010248A (ja) | 面発光レーザおよびその製造方法 | |
JP4948012B2 (ja) | 面発光レーザ素子および面発光レーザ素子の製造方法 | |
JPWO2005071808A1 (ja) | 面発光レーザ | |
WO2021124967A1 (ja) | 垂直共振器型面発光レーザ素子、垂直共振器型面発光レーザ素子アレイ、垂直共振器型面発光レーザモジュール及び垂直共振器型面発光レーザ素子の製造方法 | |
JP3652252B2 (ja) | 半導体光装置 | |
JP2000196189A (ja) | 面発光型半導体レーザ | |
JP4437376B2 (ja) | 面発光レーザ素子の製造方法 | |
JP5190038B2 (ja) | 面発光レーザ | |
JP4614040B2 (ja) | 面発光型半導体レーザおよびその製造方法 | |
US20090180509A1 (en) | Surface emitting semiconductor laser and method of manufacturing the same | |
JP3876918B2 (ja) | 面発光型半導体レーザ素子 | |
JP5006242B2 (ja) | 面発光半導体レーザ素子 | |
CN111900622A (zh) | 带有钝化的光学匹配垂直腔面发射激光器(vcsel) | |
KR100404043B1 (ko) | 수직으로 집적화된 고출력 면발광 반도체 레이저 장치 및그 제조 방법 | |
CN112103767B (zh) | 一种垂直腔面发射激光器及其制备方法 | |
US8311073B2 (en) | Semiconductor laser, semiconductor laser device, and fabrication method of semiconductor laser | |
JP4203752B2 (ja) | 面発光型半導体レーザおよびその製造方法、光スイッチ、ならびに、光分岐比可変素子 | |
WO2007102600A1 (ja) | 面発光半導体レーザ素子 | |
WO2022097513A1 (ja) | 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子の製造方法 | |
US20240162683A1 (en) | Multi-junction bottom emitting vertical cavity surface emitting laser and the fabrication method of the same | |
JP4494704B2 (ja) | 面発光レーザ素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20901823 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021565487 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20901823 Country of ref document: EP Kind code of ref document: A1 |