TW531905B - Semiconductor light-emitting device with improved electro-optical characteristics and method of manufacturing the same - Google Patents

Description

531905 玖、發明說明 本發明是有關於一種半導體發光元件（Semiconductor Light Emitting Device)以及其製造方法，其具有一發射出 與主動區平面垂直之光線的共振空腔（Resonant Cavity)， 更特別的是有關於一種半導體發光元件以及其製造方法， 其中，一共振光線（Resonated Light)經由上電極（Upper

Electrode)介層窗（Window)之中心軸發射，且一氧化層之 電流孔隙（Current Aperture)中心軸自動對準。 半導體發光二極體首先是由通用電器（GE)在1962年 發展出來，著藉施加順向電流於PN界面而使電子與電洞 再結合（Recombine)，進而產生光線，其波長與取決於斗*導 體結構之能帶隙（Band Gap Energy)相關。 半導體發光二極體元件可依據發光過程區分爲利用自 然發射（Spontaneous Emission)產生不諧和光（Inc〇herent Light)之發光二極體，以及利用刺激發射（Stimulated Emission)而發射出和諧光線（Coherent Light)的半導體電 射。 半導體雷射可依據反射器位置分爲一法布里-裴洛 (Fabry-Perot)半導體雷射，其反射器（Reflector)是置於一晶 片的對面，以及一垂直空腔表面發射雷射（Vertical Cavity Surface Emission Laser，VCSEL)，其具有一共振空腔結構， 且其中反射器與晶片水平放置。 VCSEL不需要光學系統以校正光線之形狀，原因是其 8344pif2.doc/008 6 531905 在半導體材料堆疊的方向上發射一近線性圓_高斯光線 (Gaussian Beam)，此外，由於VCSEL的尺寸很小，其光 學應用廣範，例如是光學通訊，電子計算機，影耷元件， 雷射印表機，雷射掃描器以及醫學器材。 第1A圖至第1E圖繪示出一種傳統VCSEL的製造方 法。如第1A圖所示，一下反射器層η，一主動層一 預氧化層(Pre-〇xidized Layer)17以及一上反射餍Μ依序 在一基底10上堆疊。在此，基底1〇係利用含有^型雜質 之半導體材料所形成。下反射器層I3亦摻雜有與基底10 雜質相同導電性的雜質，例如是利用堆疊2〇_3〇層的心型 砷化鎵（GaAs)而成，其中每層之鎵對砷的比例不同。上反 射器層I9係由與下反射器層Π相同之半導體材料形成， 但其包含相反導電性的雜質，亦即p-型砷化鎵。預氧化層 17將置於蒸氣中進行一水平氧化過程。 之後’如第1B圖所示，實施一乾式鈾刻以形成間隙 21，藉以形成複數個VCSEL柱(Post) I，II，III於基底1〇 上，而使光線可穿越其中而獨主輻射。當一氧化環境在形 成間隙21之後形成時，預氧化層17則由外向內被水平氧 化，藉此以形成一水平氧化高電阻部分18，以及一未被氧 化之電流孔隙I7，如第1C圖所示。 接著如第1D圖所示，利用聚乙胺（p〇iyimide)23將間 隙21塡滿，以避免在基底1〇上之切割（Lap)製程中損壞柱 狀結構◦然後，將塡充間隙21之聚乙胺23平坦化而與周 圍對齊，此後，結果的結構被反轉，而大部分的基底10 8344piO.doc/008 7 531905 在切割製程中被移除。 接著，如第1E圖所示，一具有一介層窗25a之上電 極25在VCSEL柱I，II，III上形成，而聚乙胺23，一下 電極27則形成在切割後之基底10’下表面上，以完成 VCSEL之製造。具有以上結構之VCSEL可以用作爲一單 一晶片陣列結構，或是可自每一聚乙胺處切割而獨立使 用。 如第2A圖所示，在傳統技術中，因爲製程問題或對準 失誤，在柱狀結構形成後，利用水平氧化過程形成之電流 孔隙17無法與利用微影製程形成之上電極介層窗25a確 實對準，其中介層窗25a之中心軸與孔隙17之中心軸彼 此偏離。這種對準偏差導致發射光的散失，且阻礙一確實 高斯光線的形成，因此降低了 VCSEL之光電特性。 第2B圖考慮製程中發生一對準失誤的情形，一 VCSEL 可利用電極上拉（Electrode Pull)而設計，其中上電極25是 在高電阻部分18中電流孔隙17區域外形成。然而，在此， 電流路徑30被加長，使得總元件電阻增加。或者，根據” 電極下推（Electrode Push)”之設計，上電極25延伸至高電 阻部分18間之電流孔隙17上，如第2C圖所示，介層窗 34之大小較一電流孔隙32小，因此產生了發射光的損失。 因此，上電極介層窗之中心軸必需與電流孔隙之中心 軸確實對準。 爲解決以上所述之問題，本發明之一目的是在提供一 種半導體發光元件，藉著將上電極介層窗之中心軸與電流 8344pif2.doc/008 8 531905 孔隙中心軸而確實對準而得到改善的光電特性，以及其製 造方法。 爲達以上之目的，提供了一種半導體發光元件，具有 一柱狀結構，由複數層所組成，其至少包括在基底上之一 層預氧化層，以及在柱狀結構上之電極。該半導體發光元 件是利用電極自行對準蝕刻形成柱狀結構，以及利用氧化 製程將預氧化層由該側壁水平氧化至一預定距離。 基於本發明之一特性，利用電極自行對準蝕刻形成柱 狀結構，以使得各電極之中心軸介層窗與形成於柱狀結構 間之電流孔隙對準。 在蝕刻製程中，柱狀結構之預氧化層側壁被曝露出 來，且預氧化層由側壁被水平氧化至一定距離。例如，當 柱狀結構之直徑爲60微米時，大約40-50微米的預氧化 層被氧化。被氧化製程所氧化之預氧化層形成一高電阻部 分，而未於氧化過程中被氧化之預氧化層則形成一電流孔 隙，藉此電流或光線可流過。由於柱狀結構是利用電極自 行對準而形成’且電流孔隙是對應柱狀結構曝露的側壁所 形成，電極介層窗之中心軸得以與電流孔隙之中心軸自動 對準。因此’藉著介層窗及電流孔隙的確實對準，垂直空 腔表面發射雷射的光電特性得以改善。 在本發明中，電極介層窗被光阻保護，以避免在電極 自行對準蝕刻中造成損壞。同時，部分或全部的電極的表 面被光阻保護。當部分的電極表面被保護時，即使一部分 曝露於蝕刻製程中之電極受到損害，受光阻保護的剩餘電 8344pif2.doc/008 9 531905 極仍然提供作爲電極足夠的導電性。 圖式之簡單說明： 爲讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明 如下： 第1A圖至第1E圖係傳統技術中，製造一垂直空腔 表面發射雷射各階段之製程。 第2A圖係一區段圖，繪示出利用第1A圖至第1E圖 所繪示之製程所形成之一 VCSEL。 第2B圖係繪示出一具有電極上拉結構的VCSEL ◦ 第2C圖係繪示出一具有電極下推結構的VCSEL。 第3A圖至第3G圖係繪示出本發明之一實施例中， VCSEL各階段之製程。 圖式之標記說明： 10 : 基底 10’ :切割基底 13 ： 下反射器層 14 ： 孔隙中心軸 15 ： 主動層 16: 介層窗中心軸 17 ： 電流孑匕隙 18 ： 高電阻部分 19 ： 上反射器層 21 : 間隙 8344piO.doc/008 10 531905 23 :聚乙胺 25 :上電極 25a :介層窗 27 :下電極 32 :電流孔隙大小 34 :上電極大小 36 :上電極 38 :光阻 40 :間隙 42 :聚乙胺 44 :打線銲墊 實施例 本發明將參考附圖，於以下詳細敘述之，本發明之技 術特徵將透過以下敘述更易明暸，其中相似元件將使用一 致之標號。 第3A圖繪示出本發明中，用以製造半導體發光元件（又 稱爲垂直空腔表面發射雷射，以下簡稱爲VCSEL)之堆疊 半導體結構。本發明VCSEL所使用之堆疊半導體結構中， 光線由垂直一層表面方向發射。如此之疊堆半導體結構是 利用嘉晶沈積（Epitaxial Deposition)，例如是金屬-有機化 學氣相沈積（Metal-Organic Chemical Vapor Deposition, MOCVD)，液相晶晶（Liquid Phase Expitaxy，LPE)，分子束 聶晶（Molecule Beam Epitaxy, MBE)或其他熟知之結晶生 長方法所形成。 11 8344pif2.doc/008 531905 如第3A圖所繪示，該堆疊半導體結構由下至上包括 一基底10，一下反射器層13，一主動層is，一預氧化層 17，以及一上反射器層19。 基於本發明，先準備製造VCSEL之基底10，例如是 具有局雑質濃度之n型神化i豕基底。雑質濃度可介方々 5xl0cm_3，而砷化鎵基底的銘鎵砷（AlGaAs)或錦砷（AiAs) 磊晶沈積將後續敘述之。 下反射器層13是在基底10上所形成，基於特殊要求， 亦可以在形成下反射器層13形成於基底10上之前，先利 用磊晶沈積在基底1〇上形成一厚約0.5微米的砷化鎵薄 膜，以成爲半導體緩衝層。 下反射器層13是由一與基底10具有相同導電性，例 如是η-型之分佈布拉格反射器(Distributed Bragg Reflector， DBR)以一超晶格（Superlattice)型式所形成。下反射器層13 則是利用磊晶沈積，例如是金屬-有機化學氣相沈積以及/ 或分子束磊晶所形成。下反射器層13在VCSEL結構中作 一內部反射◦在下反射器層13中，複數層AlxGa^As層 與複數層AlyGa!_yAs交互疊堆。每一層AlyGa^yAs具有一 低鋁含量，例如是10%，以使其具有一預定的折射率 (Refractive Index)。每一 AlxGai_xAs 層具有一高銘含量， 大約爲95%，最好是每一交互疊堆層使得下反射器層13 具有一有效光學厚度大約等於VCSEL所產生之光線波長 的1/4，如果可能的話，下反射器層13之總反射率最好是 大約爲100%，以達到VCSEL內部的高度反射◦眾所熟知 8344pif2.doc/008 12 531905 的，下反射器層13之反射率取決於AlxGahAs與AlyGayAs 之間的折射率差，以及兩者的層數。因此，藉著增加兩者 之折射率差及層數可以得到較局的反射率。 主動層15是利用磊晶沈積在下反射器層13上形成。 該主動層15包括至少一個量子井層（Quantum Well Layer)，一阻障層（Barrier Layer)圍繞著該量子井層，以及 一包覆層（Cladding Layer)圍繞著該阻障層。在此，阻障層 之能帶隙最好是介於量子井層及包覆層之間。主動層的設 計是用來提供足夠的光學增益給VCSEL。例如，爲製造一 發射980納米波長光線的VCSEL，主動層I5可透過交互 堆疊於厚爲8納米之三個In^GaosAs量子井層及厚約1〇 納米之阻障層，並圍繞每一量子井層形成AluGa^As之 包覆層，使得量子井層及阻障層夾在包覆層之間。爲簡化 圖式，並未區分出量子井層，阻障層及包覆層，而以單… 層表示之。 預氧化層I7利用磊晶沈積形成於主動層I5上，其摻 雜有與最接近反射器層相同導電性的雜質。由於預氧化層 17位於主動層15及上反射器層19之間，預氧化層17最 好是摻雜入與上反射器層19相同導電性的雜質例如是 濃度爲l〇18cm·3的P-型雜質。此外’預氧化層I7包栝柱 狀結構及一包含鋁之半導體合金，例如是A1As或AlGaAs， 其在柱狀結構形成之後被部分氧化。因此，被氧化的部分 電阻增加，而未被氧化的部分則可通過電流及光線，以作 爲一電流孔隙。預氧化層17的氧化由利用蝕刻形成之每 8344pif2.doc/008 13 531905 一柱狀結構的側壁向內進行，因此被氧化部分通常具有一 圓圈（Circular )形狀。在此，被氧化部分的形狀取決於柱 狀結構的形狀及曝露於氧化製程之側壁的數目。被氧化部 分的形狀可被預氧化層17包含之半導體合金的成分，合 金方向，及其厚度所影響或控制。例如，在氧化製程中， 在氮氣（N2)中所挾帶的水蒸氣將砷化鋁（AlAs)在400至 500°C下氧化而形成氧化錯（Aluminum Oxide)。 通常，含有100%鋁的砷化鎵被氧化的速率爲每分鐘1.5 微米，而含80%鋁的鋁鎵砷的氧化速率爲每分鐘0.01微 米◦在Holonyak Jr等人之美國專利案號5,262,360及 5,373,522中，以及Choquette等人之美國專利案號 5,493,577中皆有被氧化部分形狀及適當條件之較詳細的 介紹。 上反射器層19是利用磊晶沈積在預氧化層17上形成 的，與下反射器層13類似，上反射器層19可利用交互堆 疊複數個AlxGai_xAs層及AlyGa^As層而得。然而，上反 射器層19摻雜有與下反射器層13不同導電性的雜質，亦 即，當下反射器層13及基底10摻雜η型雜質時，上反射 器層19則摻雜有ρ-型雜質。此外，上反射器層19的設計 中層數小於下反射器層13，以減小反射率，以允許VCSEL 發光◦通常，上反射器層19的反射率最好爲89-99%。 主動層15及預氧化層17被夾在下反射器層13及上反 射器層19之間。因此，上下反射器層17及13形成一共 振表面，以由主動層15產生一共振光。 8344pif2.doc/008 14 531905 如第3 B圖所示，一上電極3 6在第3 A圖之結構中的 上反射器層19上形成。該上電極36可利用沈積，在例如 是AuBe/Ti/Au金屬或Cr/Au金屬在p-型上反射器層19上 形成，反射器層19之形狀，而具有利用微影製程或剝除 製程在一預定位置上形成之一介層窗25a ◦ 在形成上電極36之介層窗25a之後，光阻38被定義 於介層窗周圍，如第3C圖所示。由於曝露的上電極將會 在後續的蝕刻製程中受損，因此光阻38最好是毯覆式地 沈積（Blanket Deposition)於上電極36及介層窗25a上。然 而’如第3 C圖所示，即使在定義光阻時產生誤差時而使 部分電極曝露出來時，剩餘被光阻覆蓋的電極亦足以提供 足夠的電極導電性。 如第3D圖所示，利用上電極36及光阻38爲罩幕進 行一蝕刻步驟，以形成間隙40及平頂的柱狀結構。藉此 形成柱狀結構的蝕刻步驟，堆疊材料的邊緣得以曝露。爲 得一精確的深度及一均勻的側壁表面，最好是利用乾式蝕 刻，例如是反應性離子蝕刻（Ractive Ion Etching, RIE)。反 應性離子蝕刻已在1991年核淮的美國專利號5,〇34,〇92 “半導體基底之電漿蝕刻”中揭露。除了反應性離子触刻 之外’例如是反應性離子束触刻(Reactive Ion Beam Etching， RIBE) ’ 化學輔助離子束蝕刻（Chemistry Assisted Ion Beam Etching，CAIBE)，以及離子束觸發氣體表面化學（1〇11 Beam

Activated Gas Chemistry，IBAGSC)(參考 1992 年 5 月 26 日 核淮之美國專利號5，116,461”製造角度繞射光柵的方法 15 8344pif2.doc/008 531905 (Method of Fabricating Angled Diffracting Grat 等皆可 在此應用。 ~ 在此柱狀In構形成過f壬中’ Ir確的鈾刻深度可利用反 射光測量儀器同時測得’而鈾刻步驟可以在預氧化層17 被向下蝕刻時停止。 如第3D圖所示’在形成柱狀結檎之後，對預氧化層17 進行一氧化步驟’其中j預氧化層17可由砷化鋁（；；As) 所形成，如第3E圖所示。此一氧化製程在1993年丨丨月 I6曰核淮，由Holonyak Jr等人在美國專利案號5,262,36〇，，， 鋁鎵砷原生氧化物”中中首次被提出，在美國專利案號 5,262,360中，一種含鋁III-V族半導體材料曝露於375〇c 含水環境中’以將至少一部分的含鋁材料轉換成原生氧化 物（Native Oxide)。

Holonyak等人於I"3年9月7臼提申，丨列4年丨2月 13日獲淮之美國專利案號5,373,522，，，具有原生氧化鋁區 域之半導體兀件”中’申S靑彳崔利包括使用美國專利案號 5,262,36〇中揭露的氧化方法之半導體雷射結構。在美國 專利案號5,262,360中，由錦所形成之原生氧化物是用來 作爲半導體雷射中之電流阻擋層。 同時，在Choquette等人於1994年；12月21日提申， i"6年2月2〇日獲淮之美國專利案號5,493,477，，，高效 率之半導體發光元件元件及方法”中’ VCSEL結構使用美 國專利案號5,373,522中形成之電流阻擋層。使用電流阻 擋層於VCSEL之結構及效果可參考刊登於IEEE，pp283- 16 8344pif2.doc/008 531905 288, 1998中，Choquette所著之”選擇性氧化垂直空腔雷射 效能及技術”。 在本發明中所實施之選擇性氧化步驟，以及利用選擇 性氧化步驟形成之電流孔隙乃是基是以上文件所述之原 理。 換句話說，選擇性氧化製程施實於一定位於一容器中 之VCSEL晶圓，該晶圓在一高濕度及溫度介於350-500°C， 最好是400-450°C的環境下形成。在此，預氧化層17由 每一被蝕刻的柱狀結構側壁向中心水平氧化，同時，堆疊 結構中，預氧化層17以外的各層因爲鋁含量小，所以不 被氧化。 被選擇性鈾刻之預氧化層17被氧化部分18通常具有 一圓圈形狀，高電阻値或絕緣性，以及一低於1.6的折射 率。未被氧化部分17成爲一通道以使電流或光線流通。 由柱狀結構上方觀察，被氧化部分18圍繞著電流孔隙具 有一甜甜圏（Doirut)的形狀。 當電流流經電流孔隙，亦即未氧化部分17，並抵達主 動層15之中心時，主動層15之載子密度因爲電流導通而 增加，而藉此增加了發光效率。 在如以上所述，利用氧化製程形成電流孔隙後，在柱 狀結構周圍的間隙被聚乙胺42塡充，如第3F圖所示。聚 乙胺42將切割製程造成之基底10的損壞降至最低。 在塡充聚乙胺42之後，切割基底10的底部以利切割 晶圓。 8344pif2.doc/008 17 531905 一下電極27可利用沈積將定義之AuGe/Ni/Au形成於 整個切割基底1〇’的底面，或是毯覆式金屬化切割基底10’ 的表面。下電極27與上電極36回時回火，以成爲VCSEL 之電極部分。 下電極27包括不透明金屬或半透明金屬，例如，下電 極27包括厚約800埃之AuGe，厚約200埃之Ni，以及 厚約400埃之Au的多層結構。 形成下電極27於切割基底10’上之後，如第3F圖所 示，形成一打線銲墊44於上電極36，其已在形成柱狀結 構時被用作爲一罩幕。至此，完成VCSEL陣列，如第3G 圖所示。 經由以上步驟製造之VCSEL可以使用爲一單一晶片陣 列結構，或在每一聚乙胺處被切割分離。 根據傳統技術，先形成一柱狀結構，然後形成一上電 極之介層窗，以對應利用氧化形成於預氧化層間的電流孔 隙。因此，欲將上電極介層窗之中心軸與電流孔隙中心軸 對齊相當困難。結果產生對準誤差，而使VCSEL之光電 特性惡化。 相對地，本發明先形成一上電極，再利用上電極實施 自行對準飩刻製程形成柱狀結構，並利用氧化製程形成電 流孔隙，因此上電極介層窗中心軸與電流孔隙中心軸自動 對準。因此，由於上電極介層窗中心軸與電流孔隙中心軸 的確實對準，本發明所提供之VCSEL具有較優於傳統 VCSEL的光電特性。 8344pif2.doc/008 18 531905 在本實施例中敘述了利用上電極實施自行對準蝕刻製 程以形成柱狀結構，然而本發明並不受限於以此:敘述， 本實施例之各種修改並不脫離本發明之精神及專利申請範 圍的保護範圍。 # ° 例如，以上敘述在一柱狀結構中之主動層上具有單一 電流孔隙的VCSEL，爲控制VCSEL之光學特性，至少一 個電流孔隙可以形成於主動層的上方以及/或。 本發明之實施例已如以上所述，其製造〜由 線發射的方向觀察爲圓形的柱狀結構，以得到圓形光，線。 本發明亦可根據發射光線的使用，應用於四方形，球形， 橢圓形或其他形狀的柱狀結構。 其中光阻形成於一部分或全部的電極表面，然後被倉虫 刻以形成本發明以上實施例所述之柱狀結構，該飩刻步驟 可以在電極相反端之側壁形成之後再實施。 ^ 雖然本發明以上所述之實施例中敘述了各層之材料及 形成方法，然而本發明並不爲其所限，熟知此技藝考應可 以使用各種不同的材料或方法，而不脫離本發明之範_。 8344pif2.doc/008 19

Claims (1)

1. 531905 以一緩衝材料塡充在該蝕刻步驟中形成之被蝕刻部 分，並形成一下電極於該基底的底面。 6. —種半導體發光元件的製造方法，其包括一基底 及一下反射器，一主動層，一預氧化層以及一上反射器層 依序形成於該基底之表面上，該方法包括： 在該上反射器層上定義具有一介層窗之一上電極； 形成一光阻於包括該介層窗的整個該上電極上； 利用光阻爲罩幕實施一蝕刻步驟，直到該預氧化層曝 露出來，以形成一柱狀結構； 氧化一部分的該預氧化層；以及 以一緩衝材料塡充在該蝕刻步驟中形成之被蝕刻部分，並 形成一下電極於該基底的底面。 8344pif2.doc/008