JP2002222596A - 不揮発性半導体メモリ - Google Patents

Abstract

(57)【要約】 【課題】 自動書き込み処理において連続して書き込み
を行う場合でも、一度スタンバイ状態に戻ってから別コ
マンドを発行するため、いちいちデータを取り込んでは
チャージポンプを立ち上げ、書き込み終了後立ち下げて
スタンバイ状態に戻って順次処理をしている。このた
め、チャージポンプの立ち上げ立ち下げ時のチャージ、
ディスチャージ時間が無駄となり迅速に連続書き込みが
行えない課題があった。 【解決手段】 処理受付手段により受け付けられたコマ
ンドに含まれている各々の処理シーケンスを実行する毎
に、次の処理シーケンスの実行に必要なデータを取得し
て当該処理シーケンスを実行する実行手段を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高速処理が可能
な不揮発性半導体メモリに関するものである。

【０００２】

【従来の技術】従来の不揮発性半導体メモリは、自動書
き込みを実行する場合、例えば、同一ブロック内のデー
タをいくつも書き換えるような場合でも、１回につき８
ｂｉｔまたは１６ｂｉｔの単位でしかデータを取り込め
ず、チャージポンプを立ち上げて書き込みパルスを印加
し、チャージポンプを立ち下げてスタンバイモードに戻
ってから、次のデータのアドレスとデータを取り込んで
いた。

【０００３】また、書き込みの際、そのデータを書き換
え不可とするかどうかのロックビットの書き換えは、別
コマンドを発行して行い、書き込み終了後、一度チャー
ジポンプを立ち下げて、スタンバイモードに戻ってか
ら、またチャージポンプを立ち上げてロックビット書き
込みを行っていた。また、データの書き換えに際して
は、まず消去コマンドを発行し、自動消去モードを終了
してから書き込みコマンドを発行して消去終了後、チャ
ージポンプを立ち下げてスタンバイモードに戻ってか
ら、再びチャージポンプを立ち上げて書き込みを行って
いた。

【０００４】

【発明が解決しようとする課題】従来の不揮発性半導体
メモリは以上のように構成されているので、自動書き込
み処理において連続して書き込みを行う場合でも、一度
スタンバイ状態に戻ってから別コマンドを発行するた
め、いちいちデータを取り込んではチャージポンプを立
ち上げ、書き込み終了後立ち下げてスタンバイ状態に戻
って順次処理をしている。このため、チャージポンプの
立ち上げ立ち下げ時のチャージ、ディスチャージ時間が
無駄となり迅速に連続書き込みが行えない課題があっ
た。

【０００５】また、ロックビットヘの書き込みについて
も、一度スタンバイ状態に戻ってから別コマンドを発行
するため、データを書き込んだ後、一旦チャージポンプ
をスタンバイ状態まで立ち下げてから、再立ち上げして
ロックビットに書き込んでおり、チャージ、ディスチャ
ージ時間が無駄となり迅速にロックビットの書き込みが
行えない課題があった。

【０００６】また、書き換え時に前のデータを一旦消去
する際も、一旦スタンバイモードに戻ってから別コマン
ドを発行するため、消去モードから抜けて、一旦チャー
ジポンプを立ち下げてスタンバイモードに戻ってから書
き込みコマンドを受け付けてチャージポンプを再立ち上
げするため、チャージポンプのチャージ、ディスチャー
ジ時間が無駄となり迅速に書き換えができない課題があ
った。

【０００７】この発明は上記のような課題を解決するた
めになされたもので、データの自動書き込み等を実施す
る際のトータルの処理時間を短縮することができる不揮
発性半導体メモリを得ることを目的とする。

【０００８】

【課題を解決するための手段】この発明に係る不揮発性
半導体メモリは、処理受付手段により受け付けられたコ
マンドに含まれている各々の処理シーケンスを実行する
毎に、次の処理シーケンスの実行に必要なデータを取得
して当該処理シーケンスを実行する実行手段を設けたも
のである。

【０００９】この発明に係る不揮発性半導体メモリは、
１つの処理シーケンスの実行を終了して、次の処理シー
ケンスの実行を開始する際、一旦スタンバイ状態に移行
することなく、次の処理シーケンスの実行を開始するよ
うにしたものである。

【００１０】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに対する複数のデータの連
続書き込みを要求するコマンドを受け付けた場合、メモ
リアレイに対する１つのデータの書き込みが終了する毎
に、一旦スタンバイ状態に移行することなく、次に書き
込むデータを取得して当該データの書き込みを行うよう
にしたものである。

【００１１】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに対する１つのデータの書
き込み後に、ロックビットデータの書き込みを要求する
コマンドを受け付けた場合、メモリアレイに対するデー
タの書き込みが終了した後、一旦スタンバイ状態に移行
することなく、そのロックビットデータを取得して当該
ロックビットデータの書き込みを行うようにしたもので
ある。

【００１２】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに対する複数のデータの連
続書き込み後に、ロックビットデータの書き込みを要求
するコマンドを受け付けた場合、メモリアレイに対する
１つのデータの書き込みが終了する毎に、一旦スタンバ
イ状態に移行することなく、次に書き込むデータを取得
して当該データの書き込みを実施し、その後、一旦スタ
ンバイ状態に移行することなく、そのロックビットデー
タを取得して当該ロックビットデータの書き込みを行う
ようにしたものである。

【００１３】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに記憶されているデータの
消去後に、１つのデータの書き込みを要求するコマンド
を受け付けた場合、メモリアレイに記憶されているデー
タを消去した後、一旦スタンバイ状態に移行することな
く、１つのデータを取得して当該データの書き込みを行
うようにしたものである。

【００１４】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに記憶されているデータの
消去後に、複数のデータの連続書き込みを要求するコマ
ンドを受け付けた場合、メモリアレイに記憶されている
データを消去した後、一旦スタンバイ状態に移行するこ
となく、書き込み対象のデータを１つ取得して当該デー
タの書き込みを実施し、以後、メモリアレイに対する１
つのデータの書き込みが終了する毎に、一旦スタンバイ
状態に移行することなく、次に書き込むデータを取得し
て当該データの書き込みを行うようにしたものである。

【００１５】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに記憶されているデータの
消去後に、１つのデータの書き込みを実行して、ロック
ビットデータの書き込みを要求するコマンドを受け付け
た場合、メモリアレイに記憶されているデータを消去し
た後、一旦スタンバイ状態に移行することなく、１つの
データを取得して当該データの書き込みを実施し、その
後、一旦スタンバイ状態に移行することなく、そのロッ
クビットデータを取得して当該ロックビットデータの書
き込みを行うようにしたものである。

【００１６】この発明に係る不揮発性半導体メモリは、
処理受付手段がメモリアレイに記憶されているデータの
消去後に、複数のデータの連続書き込みを実行して、ロ
ックビットデータの書き込みを要求するコマンドを受け
付けた場合、メモリアレイに記憶されているデータを消
去した後、一旦スタンバイ状態に移行することなく、書
き込み対象のデータを１つ取得して当該データの書き込
みを実施し、以後、メモリアレイに対する１つのデータ
の書き込みが終了する毎に、一旦スタンバイ状態に移行
することなく、次に書き込むデータを取得して当該デー
タの書き込みを実施し、その後、一旦スタンバイ状態に
移行することなく、そのロックビットデータを取得して
当該ロックビットデータの書き込みを行うようにしたも
のである。

【００１７】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による不
揮発性半導体メモリを示す構成図であり、図において、
１は複数のメモリセルが行列状に配置されたメモリブロ
ック５に対してデータをアクセスする際、複数の処理シ
ーケンスを含むコマンドを受け付けるラッチ回路（処理
受付手段）、２はラッチ回路１により受け付けられたコ
マンドに含まれている各々の処理シーケンスを実行する
毎に、次の処理シーケンスの実行に必要なデータを取得
して当該処理シーケンスを実行するマイクロシーケンサ
（実行手段）、３はメモリデコーダ、４はチャージポン
プ、５はメモリブロックである。

【００１８】図２は不揮発性半導体メモリの動作モード
の一覧を示す説明図である。ここで、各動作モードを説
明をする。“読み出し”は、不揮発性半導体メモリ内の
任意のアドレスのデータを読み出しを行う。

【００１９】“ステータスレジスタリード”は、自動消
去／自動書き込み／自動連続書き込み／自動書き込み後
ロックビット書き込み／自動連続書き込み後ロックビッ
ト書き込み／自動ブロック消去後自動書き込み／自動一
括消去後自動書き込み／自動ブロック消去後自動連続書
き込み／自動一括消去後自動連続書き込み／自動ブロッ
ク消去後自動書き込み＋ロックビット書き込み／自動一
括消去後自動書き込み＋ロックビット書き込み／自動ブ
ロック消去後自動連続書き込み＋ロックビット書き込み
／自動一括消去後自動連続書き込み＋ロックビット書き
込みのステータス情報を読み出す。ここでロックビット
はメモリアレイを書き込み消去するか否かを示す不揮発
性Ｔｒからなるメモリセルである。“ステータスレジス
タリード”は、データＤ（１５：０）バスから入力され
るコマンド７０ＨでモードにエントリーしてＦＦＨで戻
る。

【００２０】“ステータスレジスタクリア”は、ステー
タスレジスタの内容をクリアする。“ステータスレジス
タクリア”は、データＤ（１５：０）バスから入力され
るコマンド５０ＨでモードにエントリーしてＦＦＨで戻
る。

【００２１】“自動書き込み”は、データＤ（１５；
０）バスから入力されるコマンド４０Ｈでセットアップ
モードに入り、次のサイクルで書き込みデータとアドレ
スを取り込みモードエントリーする。自動書き込み終了
後は、ステータスレジスタに書き込みステータスを書き
込む。

【００２２】“自動一括消去”は、データ（１５：０）
バスから入力されるコマンド２０Ｈでセットアップモー
ドに入り、次のサイクルで確認コマンドの２０Ｈでモー
ドエントリーする。自動一括消去終了後は、ステータス
レジスタに一括消去ステータスを書き込む。

【００２３】“自動ブロック消去”は、データ（１５：
０）バスから入力されるコマンド２０Ｈでセットアップ
モードに入り、次のサイクルで、Ｄ０Ｈ／ブロックアド
レスを取り込みモードエントリーする。自動ブロック消
去後は、ステータスレジスタに自動ブロック消去ステー
タスを書き込む。

【００２４】“ロックビットプログラム”は、データＤ
（１５：０）バスから入力されるコマンド７７Ｈでセッ
トアップモードに入り、次のサイクルでブロックアドレ
スを取り込みモードエントリーする。ロックビットプロ
グラム終了後は、ステータスレジスタにステータスを書
き込む。

【００２５】“ロックビットリード”は、データＤ（１
５：０）バスから入力されるコマンド７１Ｈでセットア
ップモードに入り、次のサイクルでブロックアドレスを
取り込みモードエントリーしてロックビットのデータを
読み出す。

【００２６】“自動連続書き込み”は、データＤ（１
５：０）バスから入力されるコマンド８０Ｈでセットア
ップモードに入り、次のサイクルで書き込み回数ＮＨを
取り込み、さらに次のサイクルで書き込みデータとアド
レスを取り込み自動書き込みモードにモードエントリー
する。その後、書き込み終了毎にステータスレジスタに
書き込み終了ステータスを書き込み、次のデータとアド
レスを取り込む。書き込み回数ＮＨ回が終了するまで書
き込みデータとアドレスを取り込み、書き込み終了後、
書き込み終了レジスタを書き込み続ける。連続自動書き
込み終了後は、ステータスレジスタに自動連続書き込み
ステータスを書き込む。

【００２７】“自動書き込み後ロックビット書き込み”
は、データＤ（１５：０）バスから入力されるコマンド
８１Ｈでセットアップモードに入り、次のサイクルで書
き込みデータとアドレスを取り込み自動書き込みモード
にモードエントリーする。自動書き込み終了後は、ステ
ータスレジスタに書き込みステータスを書き込み、さら
に次のサイクルでブロックアドレスを取り込んでロック
ビットプログラムを行い、ロックビットプログラム終了
後は、ステータスレジスタに自動書き込み後ロックビッ
ト書き込みステータスを書き込む。

【００２８】“自動連続書き込み後ロックビット書き込
み”は、データＤ（１５：０）バスから入力されるコマ
ンド８２Ｈでセットアップモードに入り、次のサイクル
で書き込み回数ＮＨを取り込み、さらに次のサイクルで
書き込みデータとアドレスを取り込み自動書き込みモー
ドにモードエントリーする。その後、書き込み終了毎に
ステータスレジスタに書き込み終了ステータスを書き込
み、次のデータとアドレスを取り込む。書き込み回数Ｎ
Ｈ回が終了するまで書き込みデータとアドレスを取り込
み、書き込み終了後、書き込み終了レジスタを書き込み
続ける。さらに次のサイクルでブロックアドレスを取り
込んでロックビットプログラムを行い、ロックビットプ
ログラム終了後は、ステータスレジスタに自動連続書き
込み後ロックビット書き込みステータスを書き込む。

【００２９】“自動ブロック消去後自動書き込み”は、
データＤ（１５：０）バスから入力されるコマンド８３
Ｈでセットアップモードに入り、次のサイクルでＤ０Ｈ
／ブロックアドレスを取り込み自動ブロック消去モード
にモードエントリーする。自動ブロック消去後は、ステ
ータスレジスタに自動ブロック消去ステータスを書き込
み、次のサイクルで書き込みデータとアドレスを取り込
む。自動書き込み終了後は、ステータスレジスタに自動
ブロック消去後自動書き込みステータスを書き込む。

【００３０】“自動一括消去後自動書き込み”は、デー
タＤ（１５：０）バスから入力されるコマンド８４Ｈで
セットアップモードに入り、次のサイクルで確認コマン
ドの２０Ｈで自動一括消去モードにモードエントリーす
る。自動一括消去後は、ステータスレジスタに自動一括
消去ステータスを書き込み、次のサイクルで書き込みデ
ータとアドレスを取り込む。自動書き込み終了後は、ス
テータスレジスタに自動ブロック消去後自動書き込みス
テータスを書き込む。

【００３１】“自動ブロック消去後自動連続書き込み”
は、データＤ（１５：０）バスから入力されるコマンド
８５Ｈでセットアップモードに入り、次のサイクルでＤ
０Ｈ／ブロックアドレスを取り込み、自動ブロック消去
モードにモードエントリーする。自動ブロック消去後
は、ステータスレジスタに自動ブロック消去ステータス
を書き込み、次のサイクルで書き込み回数ＮＨを取り込
み、さらに次のサイクルで書き込みデータとアドレスを
取り込み、自動連続書き込みモードにモードエントリー
する。その後、書き込み終了毎にステータスレジスタに
書き込み終了ステータスを書き込み、次のデータとアド
レスを取り込む。書き込み回数ＮＨ回が終了するまで書
き込みデータとアドレスを取り込み、書き込み終了後、
書き込み終了レジスタを書き込み続ける。連続自動書き
込み終了後は、ステータスレジスタに自動ブロック消去
後自動連続書き込みステータスを書き込む。

【００３２】“自動一括消去後自動連続書き込み”は、
データＤ（１５；０）バスから入力されるコマンド８６
Ｈでセットアップモードに入り、次のサイクルで確認コ
マンドの２０Ｈで自動一括消去モードにモードエントリ
ーする。自動ブロック消去後は、ステータスレジスタに
自動ブロック消去ステータスを書き込み、次のサイクル
で書き込み回数ＮＨを取り込み、さらに次のサイクルで
書き込みデータとアドレスを取り込みモードエントリー
する。その後、書き込み終了毎にステータスレジスタに
書き込み終了ステータスを書き込み、次のデータとアド
レスを取り込む。書き込み回数ＮＨ回が終了するまで書
き込みデータとアドレスを取り込み、書き込み終了後、
書き込み終了レジスタを書き込み続ける。連続自動書き
込み終了後は、ステータスレジスタに自動一括消去後自
動連続書き込みステータスを書き込む。

【００３３】“自動ブロック消去後自動書き込み＋ロッ
クビット書き込み”は、データＤ（１５：０）バスから
入力されるコマンド８７Ｈでセットアップモードに入
り、次のサイクルでＤ０Ｈ／ブロックアドレスを取り込
み、自動ブロック消去モードにモードエントリーする。
自動ブロック消去後は、ステータスレジスタに自動ブロ
ック消去ステータスを書き込み、次のサイクルで書き込
みデータとアドレスを取り込む。自動書き込み終了後は
自動書き込みステータスを書き込み、次のサイクルでブ
ロックアドレスを取り込んでロックビットプログラムを
行い、ロックビットプログラム終了後は、ステータスレ
ジスタに自動ブロック消去後自動書き込み＋ロックビッ
ト書き込みステータスを書き込む。

【００３４】“自動一括消去後自動書き込み＋ロックビ
ット書き込み”は、データＤ（１５：０）バスから入力
されるコマンド８８Ｈでセットアップモードに入り、次
のサイクルで確認コマンドの２０Ｈで自動一括消去モー
ドにモードエントリーする。自動ブロック消去後は、ス
テータスレジスタに自動ブロック消去ステータスを書き
込み、次のサイクルで書き込みデータとアドレスを取り
込む。自動書き込み終了後は自動書き込みステータスを
書き込み、次のサイクルでブロックアドレスを取り込ん
でロックビットプログラムを行い、ロックビットプログ
ラム終了後は、ステータスレジスタに自動一括消去後自
動書き込み＋ロックビット書き込みステータスを書き込
む。

【００３５】“自動ブロック消去後自動連続書き込み＋
ロックビット書き込み”は、データＤ（１５：０）バス
から入力されるコマンド８９Ｈでセットアップモードに
入り、次のサイクルでＤ０Ｈ／ブロックアドレスを取り
込み自動ブロック消去モードにモードエントリーする。
自動ブロック消去後は、ステータスレジスタに自動ブロ
ック消去ステータスを書き込み、次のサイクルで書き込
み回数ＮＨを取り込み、さらに次のサイクルで書き込み
データとアドレスを取り込み、自動連続書き込みモード
にモードエントリーする。その後、書き込み終了毎にス
テータスレジスタに書き込み終了ステータスを書き込
み、次のデータとアドレスを取り込む。書き込み回数Ｎ
Ｈ回が終了するまで書き込みデータとアドレスを取り込
み、書き込み終了後、書き込み終了レジスタを書き込み
続ける。連続自動書き込み終了後は、ステータスレジス
タに自動連続書き込みステータスを書き込み、次のサイ
クルでブロックアドレスを取り込んでロックビットプロ
グラムを行い、ロックビットプログラム終了後は、ステ
ータスレジスタに自動ブロック消去後自動連続書き込み
＋ロックビット書き込みステータスを書き込む。

【００３６】“自動一括消去後自動連続書き込み＋ロッ
クビット書き込み”は、データＤ（１５：０）バスから
入力されるコマンド９０Ｈでセットアップモードに入
り、次のサイクルで確認コマンドの２０Ｈで自動一括消
去モードにモードエントリーする。自動ブロック消去後
は、ステータスレジスタに自動ブロック消去ステータス
を書き込み、次のサイクルで書き込み回数ＮＨを取り込
み、さらに次のサイクルで書き込みデータとアドレスを
取り込みモードエントリーする。その後、書き込み終了
毎にステータスレジスタに書き込み終了ステータスを書
き込み、次のデータとアドレスを取り込む。書き込み回
数ＮＨ回が終了するまで書き込みデータとアドレスを取
り込み、書き込み終了後、書き込み終了レジスタを書き
込み続ける。連続自動書き込み終了後は、ステータスレ
ジスタに自動連続書き込みステータスを書き込み、次の
サイクルでブロックアドレスを取り込んでロックビット
プログラムを行い、ロックビットプログラム終了後は、
ステータスレジスタに自動一括消去後自動連続書き込み
＋ロックビット書き込みステータスを書き込む。

【００３７】図３はマイクロシーケンサ２の内部を示す
構成図であり、図において、６はコマンドポート、７は
ステータスレジスタ、８は自動消去シーケンサ、６９は
自動書き込みシーケンサ、９はテストモードシーケン
サ、１０はパワーリセット回路、１１はクロック生成回
路、１２はデコーダ・チャージポンプ制御信号生成回
路、９１はタイマー回路、９２はロックビットフラグ生
成回路である。

【００３８】コマンドポート６は、アドレス／データ／
制御信号のラッチ回路１から送られてくる情報を元に、
各種モードの設定を行いチャージポンプ４、メモリデコ
ーダ３、メモリブロック５を制御する。自動消去シーケ
ンサ８は、コマンドポート６の指示により、自動消去の
動作を制御する。チャージポンプ４、メモリデコーダ
３、メモリブロック５の制御は、デコーダ・チャージポ
ンプ制御信号生成回路１２を介して行われる。消去パル
スの発行やポンプ立ち上げ時間設定など、自動消去シー
ケンスで必要な各種時間の計測は、タイマー回路９１を
呼び出して行われる。また、自動消去時のステータス状
態をステータスレジスタ７に書き込む。

【００３９】自動書き込みシーケンサ６９は、コマンド
ポート６の指示により、自動書き込みの動作を制御す
る。チャージポンプ４、メモリデコーダ３の制御は、デ
コーダ・チャージポンプ制御信号生成回路１２を介して
行われる。書き込みパルスの発行やポンプ立ち上げ時間
設定など、自動書き込みシーケンスで必要な各種時間の
計測は、タイマー回路９１を呼び出して行われる。ま
た、自動書き込み動作時のステータス状態をステータス
レジスタ７に書き込む。

【００４０】テストモードシーケンサ９は、コマンドポ
ート６の指示により、テストモードの動作を制御する。
チャージポンプ４、メモリデコーダ３、メモリブロック
５の制御は、デコーダ・チャージポンプ制御信号生成回
路１２を介して行われる。書き込みパルスや消去パルス
の発行やポンプ立ち上げ時間設定など、各種テストシー
ケンスで必要な時間の計測は、タイマー回路９１を呼び
出して行われる。

【００４１】パワーリセット回路１０は、電源の立ち上
げエッジを感知してリセット信号を内部回路に出力する
か、又はコマンドポート６経由から入力される外部リセ
ット入力によって内部全ての回路をリセット状態にす
る。クロック生成回路１１は、１０ＭＨｚ相当のクロッ
クパルスを自動消去シーケンサ８、自動書き込みシーケ
ンサ６９とテストモードシーケンサ９に出力する。パワ
ーリセット回路１０により全ての回路が非動作状態とな
った時は、クロック生成回路１１も機能が停止してクロ
ック信号も停止する。

【００４２】ステータスレジスタ７は、自動消去／自動
書き込み時のステータス状態を保持し、必要であれば、
その値をコマンドポート６を介して外部に出力する。デ
コーダ・チャージポンプ制御信号生成回路１２は、自動
消去シーケンサ８、自動書き込みシーケンサ６９、テス
トモードシーケンサ９の出力を受け、チャージポンプ４
とメモリデコーダ３とメモリブロック５を制御する制御
信号を生成する。

【００４３】ロックビットフラグ生成回路９２は、電源
立ち上げ時にパワーリセット回路１０からの信号を受け
て各メモリブロックのロックビットデータを読み出し、
ロックビットステータスレジスタとリードステータスレ
ジスタの値をセットする。また、自動消去シーケンサ８
と自動書き込みシーケンサ６９の制御により、消去／書
き込みの対象となっているメモリブロックに対応するロ
ックビットステータスレジスタとリードステータスレジ
スタの値を更新する。更に、ロックビットステータスレ
ジスタとリードステータスレジスタの値は、自動消去シ
ーケンサ８と自動書き込みシーケンサ６９に対して出力
される。ロックビットの値をリードする必要がある場合
には、メモリデコーダ３とメモリブロック５に制御信号
を発行しロックビットデータをリードする。

【００４４】タイマー回路９１は、自動消去シーケンサ
８、自動書き込みシーケンサ６９、ロックビットフラグ
生成回路９２からの信号を受け、要求のあった時間を計
測し、要求元のブロックに終了信号を返す。

【００４５】図４はチャージポンプ４の内部を示す構成
図であり、図において、１３は負チャージポンプ検出回
路、１４は正チャージポンプ検出回路、１６は電圧切換
回路である。チャージポンプ４は、マイクロシーケンサ
２によって制御され、各チャージポンプの出力は、電圧
切換回路１６によってメモリデコーダ３とメモリブロッ
ク５に供給される。負チャージポンプ検出回路１３は、
消去用のチャージポンプであり、自動消去時に負の電圧
を発生する。正チャージポンプ検出回路１４は、書き込
み／消去用の正チャージポンプであり、書き込み時、消
去時に正の電圧を発生する。

【００４６】図５はメモリデコーダ３及びメモリブロッ
ク５の内部を示す構成図であり、図において、１７はブ
ロックアドレスラッチ、１８はＸ（ロウ）アドレスラッ
チ、１９はＹ（コラム）アドレス入力バッファラッチ、
２０はブロックアドレスプリデコーダ、２１はＸ（ロ
ウ）アドレスプリデコーダ、２２はＹ（コラム）アドレ
スプリデコーダ、２３は８ＫＢのメモリブロック
（４）、２４は３２ＫＢのメモリブロック（０）、２５
は３２ＫＢのメモリブロック（１）、２６は３２ＫＢの
メモリブロック（２）、２７は３２ＫＢのメモリブロッ
ク（３）である。

【００４７】Ｙ（コラム）アドレス入力バッファラッチ
１９、Ｘ（ロウ）アドレスラッチ１８、ブロックアドレ
スラッチ１７は、マイクロシーケンサ２から送られてき
た１７ビットのアドレスＡ（１６＝０）をラッチする。
ラッチされたアドレスは、Ｙ（コラム）アドレスプリデ
コーダ２２、Ｘ（ロウ）アドレスプリデコーダ２１、ブ
ロックアドレスプリデコーダ２０において、アドレスの
プリデコード処理が行われ、メモリブロック５に対して
プリデコードされたアドレスを出力する。

【００４８】メモリブロック２３〜２７は、センスアン
プ／書き込み回路、データ切換回路、Ｘデコーダ、Ｙデ
コーダからなる。図６はメモリブロックのアドレス空間
を示す説明図である。メモリブロック（０）は１６進表
記で、”０００００Ｈ”〜”０７ＦＦＦＨ”のアドレス
空間を持ち、メモリブロック（１）は１６進表記で、”
０８０００Ｈ”〜”０ＦＦＦＦＨ”のアドレス空間を持
つ。メモリブロック（２）は１６進表記で、”１０００
０Ｈ”〜”１７ＦＦＦＨ”のアドレス空間を持ち、メモ
リブロック（３）は１６進表記で、”１８０００Ｈ”
〜”１ＦＦＦＦＨ”のアドレス空間を持ち、メモリブロ
ック（４）は１６進表記で、”０００００Ｈ”〜”０１
ＦＦＦＨ”のアドレス空間を持つ。メモリブロック
（４）へのアクセスは、マイクロシーケンサ２から出力
される制御信号（メモリブロック（４）のアクセス信
号）を併用してアクセスされる。

【００４９】図１６は図５におけるＸデコーダ、Ｙデコ
ーダ、メモリセルアレイ、センスアンプ／書き込み回路
を抽出した回路図である。Ｙデコーダ７０はＹアドレス
プリデコーダ２２からの出力を受けて、２５６本のビッ
ト線（ＢＬ０〜ＢＬ２５５）から一本のビット線を選択
するための２５６本の制御信号（ＣＳ０〜ＣＳ２５５）
を生成する。Ｘデコーダ７１は、Ｘアドレスプリデコー
ダ２１からの出力を受けて、１２８本のワード線（ＷＬ
０〜ＷＬ１２７）から一本のワード線を選択制御する。

【００５０】フローティングゲートを有する不揮発性ト
ランジスタからなるメモリセル（Ｔｒ０−０〜Ｔｒ０−
２５５、Ｔｒ１−０〜Ｔｒ１−２５５、Ｔｒ２−０〜Ｔ
ｒ２−２５５、Ｔｒ３−０〜Ｔｒ３−２５５、Ｔｒ１２
７−０〜Ｔｒ１２７−２５５）が行列状に配置されてい
る。このうち、同一行に配置されたメモリセル（Ｔｒ０
−０〜Ｔｒ１２７−０、Ｔｒ０−１〜Ｔｒ１２７−１、
Ｔｒ０−２〜Ｔｒ１２７−２、Ｔｒ０−２５５〜Ｔｒ１
２７−２５５）には、同一ビット線（ＢＬ０〜ＢＬ２５
５）がソース端子に接続されており、それぞれ異なるワ
ード線（ＷＬ０〜ＷＬ１２７）がゲート端子に接続され
ている。

【００５１】メモリデータの読み出しは、Ｘアドレスプ
リデコーダ２１、Ｙアドレスプリデコーダ２２の出力に
従って、ビット線（ＢＬ０〜ＢＬ２５５）とワード線
（ＷＬ０〜ＷＬ１２７）からそれぞれ一本のビット線と
ワード線が選択され、選択されたビット線とワード線に
接続されたフローティングゲートを有する不揮発性トラ
ンジスタからなるメモリセルの内容が、センスアンプ／
書き込み回路７２中のセンスアンプを介してデータバス
に出力される。また、メモリデータヘの書き込みは、Ｘ
アドレスプリデコーダ２１、Ｙアドレスプリデコーダ２
２の出力に従って、ビット線（ＢＬ０〜ＢＬ２５５）と
ワード線（ＷＬ０〜ＷＬ１２７）からそれぞれ一本のビ
ット線とワード線が選択され、選択されたビット線とワ
ード線に接続されたフローティングゲートを有する不揮
発性トランジスタからなるメモリセルに、センスアンプ
／書き込み回路７２中の書き込み回路を介してデータバ
スの値が書き込まれる。

【００５２】図１７は図５におけるＸデコーダ、Ｙデコ
ーダ、ダミーメモリセルアレイ、ロックビットセルアレ
イ、センスアンプ／書き込み回路を抽出した回路図であ
る。Ｙデコーダ９８は、Ｙアドレスプリデコーダ２２か
らの出力を受けて、６４本のビット線（ＤＢＬ１〜ＤＢ
Ｌ６４）から一本のビット線を選択するための６４本の
制御信号（ＣＳＳ１〜ＣＳＳ６４）を生成する。Ｘデコ
ーダ９９は、Ｘアドレスプリデコーダ２１からの出力を
受けて、１２８本のワード線（ＷＬ０〜ＷＬ１２７）か
ら一本のワード線を選択制御する。

【００５３】また、ロックビット線（ＬＢＬ）は、メモ
リブロック毎にロック／アンロック状態を示す不揮発性
トランジスタ（Ｔｒ００−０）が繋がったビット線であ
る。さらに、フローティングゲートを有する不揮発性ト
ランジスタからなるダミーメモリセルとロックビットメ
モリセル（Ｔｒ００−０〜Ｔｒ００−６４、Ｔｒ１０−
０〜Ｔｒ１０−６４、Ｔｒ２０−０〜Ｔｒ２０−６４、
Ｔｒ３０−０〜Ｔｒ３０−６４、Ｔｒ１２７０−０〜Ｔ
ｒ１２７０−６４）が行列状に配置されている。このう
ち、同一行に配置されたメモリセル（Ｔｒ００−０〜Ｔ
ｒ１２７０−０、Ｔｒ００−１〜Ｔｒ１２７０−１、Ｔ
ｒ００−２〜Ｔｒ１２７０−２、Ｔｒ００−６４〜Ｔｒ
１２７０−６４）には、同一ビット線（ＤＢＬ１〜ＤＢ
Ｌ６４）がソース端子に接続されており、それぞれ異な
るワード線（ＷＬ０〜ＷＬ１２７）がゲート端子に接続
されている。ＤＢＬ１〜ＤＢＬ６４は、ダミービット線
でありＬＢＬはロックビット線である。

【００５４】ダミーメモリセルデータの読み出しは、Ｘ
アドレスプリデコーダ２１、Ｙアドレスプリデコーダ２
２の出力に従って、ビット線（ＤＢＬ１〜ＤＢＬ６４）
とワード線（ＷＬ０〜ＷＬ１２７）からそれぞれ一本の
ビット線とワード線が選択され、選択されたビット線と
ワード線に接続されたフローティングゲートを有する不
揮発性トランジスタからなるメモリセルの内容が、セン
スアンプ／書き込み回路１００中のセンスアンプを介し
てデータバスに出力される。

【００５５】また、ダミーメモリセルデータヘの書き込
みは、Ｘアドレスプリデコーダ２１、Ｙアドレスプリデ
コーダ２２の出力に従って、ダミービット線（ＤＢＬ１
〜ＤＢＬ６４）とワード線（ＷＬ０〜ＷＬ１２７）から
それぞれ一本のビット線とワード線が選択され、選択さ
れたダミービット線とワード線に接続されたフローティ
ングゲートを有する不揮発性トランジスタからなるメモ
リセルに、センスアンプ／書き込み回路１００中の書き
込み回路を介してデータバスの値が書き込まれる。

【００５６】さらに、ロックビットメモリセルデータの
読み出しは、制御信号（ＬＢＣＡ）がセレクトされ、Ｘ
デコーダ９９によってワード線（ＷＬ０）が選択され、
ロックビットメモリデータである不揮発性メモリトラン
ジスタ（Ｔｒ００−０）の値が、センスアンプ／書き込
み回路１００中のセンスアンプを介してデータバスに出
力される。また、ロックビットメモリヘの書き込みは、
制御信号（ＬＢＣＡ）がセレクトされ、Ｘデコーダ９９
によってワード線（ＷＬ０）が選択され、ロックビット
メモリデータである不揮発性メモリトランジスタ（Ｔｒ
００−０）に、センスアンプ／書き込み回路１００中の
書き込み回路を介してデータゼロの値が書き込まれる。

【００５７】次に動作について説明する。最初に、リセ
ット動作について説明する。 まず、ロックビットフラ
グ生成回路９２の構成について、図１３を用いて説明す
る。ロックビットフラグ生成回路９２は、ロックビット
フラグ設定制御回路９４、ＬＢＳＲ（ロックビットステ
ータスレジスタ）９５、ＲＳＲ（リードステータスレジ
スタ）９６、ロックビット読み出し制御回路９７から構
成される。ＬＢＳＲ（ロックビットステータスレジス
タ）９５、ＲＳＲ（リードステータスレジスタ）９６
は、それぞれ１ビットレジスタであり、メモリブロック
５内の分割されたメモリブロック数だけある。

【００５８】ロックビットフラグ設定制御回路９４は、
パワーリセット回路１０からの信号を受けて、ＬＢＳＲ
（ロックビットステータスレジスタ）９５、ＲＳＲ（リ
ードステータスレジスタ）９６を初期化する。また、自
動消去シーケンサ８、自動書き込みシーケンサ６９から
の要求に従って、ロックビット読み出し制御回路９７を
介してメモリブロック５内にあるロックビットデータを
読み出し、ＬＢＳＲ（ロックビットステータスレジス
タ）９５、ＲＳＲ（リードステータスレジスタ）９６を
セットする。

【００５９】さらに、パワーリセット時には、ＬＢＳＲ
（ロックビットステータスレジスタ）９５、ＲＳＲ（リ
ードステータスレジスタ）９６をリセットすると共に、
ロックビット読み出し制御回路９７を介してメモリブロ
ック５内にあるロックビットデータを読み出し、ＬＢＳ
Ｒ（ロックビットステータスレジスタ）９５、ＲＳＲ
（リードステータスレジスタ）９６に値をセットする。

【００６０】次に、電源立ち上げ時のロックビットフラ
グ生成回路９２の動作について、図１４と図１５を用い
て説明する。図１５は電源立ち上げ時のロックビットフ
ラグ生成回路９２の動作シーケンスを示すシーケンス図
である。図１４はロックビットフラグ生成回路９２の各
レジスタにセットされる値を示す説明図である。

【００６１】パワーリセット回路１０は、電源の立ち上
がりエッジを検出して、リセット信号をロックビットフ
ラグ設定制御回路９４に発行する。ロックビットフラグ
設定制御回路９４は、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５、ＲＳＲ（リードステータスレジス
タ）９６をリセットする。さらに、ロックビットフラグ
設定制御回路９４は、タイマー回路９１に対して１０μ
ｓの時間計測の要求を出す。タイマー回路９１は、１０
μｓの時間計測後、時間計測終了信号をロックビットフ
ラグ設定制御回路９４に返す。ここで、１０μｓの時間
は、チャージポンプの立ち上げに要する時間設定であ
る。

【００６２】ロックビットフラグ設定制御回路９４は、
ロックビット読み出し制御回路９７を介して、メモリブ
ロック５内の各メモリブロックのロックビットデータを
読み出し、ＬＢＳＲ（ロックビットステータスレジス
タ）９５、ＲＳＲ（リードステータスレジスタ）９６に
値を設定する。ＲＳＲ（リードステータスレジスタ）９
６の値は、ロックビット読み出し後なので、全て“１”
のデータとなる。また、ＬＢＳＲ（ロックビットステー
タスレジスタ）９５は、読み出したロックビットデータ
に従って、非ロック状態であれば“０”のデータを、ロ
ック状態であれば“１”のデータを設定する。ロックビ
ットフラグ設定制御回路９４は、ＬＢＳＲ（ロックビッ
トステータスレジスタ）９５、ＲＳＲ（リードステータ
スレジスタ）９６に対して、全てのデータセットが終了
すれば、自動消去シーケンサ８と自動書き込みシーケン
サ６９に対して、書き込み終了信号を発行する。

【００６３】次に、自動一括消去について説明する。
図７は自動消去シーケンサ８の内部を示す構成図であ
る。自動消去シーケンサ８は、自動消去シーケンス制御
回路２８、消去前書き込み制御回路２９、消去／消去ベ
リファイ制御回路３０、消去前書き込み信号生成回路３
２、アドレスインクリメンタ３３、消去ベリファイ回路
３４、ロックビット読み出し制御回路９３からなる。

【００６４】自動消去シーケンス制御回路２８は、コマ
ンドポート６、クロック生成回路１１、パワーリセット
回路１０からの制御信号を受け、本発明の不揮発性半導
体メモリが自動消去モードに入ると、ロックビット読み
出し制御回路９３、消去前書き込み制御回路２９、消去
／消去ベリファイ制御回路３０を制御する。自動消去
は、ロックビット読み出し、消去前書き込み、消去／消
去ベリファイの一連の動作を、メモリブロック５中の分
割されたメモリブロック単位で実行する。

【００６５】ロックビット読み出し制御回路９３は、消
去の対象となるメモリブロックのロックビット情報を読
み出し消去可能か否かを判断する。ロックビットの読み
出しは、ロックビットフラグ生成回路９２中のＬＢＳＲ
（ロックビットステータスレジスタ）９５、ＲＳＲ（リ
ードステータスレジスタ）９６を読み出し、ロック／ア
ンロックを判断する。リセット直後の状態で、ＬＢＳＲ
（ロックビットステータスレジスタ）９５、ＲＳＲ（リ
ードステータスレジスタ）９６の値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５、ＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【００６６】消去前書き込み制御回路２９は、自動消去
シーケンス制御回路２８からの信号を受けて、メモリブ
ロックに対して消去前書き込み処理を行う。消去前書き
込み制御回路２９は、アドレスインクリメンタ３３を使
用し、消去対象となっているメモリブロックのアドレス
を最下位アドレスから最上位アドレスまでインクリメン
トしながら、消去前書き込み信号生成回路３２から消去
前書き込み信号を発生させて処理を行う。

【００６７】アドレスインクリメンタ３３は、消去対象
となっているメモリブロックのアドレスを最下位アドレ
スから最上位アドレスまでインクリメントさせる。消去
／消去ベリファイ制御回路３０は、自動消去シーケンス
制御回路２８からの信号を受けて、消去と消去ベリファ
イ処理を行う。消去ベリファイ回路３４は、消去動作
後、メモリのデータを読み出し期待値と比較処理し、消
去されているか否かを確認する。メモリのデータ読み出
し処理は、アドレスインクリメンタ３３を使用し、消去
対象となっているメモリブロックのアドレスを最下位ア
ドレスから最上位アドレスまでインクリメントして順次
行う。

【００６８】次に、本発明の不揮発性半導体メモリの自
動一括消去の動作を図８のフローチャートを用いて説明
する。この場合の自動一括消去では、ブロック０、ブロ
ック１、ブロック２、ブロック３の全てのブロックを対
象にする。まず、自動一括消去は、データＤ（１５：
０）バスから入力される第一コマンド２０Ｈでセットア
ップモードに入り（ステップＳＴ１）、次のサイクルで
確認コマンドの第二コマンド２０Ｈでモードエントリー
する（ステップＳＴ２）。

【００６９】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ３）。ロックビットチェ
ックでは、消去の対象となるメモリブロックのロックビ
ット情報を読み出し消去可能か否かを判断する。ロック
ビットの読み出しは、ロックビットフラグ生成回路９２
中のＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６を読み出
し、ロック／アンロックを判断する。

【００７０】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５とＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【００７１】非強制消去モードで、ロック状態にあると
判断された時は、最終ブロックチェックであるか否かを
確認し（ステップＳＴ４）、消去対象となるブロックが
まだ存在する場合には、次のブロックのロックビットチ
ェックを行う。最終ブロックであると判断された場合に
は、正常終了として自動一括消去の処理を終了する。ロ
ックビットチェック後、アンロック又は強制消去モード
にある場合には、次の消去前書き込みのフェーズに移行
する（ステップＳＴ５）。

【００７２】消去前書き込みのフェーズ（ステップＳＴ
５）では、自動消去シーケンサ８が、消去対象となって
いるメモリブロックに対して、データ“０”を書き込む
動作を行う。消去前書き込みでは、正チャージポンプ検
出回路１４を立ち上げ、アドレスインクリメンタを使用
し、順次アドレスをインクリメントさせながらワード単
位で選択されたＷＬに第一の正の電位の消去前書き込み
パルスを印加しながら書き込んでいく。消去前書き込み
のフェーズ終了後、消去パルス印加のフェーズに移行す
る（ステップＳＴ６）。

【００７３】消去パルス印加のフェーズ（ステップＳＴ
６）では、正チャージポンプ検出回路１４を選択された
ブロックのウェルに接続し、負チャージポンプ検出回路
１３を立ち上げて選択されたブロックのＷＬに接続し、
消去パルスを消去対象となっているメモリブロックのみ
に印加して消去動作を行う。消去パルス印加フェーズ終
了後、消去ベリファイのフェーズに移行する（ステップ
ＳＴ７）。

【００７４】消去ベリファイのフェーズ（ステップＳＴ
７）では、消去対象となっているメモリブロックに対し
て、最下位アドレスから最上位アドレスまでアドレスを
インクリメントさせながら消去ベリファイ処理を行う。
消去ベリファイのフェーズで、ベリファイフェイルが生
じた場合、再消去を行うために再消去前処理のフェーズ
に移行する（ステップＳＴ８）。

【００７５】再消去前処理のフェーズ（ステップＳＴ
８）では、再消去前処理回数のカウンター値を１だけイ
ンクリメントさせ、処理を消去パルス印加フェーズに再
度移行させる（ステップＳＴ６）。消去パルス印加フェ
ーズ（ステップＳＴ６）では、再び消去動作を行う。消
去パルス印加フェーズ終了後、消去ベリファイのフェー
ズに移行する（ステップＳＴ７）。

【００７６】消去ベリファイのフェーズ（ステップＳＴ
７）では、前回消去ベリファイに失敗したアドレスから
再びベリファイを開始する。消去パルス印加フェーズ
（ステップＳＴ６）、消去ベリファイフェーズ（ステッ
プＳＴ７）、再消去前処理フェーズ（ステップＳＴ８）
では、消去ベリファイフェーズ（ステップＳＴ７）で最
終アドレスまでベリファイが行われるか、再消去前処理
フェーズ（ステップＳＴ８）で再消去前処理回数のカウ
ンター値があらかじめ設定した最大値になるかまでルー
プ処理が続けられる。

【００７７】再消去前処理フェーズ（ステップＳＴ８）
で再消去前処理回数のカウンター値があらかじめ設定さ
れた最大値に到達すると消去エラー終了として処理が終
了する。また、消去ベリファイフェーズ（ステップＳＴ
７）で最終アドレスまでベリファイが進むと、最終ブロ
ックチェックのフェーズに移行する（ステップＳＴ
９）。

【００７８】最終ブロックチェックのフェーズ（ステッ
プＳＴ９）では、まだ消去するブロックが存在する場合
には、再度ロックビットチェックのフェーズ（ステップ
ＳＴ３）に移行して、次のメモリブロックのロックビッ
トチェックを行う。また、最終ブロックである事が確認
されれば、正常終了として、自動一括消去の処理を終了
する。この際、正チャージポンプ検出回路１４、負チャ
ージポンプ検出回路１３はスタンバイ状態にまで降圧さ
れる。以下、この明細書ではスタンバイ状態は同一チッ
プ内部の電源系が待機状態に立ち下がった状態であり、
スタンバイ状態以外で待機状態に立ち下がる状態を含め
た広い概念を示すものである。

【００７９】次に、本発明の不揮発性半導体メモリのブ
ロック０、ブロック１、ブロック２、ブロック３、ブロ
ック４のいずれかのブロックを対象とする自動ブロック
消去の動作を、図９のフローチャートを用いて説明す
る。まず、自動ブロック消去は、データＤ（１５：０）
バスから入力される第一コマンド２０Ｈでセットアップ
モードに入り（ステップＳＴ１１）、次のサイクルで確
認コマンドの第二コマンドＤ０Ｈとブロックアドレスの
取り込みでモードエントリーする（ステップＳＴ１
２）。

【００８０】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ１３）。ロックビットチ
ェックでは、消去の対象となるメモリブロックのロック
ビット情報を読み出し消去可能か否かを判断する。ロッ
クビットの読み出しは、ロックビットフラグ生成回路９
２中のＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６を読み出
し、ロック／アンロックを判断する。

【００８１】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【００８２】非強制消去モードで、ロック状態にあると
判断された時は、消去エラーとして自動一括消去の処理
を終了する。ロックビットチェック後、アンロック又は
強制消去モードにある場合には、次の消去前書き込みの
フェーズに移行する（ステップＳＴ１４）。

【００８３】消去前書き込みのフェーズ（ステップＳＴ
１４）では、自動消去シーケンサ８が、消去対象となっ
ているメモリブロックに対して、データ“０”を書き込
む動作を行う。消去前書き込みでは、正チャージポンプ
検出回路１４を立ち上げ、アドレスインクリメンタを使
用し、順次アドレスをインクリメントさせながらワード
単位で選択されたＷＬに第一の正の電位の消去前書き込
みパルスを印加しながら書き込んでいく。消去前書き込
みのフェーズ終了後、消去パルス印加のフェーズに移行
する（ステップＳＴ１５）。

【００８４】消去パルス印加のフェーズ（ステップＳＴ
１５）では、正チャージポンプ検出回路１４を選択され
たブロックのウェルに接続し、負チャージポンプ検出回
路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ１６）。

【００８５】消去ベリファイのフェーズ（ステップＳＴ
１６）では、消去対象となっているメモリブロックに対
して、最下位アドレスから最上位アドレスまでアドレス
をインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ１７）。

【００８６】再消去前処理のフェーズ（ステップＳＴ１
７）では、再消去前処理回数のカウンター値を１だけイ
ンクリメントさせ、処理を消去パルス印加フェーズに再
度移行させる。消去パルス印加フェーズ（ステップＳＴ
１５）では、再び消去動作を行う。消去パルス印加フェ
ーズ終了後、消去ベリファイのフェーズに移行する（ス
テップＳＴ１６）。

【００８７】消去ベリファイのフェーズ（ステップＳＴ
１６）では、前回消去ベリファイに失敗したアドレスか
ら再びベリファイを開始する。消去パルス印加フェーズ
（ステップＳＴ１５）、消去ベリファイフェーズ（ステ
ップＳＴ１６）、再消去前処理フェーズ（ステップＳＴ
１７）では、消去ベリファイフェーズ（ステップＳＴ１
６）で最終アドレスまでベリファイが行われるか、再消
去前処理フェーズ（ステップＳＴ１７）で再消去前処理
回数のカウンター値があらかじめ設定された最大値にな
るかまでループ処理が続けられる。

【００８８】再消去前処理フェーズ（ステップＳＴ１
７）で再消去前処理回数のカウンター値があらかじめ設
定された最大値に到達すると消去エラー終了として処理
が終了する。また、消去ベリファイフェーズ（ステップ
ＳＴ１６）で最終アドレスまでベリファイが進み、ベリ
ファイ処理でパスすれば、正常終了として処理を終了す
る。この際、正チャージポンプ検出回路１４、負チャー
ジポンプ検出回路１３はスタンバイ状態にまで降圧され
る。

【００８９】次に、本発明の不揮発性半導体メモリの自
動書き込み動作を、図１０のフローチャートを用いて説
明する。まず、自動書き込みは、データＤ（１５：０）
バスから入力される第一コマンド４０Ｈでセットアップ
モードに入り（ステップＳＴ２１）、次のサイクルで書
き込みデータと書き込みアドレスを取り込み、モードエ
ントリーする（ステップＳＴ２２）。

【００９０】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ２３）。ロックビットチ
ェックでは、書き込みの対象となるメモリブロックのロ
ックビット情報を読み出し書き込み可能か否かを判断す
る。ロックビットの読み出しは、ロックビットフラグ生
成回路９２中のＬＢＳＲ（ロックビットステータスレジ
スタ）９５、ＲＳＲ（リードステータスレジスタ）９６
を読み出し、ロック／アンロックを判断する。

【００９１】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。強制書込みモードである場合には、
ＬＢＳＲ（ロックビットステータスレジスタ）９５、Ｒ
ＳＲ（リードステータスレジスタ）９６のレジスタ値に
よらず、自動書き込みを実行する。また、非強制書き込
みモードでロック状態にある時は、書き込みエラーとし
て処理を終了する。

【００９２】書き込みパルス印加のフェーズ（ステップ
ＳＴ２４）では、取り込んだ書き込みアドレスとデータ
に従って、正チャージポンプ検出回路１４を昇圧し、第
一の正の電位を選択されたＷＬに書き込みパルスとして
印加する。パルスの印加後、書き込みベリファイのフェ
ーズに移行する（ステップＳＴ２５）。

【００９３】書き込みベリファイのフェーズ（ステップ
ＳＴ２５）では、書き込みパルス印加後、正チャージポ
ンプ検出回路１４を降圧し、前記第一の電位より低い第
二の正の電位をＷＬに印加して、書き込んだアドレスの
データを読み出し、外部より取り込んだデータと比較す
る。比較はワード単位で実行する。１ビットでも比較で
不一致が生じれば、再度書き込みを行うために、再び、
再書込み前処理に移行する（ステップＳＴ２６）。比較
で全データが一致すれば、正常終了として処理を終了す
る。

【００９４】再書込み前処理のフェーズ（ステップＳＴ
２６）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。また、書き込みが失敗し
たビットを特定し、再び書き込みパルスを印加するため
に、処理を書き込みパルス印加フェーズに移し、正チャ
ージポンプ検出回路１４を再び昇圧して、第一の正の電
位をＷＬに印加し、書き込み処理を行う。カウンター値
が、あらかじめ設定した最大値に到達すると、書き込み
エラーとして処理を終了する。このとき、正チャージポ
ンプ検出回路１４は前記第一、第二の正の電位より低い
スタンバイ状態にまで降圧される。

【００９５】次に、不揮発性半導体メモリの連続自動書
き込み動作を、図２０のフローチャートを用いて説明す
る。まず、連続自動書き込みは、データＤ（１５：０）
バスから入力される第一コマンド８０Ｈでセットアップ
モードに入り（ステップＳＴ３１）、次のサイクルで書
き込みデータ数ＮＨを取り込む（ステップＳＴ３２）。
さらに次のサイクルで書き込みデータと書き込みアドレ
スを取り込み、モードエントリーする（ステップＳＴ３
３）。

【００９６】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ３４）。ロックビットチ
ェックでは、書き込みの対象となるメモリブロックのロ
ックビット情報を読み出し書き込み可能か否かを判断す
る。ロックビットの読み出しは、ロックビットフラグ生
成回路９２中のＬＢＳＲ（ロックビットステータスレジ
スタ）９５、ＲＳＲ（リードステータスレジスタ）９６
を読み出し、ロック／アンロックを判断する。

【００９７】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路を９２介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。強制書込みモードである場合には、
ＬＢＳＲ（ロックビットステータスレジスタ）９５、Ｒ
ＳＲ（リードステータスレジスタ）９６のレジスタ値に
よらず、自動書き込みを実行する。また、非強制書き込
みモードでロック状態にある時は、書き込みエラーとし
て処理を終了する。

【００９８】書き込みパルス印加のフェーズ（ステップ
ＳＴ３６）では、取り込んだ書き込みアドレスとデータ
に従って、正チャージポンプ検出回路１４を昇圧し、第
一の正の電位を選択されたＷＬに書き込みパルスとして
印加する。パルスの印加後、書き込みベリファイのフェ
ーズに移行する（ステップＳＴ３７）。

【００９９】書き込みベリファイのフェーズ（ステップ
ＳＴ３７）では、正チャージポンプ検出回路１４を降圧
し、前記第一の電位より低い第二の正の電位をＷＬに印
加して、書き込んだアドレスのデータを読み出し、外部
より取り込んだデータと比較する。比較はワード単位で
実行する。１ビットでも比較で不一致が生じれば、再度
書き込みを行うために、再び、再書込み前処理に移行す
る（ステップＳＴ３８）。

【０１００】再書込み前処理のフェーズ（ステップＳＴ
３８）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。また、書き込みが失敗し
たビットを特定し、再び書き込みパルスを印加するため
に、処理を書き込みパルス印加に移し、正チャージポン
プ検出回路１４を再び昇圧して、第一の正の電位をＷＬ
に印加し、書き込み処理を行う。カウンター値が、あら
かじめ設定した最大値に到達すると、書き込みエラーと
して処理を終了する。

【０１０１】比較で全データが一致すれば、最終アドレ
スかどうかを確認し、最終アドレスでない場合はステー
タスレジスタに書き込み終了レジスタを書き込み、次の
アドレスとデータを取り込み（ステップＳＴ３５）、書
き込みチャージポンプを前記第二の電位から第一の正の
電位にまで昇圧し、選択されたＷＬに書き込みパルスと
して印加し、書き込みのサイクルを続ける。最終アドレ
スであれば正常終了として処理を終了する。このとき、
正チャージポンプ検出回路１４は前記第一、第二の正の
電位より低いスタンバイ状態にまで降圧される。

【０１０２】次に、本発明の不揮発性半導体メモリのロ
ックビットプログラムの動作を、図１１のフローチャー
トを用いて説明する。まず、ロックビットプログラム
は、データＤ（１５：０）バスから入力される第一コマ
ンド７７Ｈでセットアップモードに入り（ステップＳＴ
４１）、次のサイクルでブロックアドレスを取り込みモ
ードエントリーする（ステップＳＴ４２）。

【０１０３】モードエントリー後、まず、書き込みパル
ス印加のフェーズに移行する（ステップＳＴ４３）。書
き込みパルス印加のフェーズでは、取り込んだ書き込み
アドレスに従って、正チャージポンプ検出回路１４を昇
圧し、第一の正の電位を選択されたＷＬに書き込みパル
スとして印加する。パルスの印加後、書き込みベリファ
イのフェーズに移行する（ステップＳＴ４４）。

【０１０４】書き込みベリファイのフェーズ（ステップ
ＳＴ４４）では、書き込みパルス印加後、正チャージポ
ンプ検出回路１４を降圧し、前記第一の電位より低い第
二の正の電位をＷＬに印加して、書き込んだロックビッ
トアドレスのデータを読み出し、データ比較を行う。ロ
ックビットプログラム実行時の書き込みデータは常に０
である。比較で不一致が生じれば、再度書き込みを行う
ために再書込み前処理に移行する（ステップＳＴ４
５）。比較データが一致すれば、ＬＢＳＲ（ロックビッ
トステータスレジスタ）９５、ＲＳＲ（リードステータ
スレジスタ）９６の更新処理に移行する（ステップＳＴ
４６）。

【０１０５】再書込み前処理のフェーズ（ステップＳＴ
４５）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。カウンター値が、あらか
じめ設定した最大値に到達すると、書き込みエラーとし
て処理を終了する。また、カウンター値があらかじめ設
定した最大値に到達していない場合には、再度書き込み
パルス印加の処理に移行する。

【０１０６】実施の形態２．この実施の形態２による連
続自動書き込み後ロックビット書き込みの動作を、図２
２のフローチャートを用いて説明する。まず、連続自動
書き込み後ロックビット書き込みは、データＤ（１５：
０）バスから入力される第一コマンド８２Ｈでセットア
ップモードに入り（ステップＳＴ５１）、次のサイクル
で書き込みデータ数ＮＨを取り込む（ステップＳＴ５
２）。さらに次のサイクルで書き込みデータと書き込み
アドレスを取り込み、モードエントリーする（ステップ
ＳＴ５３）。

【０１０７】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ５４）。ロックビットチ
ェックでは、書き込みの対象となるメモリブロックのロ
ックビット情報を読み出し書き込み可能か否かを判断す
る。ロックビットの読み出しは、ロックビットフラグ生
成回路９２中のＬＢＳＲ（ロックビットステータスレジ
スタ）９５、ＲＳＲ（リードステータスレジスタ）９６
を読み出し、ロック／アンロックを判断する。

【０１０８】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。強制書込みモードである場合には、
ＬＢＳＲ（ロックビットステータスレジスタ）９５とＲ
ＳＲ（リードステータスレジスタ）９６のレジスタ値に
よらず、自動書き込みを実行する。また、非強制書き込
みモードでロック状態にある時は、書き込みエラーとし
て処理を終了する。

【０１０９】書き込みパルス印加のフェーズ（ステップ
ＳＴ５６）では、取り込んだ書き込みアドレスとデータ
に従って、正チャージポンプ検出回路１４を昇圧し、第
一の正の電位を選択されたＷＬに書き込みパルスとして
印加する。パルスの印加後、書き込みベリファイのフェ
ーズに移行する（ステップＳＴ５７）。

【０１１０】書き込みベリファイのフェーズ（ステップ
Ｓ５７）では、正チャージポンプ検出回路１４を降圧
し、前記第一の電位より低い第二の正の電位をＷＬに印
加して、書き込んだアドレスのデータを読み出し、外部
より取り込んだデータと比較する。比較はワード単位で
実行する。１ビットでも比較で不一致が生じれば、再度
書き込みを行うために、再び、再書込み前処理に移行す
る（ステップＳＴ５８）。

【０１１１】再書込み前処理のフェーズ（ステップＳＴ
５８）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。また、書き込みが失敗し
たビットを特定し、再び書き込みパルスを印加するため
に、処理を書き込みパルス印加に移行し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。

【０１１２】比較で全データが一致すれば、最終アドレ
スかどうかを確認し、最終アドレスでない場合はステー
タスレジスタに書き込み終了レジスタを書き込み、次の
アドレスとデータを取り込み（ステップＳＴ５５）、書
き込みチャージポンプを前記第二の電位から第一の正の
電位にまで昇圧し、選択されたＷＬに書き込みパルスと
して印加し、書き込みのサイクルを続ける。

【０１１３】最終アドレスであれば、次に書き込みデー
タのブロックをロックするロックビット書き込みのフェ
ーズに移行する（ステップＳＴ６０）。ロックビット書
き込みパルス印加のフェーズでは、正チャージポンプ検
出回路１４を第二の電位から第一の正の電位に昇圧し、
選択されたＷＬに書き込みパルスとして印加する。パル
スの印加後、書き込みベリファイのフェーズに移行する
（ステップＳＴ６１）。

【０１１４】書き込みベリファイのフェーズ（ステップ
ＳＴ６１）では、正チャージポンプ検出回路１４を降圧
し、前記第一の電位より低い第二の正の電位をＷＬに印
加して、書き込んだロックビットアドレスのデータを読
み出し、データ比較を行う。ロックビットプログラム実
行時の書き込みデータは常に０である。比較で不一致が
生じれば、再度書き込みを行うために再書込み前処理に
移行する（ステップＳＴ６２）。比較データが一致すれ
ば、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６の更新に
処理を移行する（ステップＳＴ６３）。

【０１１５】再書込み前処理のフェーズ（ステップＳＴ
６２）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。カウンター値が、あらか
じめ設定した最大値に到達すると、書き込みエラーとし
て処理を終了する。また、カウンター値があらかじめ設
定した最大値に到達していない場合には、再度書き込み
パルス印加の処理に移行する。比較データが一致し、Ｌ
ＢＳＲ（ロックビットステータスレジスタ）９５、ＲＳ
Ｒ（リードステータスレジスタ）９６の更新の処理が終
了すれば、正常終了として処理を終了する。このとき、
正チャージポンプ検出回路１４は前記第一、第二の正の
電位より低いスタンバイ状態にまで降圧される。

【０１１６】実施の形態３．この実施の形態３による自
動書き込み後ロックビット書き込みの動作を、図２１の
フローチャートを用いて説明する。まず、自動書き込み
後ロックビット書き込みは、データＤ（１５：０）バス
から入力される第一コマンド８１Ｈでセットアップモー
ドに入り（ステップＳＴ７１）、次のサイクルで書き込
みデータと書き込みアドレスを取り込み、モードエント
リーする。

【０１１７】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ７２）。ロックビットチ
ェックでは、書き込みの対象となるメモリブロックのロ
ックビット情報を読み出し書き込み可能か否かを判断す
る。ロックビットの読み出しは、ロックビットフラグ生
成回路９２中のＬＢＳＲ（ロックビットステータスレジ
スタ）９５、ＲＳＲ（リードステータスレジスタ）９６
を読み出し、ロック／アンロックを判断する。

【０１１８】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。強制書込みモードである場合には、
ＬＢＳＲ（ロックビットステータスレジスタ）９５とＲ
ＳＲ（リードステータスレジスタ）９６のレジスタ値に
よらず、自動書き込みを実行する。また、非強制書き込
みモードでロック状態にある時は、書き込みエラーとし
て処理を終了する。

【０１１９】書き込みパルス印加のフェーズ（ステップ
ＳＴ７４）では、取り込んだ書き込みアドレスとデータ
に従って、正チャージポンプ検出回路１４を昇圧し、第
一の正の電位を選択されたＷＬに書き込みパルスとして
印加する。パルスの印加後、書き込みベリファイのフェ
ーズに移行する（ステップＳＴ７５）。

【０１２０】書き込みベリファイのフェーズ（ステップ
ＳＴ７５）では、正チャージポンプ検出回路１４を降圧
し、前記第一の電位より低い第二の正の電位をＷＬに印
加して、書き込んだアドレスのデータを読み出し、外部
より取り込んだデータと比較する。比較はワード単位で
実行する。１ビットでも比較で不一致が生じれば、再度
書き込みを行うために、再び、再書込み前処理に移行す
る（ステップＳＴ７６）。

【０１２１】再書込み前処理のフェーズ（ステップＳＴ
７６）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。また、書き込みが失敗し
たビットを特定し、再び書き込みパルスを印加するため
に、処理を書き込みパルス印加に移し、正チャージポン
プ検出回路１４を再び昇圧して、第一の正の電位をＷＬ
に印加し、書き込み処理を行う。カウンター値が、あら
かじめ設定した最大値に到達すると、データ書き込みエ
ラーとして処理を終了する。

【０１２２】比較で全データが一致すれば、次に書き込
みデータのブロックをロックするロックビット書き込み
のフェーズに移行する（ステップＳＴ７７）。ロックビ
ット書き込みパルス印加のフェーズでは、正チャージポ
ンプ検出回路１４を第二の電位から第一の正の電位に昇
圧し、選択されたＷＬに書き込みパルスとして印加す
る。パルスの印加後、ロックビット書き込みベリファイ
のフェーズに移行する（ステップＳＴ７８）。

【０１２３】ロックビット書き込みベリファイのフェー
ズ（ステップＳＴ７８）では、正チャージポンプ検出回
路１４を降圧し、前記第一の電位より低い第二の正の電
位をＷＬに印加して、書き込んだロックビットアドレス
のデータを読み出し、データ比較を行う。ロックビット
プログラム実行時の書き込みデータは常に０である。比
較で不一致が生じれば、再度書き込みを行うために再書
込み前処理に移行する（ステップＳＴ７９）。比較デー
タが一致すれば、ＬＢＳＲ（ロックビットステータスレ
ジスタ）９５、ＲＳＲ（リードステータスレジスタ）９
６の更新に処理を移行する（ステップＳＴ８０）。

【０１２４】再書込み前処理のフェーズ（ステップＳＴ
７９）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。カウンター値が、あらか
じめ設定した最大値に到達すると、ロックビット書き込
みエラーとして処理を終了する。また、カウンター値が
あらかじめ設定した最大値に到達していない場合には、
再度書き込みパルス印加の処理に移行する。比較データ
が一致し、ＬＢＳＲ（ロックビットステータスレジス
タ）９５、ＲＳＲ（リードステータスレジスタ）９６の
更新の処理が終了すれば、正常終了として処理を終了す
る。このとき、正チャージポンプ検出回路１４は前記第
一、第二の正の電位より低いスタンバイ状態にまで降圧
される。

【０１２５】実施の形態４．この実施の形態４によるブ
ロック０、ブロック１、ブロック２、ブロック３、ブロ
ック４のいずれかのブロックを対象とする自動ブロック
消去後自動書き込みの動作を、図２３のフローチャート
を用いて説明する。まず、自動ブロック消去後自動書き
込みは、データＤ（１５：０）バスから入力される第一
コマンド８３Ｈでセットアップモードに入り（ステップ
ＳＴ８１）、次のサイクルで確認コマンドの第二コマン
ドＤ０Ｈとブロックアドレスの取り込みでモードエント
リーする（ステップＳＴ８２）。

【０１２６】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ８３）。ロックビットチ
ェックでは、消去の対象となるメモリブロックのロック
ビット情報を読み出し消去可能か否かを判断する。ロッ
クビットの読み出しは、ロックビットフラグ生成回路９
２中のＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６を読み出
し、ロック／アンロックを判断する。

【０１２７】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。非
強制消去モードで、ロック状態にあると判断された時
は、消去エラーとして自動一括消去の処理を終了する。
ロックビットチェック後、アンロック又は強制消去モー
ドにある場合には、次の消去前書き込みのフェーズに移
行する（ステップＳＴ８４）。

【０１２８】消去前書き込みのフェーズ（ステップＳＴ
８４）では、自動消去シーケンサ８が、消去対象となっ
ているメモリブロックに対して、データ“０”を書き込
む動作を行う。消去前書き込みでは、正チャージポンプ
検出回路１４を立ち上げ、アドレスインクリメンタを使
用し、順次アドレスをインクリメントさせながらワード
単位で選択されたＷＬに第一の正の電位の消去前書き込
みパルスを印加しながら書き込んでいく。消去前書き込
みのフェーズ終了後、消去パルス印加のフェーズに移行
する（ステップＳＴ８５）。

【０１２９】消去パルス印加のフェーズ（ステップＳＴ
８５）では、正チャージポンプ検出回路１４を選択され
たブロックのウェルに接続し、負チャージポンプ検出回
路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ８６）。

【０１３０】消去ベリファイのフェーズ（ステップＳＴ
８６）では、消去対象となっているメモリブロックに対
して、最下位アドレスから最上位アドレスまでアドレス
をインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ８７）。

【０１３１】再消去前処理のフェーズ（ステップＳＴ８
７）では、再消去前処理回数のカウンター値を１だけイ
ンクリメントさせ、処理を消去パルス印加フェーズに再
度移行させる。消去パルス印加フェーズ（ステップＳＴ
８５）では、再び消去動作を行う。消去パルス印加フェ
ーズ終了後、消去ベリファイのフェーズに移行する（ス
テップＳＴ８６）。

【０１３２】消去ベリファイのフェーズ（ステップＳＴ
８６）では、前回消去ベリファイに失敗したアドレスか
ら再びベリファイを開始する。消去パルス印加フェーズ
（ステップＳＴ８５）、消去ベリファイフェーズ（ステ
ップＳＴ８６）、再消去前処理フェーズ（ステップＳＴ
８７）では、消去ベリファイフェーズ（ステップＳＴ８
６）で最終アドレスまでベリファイが行われるか、再消
去前処理フェーズ（ステップＳＴ８７）で再消去前処理
回数のカウンター値があらかじめ設定された最大値にな
るかまでループ処理が続けられる。

【０１３３】再消去前処理フェーズ（ステップＳＴ８
７）で、再消去前処理回数のカウンター値があらかじめ
設定された最大値に到達すると消去エラー終了として処
理が終了する。また、消去ベリファイフェーズで最終ア
ドレスまでベリファイが進み、ベリファイ処理でパスす
れば、自動消去のフェーズは終了する。この際、正チャ
ージポンプ検出回路１４、負チャージポンプ検出回路１
３はスタンバイ状態にまで降圧される。

【０１３４】次に書き込みデータと書き込みアドレスを
取り込み（ステップＳＴ８８）、自動書き込みのフェー
ズに移行する（ステップＳＴ８９）。書き込みパルス印
加のフェーズでは、取り込んだ書き込みアドレスとデー
タに従って、正チャージポンプ検出回路１４を昇圧し、
第一の正の電位を選択されたＷＬに書き込みパルスとし
て印加する。パルスの印加後、書き込みベリファイのフ
ェーズに移行する（ステップＳＴ９０）。

【０１３５】書き込みベリファイのフェーズ（ステップ
ＳＴ９０）では、書き込みパルス印加後、正チャージポ
ンプ検出回路１４を降圧し、前記第一の電位より低い第
二の正の電位をＷＬに印加して、書き込んだアドレスの
データを読み出し、外部より取り込んだデータと比較す
る。比較はワード単位で実行する。１ビットでも比較で
不一致が生じれば、再度書き込みを行うために、再び、
再書込み前処理に移行する（ステップＳＴ９１）。比較
で全データが一致すれば、正常終了として処理を終了す
る。

【０１３６】再書込み前処理のフェーズ（ステップＳＴ
９１）では、書き込み回数をカウントするカウンターの
値を＋１インクリメントする。また、書き込みが失敗し
たビットを特定し、再び書き込みパルスを印加するため
に、処理を書き込みパルス印加に移し、正チャージポン
プ検出回路１４を再び昇圧して、第一の正の電位をＷＬ
に印加し、書き込み処理を行う。カウンター値が、あら
かじめ設定した最大値に到達すると、書き込みエラーと
して処理を終了する。このとき、正チャージポンプ検出
回路１４は前記第一、第二の正の電位より低いスタンバ
イ状態にまで降圧される。

【０１３７】実施の形態５．この実施の形態５による自
動一括消去後自動書き込みの動作を、図２４のフローチ
ャートを用いて説明する。この場合の自動一括消去で
は、ブロック０、ブロッター１、ブロック２、ブロック
３の全てのブロックを対象にする。自動一括消去後自動
書き込みでは、データＤ（１５：０）バスから入力され
る第一コマンド８４Ｈでセットアップモードに入り（ス
テップＳＴ１０１）、次のサイクルで確認コマンドの第
二コマンド２０Ｈでモードエントリーする（ステップＳ
Ｔ１０２）。

【０１３８】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ１０３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０１３９】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。非
強制消去モードで、ロック状態にあると判断された時
は、最終ブロックチェックであるか否かを確認し（ステ
ップＳＴ１０４）、消去対象となるブロックがまだ存在
する場合には、次のブロックのロックビットチェックを
行う。最終ブロックであると判断された場合には、正常
終了として自動一括消去の処理を終了する。

【０１４０】ロックビットチェック後、アンロック又は
強制消去モードにある場合には、次の消去前書き込みの
フェーズに移行する（ステップＳＴ１０５）。消去前書
き込みのフェーズでは、自動消去シーケンサ８が、消去
対象となっているメモリブロックに対して、データ
“０”を書き込む動作を行う。消去前書き込みでは、正
チャージポンプ検出回路１４を立ち上げ、アドレスイン
クリメンタを使用し、順次アドレスをインクリメントさ
せながらワード単位で選択されたＷＬに第一の正の電位
の消去前書き込みパルスを印加しながら書き込んでい
く。消去前書き込みのフェーズ終了後、消去パルス印加
のフェーズに移行する（ステップＳＴ１０６）。

【０１４１】消去パルス印加のフェーズ（ステップＳＴ
１０６）では、正チャージポンプ検出回路１４を選択さ
れたブロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ１０７）。

【０１４２】消去ベリファイのフェーズ（ステップＳＴ
１０７）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ１０８）。

【０１４３】再消去前処理のフェーズ（ステップＳＴ１
０８）では、再消去前処理回数のカウンター値を１だけ
インクリメントさせ、処理を消去パルス印加フェーズに
再度移行させる。消去パルス印加フェーズ（ステップＳ
Ｔ１０６）では、再び消去動作を行う。消去パルス印加
フェーズ終了後、消去ベリファイのフェーズに移行する
（ステップＳＴ１０７）。

【０１４４】消去ベリファイのフェーズ（ステップＳＴ
１０７）では、前回消去ベリファイに失敗したアドレス
から再びベリファイを開始する。消去パルス印加フェー
ズ（ステップＳＴ１０６）、消去ベリファイフェーズ
（ステップＳＴ１０７）、再消去前処理フェーズ（ステ
ップＳＴ１０８）では、消去ベリファイフェーズ（ステ
ップＳＴ１０７）で最終アドレスまでベリファイが行わ
れるか、再消去前処理フェーズ（ステップＳＴ１０８）
で再消去前処理回数のカウンター値があらかじめ設定し
た最大値になるかまでループ処理が続けられる。再消去
前処理フェーズ（ステップＳＴ１０８）で再消去前処理
回数のカウンター値があらかじめ設定された最大値に到
達すると消去エラー終了として処理が終了する。また、
消去ベリファイフェーズ（ステップＳＴ１０７）で最終
アドレスまでベリファイが進むと、最終ブロックチェッ
クのフェーズに移行する（ステップＳＴ１０９）。

【０１４５】最終ブロックチェックのフェーズ（ステッ
プＳＴ１０９）では、まだ消去するブロックが存在する
場合には、再度ロックビットチェックのフェーズに移行
して、次のメモリブロックのロックビットチェックを行
う。また、最終ブロックである事が確認されれば、正常
終了して、自動一括消去の処理を終了する。この際、正
チャージポンプ検出回路１４、負チャージポンプ検出回
路１３はスタンバイ状態にまで降圧される。

【０１４６】次に書き込みデータと書き込みアドレスを
取り込み（ステップＳＴ１１０）、自動書き込みのフェ
ーズに移行する（ステップＳＴ１１１）。書き込みパル
ス印加のフェーズでは、取り込んだ書き込みアドレスと
データに従って、正チャージポンプ検出回路１４を昇圧
し、選択されたＷＬに前記第一の正の電位を書き込みパ
ルスとして印加する。パルスの印加後、書き込みベリフ
ァイのフェーズに移行する（ステップＳＴ１１２）。

【０１４７】書き込みベリファイのフェーズ（ステップ
ＳＴ１１２）では、書き込みパルス印加後、正チャージ
ポンプ検出回路１４を降圧し、前記第一の電位より低い
第二の正の電位をＷＬに印加して、書き込んだアドレス
のデータを読み出し、外部より取り込んだデータと比較
する。比較はワード単位で実行する。１ビットでも比較
で不一致が生じれば、再度書き込みを行うために、再
び、再書込み前処理に移行する（ステップＳＴ１１
３）。比較で全データが一致すれば、正常終了として処
理を終了する。

【０１４８】再書込み前処理のフェーズ（ステップＳＴ
１１３）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して第一の正の電位をＷＬ
に印加し、書き込み処理を行う。カウンター値が、あら
かじめ設定した最大値に到達すると、書き込みエラーと
して処理を終了する。このとき、正チャージポンプ検出
回路１４は前記第一、第二の正の電位より低いスタンバ
イ状態にまで降圧される。

【０１４９】実施の形態６．この実施の形態６によるブ
ロック０、ブロック１、ブロック２、ブロック３、ブロ
ック４のいずれかのブロックを対象とする自動ブロック
消去後連続自動書き込みの動作を、図２５のフローチャ
ートを用いて説明する。まず、自動ブロック消去後自動
書き込みは、データＤ（１５：０）バスから入力される
第一コマンド８５Ｈでセットアップモードに入り（ステ
ップＳＴ１２１）、次のサイクルで確認コマンドの第二
コマンドＤ０Ｈとブロックアドレスの取り込みでモード
エントリーする（ステップＳＴ１２２）。

【０１５０】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ１２３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０１５１】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。非
強制消去モードで、ロック状態にあると判断された時
は、消去エラーとして自動一括消去の処理を終了する。

【０１５２】ロックビットチェック後、アンロック又は
強制消去モードにある場合には、次の消去前書き込みの
フェーズに移行する（ステップＳＴ１２４）。消去前書
き込みのフェーズでは、自動消去シーケンサ８が、消去
対象となっているメモリブロックに対して、データ
“０”を書き込む動作を行う。消去前書き込みでは、正
チャージポンプ検出回路１４を立ち上げ、アドレスイン
クリメンタを使用し、順次アドレスをインクリメントさ
せながらワード単位で選択されたＷＬに第一の正の電位
の消去前書き込みパルスを印加しながら書き込んでい
く。消去前書き込みのフェーズ終了後、消去パルス印加
のフェーズに移行する（ステップＳＴ１２５）。

【０１５３】消去パルス印加のフェーズ（ステップＳＴ
１２５）では、正チャージポンプ検出回路１４を選択さ
れたブロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ１２６）。

【０１５４】消去ベリファイのフェーズ（ステップＳＴ
１２６）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ１２７）。

【０１５５】再消去前処理のフェーズ（ステップＳＴ１
２７）では、再消去前処理回数のカウンター値を１だけ
インクリメントさせ、処理を消去パルス印加フェーズに
再度移行させる。消去パルス印加フェーズ（ステップＳ
Ｔ１２５）では、再び消去動作を行う。消去パルス印加
フェーズ終了後、消去ベリファイのフェーズに移行する
（ステップＳＴ１２６）。消去ベリファイのフェーズで
は、前回消去ベリファイに失敗したアドレスから再びベ
リファイを開始する。消去パルス印加フェーズ（ステッ
プＳＴ１２５）、消去ベリファイフェーズ（ステップＳ
Ｔ１２６）、再消去前処理フェーズ（ステップＳＴ１２
７）では、消去ベリファイフェーズ（ステップＳＴ１２
６）で最終アドレスまでベリファイが行われるか、再消
去前処理フェーズ（ステップＳＴ１２７）で再消去前処
理回数のカウンター値があらかじめ設定された最大値に
なるかまでループ処理が続けられる。再消去前処理フェ
ーズ（ステップＳＴ１２７）で再消去前処理回数のカウ
ンター値があらかじめ設定された最大値に到達すると消
去エラー終了として処理が終了する。また、消去ベリフ
ァイフェーズ（ステップＳＴ１２６）で最終アドレスま
でベリファイが進み、ベリファイ処理でパスすれば、自
動消去のフェーズは終了する。この際、正チャージポン
プ検出回路１４、負チャージポンプ検出回路１３はスタ
ンバイ状態にまで降圧される。

【０１５６】次に連続自動書き込のフェーズに移行す
る。書き込みデータ数ＮＨを取り込み（ステップＳＴ１
２８）、さらに次のサイクルで書き込みデータと書き込
みアドレスを取り込み（ステップＳＴ１２９）、書き込
みパルス印加のフェーズに移行する（ステップＳＴ１３
０）。書き込みパルス印加のフェーズでは、取り込んだ
書き込みアドレスとデータに従って、正チャージポンプ
検出回路１４を昇圧し、第一の正の電位を選択されたＷ
Ｌに書き込みパルスとして印加する。パルスの印加後、
書き込みベリファイのフェーズに移行する（ステップＳ
Ｔ１３１）。

【０１５７】書き込みベリファイのフェーズ（ステップ
ＳＴ１３１）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだアドレスのデータを読み出し、外
部より取り込んだデータと比較する。比較はワード単位
で実行する。１ビットでも比較で不一致が生じれば、再
度書き込みを行うために、再び、再書込み前処理に移行
する（ステップＳＴ１３２）。

【０１５８】再書込み前処理のフェーズ（ステップＳＴ
１３２）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。

【０１５９】比較で全データが一致すれば、最終アドレ
スかどうかを確認し、最終アドレスでない場合は、ステ
ータスレジスタに書き込み終了レジスタを書き込み、次
のアドレスとデータを取り込み（ステップＳＴ１２
９）、書き込みチャージポンプを前記第二の電位から第
一の正の電位にまで昇圧し、選択されたＷＬに書き込み
パルスとして印加し、書き込みのサイクルを続ける。最
終アドレスであれば、正常終了として処理を終了する。
このとき、正チャージポンプ検出回路１４は前記第一、
第二の正の電位より低いスタンバイ状態にまで降圧され
る。

【０１６０】実施の形態７．この実施の形態７による自
動一括消去後自動連続書き込みの動作を、図２６のフロ
ーチャートを用いて説明する。この場合の自動一括消去
では、ブロック０、ブロック１、ブロック２、ブロック
３の全てのブロックを対象にする。自動一括消去後自動
書き込みでは、データＤ（１５：０）バスから入力され
る第一コマンド８６Ｈでセットアップモードに入り（ス
テップＳＴ１４１）、次のサイクルで確認コマンドの第
二コマンド２０Ｈでモードエントリーする（ステップＳ
Ｔ１４２）。

【０１６１】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ１４３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０１６２】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【０１６３】非強制消去モードで、ロック状態にあると
判断された時は、最終ブロックチェックであるか否かを
確認し（ステップＳＴ１４４）、消去対象となるブロッ
クがまだ存在する場合には、次のブロックのロックビッ
トチェックを行う（ステップＳＴ１４３）。最終ブロッ
クであると判断された場合には、正常終了として自動一
括消去の処理を終了する。ロックビットチェック後、ア
ンロック又は強制消去モードにある場合には、次の消去
前書き込みのフェーズに移行する（ステップＳＴ１４
５）。

【０１６４】消去前書き込みのフェーズでは、自動消去
シーケンサ８が、消去対象となっているメモリブロック
に対して、データ“０”を書き込む動作を行う。消去前
書き込みでは、正チャージポンプ検出回路１４を立ち上
げ、アドレスインクリメンタを使用し、順次アドレスを
インクリメントさせながらワード単位で選択されたＷＬ
に第一の正の電位の消去前書き込みパルスを印加しなが
ら書き込んでいく。消去前書き込みのフェーズ終了後、
消去パルス印加のフェーズに移行する（ステップＳＴ１
４６）。

【０１６５】消去パルス印加のフェーズ（ステップＳＴ
１４６）では、正チャージポンプ検出回路１４を選択さ
れたフロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ１４７）。

【０１６６】消去ベリファイのフェーズ（ステップＳＴ
１４７）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ１４８）。

【０１６７】再消去前処理のフェーズ（ステップＳＴ１
４８）では、再消去前処理回数のカウンター値を１だけ
インクリメントさせ、処理を消去パルス印加フェーズに
再度移行させる。消去パルス印加フェーズ（ステップＳ
Ｔ１４６）では、再び消去動作を行う。消去パルス印加
フェーズ終了後、消去ベリファイのフェーズに移行する
（ステップＳＴ１４７）。消去ベリファイのフェーズで
は、前回消去ベリファイに失敗したアドレスから再びベ
リファイを開始する。消去パルス印加フェーズ（ステッ
プＳＴ１４６）、消去ベリファイフェーズ（ステップＳ
Ｔ１４７）、再消去前処理フェーズ（ステップＳＴ１４
８）では、消去ベリファイフェーズ（ステップＳＴ１４
７）で最終アドレスまでベリファイが行われるか、再消
去前処理フェーズ（ステップＳＴ１４８）で再消去前処
理回数のカウンター値があらかじめ設定した最大値にな
るかまでループ処理が続けられる。

【０１６８】再消去前処理フェーズ（ステップＳＴ１４
８）で再消去前処理回数のカウンター値があらかじめ設
定された最大値に到達すると消去エラー終了として処理
が終了する。また、消去ベリファイフェーズ（ステップ
ＳＴ１４７）で最終アドレスまでベリファイが進むと、
最終ブロックチェックのフェーズに移行する（ステップ
ＳＴ１４９）。

【０１６９】最終ブロックチェックのフェーズ（ステッ
プＳＴ１４９）では、まだ消去するブロックが存在する
場合には、再度ロックビットチェックのフェーズに移行
して、次のメモリブロックのロックビットチェックを行
う。また、最終ブロックである事が確認されれば、正常
終了として、自動一括消去の処理を終了する。この際、
正チャージポンプ検出回路１４、負チャージポンプ検出
回路１３はスタンバイ状態にまで降圧される。

【０１７０】次に連続自動書き込のフェーズに移行す
る。書き込みデータ数ＮＨを取り込み（ステップＳＴ１
５０）、さらに次のサイクルで書き込みデータと書き込
みアドレスを取り込み（ステップＳＴ１５１）、書き込
みパルス印加のフェーズに移行する（ステップＳＴ１５
２）。

【０１７１】書き込みパルス印加のフェーズ（ステップ
ＳＴ１５２）では、取り込んだ書き込みアドレスとデー
タに従って、正チャージポンプ検出回路を昇圧し、第一
の正の電位を選択されたＷＬに書き込みパルスとして印
加する。パルスの印加後、書き込みベリファイのフェー
ズに移行する（ステップＳＴ１５３）。

【０１７２】書き込みベリファイのフェーズ（ステップ
ＳＴ１５３）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだアドレスのデータを読み出し、外
部より取り込んだデータと比較する。比較はワード単位
で実行する。１ビットでも比較で不一致が生じれば、再
度書き込みを行うために、再び、再書込み前処理に移行
する（ステップＳＴ１５４）。

【０１７３】再書込み前処理のフェーズ（ステップＳＴ
１５４）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。

【０１７４】比較で全データが一致すれば、最終アドレ
スかどうかを確認し、最終アドレスでない場合はステー
タスレジスタに書き込み終了レジスタを書き込み、次の
アドレスとデータを取り込み（ステップＳＴ１５１）、
書き込みチャージポンプを前記第二の電位から第一の正
の電位にまで昇圧し、選択されたＷＬに書き込みパルス
として印加し、書き込みのサイクルを続ける。最終アド
レスであれば正常終了として処理を終了する。このと
き、正チャージポンプ検出回路１４は前記第一、第二の
正の電位より低いスタンバイ状態にまで降圧される。

【０１７５】実施の形態８．この実施の形態８によるブ
ロック０、ブロック１、ブロック２、ブロック３、ブロ
ック４のいずれかのブロックを対象とする自動ブロック
消去後自動書き込み＋ロックビット書き込みの動作を、
図２７のフローチャートを用いて説明する。まず、自動
ブロック消去後自動書き込みは、データＤ（１５：０）
バスから入力される第一コマンド８７Ｈでセットアップ
モードに入り（ステップＳＴ１６１）、次のサイクルで
確認コマンドの第二コマンドＤ０Ｈとブロックアドレス
の取り込みでモードエントリーする（ステップＳＴ１６
２）。

【０１７６】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ１６３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０１７７】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【０１７８】非強制消去モードで、ロック状態にあると
判断された時は、消去エラーとして自動一括消去の処理
を終了する。ロックビットチェック後、アンロック又は
強制消去モードにある場合には、次の消去前書き込みの
フェーズに移行する（ステップＳＴ１６４）。

【０１７９】消去前書き込みのフェーズ（ステップＳＴ
１６４）では、自動消去シーケンサ８が、消去対象とな
っているメモリブロックに対して、データ“０”を書き
込む動作を行う。消去前書き込みでは、正チャージポン
プ検出回路１４を立ち上げ、アドレスインクリメンタを
使用し、順次アドレスをインクリメントさせながらワー
ド単位で選択されたＷＬに第一の正の電位の消去前書き
込みパルスを印加しながら書き込んでいく。消去前書き
込みのフェーズ終了後、消去パルス印加のフェーズに移
行する（ステップＳＴ１６５）。

【０１８０】消去パルス印加のフェーズ（ステップＳＴ
１６５）では、正チャージポンプ検出回路１４を選択さ
れたブロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ１６６）。

【０１８１】消去ベリファイのフェーズ（ステップＳＴ
１６６）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ１６７）。

【０１８２】再消去前処理のフェーズ（ステップＳＴ１
６７）では、再消去前処理回数のカウンター値を１だけ
インクリメントさせ、処理を消去パルス印加フェーズに
再度移行させる。消去パルス印加フェーズ（ステップＳ
Ｔ１６５）では、再び消去動作を行う。消去パルス印加
フェーズ終了後、消去ベリファイのフェーズに移行する
（ステップＳＴ１６６）。消去ベリファイのフェーズで
は、前回消去ベリファイに失敗したアドレスから再びベ
リファイを開始する。消去パルス印加フェーズ（ステッ
プＳＴ１６５）、消去ベリファイフェーズ（ステップＳ
Ｔ１６６）、再消去前処理フェーズ（ステップＳＴ１６
７）では、消去ベリファイフェーズ（ステップＳＴ１６
６）で最終アドレスまでベリファイが行われるか、再消
去前処理フェーズ（ステップＳＴ１６７）で再消去前処
理回数のカウンター値があらかじめ設定された最大値に
なるかまでループ処理が続けられる。

【０１８３】再消去前処理フェーズ（ステップＳＴ１６
７）で再消去前処理回数のカウンター値があらかじめ設
定された最大値に到達すると消去エラー終了として処理
が終了する。また、消去ベリファイフェーズ（ステップ
ＳＴ１６６）で最終アドレスまでベリファイが進み、ベ
リファイ処理でパスすれば、自動消去のフェーズは終了
する。この際、正チャージポンプ検出回路１４、負チャ
ージポンプ検出回路１３はスタンバイ状態にまで降圧さ
れる。

【０１８４】次に書き込みデータと書き込みアドレスを
取り込み（ステップＳＴ１６８）、自動書き込みのフェ
ーズに移行する（ステップＳＴ１６９）。書き込みパル
ス印加のフェーズでは、取り込んだ書き込みアドレスと
データに従って、正チャージポンプ検出回路１４を昇圧
し、第一の正の電位を選択されたＷＬに書き込みパルス
として印加する。パルスの印加後、書き込みベリファイ
のフェーズに移行する（ステップＳＴ１７０）。

【０１８５】書き込みベリファイのフェーズ（ステップ
ＳＴ１７０）では、書き込みパルス印加後、正チャージ
ポンプ検出回路１４を降圧し、前記第一の電位より低い
第二の正の電位をＷＬに印加して、書き込んだアドレス
のデータを読み出し、外部より取り込んだデータと比較
する。比較はワード単位で実行する。１ビットでも比較
で不一致が生じれば、再度書き込みを行うために、再
び、再書込み前処理に移行する（ステップＳＴ１７
１）。

【０１８６】再書込み前処理のフェーズ（ステップＳＴ
１７１）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。比較で全データが一致すれば、
ロックビット書き込みのフェーズに移行する。このと
き、正チャージポンプ検出回路１４は前記第二の正の電
位となっている。

【０１８７】ロックビット書き込みパルス印加のフェー
ズ（ステップＳＴ１７２）では、正チャージポンプ検出
回路１４を第二の電位から第一の正の電位に昇圧し、選
択されたＷＬに書き込みパルスとして印加する。パルス
の印加後、書き込みベリファイのフェーズに移行する
（ステップＳＴ１７３）。書き込みベリファイのフェー
ズでは、正チャージポンプ検出回路１４を降圧し、前記
第一の電位より低い第二の正の電位をＷＬに印加して、
書き込んだロックビットアドレスのデータを読み出し、
データ比較を行う。ロックビットプログラム実行時の書
き込みデータは常に０である。比較で不一致が生じれ
ば、再度書き込みを行うために再書込み前処理に移行す
る（ステップＳＴ１７４）。比較データが一致すれば、
ＬＢＳＲ（ロックビットステータスレジスタ）９５、Ｒ
ＳＲ（リードステータスレジスタ）９６の更新に処理を
移行する。（ステップＳＴ１７５）

【０１８８】再書込み前処理のフェーズ（ステップＳＴ
１７４）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。カウンター値が、あら
かじめ設定した最大値に到達すると、ロックビット書き
込みエラー終了として処理を終了する。また、カウンタ
ー値があらかじめ設定した最大値に到達していない場合
には、再度書き込みパルス印加の処理に移行する。比較
データが一致し、ＬＢＳＲ（ロックビットステータスレ
ジスタ）９５、ＲＳＲ（リードステータスレジスタ）９
６の更新の処理が終了すれば、正常終了として処理を終
了する。このとき、正チャージポンプ検出回路１４は前
記第一、第二の正の電位より低いスタンバイ状態にまで
降圧される。

【０１８９】実施の形態９．この実施の形態９による自
動一括消去後自動書き込み＋ロックビット書き込みの動
作を、図２８のフローチャートを用いて説明する。この
場合の自動一括消去では、ブロック０、ブロック１、ブ
ロック２、ブロック３の全てのブロックを対象にする。
自動一括消去後自動書き込み＋ロックビット書き込みで
は、データＤ（１５：０）バスから入力される第一コマ
ンド８８Ｈでセットアップモードに入り（ステップＳＴ
１８１）、次のサイクルで確認コマンドの第二コマンド
２０Ｈでモードエントリーする（ステップＳＴ１８
２）。

【０１９０】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ１８３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０１９１】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【０１９２】非強制消去モードで、ロック状態にあると
判断された時は、最終ブロックチェックであるか否かを
確認し（ステップＳＴ１８４）、消去対象となるブロッ
クがまだ存在する場合には、次のブロックのロックビッ
トチェックを行う（ステップＳＴ１８３）。最終ブロッ
クであると判断された場合には、正常終了として自動一
括消去の処理を終了する。ロックビットチェック後、ア
ンロック又は強制消去モードにある場合には、次の消去
前書き込みのフェーズに移行する（ステップＳＴ１８
５）。

【０１９３】消去前書き込みのフェーズ（ステップＳＴ
１８５）では、自動消去シーケンサ８が、消去対象とな
っているメモリブロックに対して、データ“０”を書き
込む動作を行う。消去前書き込みでは、正チャージポン
プ検出回路１４を立ち上げ、アドレスインクリメンタを
使用し、順次アドレスをインクリメントさせながらワー
ド単位で選択されたＷＬに第一の正の電位の消去前書き
込みパルスを印加しながら書き込んでいく。消去前書き
込みのフェーズ終了後、消去パルス印加のフェーズに移
行する（ステップＳＴ１８６）。

【０１９４】消去パルス印加のフェーズ（ステップＳＴ
１８６）では、正チャージポンプ検出回路１４を選択さ
れたブロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ１８７）。

【０１９５】消去ベリファイのフェーズ（ステップＳＴ
１８７）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ１８８）。

【０１９６】再消去前処理のフェーズ（ステップＳＴ１
８８）では、再消去前処理回数のカウンタ値を１だけイ
ンクリメントさせ、処理を消去パルス印加フェーズに再
度移行させる。消去パルス印加フェーズ（ステップＳ１
８６）では、再び消去動作を行う。消去パルス印加フェ
ーズ終了後、消去ベリファイのフェーズに移行する（ス
テップＳＴ１８７）。消去ベリファイのフェーズでは、
前回消去ベリファイに失敗したアドレスから再びベリフ
ァイを開始する。消去パルス印加フェーズ（ステップＳ
１８６）、消去ベリファイフェーズ（ステップＳＴ１８
７）、再消去前処理フェーズ（ステップＳＴ１８８）で
は、消去ベリファイフェーズ（ステップＳＴ１８７）で
最終アドレスまでベリファイが行われるか、再消去前処
理フェーズ（ステップＳＴ１８８）で再消去前処理回数
のカウンター値があらかじめ設定した最大値になるかま
でループ処理が続けられる。

【０１９７】再消去前処理フェーズ（ステップＳＴ１８
８）で再消去前処理回数のカウンター値があらかじめ設
定された最大値に到達すると消去エラー終了として処理
が終了する。また、消去ベリファイフェーズ（ステップ
ＳＴ１８７）で最終アドレスまでベリファイが進むと、
最終ブロックチェックのフェーズに移行する（ステップ
ＳＴ１８９）。

【０１９８】最終ブロックチェックのフェーズ（ステッ
プＳＴ１８９）では、まだ消去するブロックが存在する
場合には、再度ロックビットチェックのフェーズに移行
して、次のメモリブロックのロックビットチェックを行
う。また、最終ブロックである事が確認されれば、次の
自動書き込みのフェーズに移行する。この際、正チャー
ジポンプ検出回路１４、負チャージポンプ検出回路１３
はスタンバイ状態にまで降圧される。

【０１９９】次に書き込みデータと書き込みアドレスを
取り込み（ステップＳＴ１９０）、自動書き込みのフェ
ーズに移行する。書き込みパルス印加のフェーズ（ステ
ップＳＴ１９１）では、取り込んだ書き込みアドレスと
データに従って、正チャージポンプ検出回路１４を昇圧
し、第一の正の電位を選択されたＷＬに書き込みパルス
として印加する。パルスの印加後、書き込みベリファイ
のフェーズに移行する（ステップＳＴ１９２）。

【０２００】書き込みベリファイのフェーズ（ステップ
ＳＴ１９２）では、書き込みパルス印加後、正チャージ
ポンプ検出回路１４を降圧し、前記第一の電位より低い
第二の正の電位をＷＬに印加して、書き込んだアドレス
のデータを読み出し、外部より取り込んだデータと比較
する。比較はワード単位で実行する。１ビットでも比較
で不一致が生じれば、再度書き込みを行うために、再
び、再書込み前処理に移行する（ステップＳＴ１９
３）。

【０２０１】再書込み前処理のフェーズ（ステップＳＴ
１９３）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。比較で全データが一致すれば、
正常終了として処理を終了する。このとき、正チャージ
ポンプ検出回路１４は前記第二の正の電位にまで降圧さ
れる。

【０２０２】次に書き込みデータのブロックをロックす
るロックビット書き込みのフェーズに移行する。ロック
ビット書き込みパルス印加のフェーズ（ステップＳＴ１
９４）では、正チャージポンプ検出回路１４を第二の電
位から第一の正の電位に昇圧し、選択されたＷＬに書き
込みパルスとして印加する。パルスの印加後、書き込み
ベリファイのフェーズに移行する（ステップＳＴ１９
５）。

【０２０３】書き込みベリファイのフェーズ（ステップ
ＳＴ１９５）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだロックビットアドレスのデータを
読み出し、データ比較を行う。ロックビットプログラム
実行時の書き込みデータは常に０である。比較で不一致
が生じれば、再度書き込みを行うために再書込み前処理
に移行する（ステップＳＴ１９６）。比較データが一致
すれば、ＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６の更新
に処理を移行する（ステップＳＴ１９７）。

【０２０４】再書込み前処理のフェーズ（ステップＳＴ
１９６）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。カウンター値が、あら
かじめ設定した最大値に到達すると、ロックビット書き
込みエラー終了として処理を終了する。また、カウンタ
ー値があらかじめ設定した最大値に到達していない場合
には、再度書き込みパルス印加の処理に移行する（ステ
ップＳＴ１９４）。比較データが一致し、ＬＢＳＲ（ロ
ックビットステータスレジスタ）９５、ＲＳＲ（リード
ステータスレジスタ）９６の更新処理が終了すれば、正
常終了として処理を終了する。このとき、正チャージポ
ンプ検出回路１４は前記第一、第二の正の電位より低い
スタンバイ状態にまで降圧される。

【０２０５】実施の形態１０．この実施の形態１０によ
るブロック０、ブロック１、ブロック２、ブロック３、
ブロック４のいずれかのブロックを対象とする自動ブロ
ック消去後自動連続書き込み＋ロックビット書き込みの
動作を、図２９のフローチャートを用いて説明する。ま
ず、自動ブロック消去後自動書き込みは、データＤ（１
５：０）バスから入力される第一コマンド８９Ｈでセッ
トアップモードに入り（ステップＳＴ２０１）、次のサ
イクルで確認コマンドの第二コマンドＤ０Ｈとブロック
アドレスの取り込みでモードエントリーする（ステップ
ＳＴ２０２）。

【０２０６】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ２０３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０２０７】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリブロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【０２０８】非強制消去モードで、ロック状態にあると
判断された時は、消去エラーとして自動一括消去の処理
を終了する。ロックビットチェック後、アンロック又は
強制消去モードにある場合には、次の消去前書き込みの
フェーズに移行する（ステップＳＴ２０４）。消去前書
き込みのフェーズでは、自動消去シーケンサ８が、消去
対象となっているメモリブロックに対して、データ
“０”を書き込む動作を行う。消去前書き込みでは、正
チャージポンプ検出回路１４を立ち上げ、アドレスイン
クリメンタを使用し、順次アドレスをインクリメントさ
せながらワード単位で選択されたＷＬに第一の正の電位
の消去前書き込みパルスを印加しながら書き込んでい
く。消去前書き込みのフェーズ終了後、消去パルス印加
のフェーズに移行する（ステップＳＴ２０５）。

【０２０９】消去パルス印加のフェーズ（ステップＳＴ
２０５）では、正チャージポンプ検出回路１４を選択さ
れたブロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ２０６）。

【０２１０】消去ベリファイのフェーズ（ステップＳＴ
２０６）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ２０７）。

【０２１１】再消去前処理のフェーズ（ステップＳＴ２
０７）では、再消去前処理回数のカウンター値を１だけ
インクリメントさせ、処理を消去パルス印加フェーズに
再度移行させる。消去パルス印加フェーズ（ステップＳ
Ｔ２０５）では、再び消去動作を行う。消去パルス印加
フェーズ終了後、消去ベリファイのフェーズに移行する
（ステップＳＴ２０６）。消去ベリファイのフェーズで
は、前回消去ベリファイに失敗したアドレスから再びベ
リファイを開始する。

【０２１２】消去パルス印加フェーズ（ステップＳＴ２
０５）、消去ベリファイフェーズ（ステップＳＴ２０
６）、再消去前処理フェーズ（ステップＳＴ２０７）で
は、消去ベリファイフェーズ（ステップＳＴ２０６）で
最終アドレスまでベリファイが行われるか、再消去前処
理フェーズ（ステップＳＴ２０７）で再消去前処理回数
のカウンター値があらかじめ設定された最大値になるか
までループ処理が続けられる。再消去前処理フェーズ
（ステップＳＴ２０７）で再消去前処理回数のカウンタ
ー値があらかじめ設定された最大値に到達すると消去エ
ラー終了として処理が終了する。また、消去ベリファイ
フェーズ（ステップＳＴ２０６）で最終アドレスまでベ
リファイが進み、ベリファイ処理でパスすれば、自動消
去のフェーズは終了する。この際、正チャージポンプ検
出回路１４、負チャージポンプ検出回路１３はスタンバ
イ状態にまで降圧される。

【０２１３】次に連続自動書き込みのフェーズに移行す
る。書き込みデータ数ＮＨを取り込み（ステップＳＴ２
０８）、さらに次のサイクルで書き込みデータと書き込
みアドレスを取り込み（ステップＳＴ２０９）、書き込
みパルス印加のフェーズに移行する（ステップＳＴ２１
０）。

【０２１４】書き込みパルス印加のフェーズ（ステップ
ＳＴ２１０）では、取り込んだ書き込みアドレスとデー
タに従って、正チャージポンプ検出回路１４を昇圧し、
第一の正の電位を選択されたＷＬに書き込みパルスとし
て印加する。パルスの印加後、書き込みベリファイのフ
ェーズに移行する（ステップＳＴ２１１）。

【０２１５】書き込みベリファイのフェーズ（ステップ
ＳＴ２１１）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだアドレスのデータを読み出し、外
部より取り込んだデータと比較する。比較はワード単位
で実行する。１ビットでも比較で不一致が生じれば、再
度書き込みを行うために、再び、再書込み前処理に移行
する（ステップＳＴ２１２）。

【０２１６】再書込み前処理のフェーズ（ステップＳＴ
２１２）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。

【０２１７】比較で全データが一致すれば、最終アドレ
スかどうかを確認し、最終アドレスでない場合はステー
タスレジスタに書き込み終了レジスタを書き込み、次の
アドレスとデータを取り込み（ステップＳＴ２０９）、
書き込みチャージポンプを前記第二の電位から第一の正
の電位にまで昇圧し、選択されたＷＬに書き込みパルス
として印加し、書き込みのサイクルを続ける。最終アド
レスであれば自動連続書き込みの処理を終了する。この
とき、正チャージポンプ検出回路１４は前記第二の正の
電位にまで降圧される。

【０２１８】次に書き込みデータのブロックをロックす
るロックビット書き込みのフェーズに移行する。ロック
ビット書き込みパルス印加のフェーズ（ステップＳＴ２
１４）では、正チャージポンプ検出回路１４を第二の電
位から第一の正の電位に昇圧し、選択されたＷＬに書き
込みパルスとして印加する。パルスの印加後、書き込み
ベリファイのフェーズに移行する（ステップＳＴ２１
５）。

【０２１９】書き込みベリファイのフェーズ（ステップ
ＳＴ２１５）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだロックビットアドレスのデータを
読み出し、データ比較を行う。ロックビットプログラム
実行時の書き込みデータは常に０である。比較で不一致
が生じれば、再度書き込みを行うために再書込み前処理
に移行する（ステップＳＴ２１６）。比較データが一致
すれば、ＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６の更新
に処理を移行する（ステップＳＴ２１７）。

【０２２０】再書込み前処理のフェーズでは、書き込み
回数をカウントするカウンターの値を＋１インクリメン
トする。カウンター値が、あらかじめ設定した最大値に
到達すると、ロックビット書き込みエラー終了として処
理を終了する。また、カウンター値があらかじめ設定し
た最大値に到達していない場合には、再度書き込みパル
ス印加の処理に移行する（ステップＳＴ２１４）。比較
データが一致し、ＬＢＳＲ（ロックビットステータスレ
ジスタ）９５、ＲＳＲ（リードステータスレジスタ）９
６の更新処理が終了すれば、正常終了として処理を終了
する。このとき、正チャージポンプ検出回路１４は前記
第一、第二の正の電位より低いスタンバイ状態にまで降
圧される。

【０２２１】実施の形態１１．この実施の形態１１によ
る自動一括消去後自動連続書き込み＋ロックビット書き
込みの動作を、図３０のフローチャートを用いて説明す
る。この場合の自動一括消去では、ブロック０、ブロッ
ク１、ブロック２、ブロック３の全てのブロックを対象
にする。自動一括消去後自動書き込み＋ロックビット書
き込みでは、データＤ（１５：０）バスから入力される
第一コマンド９０Ｈでセットアップモードに入り（ステ
ップＳＴ２２１）、次のサイクルで確認コマンドの第二
コマンド２０Ｈでモードエントリーする（ステップＳＴ
２２２）。

【０２２２】モードエントリー後、まず、ロックビット
チェックを行う（ステップＳＴ２２３）。ロックビット
チェックでは、消去の対象となるメモリブロックのロッ
クビット情報を読み出し消去可能か否かを判断する。ロ
ックビットの読み出しは、ロックビットフラグ生成回路
９２中のＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６を読み
出し、ロック／アンロックを判断する。

【０２２３】リセット直後の状態で、ＬＢＳＲ（ロック
ビットステータスレジスタ）９５、ＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がオールゼロである
場合には、ロックビットフラグ生成回路９２を介して、
対象となるメモリフロックのロックビットデータを読み
出し、ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６のレジス
タ値をセットする。ロック状態であっても、強制消去モ
ードである場合には、ＬＢＳＲ（ロックビットステータ
スレジスタ）９５とＲＳＲ（リードステータスレジス
タ）９６のレジスタ値を、消去動作に入ると共に、「ロ
ックビット読み出し後、非ロック」状態に設定する。

【０２２４】非強制消去モードで、ロック状態にあると
判断された時は、最終ブロックチェックであるか否かを
確認し（ステップＳＴ２２４）、消去対象となるブロッ
クがまだ存在する場合には、次のブロックのロックビッ
トチェックを行う。最終ブロックであると判断された場
合には、正常終了として自動一括消去の処理を終了す
る。ロックビットチェック後、アンロック又は強制消去
モードにある場合には、次の消去前書き込みのフェーズ
に移行する（ステップＳＴ２２５）。

【０２２５】消去前書き込みのフェーズ（ステップＳＴ
２２５）では、自動消去シーケンサ８が、消去対象とな
っているメモリブロックに対して、データ“０”を書き
込む動作を行う。消去前書き込みでは、正チャージポン
プ検出回路１４を立ち上げ、アドレスインクリメンタを
使用し、順次アドレスをインクリメントさせながらワー
ド単位で選択されたＷＬに第一の正の電位の消去前書き
込みパルスを印加しながら書き込んでいく。消去前書き
込みのフェーズ終了後、消去パルス印加のフェーズに移
行する（ステップＳＴ２２６）。

【０２２６】消去パルス印加のフェーズ（ステップＳＴ
２２６）では、正チャージポンプ検出回路１４を選択さ
れたブロックのウェルに接続し、負チャージポンプ検出
回路１３を立ち上げて選択されたブロックのＷＬに接続
し、消去パルスを消去対象となっているメモリブロック
のみに印加して消去動作を行う。消去パルス印加フェー
ズ終了後、消去ベリファイのフェーズに移行する（ステ
ップＳＴ２２７）。

【０２２７】消去ベリファイのフェーズ（ステップＳＴ
２２７）では、消去対象となっているメモリブロックに
対して、最下位アドレスから最上位アドレスまでアドレ
スをインクリメントさせながら消去ベリファイ処理を行
う。消去ベリファイのフェーズで、ベリファイフェイル
が生じた場合、再消去を行うために再消去前処理のフェ
ーズに移行する（ステップＳＴ２２８）。

【０２２８】再消去前処理のフェーズ（ステップＳＴ２
２８）では、再消去前処理回数のカウンター値を１だけ
インクリメントさせ、処理を消去パルス印加フェーズに
再度移行させる。消去パルス印加フェーズ（ステップＳ
Ｔ２２６）では、再び消去動作を行う。消去パルス印加
フェーズ終了後、消去ベリファイのフェーズに移行する
（ステップＳＴ２２７）。消去ベリファイのフェーズで
は、前回消去ベリファイに失敗したアドレスから再びベ
リファイを開始する。消去パルス印加フェーズ（ステッ
プＳＴ２２６）、消去ベリファイフェーズ（ステップＳ
Ｔ２２７）、再消去前処理フェーズ（ステップＳＴ２２
８）では、消去ベリファイフェーズ（ステップＳＴ２２
７）で最終アドレスまでベリファイが行われるか、再消
去前処理フェーズ（ステップＳＴ２２８）で再消去前処
理回数のカウンター値があらかじめ設定した最大値にな
るかまでループ処理が続けられる。

【０２２９】再消去前処理フェーズ（ステップＳＴ２２
８）で再消去前処理回数のカウンター値があらかじめ設
定された最大値に到達すると消去エラー終了として処理
が終了する。また、消去ベリファイフェーズ（ステップ
ＳＴ２２７）で最終アドレスまでベリファイが進むと、
最終ブロックチェックのフェーズに移行する（ステップ
ＳＴ２２９）。

【０２３０】最終ブロックチェックのフェーズ（ステッ
プＳＴ２２９）では、まだ消去するブロックが存在する
場合には、再度ロックビットチェックのフェーズに移行
して、次のメモリブロックのロックビットチェックを行
う。また、最終ブロックである事が確認されれば、自動
一括消去の処理を終了する。この際、正チャージポンプ
検出回路１４、負チャージポンプ検出回路１３はスタン
バイ状態にまで降圧される。

【０２３１】次に連続自動書き込みのフェーズに移行す
る。書き込みデータ数ＮＨを取り込み（ステップＳＴ２
３０）、さらに次のサイクルで書き込みデータと書き込
みアドレスを取り込み（ステップＳＴ２３１）、書き込
みパルス印加のフェーズに移行する（ステップＳＴ２３
２）。

【０２３２】書き込みパルス印加のフェーズ（ステップ
ＳＴ２３２）では、取り込んだ書き込みアドレスとデー
タに従って、正チャージポンプ検出回路１４を昇圧し、
第一の正の電位を選択されたＷＬに書き込みパルスとし
て印加する。パルスの印加後、書き込みベリファイのフ
エーズに移行する（ステップＳＴ２３３）。

【０２３３】書き込みベリファイのフェーズ（ステップ
ＳＴ２３３）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだアドレスのデータを読み出し、外
部より取り込んだデータと比較する。比較はワード単位
で実行する。１ビットでも比較で不一致が生じれば、再
度書き込みを行うために、再び、再書込み前処理に移行
する（ステップＳＴ２３４）。

【０２３４】再書込み前処理のフェーズ（ステップＳＴ
２３４）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。また、書き込みが失敗
したビットを特定し、再び書き込みパルスを印加するた
めに、処理を書き込みパルス印加に移し、正チャージポ
ンプ検出回路１４を再び昇圧して、第一の正の電位をＷ
Ｌに印加し、書き込み処理を行う。カウンター値が、あ
らかじめ設定した最大値に到達すると、書き込みエラー
として処理を終了する。

【０２３５】比較で全データが一致すれば、最終アドレ
スかどうかを確認し、最終アドレスでない場合は、ステ
ータスレジスタに書き込み終了レジスタを書き込み、次
のアドレスとデータを取り込み（ステップＳＴ２３
１）、書き込みチャージポンプを前記第二の電位から第
一の正の電位にまで昇圧し、選択されたＷＬに書き込み
パルスとして印加し、書き込みのサイクルを続ける。最
終アドレスであれば、正常終了として処理を終了する。
このとき、正チャージポンプ検出回路１４は前記第二の
正の電位にまで降圧される。

【０２３６】次に書き込みデータのブロックをロックす
るロックビット書き込みのフェーズに移行する。ロック
ビット書き込みパルス印加のフェーズ（ステップＳＴ２
３６）では、正チャージポンプ検出回路１４を第二の電
位から第一の正の電位に昇圧し、選択されたＷＬに書き
込みパルスとして印加する。パルスの印加後、書き込み
ベリファイのフェーズに移行する（ステップＳＴ２３
７）。

【０２３７】書き込みベリファイのフェーズ（ステップ
ＳＴ２３７）では、正チャージポンプ検出回路１４を降
圧し、前記第一の電位より低い第二の正の電位をＷＬに
印加して、書き込んだロックビットアドレスのデータを
読み出し、データ比較を行う。ロックビットプログラム
実行時の書き込みデータは常に０である。比較で不一致
が生じれば、再度書き込みを行うために再書込み前処理
に移行する（ステップＳＴ２３８）。比較データが一致
すれば、ＬＢＳＲ（ロックビットステータスレジスタ）
９５、ＲＳＲ（リードステータスレジスタ）９６の更新
に処理を移行する（ステップＳＴ２３９）。

【０２３８】再書込み前処理のフェーズ（ステップＳＴ
２３８）では、書き込み回数をカウントするカウンター
の値を＋１インクリメントする。カウンター値が、あら
かじめ設定した最大値に到達すると、ロックビット書き
込みエラー終了として処理を終了する。また、カウンタ
ー値があらかじめ設定した最大値に到達していない場合
には、再度ロックビット書き込みパルス印加の処理に移
行する（ステップＳＴ２３６）。比較データが一致し、
ＬＢＳＲ（ロックビットステータスレジスタ）９５、Ｒ
ＳＲ（リードステータスレジスタ）９６の更新処理が終
了すれば、正常終了として処理を終了する。このとき、
正チャージポンプ検出回路１４は前記第一、第二の正の
電位より低いスタンバイ状態にまで降圧される。

【０２３９】次に、本発明の不揮発性半導体メモリのロ
ックビットリードの動作を、図１２のフローチャートを
用いて説明する。まず、ロックビットリードは、データ
Ｄ（１５：０）バスから入力される第一コマンド７１Ｈ
でセットアップモードに入り（ステップＳＴ２４１）、
次のサイクルでブロックアドレスを取り込みモードエン
トリーする（ステップＳＴ２４２）。

【０２４０】モードエントリー後、まず、ロックビット
リードのフェーズに移行する（ステップＳＴ２４３）。
ロックビットリードのフェーズでは、取り込んだ書き込
みアドレスに従って、ロックビットデータをリードす
る。ロックビットリード後、ＬＢＳＲ（ロックビットス
テータスレジスタ）９５、ＲＳＲ（リードステータスレ
ジスタ）９６の更新処理に移行する（ステップＳＴ２４
４）。ＬＢＳＲ（ロックビットステータスレジスタ）９
５、ＲＳＲ（リードステータスレジスタ）９６の更新で
は、読み出したロック／アンロックのデータに従って更
新する。更新後、ロックビットリードの処理を終了す
る。

【０２４１】図１８は本発明の不揮発性半導体メモリ１
０６とメモリをアクセスするデータ処理装置１０７を示
す説明図である。不揮発性半導体メモリ１０６とデータ
処理装置１０７間は、アドレスＡ（１６：０）、データ
Ｄ（１５：０）、制御信号によって結合されている。ま
た、不揮発性半導体メモリ１０６中のＬＢＳＲ（ロック
ビットステータスレジスタ）９５とＲＳＲ（リードステ
ータスレジスタ）９６のレジスタ値がデータ処理装置１
０７に入力されている。

【０２４２】アドレスＡ（１６：０）バス１０８には、
データ処理装置１０７がアクセスするメモリアドレスが
入力される。データＤ（１５：０）バス１０９は、読み
出しモード時には、読み出すメモリアドレスのデータが
不揮発性半導体メモリ１０６から出力され、自動消去や
自動書き込み時のコマンド入力時には、データ処理装置
１０７からコマンドデータが不揮発性半導体メモリ１０
６へ出力される。

【０２４３】ＩＣＥ信号１１０は、コマンド入力及び読
み出しモード時にＬアクティブに変化し、ＩＷＥ信号１
１１は、コマンド入力時にＩＣＥ信号１１０と共にＬア
クティブになる。ＩＯＥ信号１１２は、読み出しモード
時、Ｌアクティブにする事によって読み出しデータをデ
ータＤ（１５；０）バス１０９に出力させる。また、Ｉ
ＲＰ信号１１３は、Ｌアクティブになる事によって、不
揮発性半導体メモリ１０６をリセットパワーダウン状態
に変化させる。ＩＢＹＴＥ信号１１４は、バイトアクセ
ス操作を行う時にＬアクティブとなる。

【０２４４】図１９は自動ブロック消去コマンド入力の
アクセスタイミングを示す説明図である。自動ブロック
消去は、複数個あるメモリブロックのうちの１つのメモ
リブロックのみを消去する。まず、第一コマンド入力の
ため、ＩＣＥ信号１１０とＩＷＥ信号１１１をＬアクテ
ィブにし、データＤ（１５：０）バス１０９より、第一
コマンドである２０Ｈを入力する。第一コマンドの取り
込みは、ＩＣＥ信号１１０とＩＷＥ信号１１１の早い方
の信号の立ち上がりで行う。

【０２４５】次に第二コマンド入力のため、ＩＣＥ信号
１１０とＩＷＥ信号１１１を再度Ｌアクティブにし、デ
ータＤ（１５：０）バス１０９より第二コマンドである
Ｄ０Ｈを入力する。さらに、消去すべきメモリのブロッ
クアドレスをアドレスＡ（１６：０）バス１０８に入力
する。同様なアクセスタイミングで、図２に示す各動作
モードに対するコマンドが、ＩＣＥ信号１１０とＩＷＥ
信号１１１信号とデータＤ（１５：０）バス１０９によ
って入力される。自動消去時には、データ処理装置１０
７は、ＬＢＳＲ（ロックビットステータスレジスタ）９
５とＲＳＲ（リードステータスレジスタ）９６のレジス
タ値の内容を読み取り、どのブロックが消去可能である
かを判断して消去する。

【０２４６】

【発明の効果】以上のように、この発明によれば、処理
受付手段により受け付けられたコマンドに含まれている
各々の処理シーケンスを実行する毎に、次の処理シーケ
ンスの実行に必要なデータを取得して当該処理シーケン
スを実行する実行手段を設けるように構成したので、書
き込み、消去、ロックビット書き込みなどを連続処理す
る場合の処理時間を短縮することができる効果がある。

【０２４７】この発明によれば、１つの処理シーケンス
の実行を終了して、次の処理シーケンスの実行を開始す
る際、一旦スタンバイ状態に移行することなく、次の処
理シーケンスの実行を開始するように構成したので、書
き込み、消去、ロックビット書き込みなどを連続処理す
る場合の処理時間を短縮することができる効果がある。

【０２４８】この発明によれば、処理受付手段がメモリ
アレイに対する複数のデータの連続書き込みを要求する
コマンドを受け付けた場合、メモリアレイに対する１つ
のデータの書き込みが終了する毎に、一旦スタンバイ状
態に移行することなく、次に書き込むデータを取得して
当該データの書き込みを行うように構成したので、連続
して書き込む場合の処理時間を短縮することができる効
果がある。

【０２４９】この発明によれば、処理受付手段がメモリ
アレイに対する１つのデータの書き込み後に、ロックビ
ットデータの書き込みを要求するコマンドを受け付けた
場合、メモリアレイに対するデータの書き込みが終了し
た後、一旦スタンバイ状態に移行することなく、そのロ
ックビットデータを取得して当該ロックビットデータの
書き込みを行うように構成したので、書き込み、ロック
ビット書き込みを連続処理する場合の処理時間を短縮す
ることができる効果がある。

【０２５０】この発明によれば、処理受付手段がメモリ
アレイに対する複数のデータの連続書き込み後に、ロッ
クビットデータの書き込みを要求するコマンドを受け付
けた場合、メモリアレイに対する１つのデータの書き込
みが終了する毎に、一旦スタンバイ状態に移行すること
なく、次に書き込むデータを取得して当該データの書き
込みを実施し、その後、一旦スタンバイ状態に移行する
ことなく、そのロックビットデータを取得して当該ロッ
クビットデータの書き込みを行うように構成したので、
書き込み、ロックビット書き込みなどの処理時間を短縮
することができる効果がある。

【０２５１】この発明によれば、処理受付手段がメモリ
アレイに記憶されているデータの消去後に、１つのデー
タの書き込みを要求するコマンドを受け付けた場合、メ
モリアレイに記憶されているデータを消去した後、一旦
スタンバイ状態に移行することなく、１つのデータを取
得して当該データの書き込みを行うように構成したの
で、書き込み、消去を連続処理する場合の処理時間を短
縮することができる効果がある。

【０２５２】この発明によれば、処理受付手段がメモリ
アレイに記憶されているデータの消去後に、複数のデー
タの連続書き込みを要求するコマンドを受け付けた場
合、メモリアレイに記憶されているデータを消去した
後、一旦スタンバイ状態に移行することなく、書き込み
対象のデータを１つ取得して当該データの書き込みを実
施し、以後、メモリアレイに対する１つのデータの書き
込みが終了する毎に、一旦スタンバイ状態に移行するこ
となく、次に書き込むデータを取得して当該データの書
き込みを行うように構成したので、書き込み、消去を連
続して処理する場合の処理時間を短縮することができる
効果がある。

【０２５３】この発明によれば、処理受付手段がメモリ
アレイに記憶されているデータの消去後に、１つのデー
タの書き込みを実行して、ロックビットデータの書き込
みを要求するコマンドを受け付けた場合、メモリアレイ
に記憶されているデータを消去した後、一旦スタンバイ
状態に移行することなく、１つのデータを取得して当該
データの書き込みを実施し、その後、一旦スタンバイ状
態に移行することなく、そのロックビットデータを取得
して当該ロックビットデータの書き込みを行うように構
成したので、書き込み、消去、ロックビット書き込みを
連して処理する場合の処理時間を短縮することができる
効果がある。

【０２５４】この発明によれば、処理受付手段がメモリ
アレイに記憶されているデータの消去後に、複数のデー
タの連続書き込みを実行して、ロックビットデータの書
き込みを要求するコマンドを受け付けた場合、メモリア
レイに記憶されているデータを消去した後、一旦スタン
バイ状態に移行することなく、書き込み対象のデータを
１つ取得して当該データの書き込みを実施し、以後、メ
モリアレイに対する１つのデータの書き込みが終了する
毎に、一旦スタンバイ状態に移行することなく、次に書
き込むデータを取得して当該データの書き込みを実施
し、その後、一旦スタンバイ状態に移行することなく、
そのロックビットデータを取得して当該ロックビットデ
ータの書き込みを行うように構成したので、書き込み、
消去、ロックビット書き込みを連続処理する場合の処理
時間を短縮することができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による不揮発性半導
体メモリを示す構成図である。

【図２】 不揮発性半導体メモリの動作モードの一覧を
示す説明図である。

【図３】 マイクロシーケンサの内部を示す構成図であ
る。

【図４】 チャージポンプの内部を示す構成図である。

【図５】 メモリデコーダ及びメモリブロックの内部を
示す構成図である。

【図６】 メモリブロックのアドレス空間を示す説明図
である。

【図７】 自動消去シーケンサの内部を示す構成図であ
る。

【図８】 自動一括消去シーケンスを示すフローチャー
トである。

【図９】 ブロック０、ブロック１、ブロック２、ブロ
ック３のメモリブロックを消去する自動ブロック消去シ
ーケンスを示すフローチャートである。

【図１０】 自動書き込みシーケンスを示すフローチャ
ートである。

【図１１】 ロックビットプログラムのシーケンスを示
すフローチャートである。

【図１２】 ロックビットリードのシーケンスを示すフ
ローチャートである。

【図１３】 ロックビット生成回路の機能ブロックを示
す構成図である。

【図１４】 ロックビットフラグ生成回路の各レジスタ
にセットされる値を示す説明図である。

【図１５】 電源立ち上げ時のロックビットフラグ生成
回路の動作シーケンスを示すシーケンス図である。

【図１６】 図５におけるＸデコーダ、Ｙデコーダ、メ
モリセルアレイ、センスアンプ／書き込み回路を抽出し
た回路図である。

【図１７】 図５におけるＸデコーダ、Ｙデコーダ、ダ
ミーメモリセルアレイ、ロックビットセルアレイ、セン
スアンプ／書き込み回路を抽出した回路図である。

【図１８】 不揮発性半導体メモリとデータ処理装置の
接続関係を示す説明図である。

【図１９】 自動ブロック消去コマンド入力のアクセス
タイミングを示す説明図である。

【図２０】 自動連続書き込みシーケンスを示すフロー
チャートである。

【図２１】 自動書き込み後ロックビット書き込みシー
ケンスを示すフローチャートである。

【図２２】 自動連続書き込み後ロックビット書き込み
シーケンスを示すフローチャートである。

【図２３】 自動ブロック消去後自動書き込みシーケン
スを示すフローチャートである。

【図２４】 自動一括消去後自動書き込みシーケンスを
示すフローチャートである。

【図２５】 自動ブロック消去後自動連続書き込みシー
ケンスを示すフローチャートである。

【図２６】 自動一括消去後自動連続書き込みシーケン
スを示すフローチャートである。

【図２７】 自動ブロック消去後自動書き込み＋ロック
ビット書き込みシーケンスを示すフローチャートであ
る。

【図２８】 自動一括消去後自動書き込み＋ロックビッ
ト書き込みシーケンスを示すフローチャートである。

【図２９】 自動ブロック消去後自動連続書き込み＋ロ
ックビット書き込みシーケンスを示すフローチャートで
ある。

【図３０】 自動一括消去後自動連続書き込み＋ロック
ビット書き込みシーケンスを示すブローチャートであ
る。

【符号の説明】

１ ラッチ回路（処理受付手段）、２ マイクロシーケ
ンサ（実行手段）、３メモリデコーダ、４ チャージポ
ンプ、５ メモリブロック、６ コマンドポート、７
ステータスレジスタ、８ 自動消去シーケンサ、９ テ
ストモードシーケンサ、１０ パワーリセット回路、１
１ クロック生成回路、１２ デコーダ・チャージポン
プ制御信号生成回路、１３ 負チャージポンプ検出回
路、１４正チャージポンプ検出回路、１６ 電圧切換回
路、１７ ブロックアドレスラッチ、１８ Ｘ（ロウ）
アドレスラッチ、１９ Ｙ（コラム）アドレス入力バッ
ファラッチ、２０ ブロックアドレスプリデコーダ、２
１ Ｘ（ロウ）アドレスプリデコーダ、２２ Ｙ（コラ
ム）アドレスプリデコーダ、２３ ８ＫＢのメモリブロ
ック（４）、２４ ３２ＫＢのメモリブロック（０）、
２５ ３２ＫＢのメモリブロック（１）、２６ ３２Ｋ
Ｂのメモリブロック（２）、２７ ３２ＫＢのメモリブ
ロック（３）、２８ 自動消去シーケンス制御回路、２
９ 消去前書き込み制御回路、３０ 消去／消去ベリフ
ァイ制御回路、３２ 消去前書き込み信号生成回路、３
３ アドレスインクリメンタ、３４ 消去ベリファイ回
路、６９ 自動書き込みシーケンサ、７０ Ｙデコー
ダ、７１ Ｘデコーダ、７２センスアンプ／書き込み回
路、９１ タイマー回路、９２ ロックビットフラグ生
成回路、９３ ロックビット読み出し制御回路、９４
ロックビットフラグ設定制御回路、９５ ＬＢＳＲ（ロ
ックビットステータスレジスタ）、９６ ＲＳＲ（リー
ドステータスレジスタ）、９７ ロックビット読み出し
制御回路、９８Ｙデコーダ、９９ Ｘデコーダ、１００
センスアンプ／書き込み回路、１０６ 不揮発性半導
体メモリ、１０７ データ処理装置、１０８ アドレス
バス、１０９ データバス。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数のメモリセルが行列状に配置された
   メモリアレイに対してデータをアクセスする際、複数の
   処理シーケンスを含むコマンドを受け付ける処理受付手
   段と、上記処理受付手段により受け付けられたコマンド
   に含まれている各々の処理シーケンスを実行する毎に、
   次の処理シーケンスの実行に必要なデータを取得して当
   該処理シーケンスを実行する実行手段とを備えた不揮発
   性半導体メモリ。
2. 【請求項２】 実行手段は、１つの処理シーケンスの実
   行を終了して、次の処理シーケンスの実行を開始する
   際、一旦スタンバイ状態に移行することなく、次の処理
   シーケンスの実行を開始することを特徴とする請求項１
   記載の不揮発性半導体メモリ。
3. 【請求項３】 実行手段は、処理受付手段がメモリアレ
   イに対する複数のデータの連続書き込みを要求するコマ
   ンドを受け付けた場合、上記メモリアレイに対する１つ
   のデータの書き込みが終了する毎に、一旦スタンバイ状
   態に移行することなく、次に書き込むデータを取得して
   当該データの書き込みを行うことを特徴とする請求項２
   記載の不揮発性半導体メモリ。
4. 【請求項４】 実行手段は、処理受付手段がメモリアレ
   イに対する１つのデータの書き込み後に、ロックビット
   データの書き込みを要求するコマンドを受け付けた場
   合、上記メモリアレイに対するデータの書き込みが終了
   した後、一旦スタンバイ状態に移行することなく、その
   ロックビットデータを取得して当該ロックビットデータ
   の書き込みを行うことを特徴とする請求項２記載の不揮
   発性半導体メモリ。
5. 【請求項５】 実行手段は、処理受付手段がメモリアレ
   イに対する複数のデータの連続書き込み後に、ロックビ
   ットデータの書き込みを要求するコマンドを受け付けた
   場合、上記メモリアレイに対する１つのデータの書き込
   みが終了する毎に、一旦スタンバイ状態に移行すること
   なく、次に書き込むデータを取得して当該データの書き
   込みを実施し、その後、一旦スタンバイ状態に移行する
   ことなく、そのロックビットデータを取得して当該ロッ
   クビットデータの書き込みを行うことを特徴とする請求
   項２記載の不揮発性半導体メモリ。
6. 【請求項６】 実行手段は、処理受付手段がメモリアレ
   イに記憶されているデータの消去後に、１つのデータの
   書き込みを要求するコマンドを受け付けた場合、上記メ
   モリアレイに記憶されているデータを消去した後、一旦
   スタンバイ状態に移行することなく、１つのデータを取
   得して当該データの書き込みを行うことを特徴とする請
   求項２記載の不揮発性半導体メモリ。
7. 【請求項７】 実行手段は、処理受付手段がメモリアレ
   イに記憶されているデータの消去後に、複数のデータの
   連続書き込みを要求するコマンドを受け付けた場合、上
   記メモリアレイに記憶されているデータを消去した後、
   一旦スタンバイ状態に移行することなく、書き込み対象
   のデータを１つ取得して当該データの書き込みを実施
   し、以後、上記メモリアレイに対する１つのデータの書
   き込みが終了する毎に、一旦スタンバイ状態に移行する
   ことなく、次に書き込むデータを取得して当該データの
   書き込みを行うことを特徴とする請求項２記載の不揮発
   性半導体メモリ。
8. 【請求項８】 実行手段は、処理受付手段がメモリアレ
   イに記憶されているデータの消去後に、１つのデータの
   書き込みを実行して、ロックビットデータの書き込みを
   要求するコマンドを受け付けた場合、上記メモリアレイ
   に記憶されているデータを消去した後、一旦スタンバイ
   状態に移行することなく、１つのデータを取得して当該
   データの書き込みを実施し、その後、一旦スタンバイ状
   態に移行することなく、そのロックビットデータを取得
   して当該ロックビットデータの書き込みを行うことを特
   徴とする請求項２記載の不揮発性半導体メモリ。
9. 【請求項９】 実行手段は、処理受付手段がメモリアレ
   イに記憶されているデータの消去後に、複数のデータの
   連続書き込みを実行して、ロックビットデータの書き込
   みを要求するコマンドを受け付けた場合、上記メモリア
   レイに記憶されているデータを消去した後、一旦スタン
   バイ状態に移行することなく、書き込み対象のデータを
   １つ取得して当該データの書き込みを実施し、以後、上
   記メモリアレイに対する１つのデータの書き込みが終了
   する毎に、一旦スタンバイ状態に移行することなく、次
   に書き込むデータを取得して当該データの書き込みを実
   施し、その後、一旦スタンバイ状態に移行することな
   く、そのロックビットデータを取得して当該ロックビッ
   トデータの書き込みを行うことを特徴とする請求項２記
   載の不揮発性半導体メモリ。