JP2002217766A - 高周波信号受信装置 - Google Patents
高周波信号受信装置Info
- Publication number
- JP2002217766A JP2002217766A JP2001007342A JP2001007342A JP2002217766A JP 2002217766 A JP2002217766 A JP 2002217766A JP 2001007342 A JP2001007342 A JP 2001007342A JP 2001007342 A JP2001007342 A JP 2001007342A JP 2002217766 A JP2002217766 A JP 2002217766A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable gain
- demodulation
- output
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
力される高周波信号受信装置において入力レベルが非常
に低い弱電界における受信性能を確保する。 【解決手段】 入力端子17と第一の可変利得回路18
の間に低雑音増幅回路25とこの低雑音増幅回路25と
並列に接続されたスイッチ26を設け、復調品質検出回
路22からの出力に基づいて、前記スイッチ26のオン
・オフと前記第一の可変利得回路18と前記第二の可変
利得回路20の利得を予め定められた規則に従って、前
記制御電圧発生回路24で制御する。このことにより、
入力レベルが非常に低い弱電界においてNFが改善でき
る。
Description
きな複数の高周波信号が入力される高周波信号受信装置
に関するものである。
信装置について説明する。
差の大きな複数の高周波信号が入力される入力端子1
と、この入力端子1に入力された信号が供給される第一
の可変利得回路2と、この第一の可変利得回路2の出力
が供給される第一のフィルタ回路3と、この第一のフィ
ルタ回路3の出力が一方の入力に供給される第一の混合
回路4と、この第一の混合回路4の他方の入力に接続さ
れた第一の発振回路5と、前記第一の混合回路4の出力
が供給される第二の可変利得回路6と、この第二の可変
利得回路6の出力が供給される復調回路7と、この復調
回路7の出力が接続された出力端子8と、前記復調回路
7からの出力に基づいて、前記第一の可変利得回路2と
前記第二の可変利得回路6の利得を制御する制御電圧発
生回路9を備えた構成となっていた。
ついて図9を用いて説明する。図9において、10は入
力端子1に入力される入力レベル(dBm)、11は利
得(dB)、12は第二の可変利得回路6の利得グラ
フ、13は第一の可変利得回路2の利得グラフである。
入力レベル10の範囲で入力された場合の第一の可変利
得回路2と第二の可変利得回路6の利得配分を示してい
る。入力レベル10が−80dBmから−70dBmに
10dB上がった時は、第二の可変利得回路6は、利得
グラフ12の12aに示すように利得を10dB下げ
る。このとき第一の可変利得回路2は利得グラフ13が
示すように利得の変化はない。次に入力レベル10が−
70dBmから0dBmに70dB上がった時は、第二
の可変利得回路6は、利得グラフ12が示すように利得
の変化はない。このとき第一の可変利得回路2は利得グ
ラフ13の13aに示すように利得を70dB下げるよ
うに動作する。図9において第一の可変利得回路2と第
二の可変利得回路6の利得カーブの変わる14のポイン
トをAGCディレーポイントと呼ぶ。
波信号受信装置を構成する上で、非常に重要な項目であ
る。仮にAGCディレーポイント14を15の方向に設
定すると、第一の可変利得回路2の利得が入力レベル1
0に対してより低く設定され、第一の混合回路4での歪
特性は向上するが高周波信号受信装置のNF特性が悪化
する。逆にAGCディレーポイント14を16の方向に
設定すると、第一の可変利得回路2の利得がより高く設
定され第一の混合回路4での歪特性が劣化するが、高周
波信号受信装置のNF特性が向上する。このため従来の
回路では、歪とNFが最適になるように復調回路7から
の出力信号を用いて制御発生回路9から第一の可変利得
回路2と第二の可変利得回路6の利得を適宜設定してい
た。
願平11−354303号公報がある。
うな従来の構成では、第一の可変利得回路2のNFが高
周波信号受信装置の全体のNFを決定する上で支配的で
あることは明白だが、歪特性を考慮して利得を低く設定
するため、入力レベルが非常に低い弱電界における受信
性能を向上できないという問題があった。
ので入力レベルが非常に低い弱電界における受信性能を
確保する高周波信号受信装置を提供することを目的とし
たものである。
に本発明の高周波信号受信装置は、入力端子と第一の可
変利得回路の間に低雑音増幅回路とこの低雑音増幅回路
と並列に接続されたスイッチを設け、復調品質検出回路
からの出力に基づいて、前記スイッチのオン・オフと第
一の可変利得回路と第二の可変利得回路の利得を予め定
められた規則に従って、制御電圧発生回路で制御するも
のである。
において出力端子から出力される信号の品質を向上させ
る高周波信号受信装置が提供できる。
は、電界レベル差の大きな複数の高周波信号が入力され
る入力端子と、この入力端子に入力された信号が供給さ
れる第一の可変利得回路と、この第一の可変利得回路の
出力が供給される非線形回路と、この非線形回路の出力
が供給される第二の可変利得回路と、この第二の可変利
得回路の出力が供給される復調回路と、この復調回路の
出力が供給される復調品質検出回路と、この復調品質検
出回路の出力が接続された出力端子と、前記復調品質検
出回路からの出力に基づいて、前記第一の可変利得回路
と前記第二の可変利得回路の利得を制御する制御電圧発
生回路を備え、前記入力端子と前記第一の可変利得回路
の間に低雑音増幅回路とこの低雑音増幅回路と並列に接
続されたスイッチを設け、前記復調品質検出回路からの
出力に基づいて、前記スイッチのオン・オフと前記第一
の可変利得回路と前記第二の可変利得回路の利得を予め
定められた規則に従って、前記制御電圧発生回路で制御
する高周波信号受信装置であり、入力レベルが非常に低
い弱電界において前記スイッチをオフすることにより、
出力端子から出力される信号の品質を向上させる高周波
信号受信装置が提供できる。
路では、先ずスイッチのオン状態とオフ状態における第
一の可変利得回路と第二の可変利得回路の利得配分を出
力端子からの品質レベルが向上するように夫々決定し、
次に前記決定に基づいて前記スイッチのオン・オフのど
ちらかが決定した後、再び前記第一の可変利得回路と前
記第二の可変利得回路の利得配分を決定する請求項1記
載の高周波信号受信装置としたものであり、入力レベル
が非常に低い弱電界だけでなく、強電界や多波の妨害信
号が動的に変化しても常に最適な特性が維持できる高周
波信号受信装置が提供できる。
合回路とした請求項2記載の高周波信号受信装置であ
り、安価な構成のシングルコンバージョン方式の高周波
信号受信装置が提供できる。
路に記憶回路を接続し、受信チャンネルごとにスイッチ
のオン・オフ及び第一の可変利得回路と第二の可変利得
回路の制御値を前記記憶回路に記憶させた請求項3記載
の高周波信号受信装置としたものであり、記憶回路の情
報を基に制御値を設定できるため高速な設定時間を樹立
できる高周波信号受信装置が提供できる。
ブルスーパーヘテロダイン方式とした請求項2記載の高
周波信号受信装置としたものであり、周波数通過特性の
安定した高周波信号受信装置が提供できる。
タル復調回路で形成するとともに復調品質検出回路を符
号誤り検出回路とした請求項2記載の高周波信号受信装
置としたものであり、デジタル搬送波受信時に正確な復
調品質信号検出ができる高周波信号受信装置が提供でき
る。
ログ復調回路で形成するとともに復調品質検出回路をC
/N検出回路とした請求項2記載の高周波信号受信装置
としたものであり、アナログ搬送波受信時に正確な復調
品質信号検出ができる高周波信号受信装置が提供でき
る。
タル復調動作とした第一の動作モードと、復調回路をア
ナログ復調動作とした第二の動作モードとをスイッチで
切り替える請求項2記載の高周波信号受信装置としたも
のであり、デジタル搬送波とアナログ搬送波を一つの高
周波信号処理回路部で構成できる安価な高周波信号受信
装置が提供できる。
を用いて説明する。
形態1を示している。
高周波信号が入力される入力端子17と、この入力端子
17に入力された信号が供給される第一の可変利得回路
18と、この第一の可変利得回路18の出力が供給され
る非線形回路19と、この非線形回路19の出力が供給
される第二の可変利得回路20と、この第二の可変利得
回路20の出力が供給される復調回路21と、この復調
回路21の出力が供給される復調品質検出回路22と、
この復調品質検出回路22の出力が接続された出力端子
23と、前記復調品質検出回路22からの出力に基づい
て、前記第一の可変利得回路18と前記第二の可変利得
回路20の利得を制御する制御電圧発生回路24を備え
たものにおいて、前記入力端子17と前記第一の可変利
得回路18の間に低雑音増幅回路25とこの低雑音増幅
回路25と並列に接続されたスイッチ26を設け、前記
復調品質検出回路22からの出力に基づいて、前記スイ
ッチ26のオン・オフと前記第一の可変利得回路18と
前記第二の可変利得回路20の利得を予め定められた規
則に従って、前記制御電圧発生回路24で制御する構成
としている。
置について、以下にその動作を説明する。復調回路21
に入力される高周波信号は、入力端子17の入力レベル
がいかなる場合も一定レベルにするために、第一の可変
利得回路18と第二の可変利得回路20の利得を適宜可
変して動作することは、周知の内容である。
オンにして、低雑音増幅回路25を短絡して動作してい
るが、電界入力レベルが非常に低い弱電界においては、
復調回路21に入力される高周波信号が、十分に増幅で
きずに復調品質検出回路22で復調品質が悪いと判定さ
れる。この出力信号を基に制御電圧発生回路24がスイ
ッチ26をオフにするように指令を出し、低雑音増幅回
路25が増幅動作をする。
信号が十分に増幅できるようになるため、出力端子23
から出力される信号の品質を向上させる高周波信号受信
装置を提供できる。
たが、これは半導体などに代表される歪発生原因となる
デバイスを示している。また、スイッチ26にはスイッ
チングダイオードで形成された電子スイッチを用いてい
る。
御値を決定する動作フローチャートである。図2(a)
は、制御電圧発生回路のメインフローチャート、図2
(b)は低雑音増幅回路25をオンにしたサブルーチン
A、図2(c)は低雑音増幅回路25をオフにしたサブ
ルーチンBである。
明する。
使って、低雑音増幅回路25をオンまたはオフにした時
の、夫々の最適制御値を導き出す。
ンの場合は、図2(b)に示すように低雑音増幅回路2
5をオンにして、第二の可変利得回路20の利得を設定
する。次に復調品質検出回路22の結果を保存する。第
二の可変利得回路20の利得を下げてCのポイントへ戻
る。これを繰り返して第二の可変利得回路20の最適値
を決定する。
図2(c)に示すように低雑音増幅回路25をオフにし
て、第二の可変利得回路20の利得を設定する。次に復
調品質検出回路22の結果を保存する。第二の可変利得
回路20の利得を下げてDのポイントに戻る。これを繰
り返して第二の可変利得回路20の最適値を決定する。
使って、先に求めた図2(b),(c)のサブルーチン
の夫々の最適制御値の結果を比較して、低雑音増幅回路
25と第二の可変利得回路20を設定する。これらの結
果を基に、第一の可変利得回路18の設定値は容易に決
定することができる。
の動作開始時、もしくは一定の周期で実施することによ
り、入力レベルが非常に低い弱電界だけでなく、強電界
や多波の妨害信号が動的に変化して入力端子17に入力
しても常に最適な低雑音増幅回路25と第一の可変利得
回路18と第二の可変利得回路20を設定できるため、
NFと歪特性が最適に維持できる高周波信号受信装置が
提供できる。
本構成を基により具体的なシングルコンバージョン方式
の高周波信号受信装置を形成した場合の実施の形態であ
る。
は、同一のため説明を簡略化する。
出力が供給される第一のフィルタ回路27と、この第一
のフィルタ回路27の出力が一方の入力に供給される第
一の混合回路28と、この第一の混合回路28の他方の
入力に接続された第一の発振回路29と、前記第一の混
合回路28の出力が供給される第二のフィルタ回路30
と、この第二のフィルタ回路30の出力が供給される第
二の可変利得回路20と、この第二の可変利得回路20
の出力が供給されるデジタル復調回路31と、このデジ
タル復調回路31の出力が供給される符号誤り検出回路
32と、この符号誤り検出回路32の出力が接続された
出力端子23、前記符号誤り検出回路32からの出力に
基づいて、前記第一の可変利得回路18と前記第二の可
変利得回路20の利得を制御する制御電圧発生回路24
を備え、前記入力端子17と前記第一の可変利得回路1
8の間に低雑音増幅回路25とこの低雑音増幅回路25
と並列に接続されたスイッチ26を設け、前記符号誤り
検出回路32からの出力に基づいて、前記スイッチ26
のオン・オフと前記第一の可変利得回路18と前記第二
の可変利得回路20の利得を予め定められた実施の形態
1と同様の規則に従って、前記制御電圧発生回路24で
制御する構成としている。また、41は要部回路ブロッ
クである。
を説明する。
信号は、低雑音増幅回路25と第一の可変利得回路18
を通過した後に、第一のフィルタ回路27に入力され
る。この第一のフィルタ回路27で希望周波数だけを通
過したデジタル搬送波信号は、第一の混合回路28に入
力され第一の発振回路29で希望信号に応じた発振信号
と混合して第一の中間信号に変換されて出力する。次に
第二のフィルタ回路30で中間周波数のみを通過させ
て、第二の可変利得回路20を通過し、デジタル復調回
路31でデジタル復調が行われ、符号誤り検出回路32
を通過して出力端子23から出力される。
の通りである。
がオンのとき低雑音増幅回路25はオフ動作となり0d
Bの利得であり、スイッチ26がオフのとき低雑音増幅
回路25はオン動作となり+20dBの利得であり、第
一の可変利得回路18の可変利得範囲は、+25〜−4
5dBであり、第一のフィルタ回路27の利得は−10
dBであり、第一の混合回路28の利得は+20dBで
あり、第二のフィルタ回路30の利得は−20dBであ
り、第二の可変利得回路20の可変利得範囲は+50〜
+20dBである。
信号のレベルが変化した時、低雑音増幅回路25と第一
の可変利得回路18と第二の可変利得回路20を変化さ
せて常にデジタル復調回路31に入力される入力レベル
を−15dBm一定になるように制御電圧発生回路24
が利得制御をしている。
いて詳しく説明する。
した場合の第一の可変利得回路18と第二の可変利得回
路20の利得グラフであり、33は入力端子17に入力
される入力レベル(dBm)、34は利得(dB)、3
5は第二の可変利得回路20の利得グラフ、36は第一
の可変利得回路18の利得グラフである。
した場合の第一の可変利得回路18と第二の可変利得回
路20の利得グラフであり、37は第二の可変利得回路
20の利得グラフ、38は第一の可変利得回路18の利
得グラフである。
れる入力レベルを−15dBm一定にするためには、以
下のように動作している。
幅回路25をオフした場合、入力レベル33が−80d
Bmから−70dBmに10dB上がったときは、第二
の可変利得回路20は、利得グラフ35が示すように利
得を+50dBから+40dBに下げる。このとき第一
の可変利得回路18は利得グラフ36が示すように利得
の変化はない。次に入力レベル33が−70dBmから
0dBmに70dB上がった時は、第二の可変利得回路
20は、利得グラフ35が示すように+40dB一定で
利得の変化はない。このとき第一の可変利得回路18は
利得グラフ36が示すように利得を+25dBから−4
5dBまで70dB下げるように動作する。図4(a)
において第一の可変利得回路18と第二の可変利得回路
20の利得カーブの変わるポイント39を低雑音増幅回
路オフ時のAGCディレーポイントと呼ぶ。
音増幅回路25をオンした場合、低雑音増幅回路25の
利得が+20dBあるため、図4(a)のグラフから−
20dB分弱電界側にAGCディレーポイント39がオ
フセットされた形で動作する。すなわち、入力レベル3
3が−100dBmから−90dBmに10dB上がっ
た時は、第二の可変利得回路20は、利得グラフ37が
示すように利得を+30dBから+20dBに下げる。
このとき第一の可変利得回路18は利得グラフ38が示
すように利得の変化はない。次に入力レベル33が−9
0dBmから−20dBmに70dB上がった時は、第
二の可変利得回路20は、利得グラフ37が示すように
+20dB一定で利得の変化はない。このとき第一の可
変利得回路18は利得グラフ38が示すように利得を+
25dBから−45dBまで70dB下げるように動作
する。図4(b)において第一の可変利得回路18と第
二の可変利得回路20の利得カーブの変わるポイント4
0を低雑音増幅回路オン時のAGCディレーポイントと
呼ぶ。
雑音増幅回路25、第一の可変利得回路18、第二の可
変利得回路20をマイコンなどで制御しその結果得られ
た符号誤り検出回路32の検出結果を基に図2のフロー
アルゴリズムなどを用いて最適な制御電圧を各回路に供
給することができる。以上のような構成により、入力レ
ベルが低い場合と高い場合とで各々最適なレベルダイア
グラムが構成できるため安価な構成で弱電界レベルの入
力感度特性と、強電界レベル時の歪特性を両立したシン
グルコンバージョン方式の高周波信号受信装置が提供で
きる。
ィレーポイント39と低雑音増幅回路25オン時のAG
Cディレーポイント40は、必ずしも一定ではなく入力
信号状態に応じて変化させて動作している。
コンバージョン方式の要部回路ブロック41に記憶回路
42を接続したものである。これにより、受信チャンネ
ルごとに低雑音増幅回路25、第一の可変利得回路1
8、第二の可変利得回路20の制御値を記憶回路42に
記憶させることができるために、一度設定した制御値を
高速に読み出すことができるため高速な設定時間を樹立
できる高周波信号受信装置を提供できる。
ードディスクなど電源オフで消滅しないデバイスで構成
すると装置電源がオフされても設定情報が消滅しないた
めより有効な効果が得られる。
路19をダブルコンバージョン方式として、第一の混合
回路43、第二の混合回路44のダブルミキサ方式と
し、夫々に第一の発振回路45と第二の発振回路46を
接続した高周波信号受信装置である。この構成によれ
ば、第一のフィルタ回路47と第二のフィルタ回路48
は、固定のフィルタ回路で良好な高周波特性が確保でき
るため、周波数通過特性の安定した高性能な高周波信号
受信装置を提供できる。
差の大きな複数の高周波信号が入力される入力端子17
と、この入力端子17に入力された信号が供給される第
一の可変利得回路18と、この第一の可変利得回路18
の出力が供給される非線形回路19と、この非線形回路
19の出力が供給される第二の可変利得回路20と、こ
の第二の可変利得回路20の出力が供給される出力端子
49を備え、この出力端子49は、デジタル復調動作と
した第一の動作モード入力端子50と、アナログ復調動
作とした第二の動作モード入力端子51と切り替える構
成となっている。すなわち、第一の動作モード時におい
ては、入力端子50が供給されるデジタル復調回路31
と、このデジタル復調回路31の出力が供給される符号
誤り検出回路32と、この符号誤り検出回路の出力が接
続された出力端子52とを有し、第二の動作モード時に
おいては、入力端子51が供給されるアナログ復調回路
53と、このアナログ復調回路53の出力が供給される
C/N検出回路54と、このC/N検出回路54の出力
が接続された出力端子55とで構成されている。また共
通の制御として、前記符号誤り検出回路32と前記C/
N検出回路54からの出力に基づいて、前記第一の可変
利得回路18と前記第二の可変利得回路20の利得を制
御する制御電圧発生回路24を有している。そして、前
記入力端子17と前記第一の可変利得回路18の間に低
雑音増幅回路25とこの低雑音増幅回路25と並列に接
続されたスイッチ26を設け、前記符号誤り検出回路3
2と前記C/N検出回路54からの出力に基づいて、前
記スイッチ26のオン・オフと前記第一の可変利得回路
18と前記第二の可変利得回路20の利得を実施の形態
1で示した規則に従って、前記制御電圧発生回路24で
制御する構成としている。
信号またはアナログ搬送波信号の何れが入力されても、
符号誤り検出回路32とC/N検出回路54で正確な信
号品質が検出できるため、制御電圧発生回路24は最適
な制御値を低雑音増幅回路25、第一の可変利得回路1
8、前記第二の可変利得回路20に供給できる。また、
デジタル搬送波信号とアナログ搬送波信号を一つ高周波
信号処理回路部で構成できる安価な高周波信号受信装置
が提供できる。
と第一の可変利得回路の間に低雑音増幅回路とこの低雑
音増幅回路と並列に接続されたスイッチを設け、復調品
質検出回路からの出力に基づいて、前記スイッチのオン
・オフと前記第一の可変利得回路と第二の可変利得回路
の利得を予め定められた規則に従って、制御電圧発生回
路で制御しているので、入力レベルが低いときだけ低雑
音増幅回路がオンできるため、強電界入力時の性能を劣
化させることなく入力レベルが非常に低い弱電界におい
て出力端子から出力される信号の品質を向上させる高周
波信号受信装置を提供できるという効果がある。
置のブロック図
チンのフローチャート (b)は、同第一状態を設定するサブルーチンのフロー
チャート (c)は、同第二状態を設定するサブルーチンのフロー
チャート
ロック図
合の利得グラフ (b)は、同低雑音増幅回路25をオンした場合の利得
グラフ
部ブロック図
ロック図
ロック図
Claims (8)
- 【請求項1】 電界レベル差の大きな複数の高周波信号
が入力される入力端子と、この入力端子に入力された信
号が供給される第一の可変利得回路と、この第一の可変
利得回路の出力が供給される非線形回路と、この非線形
回路の出力が供給される第二の可変利得回路と、この第
二の可変利得回路の出力が供給される復調回路と、この
復調回路の出力が供給される復調品質検出回路と、この
復調品質検出回路の出力が接続された出力端子と、前記
復調品質検出回路からの出力に基づいて、前記第一の可
変利得回路と前記第二の可変利得回路の利得を制御する
制御電圧発生回路を備え、前記入力端子と前記第一の可
変利得回路の間に低雑音増幅回路とこの低雑音増幅回路
と並列に接続されたスイッチを設け、前記復調品質検出
回路からの出力に基づいて、前記スイッチのオン・オフ
と前記第一の可変利得回路と前記第二の可変利得回路の
利得を予め定められた規則に従って、前記制御電圧発生
回路で制御することにより前記出力端子から出力される
信号の品質を向上させる高周波信号受信装置。 - 【請求項2】 制御電圧発生回路では、先ずスイッチの
オン状態とオフ状態における第一の可変利得回路と第二
の可変利得回路の利得配分を出力端子からの品質レベル
が向上するように夫々決定し、次に前記決定に基づいて
前記スイッチのオン・オフのどちらかが決定した後、再
び前記第一の可変利得回路と前記第二の可変利得回路の
利得配分を決定する請求項1記載の高周波信号受信装
置。 - 【請求項3】 非線形回路を混合回路とした請求項2記
載の高周波信号受信装置。 - 【請求項4】 制御電圧発生回路に記憶回路を接続し、
受信チャンネルごとにスイッチのオン・オフ及び第一の
可変利得回路と第二の可変利得回路の制御値を前記記憶
回路に記憶させた請求項3記載の高周波信号受信装置。 - 【請求項5】 非線形回路をダブルスーパーヘテロダイ
ン方式とした請求項2記載の高周波信号受信装置。 - 【請求項6】 復調回路をデジタル復調回路で形成する
とともに復調品質検出回路を符号誤り検出回路とした請
求項2記載の高周波信号受信装置。 - 【請求項7】 復調回路をアナログ復調回路で形成する
とともに復調品質検出回路をC/N検出回路とした請求
項2記載の高周波信号受信装置。 - 【請求項8】 復調回路をデジタル復調動作とした第一
の動作モードと、復調回路をアナログ復調動作とした第
二の動作モードとをスイッチで切り替える請求項2記載
の高周波信号受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001007342A JP4042328B2 (ja) | 2001-01-16 | 2001-01-16 | 高周波信号受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001007342A JP4042328B2 (ja) | 2001-01-16 | 2001-01-16 | 高周波信号受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217766A true JP2002217766A (ja) | 2002-08-02 |
JP4042328B2 JP4042328B2 (ja) | 2008-02-06 |
Family
ID=18875105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001007342A Expired - Fee Related JP4042328B2 (ja) | 2001-01-16 | 2001-01-16 | 高周波信号受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4042328B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007068143A (ja) * | 2005-08-05 | 2007-03-15 | Matsushita Electric Ind Co Ltd | アンテナ整合器とこれを用いた高周波受信装置 |
JP2007534275A (ja) * | 2004-04-22 | 2007-11-22 | キョウセラ ワイヤレス コープ. | 受信器ゲインスイッチポイントを適合的に制御するためのシステムおよび方法 |
JP2008118415A (ja) * | 2006-11-06 | 2008-05-22 | Sharp Corp | 複数チューナ内蔵テレビ受信装置 |
JP2009088807A (ja) * | 2007-09-28 | 2009-04-23 | Sharp Corp | デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置 |
-
2001
- 2001-01-16 JP JP2001007342A patent/JP4042328B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007534275A (ja) * | 2004-04-22 | 2007-11-22 | キョウセラ ワイヤレス コープ. | 受信器ゲインスイッチポイントを適合的に制御するためのシステムおよび方法 |
JP2007068143A (ja) * | 2005-08-05 | 2007-03-15 | Matsushita Electric Ind Co Ltd | アンテナ整合器とこれを用いた高周波受信装置 |
JP2008118415A (ja) * | 2006-11-06 | 2008-05-22 | Sharp Corp | 複数チューナ内蔵テレビ受信装置 |
JP2009088807A (ja) * | 2007-09-28 | 2009-04-23 | Sharp Corp | デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置 |
JP4588061B2 (ja) * | 2007-09-28 | 2010-11-24 | シャープ株式会社 | デジタル復調装置、その制御方法、プログラム、そのプログラムを記録した記録媒体、及び、デジタル受信装置 |
US8194805B2 (en) | 2007-09-28 | 2012-06-05 | Sharp Kabushiki Kaisha | Digital demodulating apparatus, digital receiver, controlling method of the apparatus, computer program product, and recording medium recording thereon the product |
Also Published As
Publication number | Publication date |
---|---|
JP4042328B2 (ja) | 2008-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7257178B2 (en) | Base band circuit of receiver and low cut-off frequency control method | |
JPH01162020A (ja) | Fmラジオ受信機 | |
US20040014450A1 (en) | Signal receiving apparatus and gain control method using analog control AGC and step control AGC | |
JP2000101372A (ja) | 無線受信ユニットにおける有効信号の改善方法 | |
US5854973A (en) | Radio receivers | |
JP2002217766A (ja) | 高周波信号受信装置 | |
JP2001168748A (ja) | デジタル信号受信装置 | |
JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
JPH11312938A (ja) | Agc回路と受信装置 | |
JP2002290178A (ja) | 高周波受信装置 | |
JPH0794981A (ja) | 自動利得制御回路 | |
JPH11186875A (ja) | フイルタ回路 | |
JP2010045706A (ja) | ダイバーシティ受信装置とこれを用いた電子機器 | |
JPH0613921A (ja) | Amチューナ | |
JPS59135915A (ja) | 入力レベル検出回路 | |
JP2001028553A (ja) | 無線装置とその利得の制御方法 | |
JP3143393B2 (ja) | Amラジオ受信機 | |
JPH03145339A (ja) | Amラジオ受信機 | |
JP3187261B2 (ja) | フィルタ回路 | |
JPH03158016A (ja) | Amラジオ受信機 | |
JP2015201890A (ja) | 受信装置、電波受信方法、および、プログラム | |
JPH0349480Y2 (ja) | ||
JP2545060Y2 (ja) | 復調回路 | |
JP2507944Y2 (ja) | Fmラジオ受信機 | |
JPH06268545A (ja) | 電界検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |