JP2002217293A - 導電線間に空隙を有する導電線構造体の製造方法 - Google Patents

導電線間に空隙を有する導電線構造体の製造方法

Info

Publication number
JP2002217293A
JP2002217293A JP2001348198A JP2001348198A JP2002217293A JP 2002217293 A JP2002217293 A JP 2002217293A JP 2001348198 A JP2001348198 A JP 2001348198A JP 2001348198 A JP2001348198 A JP 2001348198A JP 2002217293 A JP2002217293 A JP 2002217293A
Authority
JP
Japan
Prior art keywords
filler material
dielectric layer
conductive lines
temperature
spaced conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001348198A
Other languages
English (en)
Inventor
Victor Seng Keong Lim
ヴィクター・セン・ケオン・リム
Young-Way Teh
ヤング−ウェイ・テー
Ting-Cheong Ang
ティン−チェオン・アン
Alex See
アレックス・シー
Yong Kong Siew
ヨン・コン・シュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Chartered Semiconductor Manufacturing Inc
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Chartered Semiconductor Manufacturing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd, Chartered Semiconductor Manufacturing Inc filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2002217293A publication Critical patent/JP2002217293A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】半導体回路の隣接導体線間容量性クロストーク
を減少させる。 【解決手段】フィラー材料を蒸発させて形成された空隙
を有する金属被覆体の製造方法で、フィラー材料３０は
透過性の誘電層４０により覆われる。フィラー材料はＰ
ＰＧ、ＰＢ、ＰＥＧ、非結晶フッ化炭素及びＰＣＬから
なる群から選択され、スピン・オン法又はＣＶＤ法によ
り形成される。フィラー材料を、間隔をあけた導電線２
０及び半導体構造体１０上に形成し、エッチバック処理
し、導電線の上面を露出させる。次に、フィラー材料上
に透過性の誘電層４０を形成する。透過性の誘電層は分
解したガス相フィラー材料が拡散するのを許容する性質
がある。フィラー材料を蒸発させ、気相フィラー材料に
変化させる。気相のフィラー材料は透過性の誘電層を通
じて拡散して、間隔をあけた導電線の間に空隙を形成す
る。透過性の誘電層上に絶縁層が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、全体として、半導
体デバイスの製造、より具体的には、空隙を有する金属
間誘電体（ＩＭＤ）層の製造、最も具体的には、金属線
と相互接続部との間の空隙を使用する金属被覆法に関す
る。
【０００２】
【従来の技術】高速度集積回路（ＩＣ）の導電線間に空
隙の形成するには、典型的に、金属層を堆積すること
と、所望の配線パターンを形成するための金属層を選択
的にエッチング処理することと、多孔質の誘電層又は使
い捨て型の液体層を堆積させ、次に、その層を選択的に
除去して所望の空隙を形成することを組み合わせること
によって行われる。
【０００３】
【発明が解決しようとする課題】半導体チップに一般に
集積化された個々のトランジスタ及びその他のデバイス
の寸法を小さくして、集積回路の密度を増すための不断
な努力が為されている結果、材料の導電層間の間隙程度
は益々、小さくなっている。この縮小の結果、半導体回
路の隣接する導体線間の容量性クロストークが増加す
る、すなわち、第一の導体線における電圧は第二の導体
線における電圧を変化させ又はその電圧に影響を与え
る。この電圧の変化の結果、集積回路内の電圧レベルが
誤ったものとなり、ＩＣの作動不良の傾向が増す可能性
がある。このため、隣接する導電線間の抵抗容量性（Ｒ
Ｃ）時間定数及びクロストークを減少させることが必須
のこととなる。
【０００４】隣接する導電線間の静電容量は、導電線を
分離させるために使用される絶縁体又は誘電体に極めて
大きく依存する。従来の半導体の製造では、典型的に、
二酸化ケイ素を誘電体として使用し、この二酸化ケイ素
は約３．９の誘電定数を有する。
【０００５】種々の集積回路内にて新しい誘電材料を適
正に加工するための装置が利用できないということか
ら、低い誘電定数を有する多くの材料を使用すること
は、適当ではない。また、低い誘電定数を有する多くの
材料の化学的又は物理的性質は、通常の集積回路の加工
法と両立すること、又は該加工法と一体化することを、
たいては難しくする。
【０００６】可能な限り最低であり且つ理想的な誘電定
数は、真空の誘電定数である、１．０である一方、空気
の誘電定数は１．００１以下である。静電性結合を減少
させ且つ容量性クロストークを減少させるため、ＩＣの
設計の主要な目的は、半導体回路の隣接する導体線間の
絶縁層の誘電定数（ｋ）を小さくすることである。本発
明は、この努力の範囲内で顕著な貢献を為すものであ
る。
【０００７】上述した色々な難点を解決することの重要
性は、関連する特許及び技術文献の文書に報告されてい
るように、この主題を目的とする広範囲の技術的開発が
為されていることから確認される。特許文献における最
も近く且つ多分、より関連するであろう技術的開発は、
線間の空隙を示す、米国特許第６，０７１，８０５号
（リュー（Ｌｉｕ））を研究することで理解できる。米
国特許第６，０７１，８３０号（マツザワ（Ｍａｔｓｕ
ｚａｗａ）ら）には、加熱されたときに膨張する有機質
層により空隙が示されている。米国特許第５，４６１，
００３号（ハフマン（Ｈａｖｅｍａｎｎ）ら）には、酸
化物層を通じて有機質フィラーをエッチング処理するこ
とにより形成された、金属線間の空隙が示されている。
【０００８】しかし、空隙のＩＭＤ金属被覆構造体の更
なる改良が必要とされている。本発明の１つの目的は、
金属被覆組織体を形成するための方法を提供することで
ある。
【０００９】本発明の１つの目的は、金属線間に空隙を
有する金属被覆組織体を形成するための方法を提供する
ことである。本発明の１つの目的は、透過性の誘電層を
通じてフィラー材料を気化することにより形成された空
隙を有する金属被覆組織体を形成するための方法を提供
することである。
【００１０】本発明の１つの目的は、インシトゥー・プ
ロセス(insitu process)を使用し、透過性の誘電層を通
じてフィラー材料を気化することにより形成された空隙
を有する金属被覆構造体を製造する方法を提供すること
である。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、次のことを特徴とする、空隙を有する金
属被覆組織体を製造するための方法を提供する。間隔を
あけた導電線を半導体構造体上に形成する。これらの間
隔をあけた導電線は上面を有する。間隔をあけた導電線
及び半導体構造体の上にフィラー材料を形成する。フィ
ラー材料は、ポリプロピレングリコール（ＰＰＧ）、ポ
リブタジエン（ＰＢ）、ポリエチレングリコール（ＰＥ
Ｇ）及びポリカプロラクトンジオール（ＰＣＬ）のよう
な、低分子量の有機ポリマーから成ることが好ましく、
また、スピン・オン法又はＣＶＤ法により形成されるこ
とが好ましい。
【００１２】間隔をあけた導電線の上面を露出させるた
め、フィラー材料をエッチバック処理する。次に、半導
体構造体をＨＤＰＣＶＤチャンバ内に装填する。１つの
重要なステップにおいて、フィラー材料上に透過性の誘
電層を形成する。この透過性誘電層は、分解したガス相
のフィラー材料が拡散することを許容する特性を有す
る。この透過性の誘電層は、蒸発／分解したガス相のフ
ィラー材料が拡散するのを許容するのに十分に薄い。
【００１３】別の重要なステップにおいて、フィラー材
料を蒸発させてフィラー材料を気相フィラー材料に変化
させる。気相フィラー材料は、透過性の誘電層を通じて
拡散し、間隔をあけた導電線間に空隙を形成する。フィ
ラー材料の蒸発（気化）は、透過性の誘電層を堆積させ
る堆積温度以上の温度にて行われる。次に、透過性の誘
電層上に絶縁層を形成する。次に、半導体構造体をＨＤ
ＰＣＶＤチャンバから取り出すことが好ましい。
【００１４】本発明の重要な特徴は、透過性の誘電層で
あり、該誘電層を介してフィラー層が拡散して空隙を形
成する。フィラー材料は、透過性の誘電層によって覆わ
れており、雰囲気中に露呈されない。このことは、従来
技術と比較して重要な相違点である。また、透過性の誘
電層は絶縁層が空隙を充填するのを防止する。また、フ
ィラー材料は、インシトゥーＨＤＰＣＶＤプラズマ法に
よって高温度にて蒸発／分解される。好ましくは、フィ
ラー材料は、ポリブタジエン（ＰＢ）又は非結晶フッ化
炭素（ａ−ＦｉＣ）である。
【００１５】本発明の追加的な目的及び有利な点は、以
下の説明に記載されており、その一部分は、以下の説明
から明らかになり、又は本発明を実施することにより知
ることができる。本発明の目的及び有利な点は、特許請
求の範囲に特に指摘した具体化及び組み合わせによって
実現し且つ達成することができる。
【００１６】本発明による半導体デバイスの特徴及び有
利な点並びに本発明によるかかる半導体デバイスの製造
方法の更なる詳細は、同様又は相応する要素、領域及び
部分を同様の参照番号で表示する図面と共に、以下の説
明から一層明らかになるであろう。
【００１７】添付図面を参照しつつ本発明を詳細に説明
する。
【００１８】
【発明の実施の形態】図１に図示するように、半導体構
造体１０上に間隔をあけた導電線２０が形成される。こ
の間隔をあけた導電線２０は上面を有する。
【００１９】半導体構造体は、基板又はウェハであっ
て、絶縁層（例えば、レベル間誘電体（ＩＤＬ）又は金
属間誘電体（ＩＭＤ）層）と、導電層（例えばポリシリ
コン又は金属）とをその上に有するデバイス（例えば、
ＦＥＴ）がその表面に形成された基板又はウェハとする
ことが出来る。半導体構造体の上面は、金属間酸化物誘
電体（ＩＭＤ）の層のような、誘電層から成ることが好
ましい。
【００２０】本発明の範囲内で、非限定的に、集積回路
のマイクロエレクトロニクスの製造、太陽電池のマイク
ロエレクトロニクスの製造、セラミック基板のマイクロ
エレクトロニクスの製造及び平坦パネルディスプレイの
マイクロエレクトロニクスの製造を含む群から選んだマ
イクロエレクトロニクスの製造方法で採用される基板と
することができる。図１の概略図的な断面図には、特に
具体的には図示しないが、基板１０は、マイクロエレク
トロニクスの製造時に採用される基板自体とすることが
でき、又はこれと代替的に、基板は、タイルマイクロエ
レクトロニクスの製造時に採用される基板としてもよ
い。
【００２１】間隔をあけた導電線は、好ましくはアルミ
ニウム合金から成る。図２に図示するように、間隔をあ
けた導電線及び半導体構造体の上にフィラー材料３０
（例えば、熱的に不安定な材料）を形成する。この熱的
に不安定なフィラー材料は、２５０℃乃至５００℃の範
囲の温度にて分解し、蒸発することが好ましい。
【００２２】前記フィラー材料は、２５０℃乃至４５０
℃の範囲の温度にて分解して、蒸発し、透過性の誘電層
を通じて拡散できる、任意のスピン・オン又は化学的気
相成長ポリマー材料とすることができる（以下参照）。
フィラー材料が分解し又は蒸発する（液体又は固体から
ガス相に変化する）と、ポリマー材料はより小さいガス
分子に分解し、このガス分子は、透過性の誘電層４０を
通じて拡散することができる。
【００２３】フィラー材料３０は、好ましくは、ポリプ
ロピレングリコール（ＰＰＧ）、ポリブタジエン（Ｐ
Ｂ）、ポリエチレングリコール（ＰＥＧ）及びポリカプ
ロラクトンジオール（ＰＣＬ）、又は非結晶炭素（ａ−
ＦｉＣ）、シリコンゲル(silicon gel)又は有機シラキ
ソン(organic silaxone)から成る。これらのフィラー材
料は、この方法と両立可能であり且つ適用が容易である
点でその他の有機ポリマーよりも優れる。最も好ましい
フィラー材料３０は、ＣＶＤ成長された非結晶フッ化炭
素（ａ−ＦｉＣ）から成るものである。フィラー材料
は、好ましくはスピン・オン法又はＣＶＤ法により形成
される。
【００２４】フィラー材料３０は、３５０℃乃至５００
℃の範囲の温度、より好ましくは４１５℃乃至４３５℃
の温度にて蒸発（例えば、分解）する「熱的に不安定な
ポリマー」から成っている。
【００２５】図３に図示するように、フィラー材料３０
は、間隔をあけた導電線２０の上面を露出させ得るよう
にエッチング処理（エッチバック処理）する。エッチバ
ック処理は、酸素プラズマを使用する反応性イオンエッ
チング処理（ＲＩＥ）によって行われる。
【００２６】インシトゥーステップ 図４、図５、図６に図示したステップは、ＨＤＰＣＶＤ
装置内の元の位置（同じ場所）で行われることが好まし
い（これらのステップは、（１）透過性の誘電層４０を
堆積させ、（２）フィラー材料を蒸発させ、（３）絶縁
層５０を堆積させる）。このことは、ウェハが真空圧を
失うことなく同一のチャンバ内に止まることを意味す
る。ＨＤＰＣＶＤ装置は、１Ｅ１２ｃｍ-2以上の密度を
有する低エネルギイオンを供給する高密度プラズマ源と
することのできる装置である。例えば、図４、図５及び
図６に図示したステップは、アプライドマテリアルズ
（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ）によるＨＤＰ
ＣＶＤ装置モデルアルティマ（ｕｌｔｉｍａ）４０Ａ、
又はノベルスカンパニー（Ｎｏｖｅｌｌｕｓ Ｃｏｍｐ
ａｎｙ）のモデルスピードＩＩシリーズにて行うことが
できる。
【００２７】図４に図示するように、半導体構造体１０
をＨＤＰＣＶＤチャンバ内に装填する。図４に図示する
ように、フィラー材料３０上に透過性誘電層４０を形成
する。この透過性の誘電層４０は（蒸発、分解した）ガ
ス相のフィラー材料が拡散するのを許容する性質を有し
ている。
【００２８】透過性の誘電層４０は、ＨＤＰＣＶＤ法に
よって形成される。この透過性の誘電層は、高密度プラ
ズマ化学的気相成長法（ＨＤＰＣＶＤ）を使用し、３２
５℃乃至３７５℃の範囲の温度にて、Ｓｉを含むガス
（ＳｉＨ4）、Ａｒ担体ガス及びＯ2ガスを使用して堆積
させて行われる。
【００２９】透過性の誘電層は、酸化物から成ることが
好ましい。この透過性の誘電層の厚さは、約２００Å乃
至５００Åの範囲にあることが好ましい。 フィルタ材料４０のインシトゥー蒸発 透過性誘電層の堆積、フィラー材料の蒸発及び絶縁層の
堆積は、好ましくは、真空圧を失うことなく、同一のＨ
ＤＰＣＶＤチャンバ内の元の位置（同じ場所）で行われ
るようにする。
【００３０】図５に図示するように、フィラー材料４０
を蒸発させて、フィラー材料を気相のフィラー材料に変
化させる。この気相のフィラー材料は、透過性の誘電層
４０を通じて拡散し、間隔をあけた導電線２０間に空隙
５０を形成する。
【００３１】フィラー材料４０の蒸発は、透過性の誘電
層の堆積温度よりも高い温度にてプラズマ（ＨＤＰＣＶ
Ｄ）によって行われる。フィラー材料を分解させたと
き、有機材料は気相の炭素Ｃを含む分子に分解し、この
ことは、分子が透過性の誘電層を通じて拡散するのを許
容する。
【００３２】フィラー層３０を加熱すると、該フィラー
層は分解し（例えば、より小さい分子に分解し）、蒸発
する（ガス相に変化する）。フィラー材料３０は熱処理
される。
【００３３】分解及び蒸発は、キャップ層の成長温度と
比べて比較的高温度の熱処理によって行われる。フィラ
ー材料に対し４１５℃乃至４３５℃の範囲の温度にてＯ
2を含むＨＤＰＣＶＤプラズマ及びＡｒプラズマを作用
させる。
【００３４】最も好ましくは、透過性の誘電層４０の成
長について上述したＨＤＰＣＶＤのパラメータは、次の
ようにしてフィラー材料を蒸発させるために改変する。 １）ＳｉＨ4の流れを遮断し、Ａｒ及びＯ2の流れを継続
し、またプラズマのパワーを継続して、基板／ウェハの
温度を上昇させる（ウェハにプラズマイオンが衝突しな
いように）。
【００３５】２）チャックへの冷却Ｈｅガスの流れを遮
断し、ウェハチャック及びウェハの温度を４１３乃至４
３５℃の範囲に上昇させる。 絶縁層５０の成長 透過性の誘電層４０上で絶縁層５０を成長させる。この
絶縁層５０は高密度プラズマ化学的気相成長法（ＨＤＰ
ＣＶＤ）により成長させた酸化物から成る。絶縁層５０
の厚さは約８０００Å乃至１２０００Åの範囲にある。
【００３６】絶縁層を成長させた後、ＨＤＰＣＶＤチャ
ンバから半導体構造体１０を取り出すことが好ましい。 絶縁層５０の平坦化 図７に図示するように、絶縁層５０を平坦化する。絶縁
層５０はＣＭＰ法により平坦化する。
【００３７】従来技術 本発明は、フィラー材料の蒸発中、フィラー材料３０を
覆う重要な透過性の絶縁層４０を有する（図５参照）。
【００３８】これに反して、米国特許第６，０７１，８
０５号（リュー）及びその他の米国特許は、キャップ層
を形成せず、また、開口部を通じてフィラー材料を蒸発
させない。本発明の透過性のキャップ層は開放した蒸発
空隙の特許に優る有利な点を有し、それは、誘電層７０
が、透過性のキャップ層４０の上側に形成され、空隙を
充填しないことを確実にするからである。
【００３９】本発明の有利な点 本発明の重要な要素は、フィラー層３０が拡散して空隙
６０を形成する、透過性の誘電層４０を設ける点であ
る。フィラー材料３０は、透過性の誘電層４０によって
覆われ、雰囲気に露呈されることはない。このことは従
来技術と比べて重要な相違点である。また、フィラー材
料は、高温の処理にて蒸発／分解される。透過性の誘電
層は、蒸発したフィラー材料層が拡散するのを許容し得
るように薄い。
【００４０】上記の説明において、本発明をより完全に
理解し得るようにするため、流量、圧力設定値、厚さ等
のような多数の特定の具体的な値を設定した。しかし、
当該技術分野の当業者には、本発明はこれら詳細な値無
しで実施可能であることが明らかであろう。その他の場
合、本発明を不必要に不明確にしないよう周知の方法は
詳細に説明していなかった。また、本明細書における流
量は、当該技術分野の当業者に既知であるように異なる
寸法の反応器を受け入れ得るように同一のモル％又はモ
ル比を保ちつつ加減可能である。
【００４１】本発明は特定の絶縁材料、導電性材料及び
これらの材料を堆積させ且つエッチング処理する装置に
関して説明したが、本発明は特定の材料又は装置に及び
これら特定の特徴にのみ限定されず、本発明を理解した
後、マイクロエレクトロニクスの技術分野の当業者に周
知であるように、コンフォーマル、ノンコンフォーマ
ル、堆積及びエッチング処理のような特性並びにその他
の材料及び装置を置換することができる。
【００４２】明示的に別段の記載がない限り、各数値及
び範囲は、文章による説明がその値又は範囲に優先する
かのように近似値として解釈されるべきである。本発明
はその好ましい実施の形態に関して特に図示し且つ説明
したが、本発明の精神及び範囲から逸脱せずに、形態及
び細部の点で色々な変更が具体化可能であることが当業
者に理解されよう。色々な改変例及び同様の構成並びに
方法を包含することを意図するものであり、このため、
特許請求の範囲は、かかる全ての改変例及び同様の構成
並びに方法を包含し得るように最も広義に解釈されるべ
きである。
【図面の簡単な説明】
【図１】本発明の１つの好ましい実施の形態による空隙
を有する金属被覆構造体を形成する方法を示す断面図で
ある。
【図２】本発明の金属被覆構造体を形成する方法を示す
図１と別の断面図である。
【図３】本発明の金属被覆構造体を形成する方法を示す
図１と別の断面図である。
【図４】本発明の金属被覆構造体を形成する方法を示す
図１と別の断面図である。
【図５】本発明の金属被覆構造体を形成する方法を示す
図１と別の断面図である。
【図６】本発明の金属被覆構造体を形成する方法を示す
図１と別の断面図である。
【図７】本発明の金属被覆構造体を形成する方法を示す
図１と別の断面図である。
【図８】重量％の関数としてポリブタジエン（ＰＢ）の
分解温度を示すグラフである。
【図９】重量％の関数としてポリカプロラクトンジオー
ルの分解温度を示すグラフである。
【図１０】重量％の関数としてポリプロピレングリコー
ル（ＰＥＧ）又はポリプロピルオキシドの分解温度を示
すグラフである。
【図１１】重量％の関数としてポリエチレングリコール
（ＰＰＧ）又はポリエチルオキシドの分解温度を示すグ
ラフである。
【符号の説明】
１０ 半導体構造体／基板 ２０ 導電線 ３０ フィラー材料 ４０ 透過性の誘電
層 ５０ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴィクター・セン・ケオン・リム シンガポール国シンガポール 640766，ジ ュロング・ウエスト・ストリート 74，ナ ンバー 12−33，ビーエルケイ 766 (72)発明者 ヤング−ウェイ・テー シンガポール国シンガポール 680025 テ ック・ホワイ・レイン，ナンバー 12− 152，ビーエルケイ 25 (72)発明者 ティン−チェオン・アン シンガポール国シンガポール 640425 ジ ュロング・ウエスト・アベニュー，ナンバ ー 05−368，ビーエルケイ 425 (72)発明者 アレックス・シー シンガポール国シンガポール 730113 ウ ッドランズ・ストリート 13，ナンバー 13−110，ビーエルケイ 113 (72)発明者 ヨン・コン・シュー マレイシア国 43950 スンガイ・ペレ ク・セランゴヴ，タマン・ベルジョヤ ２ Ｆターム(参考） 5F033 HH04 HH09 LL04 QQ09 QQ13 QQ31 QQ48 RR02 RR30 SS15 SS21 WW02 WW03 XX01 XX24 5F058 BA20 BD03 BF07 BH01 BH16 BJ02

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 導電線間に空隙を有する導電線構造体を
    製造する方法において、 ａ）半導体構造体上に、上面を有する間隔をあけた導電
    線を形成するステップと、 ｂ）前記間隔をあけた導電線及び前記半導体構造体上に
    フィラー材料を形成するステップであって、前記間隔を
    あけた導電線の前記上面が露出されるように、するステ
    ップと、 ｃ）気相にある前記フィラー材料が拡散するのを許容す
    る性質を有した透過性誘電層を、前記フィラー材料及び
    前記間隔をあけた導電線の前記上面上に形成するステッ
    プと、 ｄ）前記フィラー材料を蒸発させて、該フィラー材料
    を、前記透過性の誘電層を通じて拡散して前記間隔をあ
    けた導電線間に空隙を形成するように、気相のフィラー
    材料に変化させるステップと、 ｅ）前記透過性の誘電層上に絶縁層を堆積させるステッ
    プとを備える、方法。
  2. 【請求項２】 請求項１の方法において、前記ステップ
    （ｃ）乃至（ｅ）が元の位置（インシトゥー）で実施さ
    れる、方法。
  3. 【請求項３】 請求項１の方法において、ステップ
    （ｃ）乃至（ｅ）がＨＤＰＣＶＤチャンバ内の元の位置
    （インシトゥー）で実施される、方法。
  4. 【請求項４】 請求項１の方法において、前記間隔をあ
    けた導電線がアルミニウム合金で出来ている、方法。
  5. 【請求項５】 請求項１の方法において、前記フィラー
    材料が、ポリプロピレングリコール（ＰＰＧ）、ポリブ
    タジエン（ＰＢ）、ポリエチレングリコール（ＰＥ
    Ｇ）、非結晶炭素（ａ−ＦｉＣ）及びポリカプロラクト
    ンジオール（ＰＣＬ）から成る群から選んだ材料からな
    り、スピン・オン法によって形成される、方法。
  6. 【請求項６】 請求項１の方法において、前記フィラー
    材料が、ポリブタジエン（ＰＢ）から成り、スピン・オ
    ン法によって形成される、方法。
  7. 【請求項７】 請求項１の方法において、前記フィラー
    材料が非結晶炭素（ａ−ＦｉＣ）から成り、ＣＶＤ法に
    よって形成される、方法。
  8. 【請求項８】 請求項１の方法において、前記フィラー
    材料が３５０℃乃至４５０℃の温度にて蒸発する、熱的
    に不安定なポリマーから成る、方法。
  9. 【請求項９】 請求項１の方法において、前記間隔をあ
    けた導電線の前記上面が露出させる、エッチバック法
    が、酸素プラズマを使用し、反応性イオンエッチング処
    理（ＲＩＥ）により実施される、方法。
  10. 【請求項１０】 請求項１の方法において、前記透過性
    の誘電層が、Ｓｉを含むガス（ＳｉＨ4）を使用し、３
    ２５℃乃至３７５℃の範囲の温度にて、高密度プラズマ
    化学的気相成長（ＨＤＰＣＶＤ）法を使用して堆積され
    る、方法。
  11. 【請求項１１】 請求項１の方法において、前記透過性
    誘電層が酸化物から成り、約２００Å乃至５００Åの範
    囲の厚さを有する、方法。
  12. 【請求項１２】 請求項１の方法において、前記フィラ
    ー材料の蒸発が、前記透過性の誘電層の堆積温度よりも
    高温度にてＯ2プラズマによって行われる、方法。
  13. 【請求項１３】 請求項１の方法において、前記フィラ
    ー材料の蒸発が４１５℃乃至４３５℃の範囲の温度にて
    プラズマ中で行われる、方法。
  14. 【請求項１４】 請求項１の方法において、前記絶縁層
    が、高密度プラズマ化学的気相成長（ＨＤＰＣＶＤ）法
    により堆積させた酸化物からなる、方法。
  15. 【請求項１５】 請求項１の方法において、前記絶縁層
    が約８０００Å乃至１２０００Åの範囲の厚さを有す
    る、方法。
  16. 【請求項１６】 請求項１の方法において、前記絶縁層
    が平坦化されることを更に備え、該平坦化が化学的機械
    研磨（ＣＭＰ）法により行われる、方法。
  17. 【請求項１７】 導電線間に空隙を有する導電線構造体
    を製造する方法において、 ａ）上面を有する間隔をあけた導電線を半導体構造体上
    に形成するステップであって、該間隔をあけた導電線が
    アルミニウム合金からなる、前記ステップと、 ｂ）前記間隔をあけた導電線上及び前記半導体構造体上
    にフィラー材料を形成するステップであって、該フィラ
    ー材料が、ポリプロピレングリコール（ＰＰＧ）、ポリ
    ブタジエン（ＰＢ）、ポリエチレングリコール（ＰＥ
    Ｇ）、非結晶フッ化炭素及びポリカプロラクトンジオー
    ル（ＰＣＬ）から成る群から選んだ材料からなり、スピ
    ン・オン法又は化学的気相成長法により形成された、前
    記ステップと、 ｃ）前記フィラー材料をエッチバック処理して、前記間
    隔をあけた導電線の前記上面を露出させるステップであ
    って、該エッチバック処理は、酸素プラズマを使用する
    反応性イオンエッチング処理（ＲＩＥ）により行われ
    る、前記ステップと、 ｄ）前記半導体構造体をＨＤＰＣＶＤチャンバ内に装填
    するステップと、 ｅ）前記フィラー材料及び前記間隔をあけた導電線の上
    面に透過性の誘電層を形成するステップであって、該透
    過性の誘電層は、分解したガス相のフィラー材料が拡散
    するのを許容する性質を有し、また前記透過性の誘電層
    は、Ｓｉを含むガス（ＳｉＨ4）を使用し、３２５℃乃
    至３７５℃の範囲の温度にて高密度プラズマ化学的気相
    成長（ＨＤＰＣＶＤ）法を使用して堆積され、さらに前
    記透過性の誘電層は、酸化物からなり、約２００Å乃至
    ５００Åの範囲の厚さを有する、前記ステップと、 ｆ）前記フィラー材料を蒸発させて、該フィラー材料
    を、前記透過性の誘電層を通じて拡散して、前記間隔を
    あけた導電線間に空隙を形成するように、気相のフィラ
    ー材料に変化させるステップであって、前記フィラー材
    料の蒸発が、前記半導体構造体を、前記透過性の誘電層
    の堆積温度以上の温度に加熱する蒸発であって、温度４
    １５℃乃至４３５℃の範囲でプラズマ中で行われる蒸発
    によって行われる、前記ステップと、 ｇ）前記透過性の誘電層上に絶縁層を堆積させるステッ
    プであって、該絶縁層は、高密度プラズマ化学的気相成
    長（ＨＤＰＣＶＤ）法により堆積させた酸化物からな
    り、約８０００Å乃至１２０００Åの範囲の厚さを有す
    る、前記ステップと、 ｈ）前記半導体構造体を前記ＨＤＰＣＶＤチャンバから
    取り出すステップと、 ｉ）化学的機械研磨（ＣＭＰ）法により前記絶縁層を平
    坦化するステップとを備える、方法。
JP2001348198A 2000-11-27 2001-11-14 導電線間に空隙を有する導電線構造体の製造方法 Pending JP2002217293A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/721,719 US6380106B1 (en) 2000-11-27 2000-11-27 Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
US09/721719 2000-11-27

Publications (1)

Publication Number Publication Date
JP2002217293A true JP2002217293A (ja) 2002-08-02

Family

ID=24899018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001348198A Pending JP2002217293A (ja) 2000-11-27 2001-11-14 導電線間に空隙を有する導電線構造体の製造方法

Country Status (6)

Country Link
US (1) US6380106B1 (ja)
EP (1) EP1209739A3 (ja)
JP (1) JP2002217293A (ja)
KR (1) KR100752940B1 (ja)
SG (1) SG96242A1 (ja)
TW (1) TW494532B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503840A (ja) * 2007-10-18 2011-01-27 東京エレクトロン株式会社 エアギャップ構造の作製方法及びシステム
KR20150105934A (ko) * 2014-03-10 2015-09-18 주식회사 아모텍 공극을 구비하는 칩 소자 및 그 제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
WO2003001251A1 (en) * 2001-06-25 2003-01-03 Massachusetts Institute Of Technology Air gaps for optical applications
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
EP1369908A2 (en) * 2002-06-03 2003-12-10 Shipley Company LLC Methods for depositing pinhole-defect free organic polysilica coatings
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP2004149607A (ja) * 2002-10-29 2004-05-27 Jsr Corp 多層配線間の空洞形成用重合体およびその製造方法
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US7449407B2 (en) * 2002-11-15 2008-11-11 United Microelectronics Corporation Air gap for dual damascene applications
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US6693355B1 (en) 2003-05-27 2004-02-17 Motorola, Inc. Method of manufacturing a semiconductor device with an air gap formed using a photosensitive material
US20050085072A1 (en) * 2003-10-20 2005-04-21 Kim Hyun T. Formation of self-aligned contact plugs
US7041571B2 (en) * 2004-03-01 2006-05-09 International Business Machines Corporation Air gap interconnect structure and method of manufacture
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US7407893B2 (en) * 2004-03-05 2008-08-05 Applied Materials, Inc. Liquid precursors for the CVD deposition of amorphous carbon films
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US20050239284A1 (en) * 2004-04-21 2005-10-27 International Business Machines Corporation Wiring structure for integrated circuit with reduced intralevel capacitance
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US7670924B2 (en) * 2007-01-29 2010-03-02 Applied Materials, Inc. Air gap integration scheme
US7871923B2 (en) * 2007-01-26 2011-01-18 Taiwan Semiconductor Maufacturing Company, Ltd. Self-aligned air-gap in interconnect structures
WO2008091900A1 (en) * 2007-01-26 2008-07-31 Applied Materials, Inc. Uv curing of pecvd-deposited sacrificial polymer films for air-gap ild
US20080185722A1 (en) * 2007-02-05 2008-08-07 Chung-Shi Liu Formation process of interconnect structures with air-gaps and sidewall spacers
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
US8143511B2 (en) * 2007-09-13 2012-03-27 Silicon China (Hk) Limited Texture process and structure for manufacture of composite photovoltaic device substrates
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US8203212B2 (en) 2010-04-01 2012-06-19 International Business Machines Corporation Air gaps in a multilayer integrated circuit and method of making same
US8728949B2 (en) 2010-08-09 2014-05-20 United Microelectronics Corp. Method for fabricating a semiconductor device
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
CN102891100B (zh) * 2011-07-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 浅槽隔离结构及其形成方法
TWI648511B (zh) 2018-03-09 2019-01-21 麗鴻科技股份有限公司 Heat exchanger heat pipe envelope
CN109216545A (zh) * 2018-07-20 2019-01-15 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
US10985051B2 (en) * 2019-07-24 2021-04-20 Nanya Technology Corporation Semiconductor device with air spacer and method for forming the same
US10840136B1 (en) * 2019-07-30 2020-11-17 Nanya Technology Corporation Method for preparing conductive via
US11655537B2 (en) * 2020-10-26 2023-05-23 Applied Materials, Inc. HDP sacrificial carbon gapfill
CN113451206B (zh) * 2021-06-03 2023-05-16 长江先进存储产业创新中心有限责任公司 一种半导体结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555940B2 (ja) * 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JP2763023B2 (ja) * 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
US6071830A (en) 1996-04-17 2000-06-06 Sony Corporation Method of forming insulating film
US5923074A (en) * 1996-12-03 1999-07-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits using decomposed polymers
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
US6141072A (en) * 1997-04-04 2000-10-31 Georgia Tech Research Corporation System and method for efficient manufacturing of liquid crystal displays
KR100433938B1 (ko) * 1998-06-05 2004-06-04 조지아 테크 리서치 코포레이션 다공성 절연 화합물 및 이것의 제조 방법
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6150232A (en) * 1999-02-05 2000-11-21 Chartered Semiconductor Manufacturing Ltd. Formation of low k dielectric

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503840A (ja) * 2007-10-18 2011-01-27 東京エレクトロン株式会社 エアギャップ構造の作製方法及びシステム
KR20150105934A (ko) * 2014-03-10 2015-09-18 주식회사 아모텍 공극을 구비하는 칩 소자 및 그 제조 방법
KR101696412B1 (ko) * 2014-03-10 2017-01-16 주식회사 아모텍 공극을 구비하는 칩 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR100752940B1 (ko) 2007-08-30
SG96242A1 (en) 2003-11-27
TW494532B (en) 2002-07-11
KR20020041304A (ko) 2002-06-01
US6380106B1 (en) 2002-04-30
EP1209739A3 (en) 2004-02-11
EP1209739A2 (en) 2002-05-29

Similar Documents

Publication Publication Date Title
JP2002217293A (ja) 導電線間に空隙を有する導電線構造体の製造方法
JP4235379B2 (ja) エアギャップを有するｓｔｉ構造体の製造方法
US6265303B1 (en) Integrated circuit dielectric and method
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US6351039B1 (en) Integrated circuit dielectric and method
US6873052B2 (en) Porous, film, wiring structure, and method of forming the same
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP2002141348A (ja) 成膜方法、半導体装置の製造方法、および成膜装置
US20040058199A1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
JPH0786190A (ja) 膜形成方法およびその形成装置
KR20010076349A (ko) 반도체 장치 및 그 제조 방법
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US20010012687A1 (en) Gap filling process in integrated circuits using low dielectric constant materials
US20060128166A1 (en) Semiconductor device fabrication method
US7056839B2 (en) Method of forming a silica insulation film with a reduced dielectric constant
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
US6831015B1 (en) Fabrication method of semiconductor device and abrasive liquid used therein
US6165897A (en) Void forming method for fabricating low dielectric constant dielectric layer
US6281113B1 (en) Method for forming an interplayer insulating film and semiconductor device
US6657284B1 (en) Graded dielectric layer and method for fabrication thereof
KR100455886B1 (ko) 반도체 소자 제조 방법
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
JP2004259753A (ja) 半導体装置およびその製造方法
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080529