JP2002203796A - 低温での高密度プラズマｈｄｐ−ｃｖｄによるアモルファスシリコン膜の堆積 - Google Patents

低温での高密度プラズマｈｄｐ−ｃｖｄによるアモルファスシリコン膜の堆積

Info

Publication number
JP2002203796A
JP2002203796A JP2001208243A JP2001208243A JP2002203796A JP 2002203796 A JP2002203796 A JP 2002203796A JP 2001208243 A JP2001208243 A JP 2001208243A JP 2001208243 A JP2001208243 A JP 2001208243A JP 2002203796 A JP2002203796 A JP 2002203796A
Authority
JP
Japan
Prior art keywords
watts
substrate
chamber
power
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001208243A
Other languages
English (en)
Other versions
JP5273890B2 (ja
Inventor
Zhuang Li
リー ツァン
Kent Rossman
ロッスマン ケント
Tzuyuan Yiin
イン ツーユァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002203796A publication Critical patent/JP2002203796A/ja
Application granted granted Critical
Publication of JP5273890B2 publication Critical patent/JP5273890B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

(57)【要約】 【課題】 高密度プラズマ化学的気相堆積（ＨＤＰ−Ｃ
ＶＤ）技術を使用して、アモルファスシリコン膜を基板
上に堆積するための方法および装置が提供される。 【解決手段】 方法は、一般的に、処理チャンバ内に基
板を位置決めするステップ、処理チャンバ内へ不活性ガ
スを導入するステップ、処理チャンバ内へシリコンソー
スガスを導入するステップ、高密度プラズマを生成する
ステップ、およびアモルファスシリコン膜を堆積するス
テップを包含する。アモルファスシリコン膜は、約５０
０℃以下の基板温度で堆積される。次に、アモルファス
シリコン膜は、膜性質を改善するようアニールしてもよ
い。

Description

【発明の詳細な説明】
【０００１】関連出願のクロスリファレンス 本出願は、２０００年７月７日出願の米国仮特許出願第
６０／２１６，８６５号の優先出願日を主張し、その内
容は本明細書に援用する。
【０００２】
【発明の分野】本発明は集積回路の製造、および化学的
気相堆積技術によるアモルファスシリコン膜の堆積に関
する。
【０００３】関連技術の背景 半導体デバイスの形状寸法は、数十年前に最初に紹介さ
れて以降、その大きさが劇的に小さくなってきている。
以来、集積回路は、ほぼ２年／ハーフサイズルール（ム
ーアの法則と呼ばれることが多い）に追従しており、こ
れはチップ上のデバイス数が２年毎に２倍になることを
意味している。今日の製造工場は、フィーチャサイズが
０．３５μｍ、そして０．１８μｍというフィーチャサ
イズさえ有するデバイスを定常的に生産しており、近い
将来の工場は直ぐにも更に小さい形状寸法を持ったデバ
イスを生産していることであろう。フィーチャサイズが
縮小しても、誘電体つまり堆積される材料の厚さは実質
的に不変であり、その結果、フィーチャのアスペクト
比、すなわち幅で除した高さの値は増加する。多くの従
来の堆積プロセスは、アスペクト比が４：１を超える場
合、特にアスペクト比が１０：１を超える場合にサブミ
クロン構造を充填することが困難である。
【０００４】化学的気相堆積（ＣＶＤ）は、高アスペク
トのフィーチャ内に追従して材料を堆積する最も有望な
手法であると思われる。半導体製造におけるＣＶＤ膜の
集積は特性が良く知られており、スピンオン法のような
湿式プロセスと比較して、実施がかなり簡単である。市
販で入手可能なＣＶＤ装置を使用できること、そして単
純な製造方法を使用できることにより、集積化と経済性
の両面からＣＶＤ材料が魅力あるものになっている。
【０００５】ＣＶＤ技術で堆積できる材料のひとつに、
アモルファスシリコンがある。アモルファスシリコン層
は、トランジスタ中のゲート電極形成、金属−シリコン
のショットキーダイオードの形成、およびダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）集積回路中のキャ
パシタ用電極として使用される。これまで、アモルファ
スシリコン層の堆積は従来の化学的気相堆積技術では限
定されたものであった。
【０００６】例えば、従来の方法である大気圧化学的気
相堆積（ＡＰＣＶＤ）では、堆積プロセスは６５０℃を
超える温度で行われることが多く、しばしば１０００℃
を超えることもある。これらの高い処理温度は、製造プ
ロセスで使用される材料の熱割当量を超えることがあ
り、層間拡散および材料分解を生じてしまう。従って、
高い処理温度は、半導体デバイスによっては、その製造
においてＡＰＣＶＤ堆積プロセスの編入を制限する。Ａ
ＰＣＶＤプロセスの高い堆積温度に伴う更なる問題は、
基板面に堆積されるアモルファスシリコンのような材料
が、変動するサイズと配向の粒子つまり結晶を形成する
ことがあり、その結果、変動する均一性を生じるととも
に、望ましい膜性質に達しない膜を生じることである。
この変動するサイズと配向の粒子および結晶を持つ膜の
堆積後アニーリングプロセスは、普通には、結晶均一性
も膜性質も改善しない。
【０００７】低圧化学的気相堆積（ＬＰＣＶＤ）のよう
な他の技術を用いて、ＡＰＣＶＤより低い処理温度、す
なわち約６５０℃未満の堆積温度でアモルファスシリコ
ン膜を堆積することができる。しかし、ＬＰＣＶＤ法は
高膜抵抗および不均一性等、望ましくない膜特性を有す
る不均一性アモルファスシリコン膜を生産することが多
く、それはサブミクロン半導体ダイオードの形成におけ
るような、幾つかの半導体製造用途での膜の使用を制限
する。加えて、ＬＰＣＶＤ堆積膜に対するアニーイング
プロセスは、普通には、これらの膜の膜特性をうまく改
善することはできなかった。更に、そのようなプロセス
の堆積温度は、半導体デバイスを製造するために使用さ
れる材料の熱割当量を依然として超えてしまい、製造プ
ロセスによっては、ＬＰＣＶＤ法の使用を制限する。
【０００８】米国特許第５，６０４，１５２号に開示さ
れたような、アモルファスシリコン膜を堆積することに
使用できる他のＬＰＣＶＤプロセスでは、前駆体ガスが
堆積チャンバへ入る前に付属のオートクレーブ内で部分
的に解離されることが必要である。この堆積前解離は、
望ましくない機械的および手順上の複雑さを堆積プロセ
スに加え、依然として高温度（すなわち、５００℃超）
で、膜を堆積させる必要がある。その上、ＬＰＣＶＤプ
ロセスは、典型的に、シリコン前駆体の熱分解反応メカ
ニズムによって、他のアモルファスシリコン堆積プロセ
スに比べて比較的低い堆積レートで実行される。この低
い堆積レートが結果として、処理時間を長くし、処理コ
ストを高め、そして基板スループットを低下させる結果
となる。
【０００９】従って、高品質アモルファスシリコン層を
低くした処理温度で堆積させるプロセスに対するニーズ
が存在する。
【００１０】発明の概要 本発明の局面は、高密度プラズマ化学的気相堆積（ＨＤ
Ｐ−ＣＶＤ）技術を用いてアモルファスシリコン膜を基
板上に堆積することを提供する。ひとつの局面で、アモ
ルファスシリコン膜を基板上に形成するための方法が提
供され、その方法は、処理チャンバへ基板を入れて、バ
イアス電源へ接続された支持部材上に位置決めする、不
活性ガスを処理チャンバへ導入するステップ、シリコン
ソースガスを処理チャンバへ導入するステップ、およ
び、高密度プラズマを生成するために充分なソース電力
を処理チャンバへ送出するステップを含む。次に、堆積
されたアモルファスシリコン膜は、アニールされて膜性
質を強化してもよい。
【００１１】別の局面で、アモルファスシリコン膜を基
板上に形成するための方法が提供され、その方法は、基
板を高密度プラズマ化学的気相堆積チャンバ内に位置決
めするステップ、不活性ガスを高密度プラズマ化学的気
相堆積チャンバへ導入するステップ、シリコンソースガ
スを高密度プラズマ化学的気相堆積チャンバへ導入する
ステップ、処理チャンバに隣接して配置される第１およ
び第２コイルの各々へ約５００ワット〜約５０００ワッ
トのＲＦ電力を印加することによって処理ガスの高密度
プラズマを生成するステップ、および基板を約５００℃
以下の温度に維持する間にアモルファスシリコン膜を堆
積するステップを含む。
【００１２】好ましい実施の形態の詳細な説明 本発明を、以下、カリフォルニア州サンタクララ所在の
アプライドマテリアルズ社から入手可能な Ultima（商
標登録） ＨＤＰ−ＣＶＤチャンバのような、高密度オ
ングストロームプラズマ化学的気相堆積チャンバを参照
して説明する。高密度プラズマ（ＨＤＰ）化学的気相堆
積（ＣＶＤ）プロセスは、誘導結合プラズマから生成さ
れる物理的イオンを使用して、反応性化学ガスを高い反
応性のあるイオン核種へ解離し、膜堆積を強化する。解
放されたこのイオン核種の高い反応性は、化学反応を生
起するのに必要なエネルギーを減らし、従って、従来の
化学的気相堆積プロセスに必要なより低い温度での膜堆
積を可能にする。高密度プラズマは、約１ｘ１０11イオ
ン／ｃｍ3以上のプラズマとして特徴付けられる。
【００１３】図１Ａは、本明細書に記載の本発明の実施
の形態に従い膜を堆積するために有用なＨＤＰ−ＣＶＤ
装置１０のひとつの実施の形態を図示する。ＨＤＰ−Ｃ
ＶＤ装置１０は、チャンバ１３、真空装置７０、ソース
電源８０Ａ、バイアス電源８０Ｂ、ガス配送装置３３、
および遠隔のプラズマ浄化装置５０を含む。
【００１４】チャンバ１３の上側部分は、本体部材２２
上に装着されるドーム１４を含む。ドームは、典型的に
は、アルミナまたは窒化アルミニウム等の誘電体材料で
造られる。ドーム１４は、プラズマ処理区域１６の上側
境界を画成する。プラズマ処理区域１６は、基板支持部
材１８上に位置決めされる基板１７の上側表面で画成さ
れる下側境界を有する。加熱プレート２３および冷却プ
レート２４がドーム１４へ熱的に結合される。加熱プレ
ート２３および冷却プレート２４により、ドーム温度を
約５０℃から２００℃の範囲にわたって約±１０℃以内
に制御でき、ドーム内面上への処理ガスの不必要な堆積
を防止する。
【００１５】チャンバ１３の下側部分は、チャンバを真
空装置７０へ接続する本体部材２２を含む。真空装置７
０は、スロットル弁２６を介して本体部材２２へ接続さ
れる。基板支持部材１８の基部２１は、本体部材２２上
に装着され、それと連続する内面を形成する。基板は、
図１Ａに示すように基板支持部材１８が下側ローディン
グ位置５６にあるときに、チャンバ１３内へおよびそこ
から搬送される。基板支持部材１８の基板受容部１９上
に正確に置かれると、基板１７および基板支持部材１８
は、次に、図１Ａに領域５７として画成される上側処理
位置へ移動できる。基板受容部分１９は、処理中に基板
を基板支持部材１８へ固定する静電チャック２０を含
む。
【００１６】ソース電源８０Ａは、ドーム１４上に装着
される上部コイル２９および側部コイル３０を含む。対
称接地シールド（図示せず）が上部コイル２９および側
部コイル３０間に配置され、コイル間の電気的結合を低
減する。上部コイル２９は、上部ソースＲＦ（ＳＲＦ）
発生器３１Ａによって給電される一方、側部コイル３０
は側部ＳＲＦ発生器３１Ｂによって給電され、各コイル
に対して独立した電力レベルおよび周波数運転を可能に
する。このデュアルコイル方式は、チャンバ１３内の放
射密度の制御を可能にし、それによってプラズマの均一
性を改善する。ひとつの実施の形態では、上部ソースＲ
Ｆ発生器３１Ａは、公称約２ＭＨｚで約５，０００ワッ
トまでのＲＦ電力を提供し、側部ソースＲＦ発生器３１
Ｂは、公称約２ＭＨｚで約５，０００ワットまでのＲＦ
電力を提供する。上部および側部ＲＦ発生器の動作周波
数は、公称動作周波数からずらすことにより、プラズマ
発生効率を改善するようにしてもよい。
【００１７】整合ネットワーク３２Ａおよび３２Ｂは、
発生器３１Ａおよび３１Ｂの出力インピーダンスを、そ
れらのそれぞれのコイル２９および３０に整合する。Ｒ
Ｆ制御回路は、整合ネットワーク内のコンデンサの値を
変更することによって両整合ネットワークを同調させる
ことができ、負荷の変化に従い負荷へ発生器を整合す
る。ＲＦ制御回路は、負荷から発生器へ反射して戻され
る電力が一定の限界を超えるときに整合ネットワークを
同調できる。同一整合を提供し、ＲＦ制御回路が整合ネ
ットワークを同調するのを効果的にディスエーブル化す
る一方法は、反射電力限界を反射電力のいずれの予測値
よりも上に設定することである。これは、整合ネットワ
ークを直近条件に一定に保持することによって幾つかの
条件下でプラズマを安定化することを支援する。
【００１８】バイアス電源８０Ｂは、バイアスＲＦ（Ｂ
ＲＦ）発生器３１Ｃおよびバイアス整合ネットワーク３
２Ｃを含む。バイアス電源８０Ｂは、基板１７と基板１
７へ結合される基板支持部材１８とを容量的に帯電し、
基板および支持部材は堆積プロセス中に相補電極として
働く。バイアス電源８０Ｂは、ソース電源８０Ａによっ
て創出されたプラズマ核種の基板表面への移送を強化す
る役を果す。ひとつの実施の形態では、バイアスＲＦ発
生器は、約１３．５６ＭＨｚで約５，０００ワットまで
のＲＦ電力を提供する。
【００１９】ガス配送装置３３は、基板を処理するため
にガスを幾つかのソースからチャンバへガス配送ライン
３８（その幾つかだけを示す）経由で供給する。ガス
は、ガスリング３７および上部ノズル４５を通してチャ
ンバ１３へ導入される。図１Ｂは、チャンバ１３の単純
化した部分断面図であり、ガスリング３７の更なる詳細
を示す。ひとつの実施の形態で、第１および第２ガスソ
ース３４Ａおよび３４Ｄと、第１および第２ガス質量流
量コントローラ３５Ａ'および３５Ｄ'とが、ガスをガス
リング３７内のリングプレナム３６へガス配送ライン３
８（その幾つかだけを示す）経由で供給する。ガスリン
グ３７は、好ましくはガスリング３７の内面に沿い均等
に配分された第１の複数のソースガスノズル３９（その
ひとつだけを図１Ｂに示す）を有し、処理中に基板上へ
均一なガスの流れを提供する。
【００２０】ガスリング３７は、第２の複数のガスノズ
ル４０（そのひとつだけを示す）も含み、それらが本体
プレナム４１からガスを受取る。ひとつの実施の形態
で、第３および第４ガスソース３４Ｂおよび３４Ｃと、
第３および第４ガス流量コントローラ３５Ｂ'および３
５Ｃとが、本体プレナム４１へガス配送ライン３８経由
でガスを供給する。ひとつの実施の形態で、第２の複数
のソースガスノズル４０は、第１の複数のソースガスノ
ズル３９と同一平面にあり、好ましくはそれより短い。
実施の形態によっては、チャンバ１３内へガスを注入す
る前に、ソースガスと酸化性ガスとを混合しないことが
望ましい。他の実施の形態では、ソースガスは、ガスを
チャンバ１３内へ注入する前に混合されるのがよい。
【００２１】ノズル長およびノズル角度は、個々のチャ
ンバ内での特定のプロセスの均一性プロファイルおよび
ガス利用効率を適合化するよう変更されてもよい。ひと
つの実施の形態で、ガスリング３７は、ガスリング３７
の内周囲りに均等に位置決めされる１２個のソースガス
ノズルを（好ましくは６個のノズル３９と６個のノズル
４０との交互編成）備える。
【００２２】図１Ａを再び参照すると、チャンバ１３
は、上部ノズル４５および上部ベント４６も有する。上
部ノズル４５および上部ベント４６は、上部と側部のガ
ス流の独立した制御を可能にする。上部ベント４６は、
上部ノズル４５のまわりの環状開口である。ひとつの実
施の形態で、第１ガスソース３４Ａが、ソースガスノズ
ル３９および上部ノズル４５へ第一ガスを供給する。ソ
ースノズル質量流量コントローラ（ＭＦＣ）３５Ａ'が
ソースガスノズル３９へ配送される第１ガスの量を制御
し、上部ノズルＭＦＣ３５Ａが上部ガスノズル４５へ配
送される第１ガスの流量を制御する。同様に、２個のＭ
ＦＣ３５Ｂおよび３５Ｂ'を用いて、ソース３４Ｂのよ
うな単一の酸素ソースから上部ベント４６および酸化性
ガスノズル４０の両方への酸素の流量を制御することが
できる。上部ノズル４５および上部ベント４６へ供給さ
れるガスは、チャンバ１３へガスを流入させる前に分離
したままにしておくこともできるし、チャンバ１３内へ
流入する前に混合することもできる。同じガスの別々の
ソースを用いて、チャンバの様々な部分に供給すること
ができる。
【００２３】装置コントローラ６０が、装置１０の運転
を制御する。ひとつの実施の形態で、コントローラ６０
は、ハードディスクドライブ、フロッピディスクドライ
ブ（図示せず）等のメモリ６２、およびカードラック
（図示せず）を含む。カードラックは、単一ボードコン
ピュータ（ＳＢＣ）（図示せず）、アナログおよびデジ
タルの入／出力ボード（図示せず）、インタフェースボ
ード（図示せず）、およびステッパーモータコントロー
ラボード（図示せず）を含むことができる。装置コント
ローラは、Versa Modular European（ＶＭＥ）標準に準
拠し、この標準はボード、カードケージ、および、コネ
クタの寸法および型式を規定している。ＶＭＥ標準は、
１６ビットデータバスおよび２４ビットアドレスバスを
有するバス構造も規定している。
【００２４】装置コントローラ６０は、ハードディスク
ドライブ上に格納されたコンピュータプログラム、また
は、フロッピディスク上に格納されたプログラム等の他
のコンピュータプログラムの制御下で動作する。コンピ
ュータプログラムは、例えば、特定プロセスの、タイミ
ング、ガスの混合、ＲＦ電力レベル、および他のパラメ
ータを指図する。装置コントローラ６０は、メモリ６２
へ結合されるプロセッサ６１を含む。ひとつの実施の形
態で、メモリ６２はハードディスクドライブであっても
よいが、勿論、ＲＯＭ、ＰＲＯＭ等、他の種類のメモリ
であってもよい。
【００２５】装置コントローラ６０は、コンピュータプ
ログラムの制御下で動作する。コンピュータプログラム
は、特定プロセスの、タイミング、温度、ガス流量、Ｒ
Ｆ電力レベル、および他のパラメータを指図する。ユー
ザと装置コントローラ間のインタフェースは図１Ｃに描
くように、ＣＲＴモニタ６５および光ペン６６経由であ
る。ひとつの実施の形態では、２台のモニタ６５および
６５Ａが使用され、一台はオペレータのためにクリーン
ルーム壁に、もう一台はサービスエンジニアのために壁
の背面に装着される。両モニタは同時に同一情報を表示
するが、ひとつの光ペン（例えば６６）だけが有効であ
る。特定の画面つまり機能を選択するには、オペレータ
が表示画面領域に触れ、ペンに設けたボタン（図示せ
ず）を押す。接触領域は、例えばその色を変更したり、
あるいは新規メニュを表示するなどして、光ペンで選択
されたことを確認する。
【００２６】コンピュータプログラムコードは、６８０
００アセンブリ言語、Ｃ、Ｃ＋＋、またはＰａｓｃａｌ
等の従来のコンピュータ可読プログラミング言語で書く
ことができる。適切なプログラムコードが、従来のテキ
ストエディタを使用して単一ファイルまたは複数ファイ
ルへ入力され、コンピュータの記憶装置等、コンピュー
タの使用可能媒体へ格納つまり統合される。入力された
コードテキストが高水準言語による場合、コードはコン
パイルされ、得られたコンパイルコードはそこでコンパ
イル前のウインドウズライブラリルーチンのオブジェク
トコードとリンクされる。リンクされたコンパイルオブ
ジェクトコードを実行するには、システムユーザがオブ
ジェクトコードを発動し、それによってコンピュータシ
ステムがコードをメモリ内にロードするようにさせ、メ
モリからＣＰＵがコードを読んで、それを実行してプロ
グラム中で確定されたタスクを実行する。
【００２７】図１Ｄは、コンピュータプログラム３００
の階層的制御構造の実施例のブロック図を示す。ユーザ
は、ＣＲＴモニタ上に表示されるメニュつまり画面に応
答して光ペンインタフェースを使用することによって、
プロセスセット番号およびプロセスチャンバ番号をプロ
セスセレクターサブルーチン３１０へ入力する。プロセ
スセットは、指定されたプロセスを遂行するために必要
なプロセスパラメータの所定セットであり、所定セット
番号で識別される。プロセスセレクターサブルーチン３
１０は、（i）マルチチャンバ装置における所望のプロ
セスチャンバと、（ii）所望プロセスを遂行するようプ
ロセスチャンバを動作するために必要とされるプロセス
パラメータの所望セットとを識別する。特定のプロセス
を遂行するためのプロセスパラメータは、例えば、プロ
セスガスの組成および流量レート、温度、圧力、ＲＦ電
力レベル等のプラズマ条件、およびチャンバドーム温度
のようなプロセス条件に関係し、ユーザへレシピ形式で
提供される。レシピによって指定されるパラメータは、
光ペン／ＣＲＴモニタインタフェースを利用して入力さ
れる。
【００２８】プロセス監視用信号は、システムコントロ
ーラのアナログ入力およびデジタル入力ボードによって
提供され、プロセス制御用信号は、システムコントロー
ラ６０のアナログ出力およびデジタル出力ボード上に出
力される。
【００２９】プロセスシーケンサーサブルーチン３２０
は、識別されたプロセスチャンバおよびプロセスパラメ
ータのセットを、プロセスセレクターサブルーチン３１
０から受入れるための、および種々のプロセスチャンバ
の動作を制御するためのプログラムコードを含む。複数
のユーザがプロセスセット番号およびプロセスチャンバ
番号を入力できる。つまり、一人のユーザは複数のプロ
セスセット番号およびプロセスチャンバ番号を入力でき
る。そのため、シーケンサーサブルーチン３２０が動作
して、選択されたプロセスを所望の順序でスケジュール
する。
【００３０】ひとつの実施の形態で、シーケンサーサブ
ルーチン３２０は、プロセスチャンバの可用性と実行す
べきプロセスの種別に基づき、（i）プロセスチャンバ
の動作を監視してチャンバが使用中か否かを判定するス
テップ、（ii）使用中のチャンバ内で実行中のプロセス
が何かを判定するステップ、および（iii）所望のプロ
セスを実行するステップ；を遂行するためのプログラム
コードを含む。ポーリング等のプロセスチャンバを監視
する従来方法を使用することができる。
【００３１】どのプロセスを実行すべきかをスケジュー
ルする際に、シーケンサーサブルーチン３２０は、選択
されたプロセスの所望プロセス条件、または要求を入力
した各特定のユーザの「年令」、または、スケジューリ
ング優先度を判定するために、システムプログラマが含
めることを希望する他の何らかの関係要因と比較して、
使用中のプロセスチャンバの現在の条件を、考慮するよ
うに設計されることができる。
【００３２】シーケンサーサブルーチン３２０が、どの
プロセスチャンバとプロセスセットとの組合せを次に実
行すべきかを決定した後、シーケンサーサブルーチン３
２０は、特定のプロセスセットパラメータをチャンバマ
ネージャサブルーチン３３０Ａ〜Ｃへ送ることによって
プロセスセットを実行させ、このチャンバマネージャサ
ブルーチン３３０Ａ〜Ｃが、シーケンサーサブルーチン
３２０によって決められたプロセスセットに従いチャン
バ１３および、多分、他のチャンバ（図示せず）におけ
る複数の処理タスクを制御する。
【００３３】チャンバコンポーネントサブルーチンの例
は、基板位置決めサブルーチン３４０、プロセスガス制
御サブルーチン３５０、圧力制御サブルーチン３６０、
およびプラズマ制御サブルーチン３７０である。この技
術に普通に精通する者は、チャンバ１３で遂行したいプ
ロセスに依存して、他のチャンバ制御サブルーチンを含
めることができる、と理解できるだろう。動作中、チャ
ンバマネージャサブルーチン３３０Ａは、実行中の特定
プロセスセットに従ってプロセスコンポーネントサブル
ーチンを選択的にスケジュールするか、呼出す。
【００３４】チャンバマネージャサブルーチン３３０Ａ
によるスケジューリングは、どのプロセスチャンバおよ
びプロセスセットを実行するかをスケジューリングする
際に、シーケンサーサブルーチン３２０が使用する同様
な様式で遂行される。普通には、チャンバマネージャサ
ブルーチン３３０Ａは、種々のチャンバコンポーネント
を監視するステップ、実行されるプロセスセットのため
のプロセスパラメータに基づきどのコンポーネントが動
作される必要があるかを決定するステップ、および、監
視するステップおよび決定するステップに応じて、チャ
ンバコンポーネントサブルーチンを実行させるステップ
を含む。
【００３５】図１Ｄを参照して、特定のチャンバコンポ
ーネントサブルーチンの動作を以下説明する。基板位置
決めサブルーチン３４０は、基板を基板支持部材１８上
へローディングするために使用されるチャンバコンポー
ネントを制御するためのプログラムコードを包含する。
基板位置決めサブルーチン３４０は、例えば、マルチチ
ャンバ装置におけるＰＥＣＶＤ反応装置または他の反応
装置から、他の処理が完了した後に、チャンバ１３内へ
の基板の転送も制御できる。
【００３６】プロセスガス制御サブルーチン３５０は、
プロセスガスの組成および流量レートを制御するための
プログラムコードを有する。サブルーチン３５０は、安
全遮断弁の開放／閉鎖位置を制御し、また、所望の流量
レートを獲得するよう質量流量コントローラを立ち上げ
／立ち下げる。プロセスガス制御サブルーチン３５０を
含む、全てのチャンバコンポーネントサブルーチンは、
チャンバマネージャサブルーチン３３０Ａによって発動
される。サブルーチン３５０は、所望のガス流量レート
に関してプロセスパラメータをチャンバマネージャサブ
ルーチン３３０Ａから受取る。
【００３７】普通には、プロセスガス制御サブルーチン
３５０は、ガス供給ラインを開くこと、および繰返して
（i）必要な質量流量コントローラを読み、（ii）その
読みを、チャンバマネージャサブルーチン３３０Ａから
受取る所望の流量レートと比較し、そして（iii）必要
に応じガス供給ラインの流量レートを調節することによ
って動作する。その上、プロセスガス制御サブルーチン
３５０は、安全でないレートに対するガス流量レートを
監視するための、および、安全でない条件が検出される
際に安全遮断弁を作動するためのステップを含んでもよ
い。
【００３８】プロセスによっては、アルゴン等の不活性
ガスがチャンバ１３へ流入され、反応性プロセスガスが
チャンバへ導入される以前にチャンバ内圧力を安定化す
る。これらのプロセスに対して、プロセスガス制御サブ
ルーチン３５０は、上記でステップが次に遂行される前
にチャンバ内圧力を安定化するために必要な時間の間、
チャンバ１３内へ不活性ガスを流入するステップを含む
ようプログラムされる。
【００３９】その上、プロセスガス制御サブルーチン３
５０は、与えられたプロセスガス流量レートの必要な値
を含む格納テーブルにアクセスすることによって、所望
のプロセスガス流量レートの必要な配送ガス流量レート
を取得するステップを含む。必要な値が取得されると、
配送ガス流量レートは監視され、必要な値と比較され、
そして、それに応じて調節される。
【００４０】プロセスガス制御サブルーチン３５０は、
ウェーハチャック内の内側および外側通路を通るヘリウ
ム（Ｈｅ）等の熱伝達ガスの流量も、独立したヘリウム
制御（ＩＨＣ）サブルーチン（図示せず）と共に制御す
る。ガスの流れは、基板をチャックへ熱的結合する。普
通のプロセスでは、ウェーハは、プラズマと層を形成す
る化学反応とによって加熱され、ヘリウムが、水冷却も
可能なチャックを通り基板を冷却する。これは、基板上
に既に存在するフィーチャを損傷する可能性のある温度
より低い温度に基板を保つ。
【００４１】圧力制御サブルーチン３６０は、チャンバ
の排気部分におけるスロットル弁の開口の大きさを調整
することによってチャンバ１３内の圧力を制御するため
のプログラムコードを含む。スロットル弁によりチャン
バを制御する少なくとも２つの基本的方法がある。第１
の方法はチャンバ圧力を特徴付けることに依拠する。と
いうのは、このチャンバ圧力は、とりわけ、全プロセス
ガス流量、プロセスチャンバの大きさ、およびポンプの
吐出容量に関連するからである。第１の方法はスロット
ル弁２６を固定位置へ設定する。スロットル弁２６を固
定位置へ設定することにより、最終的に定常状態圧力が
結果として得られる。
【００４２】代替として、チャンバ圧力は、例えば圧力
計により測定されてもよく、スロットル弁２６の位置
は、制御点がガス流量および排気容量によって設定され
る境界以内であることを前提として、圧力制御サブルー
チン３６０に従い調節されてもよい。前者の方法は、後
者の方法に付帯する測定、比較、および計算が発動され
ないので、より迅速なチャンバ圧力の変更が可能とな
る。前者の方法は、チャンバ圧力の精確な制御が要求さ
れない場合に望ましいであろう、それに対して、後者の
方法は、膜層の堆積中のように、精確で、再現性のあ
る、安定した圧力が必要な場合に望ましいであろう。
【００４３】圧力制御サブルーチン３６０が発動される
際に、望ましいつまり目標の圧力レベルが、パラメータ
としてチャンバマネージャサブルーチン３３０Ａから受
取られる。圧力制御サブルーチン３６０は、チャンバへ
接続されたひとつ以上の従来の圧力計を読むことによっ
てチャンバ１３内の圧力を測定し、ひとつまたは複数の
測定値を目標圧力と比較し、格納された圧力テーブルか
ら目標圧力に対応する比例値、積分値および微分（ＰＩ
Ｄ）値を取得し、そして圧力テーブルから取得されたＰ
ＩＤ値に従いスロットル弁２６を調節するように動作す
る。代替として、圧力制御サブルーチン３６０は、スロ
ットル弁２６を特定の開口大きさへ開くか閉じてもよ
く、チャンバ１３内の圧力を所望の圧力または圧力範囲
へ調整する。
【００４４】プラズマ制御サブルーチン３７０は、ＲＦ
発生器３１Ａおよび３１Ｂの周波数と電力出力の設定を
制御するための、および整合ネットワーク３２Ａおよび
３２Ｂを同調するためのプログラムコードを含む。プラ
ズマ制御サブルーチン３７０は、先に記載のチャンバコ
ンポーネントサブルーチンと同じように、チャンバマネ
ージャサブルーチン３３０Ａによって発動される。
【００４５】上記でＨＤＰ−ＣＶＤ装置は本明細書に記
載の発明を遂行するために使用される一装置であるが、
他の装置も、本発明の方法を成し遂げるために好都合に
使用してもよく、あるいは改変して使用することもでき
る。
【００４６】堆積プロセス 本発明の局面を、以下、上記処理装置を使用してアモル
ファスシリコン膜を堆積するためのプロセスシーケンス
を参照して説明する。アモルファスシリコン膜の堆積の
ひとつの実施の形態では、基板が、処理チャンバへ導入
され、バイアス電源へ接続された支持部材上に位置決め
される。シリコンソースガスが処理チャンバへ導入され
る。プラズマを生成するために充分なソース電力を処理
チャンバへ送出することによって、プラズマが形成され
る。バイアス電力が、プロセス中に支持部材へ印加され
る。次に、アモルファスシリコン層が、基板面上に堆積
される。一般的に、アモルファスシリコン材料は、基板
温度を約５００℃以下に維持する間に堆積される。堆積
されたアモルファスシリコン膜は、次に、膜性質を強化
するようアニールしてもよい。
【００４７】ヘリウム、アルゴン、キセノン、クリプト
ン、およびそれら配合物等の不活性ガスが処理チャンバ
へ導入される。ヘリウムおよびアルゴンは、アモルファ
スシリコン膜の堆積に使用される好ましい不活性ガスで
ある。不活性ガスは、（図１Ａに示すような）ガスノズ
ル４０のセットを通して、２００ｍｍ基板に対して約０
ｓｃｃｍと約２００ｓｃｃｍ間の流量レートでチャンバ
へ導入される。好ましくは、不活性ガスは、２００ｍｍ
基板に対して約５０ｓｃｃｍと約１５０ｓｃｃｍ間で処
理チャンバへ導入される。しかし、不活性ガスの流量レ
ートは、処理チャンバすなわち３００ｍｍ基板処理チャ
ンバの大きさによって変えてもよい。
【００４８】シラン（ＳｉＨ4）またはジシラン（Ｓｉ2
Ｈ6）等のシリコンソースガスが、プラズマの存在下で
アモルファスシリコン膜を堆積するよう、（図１Ａに示
すような）ガスノズル３９のセットを通して、約２０ｓ
ｃｃｍと約１００ｓｃｃｍ間の流量レートでチャンバへ
導入される。代替として、シリコンソースガスは、アモ
ルファスシリコン膜を堆積するよう流量レート約５０ｓ
ｃｃｍと約８０ｓｃｃｍ間でチャンバへ導入される。シ
リコンガスの流量レートは処理チャンバの大きさによっ
て、例えば、３００ｍｍ基板処理チャンバ内で膜を堆積
するために約２００ｓｃｃｍまで変化できる。シリコン
ソースガスは、アモルファスシリコン膜を堆積するよう
シラン誘導体ガスも含むことができ、それは、炭素また
は窒素等の汚染が殆どまたは全く無く、単独でまたはシ
ランとの配合でシリコン膜を堆積できる。
【００４９】シリコンソースガスおよび搬送ガスはチャ
ンバへ別々のガスノズルを通して導入されるとはいえ、
本発明は、シリコンソースガスおよび搬送ガスをチャン
バへ導入する以前に、配合つまり前混合すること、また
はガスを同時にまたは異なる時間に導入することも考慮
している。例えば、不活性ガスが処理チャンバへ導入さ
れてもよく、プラズマがチャンバ内に形成され、次いで
シリコンガスが処理チャンバへ導入されてアモルファス
シリコン膜を堆積する。加えて、アモルファスシリコン
材料は、本明細書に記載の方法パラメータの下で不活性
ガスを用いずに堆積できる。
【００５０】一般的に、処理チャンバは、堆積プロセス
中にチャンバ圧力約１ミリＴｏｒｒと約５０ミリＴｏｒ
ｒ間に維持される。チャンバ圧力約２ミリＴｏｒｒと約
２０ミリＴｏｒｒ間が好ましく使用される。チャンバ圧
力約３ミリＴｏｒｒと約７ミリＴｏｒｒ間が、アモルフ
ァスシリコン膜を堆積する際に使用できる。
【００５１】ソースＲＦ電力は、処理チャンバ内にプラ
ズマを生成するよう、処理チャンバに配置されるコイル
２９および３０の各々へ、約５０００ワット以下の電力
レベルで、または約１００００ワット以下の合計電力で
供給される。ソースＲＦ電力は、処理チャンバ内にプラ
ズマを生成し維持するよう、２００ｍｍ基板に対して電
力レベル約５００ワットと約５０００ワット間で各コイ
ルへ供給される。好ましくは、合計電力レベル約５００
０ワットと約８５００ワット間、更に約６０００ワット
と約８０００ワット間が、アモルファスシリコン膜を堆
積する際に使用されてもよい。
【００５２】可変の電力を、オペレータの要求に依存し
てコイル２９および３０へ印加してもよい。例えば、プ
ラズマを生成して膜を堆積するために、電力レベル約４
０００ワットと約５０００ワット間、例えば４５００ワ
ットがコイル２９へ供給され、電力レベル約２０００ワ
ットと約３０００ワット間、例えば２６００ワットをコ
イル３０へ供給することができる。
【００５３】更に、負のバイアスを基板面または支持部
材へ印加でき、プラズマ中に作出された正に帯電したプ
ラズマイオンを基板面へ、表面に対して垂直に近い角度
で、または基板表面の指向性バイアス化によって表面に
対して好ましい角度で引き付ける。約５０００ワット未
満のバイアス電力が、堆積プロセス中に支持部材へ供給
できる。好ましくは、約０ワットと約１０００ワット間
のバイアス電力がアモルファスシリコン膜の堆積に使用
される。供給ソースＲＦ電力およびバイアス電力は、処
理中の基板の大きさおよび使用されるチャンバの種別に
従い調節されることができる。
【００５４】アモルファスシリコン膜は、約２５０℃と
約５００℃間のような約５００℃以下の温度に維持され
る基板上に堆積できる。代替として、基板温度は、アモ
ルファスシリコン膜を堆積するように約３００℃から約
４００℃間に維持される。静電チャック内のチャネルに
不活性ガスを流すことにより基板背面を冷却することに
よって基板温度を維持できる。上に説明したプロセス
は、アモルファスシリコンを毎分約３０００オングスト
ロームと約６０００オングストローム間のレートで堆積
できる。
【００５５】アモルファスシリコン膜の堆積に続き、基
板は、膜性質を改善するようアニールされてもよい。基
板は、シリコン堆積処理チャンバ内でその場でアニール
されてもよいし、アニールするために別の処理チャンバ
へ搬送されてもよい。基板をアニールする実施例は、加
熱炉内で約５００℃と約１０００℃間の温度へ約３０分
および約１８時間にわたって基板を加熱する。約１００
０℃の温度で約３０分〜約１時間、約大気圧すなわち約
７６０Ｔｏｒｒの不活性ガス環境で基板をアニールする
ことを利用して、膜性質を改善するのが好ましい。
【００５６】ひとつの実施の形態で、アモルファスシリ
コン膜は、アルゴンガスを流量レート約０ｓｃｃｍと約
１００ｓｃｃｍ間でチャンバへ導入し、処理チャンバを
圧力約１ミリＴｏｒｒと約５０ミリＴｏｒｒ間に維持
し、ソースＲＦ電力を約５００ワット〜約５０００ワッ
トでコイルへ、およびバイアス電力を約０ワット〜約１
０００ワットで基板支持部へ供給し、基板を温度約３０
０℃〜約４００℃に維持し、そしてシランガスを約１０
０ｓｃｃｍ未満の流量レートで処理チャンバへ導入して
堆積されることができる。
【００５７】堆積プロセスの別の実施例は、アモルファ
スシリコン膜を堆積する間に、シランを流量レート約８
５ｓｃｃｍでチャンバへ導入すること、処理チャンバを
約５ミリＴｏｒｒの圧力に維持すること、コイル２９へ
約４５００ワットとコイル３０へ約２６００ワットのソ
ースＲＦ電力を供給すること、約１０００ワットの電力
を基板支持部へ供給すること、そして基板を約４００℃
の温度に維持すること、を含む。
【００５８】高密度プラズマ化学的気相堆積（ＨＤＰ−
ＣＶＤ）プロセスはアモルファスシリコン膜を５００℃
未満の温度で、実施の形態によっては４００℃未満の温
度で堆積できると考えられる。ＨＤＰ−ＣＶＤプロセス
は基板表面に近接する反応帯域への無線周波（ＲＦ）エ
ネルギーの印加によって処理ガスを解離し、シリコンソ
ースガスの分解等の化学反応の発生に要するエネルギー
を低減すると考えられる。化学反応が発生するためのエ
ネルギー要件の低減は、従来のＣＶＤプロセスによって
達成できる温度より低い温度でのアモルファスシリコン
膜堆積を可能にする。
【００５９】更に、本明細書に記載したプロセスによっ
てアモルファスシリコン膜を形成するためのプロセス
は、堆積膜中に微細な結晶粒（すなわち、約１００ｎｍ
以下の粒子）の形成を増強することによって膜の電気的
性質を改善すると考えられる。シリコン膜中の結晶粒の
形成は、膜が導電性となってエネルギーを貯蔵する能力
を持つことになる。エネルギーの分量を貯蔵する能力
は、シリコン膜がサブミクロンデバイスにおけるキャパ
シタおよびダイオードとして作用することを可能にす
る。膜中の結晶粒の量、特に微細な結晶粒の数を増やす
ことにより、より高い結晶密度の結晶粒を達成する結果
となり、それによって、より大きなエネルギー貯蔵を提
供し、導電性等の電気的性能を改善する。高密度プラズ
マ条件下、５００℃以下の基板温度でのアモルファスシ
リコン膜の堆積は、膜中に形成される微細結晶粒の量を
増やすことが観測された。
【００６０】この堆積プロセスは、基板上に核生成個所
の数だけでなく結晶配向の不規則性も増やし、堆積プロ
セス中に膜上で形成されつつある平均結晶寸法を小さく
する結果となり、それによって微細粒子の結晶形成を増
強することが考慮されている。更に、堆積温度は、微細
粒子が大きな粒子結晶に結晶化せず、それによって微細
粒子結晶の形成を増強するのに充分なほど低い。更に、
微細結晶粒子の量の増大は、粒界を横切る電気抵抗がよ
り小さい粒界により最小化されるので、電流の流れを改
善する結果となり、それによって膜抵抗を低減すること
が考慮されている。また、アニーリングは粒子寸法の実
質的な増大もなく膜中の微細結晶粒子の形成を増強する
ことによって膜の所望の電気的性質を改善すると考えら
れる。
【００６１】実施例 本明細書に記載の方法によるアモルファスシリコン膜の
堆積を実証する以下のデータは、カリフォルニア州サン
タクララのアプライドマテリアルズ社から入手可能な U
ltima（登録商標）ＨＤＰ−ＣＶＤチャンバで行った実
験から得た。アモルファスシリコン（ＨＤＰシリコン）
膜を、６インチ結晶体のｎ型Ｓｉ基板上に堆積して、シ
ョットキーダイオード構造での材料として使用するため
のＨＤＰシリコンの適合性を判定した。ショットキーダ
イオードは、金属が半導体、好ましくはドープされた半
導体に接触するところに形成され、普通には、金属層を
シリコンベース材料上に堆積することによって形成され
る。ショットキーダイオードの実施例は、チタンとシリ
コン層との界面に形成されるチタンシリサイド（ＴｉＳ
ｉ2）ベースのショットキーダイオード構造である。ア
モルファスシリコン層および／または基板は、オプショ
ンでドープ用材料、例えば、リンを約１ｅ17原子濃度へ
インプラントされることができ、ショットキーダイオー
ドのような半導体デバイスの製造のために層または基板
の電気的性質を強化する。
【００６２】アモルファスシリコン膜を利用するショッ
トキーダイオードを、アモルファスシリコン膜上へチタ
ンを堆積することによって形成した。アモルファスシリ
コン膜は、以下の手順に従い８枚の基板上にＨＤＰ−Ｃ
ＶＤプラズマ条件下でシランの反応によって堆積した。
６インチ結晶体のｎ型Ｓｉ基板をそれぞれＨＤＰ処理チ
ャンバへ導入し、次にアルゴンを約１００ｓｃｃｍの流
量レートでチャンバへ注入した。処理中のチャンバ圧力
を約５ミリＴｏｒｒに維持した。
【００６３】基板１、２、４および６を各コイルに約４
５００ワット（Ｗ）（すなわち、高）のソースＲＦ電力
で生成したプラズマへ暴露し、基板３、５、７および８
を各コイルに約１５００ワット（すなわち、低）のソー
スＲＦ電力で生成したプラズマへ暴露した。基板１、
３、５および７を約３００℃の温度（すなわち低温）に
維持し、基板２、５、６および８を約４５０℃の温度
（すなわち高温）に維持した。基板１、２、３および５
を約１００ｓｃｃｍの流量レート（すなわち高流量レー
ト）のシランへ暴露し、基板４、６、７および８を約４
０ｓｃｃｍ（すなわち低流量レート）のシランへ暴露し
た。
【００６４】各基板に対するＲＦ電力、温度、および流
量レートの概要を下の表１にリストする。アモルファス
シリコンを、上に記載した処理条件を使用して約２分
間、約８００オングストローム／分と約５０００オング
ストローム／分間の堆積レートで堆積した。
【００６５】次に基板を、立方センチメートル当りほぼ
１ｅ17原子の濃度を有するようリンでインプラントし
た。次にチタン（Ｔｉ）層をアモルファスシリコン層上
に堆積してショットキーダイオードを形成した。次に薄
いシリコンキャップ層をチタン層上に堆積して、酸素ま
たは水分の汚染を防止した。次に基板を、パターニング
して、エッチングし、試験用に４分円に分割した。試験
前に、基板を約６００℃で約１８時間、略大気圧の窒素
環境でアニールした。アニーリングに続き、ショットキ
ーダイオードを、基板上とショットキー界面とに配置し
た接点に電圧を印加することによってダイオード性能を
試験した。ショットキーダイオードの試験からの結果
を、図２Ａ〜２Ｃおよび３Ａ〜３Ｃに示す。
【００６６】
【表１】 図２Ａは、基板１および４のそれぞれに堆積された２つ
のアモルファスシリコン膜に対して印加したダイオード
電圧でのダイオード電流密度のプロットを示す。アモル
ファスシリコン膜は、高低シラン流量レートにより一定
の高ＲＦ電力および一定の低温度で堆積された。改善さ
れたダイオード性能は、より高いダイオード電流密度で
表現され、それはエネルギーを貯蔵し転送するダイオー
ドの能力の指標である。図２Ａ（および付帯の図２Ｂ〜
２Ｃ）では、横軸はダイオードに印加される電圧、−１
０Ｖから１０Ｖであり、縦軸は、異なる流量レートで堆
積された異なる膜の相応するダイオード電流密度を示
す。図２Ａは、アモルファスシリコン膜がショットキー
ダイオードとして精確に性能を果すことを示し、また高
ＲＦ電力および低温度で、より低いシラン流量レートが
改善されたダイオード電流密度を提供するように見える
ことを示している。
【００６７】図２Ｂは、基板２および６のそれぞれの上
に堆積されたアモルファスシリコン膜の２つに対して印
加したダイオード電圧におけるダイオード電流密度のプ
ロットを示す。アモルファスシリコン膜は、高低シラン
流量レートにより一定の高ＲＦ電力および一定の高温度
で堆積された。図２Ｂは、高ＲＦ電力および低温度で、
より低いシラン流量レートが、改善されたダイオード電
流密度を提供するように見えることを示す。
【００６８】図２Ｃは、基板３および７のそれぞれに堆
積されたアモルファスシリコン膜の２つに対して印加さ
れたダイオード電圧におけるダイオード電流密度のプロ
ットを示す。アモルファスシリコン膜は、高低シラン流
量レートにより一定の低ＲＦ電力および一定の低温度で
堆積された。図２Ｂは、低ＲＦ電力および低温度で、よ
り低いシラン流量レートが、改善されたダイオード電流
密度を提供するように見えることを示す。
【００６９】図２Ａ〜２Ｃは、本明細書に記載のＨＤＰ
プロセスのシラン流量レートおよび電力レベルが、約４
５０℃以下の温度で充分なアモルファスシリコン堆積の
結果をもたらすことを示す。加えて、より低い流量レー
トでの改善されたダイオード電流密度によって証明され
るように、より低いシランレートが膜中で達成される微
細粒子のより高い結晶化度を可能にすると考えられる。
より低い流量レートが、より低い堆積レートをもたら
し、核生成個所で成長に利用可能な材料を制限する一方
で、依然として核生成個所を形成するのに充分な材料を
提供し、それによって微細粒子核生成を増強させること
が考慮されている。更に、より低い堆積レートは、微細
核生成個所が充分に成長できるようにし、それによって
より大きな粒子への微細粒子の吸収が最小化され、それ
によって堆積膜中での微細粒子結晶の形成を強化する。
【００７０】図３Ａは、基板３および５のそれぞれに堆
積された２つのアモルファスシリコン膜に対して印加さ
れたダイオード電圧におけるダイオード電流密度のプロ
ットを示す。改善されたダイオード性能がより高いダイ
オード電流密度で表現され、それはエネルギーを貯蔵し
転送するダイオードの能力の指標である。図３Ａ（およ
び付帯する図３Ｂ〜３Ｃ）では、横軸はダイオードに印
加される電圧、−１０Ｖから１０Ｖであり、他方、縦軸
は、異なる温度で堆積された異なる膜の相応するダイオ
ード電流密度を示す。アモルファスシリコン膜は、高い
温度および低い温度により一定の低ＲＦ電力および高シ
ラン流量レートで堆積された。図３Ａは、低ＲＦ電力お
よび高流量レートで、より低い堆積温度が改善されたダ
イオード電流密度を提供することを示す。
【００７１】図３Ｂは、基板１および２のそれぞれに堆
積された２つのアモルファスシリコン膜に対して印加さ
れたダイオード電圧におけるダイオード電流密度のプロ
ットを示す。アモルファスシリコン膜は、高い温度およ
び低い温度により一定の高流量レートおよび高ＲＦ電力
で堆積された。図３Ｂは、高ＲＦ電力および高シラン流
量レートで、より低い堆積温度が改善されたダイオード
電流密度を提供することを示す。
【００７２】図３Ｃは、基板４および６のそれぞれに堆
積された２つのアモルファスシリコン膜に対して印加さ
れたダイオード電圧におけるダイオード電流密度のプロ
ットを示す。アモルファスシリコン膜は、高い温度およ
び低い温度により一定の低流量レートおよび低ＲＦ電力
で堆積された。図３Ｃは、低ＲＦ電力および低シラン流
量レートで、より低い堆積温度が改善されたダイオード
電流密度を提供することを示す。
【００７３】図３Ａ〜３Ｃは、本明細書に記載のＨＤＰ
プロセスによって約４５０℃以下の温度でおよびより低
い電力レベルで充分なアモルファスシリコン堆積が結果
として得られることを示す。アモルファスシリコンのよ
り低い温度堆積が膜中に微細粒子結晶を形成するのに充
分な核生成を提供し、そして、微細粒子が大きな粒子結
晶に結晶化しないような充分に低い温度によって微細粒
子結晶の形成に有利に働くと考えられる。更に、改善さ
れたダイオード性能によって証明されるように、アニー
リングステップが結晶形成を改善する一方、高い結晶詰
込み密度を保有することを、堆積後アニーリングが示す
と考えられる。
【００７４】本明細書に記載のＨＤＰプロセスは半導体
製造プロセスのためのアモルファスシリコン膜をより低
い温度およびより低い材料消費レートで生産でき、それ
は、従前のＣＶＤ堆積プロセスによるものより、基板ス
ループットを高め、生産コストを低減させると考えられ
る。
【００７５】上記説明は本発明のひとつの実施の形態へ
向けられるが、本発明の他のおよび更なる実施の形態
が、その基本となる範囲から逸脱することなく考案され
ることができ、その範囲は先に記載の特許請求の範囲に
よって決定される。
【図面の簡単な説明】
上に記載された本発明の局面が達成される様式が詳細に
理解されるように、上で要約された本発明を、添付図面
に図示されるその実施の形態を参照することによって詳
細に説明する。しかし、添付図面は単に本発明の典型的
な実施の形態だけを図示すること、従ってそれら図面は
本発明の範囲を制限するとみなしてはならないことに留
意する必要がある。とういうのは、本発明は他の同等に
有効な実施の形態を容認し得るからである。
【図１Ａ】本明細書に記載の、本発明にとって有用な高
密度プラズマ化学的気相堆積（ＣＶＤ）処理チャンバの
ひとつの実施の形態の単純化図である。
【図１Ｂ】図１ＡのＣＶＤ処理チャンバと併せて使用で
きるガスリングの断面略図である。
【図１Ｃ】図１ＡのＣＶＤ処理チャンバと併せて使用で
きるモニタおよび光ペンの簡略図である。
【図１Ｄ】図１ＡのＣＶＤ処理チャンバを制御するため
に使用される実施例のプロセス制御コンピュータプログ
ラム製品のフローチャートである。
【図２Ａ】異なる処理ガス流量で、本明細書に記載の方
法によって堆積されたシリコン膜のダイオード電流密度
を示すプロットである。
【図２Ｂ】異なる処理ガス流量で、本明細書に記載の方
法によって堆積されたシリコン膜のダイオード電流密度
を示すプロットである。
【図２Ｃ】異なる処理ガス流量で、本明細書に記載の方
法によって堆積されたシリコン膜のダイオード電流密度
を示すプロットである。
【図３Ａ】異なる堆積温度で、本明細書に記載の方法に
よって堆積されたシリコン膜のダイオード電流密度を示
すプロットである。
【図３Ｂ】異なる堆積温度で、本明細書に記載の方法に
よって堆積されたシリコン膜のダイオード電流密度を示
すプロットである。
【図３Ｃ】異なる堆積温度で、本明細書に記載の方法に
よって堆積されたシリコン膜のダイオード電流密度を示
すプロットである。
【符号の説明】
１０ 装置 １３ チャンバ １４ ドーム １６ プラズマ処理区域 １７ 基板 １８ 基板支持部材 １９ 基板受容部分 ２０ 静電チャック ２１ 基部 ２２ 本体部材 ２３ 加熱プレート ２４ 冷却プレート ２６ スロットル弁 ２９ 上部コイル ３０ 側部コイル ３１Ａ 上部ソースＲＦ発生器 ３１Ｂ 側部ソースＲＦ発生器 ３１Ｃ バイアスＲＦ発生器 ３２Ｃ バイアス整合ネットワーク ３２Ａ 整合ネットワーク ３３ ガス配送装置 ３４Ａ 第１ガスソース ３４Ｂ 第２ガスソース ３５Ｂ 第1ガス質量流量コントローラ ３５Ａ 第２ガス質量流量コントローラ ３６ リングプレナム ３７ ガスリング ３８ ガス配送ライン ３９、４０ ソースガスノズル ４１ 本体プレナム ４５ 上部ノズル ４６ 上部ベント ５０ プラズマ浄化システム ６０ システムコントローラ ６１ プロセッサ ６２ メモリ ６５ モニタ ６６ 光ペン ７０ 真空装置 ８０Ａ ソース電源 ８０Ｂ バイアス電源 ３００ コンピュータプログラム ３１０ プロセスセレクターサブルーチン ３２０ プロセスシーケンサーサブルーチン ３３０Ａ〜Ｃ チャンバマネージャサブルー
チン ３４０ 基板位置決めサブルーチン ３５０ プロセスガス制御サブルーチン ３６０ 圧力制御サブルーチン ３７０ プラズマ制御サブルーチン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケント ロッスマン アメリカ合衆国， カリフォルニア州， サン ノゼ， ナヴァロ プレイス 440 ナンバー118 (72)発明者 ツーユァン イン アメリカ合衆国， カリフォルニア州， サン ノゼ， アンバーブローヴ ドライ ヴ 1504 Ｆターム(参考） 4K030 AA06 AA16 BA30 CA04 DA09 FA04 JA05 JA09 JA10 JA16 KA20 5F045 AA08 AB04 AC01 AD06 AD07 AD08 AE15 AE17 DP03 EH11 EH20 HA16 5F052 AA22 CA10 DA02 DB03 JA07

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 アモルファスシリコン膜を基板上に形成
    するための方法であって：処理チャンバへ前記基板を入
    れて、バイアス電源へ接続された支持部材上に位置決め
    するステップ；不活性ガスを前記処理チャンバへ導入す
    るステップ；シリコンソースガスを前記処理チャンバへ
    導入するステップ；および高密度プラズマを生成するの
    に充分なソース電力を前記処理チャンバへ送出するステ
    ップ；を包含する方法。
  2. 【請求項２】 前記基板は約２５０℃〜約５００℃の温
    度に維持される、請求項１記載の方法。
  3. 【請求項３】 前記基板は約３００℃〜約４００℃の温
    度に維持される、請求項１記載の方法。
  4. 【請求項４】 前記処理チャンバは約１ミリＴｏｒｒ〜
    約５０ミリＴｏｒｒの圧力に維持される、請求項１記載
    の方法。
  5. 【請求項５】 前記シリコンソースガスは、シラン、ジ
    シランおよびそれらの混合物のグループから選択され
    る、請求項１記載の方法。
  6. 【請求項６】 前記シリコンソースガスは約１００ｓｃ
    ｃｍ以下の流量レートで導入される、請求項１記載の方
    法。
  7. 【請求項７】 前記シリコンソースガスは約５０ｓｃｃ
    ｍ〜約８０ｓｃｃｍの流量レートで導入される、請求項
    ６記載の方法。
  8. 【請求項８】 前記プラズマは、前記処理チャンバに隣
    接して配置される第１および第２コイルの各々へ約５０
    ０ワット〜約５０００ワットのＲＦ電力を印加すること
    によって生成される、請求項１記載の方法。
  9. 【請求項９】 前記第１コイルは前記チャンバの頂部上
    に配置され、前記第２コイルは前記ドームの側部上に配
    置され、約４０００ワット〜約５０００ワットのＲＦ電
    力を前記第１コイルへ印加するとともに約２０００ワッ
    ト〜約３０００ワットのＲＦ電力を前記第２コイルへ印
    加することによって、前記プラズマが生成される、請求
    項８記載の方法。
  10. 【請求項１０】 更に、バイアス電力を前記支持部材へ
    印加するステップを包含し、前記バイアス電力は約５０
    ００ワット以下で前記支持部材へ印加される、請求項１
    記載の方法。
  11. 【請求項１１】 前記バイアス電力は前記支持部材へ０
    ワット〜約１０００ワットで印加される、請求項１０記
    載の方法。
  12. 【請求項１２】 前記アモルファスシリコン膜は、前記
    不活性ガスを前記処理チャンバ内へ約１００ｓｃｃｍ以
    下の流量レートで導入するステップ；シラン、ジシラ
    ン、およびそれらの配合物のグループから選択されるシ
    リコンソースガスを、約１００ｓｃｃｍ以下の流量レー
    トで前記処理チャンバへ導入するステップ；前記処理チ
    ャンバを約５０ミリＴｏｒｒ以下の圧力に維持するステ
    ップ；前記基板を約２５０℃〜約５００℃の温度に維持
    するステップ；および５０００ワット以下のＲＦパワー
    を第１及び第２コイルの各々に供給することによって処
    理チャンバのプラズマを発生するステップ；約５０００
    ワット以下の前記バイアス電力を前記支持部材へ供給す
    るステップ；によって形成される、請求項１記載の方
    法。
  13. 【請求項１３】 更に、堆積後に前記基板をアニールす
    るステップを包含する、請求項１記載の方法。
  14. 【請求項１４】 前記基板をアニールする前記ステップ
    は、前記基板を約５００℃〜約１０００℃の温度まで少
    なくとも約３０分間加熱するステップを包含する、請求
    項１３記載の方法。
  15. 【請求項１５】 アモルファスシリコン膜を基板上に形
    成するための方法であって：高密度プラズマ化学的気相
    堆積チャンバ内に前記基板を位置決めするステップ；不
    活性ガスを前記高密度プラズマ化学的気相堆積チャンバ
    へ導入するステップ；シリコンソースガスを前記高密度
    プラズマ化学的気相堆積チャンバへ導入するステップ；
    前記処理チャンバに隣接して配置される第１および第２
    コイルの各々へ約５００ワット〜約５０００ワットのＲ
    Ｆ電力を印加することによって前記処理ガスの高密度プ
    ラズマを生成するステップ；バイアス電力を前記支持部
    材へ印加するステップ；および前記基板を約５００℃以
    下の温度に維持する間に、前記アモルファスシリコン膜
    を堆積するステップ；を包含する方法。
  16. 【請求項１６】 前記処理チャンバは約１ミリＴｏｒｒ
    〜約５０ミリＴｏｒｒの圧力に維持される、請求項１５
    記載の方法。
  17. 【請求項１７】 前記基板は約３００℃〜約４００℃の
    温度に維持される、請求項１５記載の方法。
  18. 【請求項１８】 前記第１コイルは前記チャンバの頂部
    上に配置され、前記第２コイルは前記ドームの側部上に
    配置され、約４０００ワット〜約５０００ワットのＲＦ
    電力を前記第１コイルへ印加するとともに約２０００ワ
    ット〜約３０００ワットのＲＦ電力を前記第２コイルへ
    印加することによって、前記プラズマが生成される、請
    求項８記載の方法。
  19. 【請求項１９】 前記バイアス電力は約５０００ワット
    以下で前記支持部材へ印加される、請求項１５記載の方
    法。
  20. 【請求項２０】 前記バイアス電力は０ワット〜約１０
    ００ワットで前記支持部材へ印加される、請求項１９記
    載の方法。
  21. 【請求項２１】 前記アモルファスシリコン膜は、前記
    不活性ガスを約１００ｓｃｃｍ以下の流量レートで前記
    処理チャンバへ導入するステップ；シラン、ジシラン、
    およびそれらの配合物のグループから選択されるシリコ
    ンソースガスを約１００ｓｃｃｍ以下の流量レートで前
    記処理チャンバへ導入するステップ：前記処理チャンバ
    を約５０ミリＴｏｒｒ以下の圧力に維持するステップ；
    前記基板を約２５０℃〜約５００℃の温度に維持するス
    テップ：および約５０００ワット以下の前記バイアス電
    力を前記支持部材へ供給するステップ、によって形成さ
    れる、請求項１５記載の方法。
  22. 【請求項２２】 前記シリコンソースガスは、シラン、
    ジシランおよびそれらの配合物のグループから選択され
    る、請求項１５記載の方法。
  23. 【請求項２３】 更に、堆積後に前記基板をアニールす
    るステップを包含する、請求項１５記載の方法。
  24. 【請求項２４】 前記基板をアニールする前記ステップ
    は、前記基板を約５００℃と約１０００℃間の温度まで
    少なくとも約３０分間加熱するステップを包含する、請
    求項１５記載の方法。
JP2001208243A 2000-07-07 2001-07-09 低温での高密度プラズマｈｄｐ−ｃｖｄによるアモルファスシリコン膜の堆積 Expired - Fee Related JP5273890B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21686500P 2000-07-07 2000-07-07
US60/216865 2000-07-07

Publications (2)

Publication Number Publication Date
JP2002203796A true JP2002203796A (ja) 2002-07-19
JP5273890B2 JP5273890B2 (ja) 2013-08-28

Family

ID=22808792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208243A Expired - Fee Related JP5273890B2 (ja) 2000-07-07 2001-07-09 低温での高密度プラズマｈｄｐ−ｃｖｄによるアモルファスシリコン膜の堆積

Country Status (5)

Country Link
US (1) US6559052B2 (ja)
EP (1) EP1170397A3 (ja)
JP (1) JP5273890B2 (ja)
KR (2) KR20020005497A (ja)
TW (1) TW575680B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016539495A (ja) * 2013-10-21 2016-12-15 ユ−ジーン テクノロジー カンパニー．リミテッド アモルファスシリコン膜の蒸着方法及び蒸着装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864161B1 (en) * 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Method of forming a gate structure using a dual step polysilicon deposition procedure
KR100589046B1 (ko) * 2004-09-23 2006-06-12 삼성전자주식회사 박막 형성 방법
CN100537838C (zh) * 2005-10-26 2009-09-09 财团法人工业技术研究院 一种低温多晶硅薄膜器件及其制造方法与设备
KR20100033091A (ko) * 2008-09-19 2010-03-29 한국전자통신연구원 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법
WO2010123707A2 (en) * 2009-04-20 2010-10-28 Applied Materials, Inc. Enhanced scavenging of residual fluorine radicals using silicon coating on process chamber walls
US9525071B2 (en) 2012-02-22 2016-12-20 Massachusetts Institute Of Technology Flexible high-voltage thin film transistors
US9606519B2 (en) * 2013-10-14 2017-03-28 Applied Materials, Inc. Matching process controllers for improved matching of process
US9190290B2 (en) * 2014-03-31 2015-11-17 Applied Materials, Inc. Halogen-free gas-phase silicon etch
US9184060B1 (en) 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
CN111139452B (zh) * 2020-01-21 2021-10-26 国家纳米科学中心 一种低温制备非晶硅膜材料的方法、得到的产品和用途
US11655537B2 (en) 2020-10-26 2023-05-23 Applied Materials, Inc. HDP sacrificial carbon gapfill

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254419A (ja) * 1986-04-28 1987-11-06 Hitachi Ltd プラズマ付着装置
JPH06267861A (ja) * 1993-03-15 1994-09-22 Sanyo Electric Co Ltd 半導体薄膜の形成方法
JPH07335897A (ja) * 1994-06-02 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路の作製方法
JPH10340900A (ja) * 1997-06-03 1998-12-22 Applied Materials Inc 低誘電率膜用高堆積率レシピ
JPH118230A (ja) * 1997-06-03 1999-01-12 Applied Materials Inc 最適なｋのｈｄｐ−ｃｖｄ処理のためのレシピステップのシーケンス化
JPH1140396A (ja) * 1997-05-22 1999-02-12 Canon Inc プラズマ処理方法及びプラズマ処理装置
JPH1167746A (ja) * 1997-07-02 1999-03-09 Applied Materials Inc Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御
JPH11219950A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法並びにその製造装置
JP2000188404A (ja) * 1993-02-03 2000-07-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254161A (en) 1979-08-16 1981-03-03 International Business Machines Corporation Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking
JPH07111957B2 (ja) 1984-03-28 1995-11-29 圭弘 浜川 半導体の製法
JPS6113616A (ja) * 1984-06-28 1986-01-21 Fujitsu Ltd アモルフアスシリコン膜の成長装置
US5031571A (en) * 1988-02-01 1991-07-16 Mitsui Toatsu Chemicals, Inc. Apparatus for forming a thin film on a substrate
JPH03108318A (ja) * 1989-09-21 1991-05-08 Nec Corp Ｓｏｉ薄膜の形成方法
US5238866A (en) 1991-09-11 1993-08-24 GmbH & Co. Ingenieurburo Berlin Biotronik Mess- und Therapiegerate Plasma enhanced chemical vapor deposition process for producing an amorphous semiconductive surface coating
US5204272A (en) * 1991-12-13 1993-04-20 United Solar Systems Corporation Semiconductor device and microwave process for its manufacture
KR950006349B1 (ko) * 1992-05-26 1995-06-14 삼성전자주식회사 비정질 실리콘 박막트랜지스터의 어닐링 방법
US5843225A (en) * 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US5627089A (en) 1993-08-02 1997-05-06 Goldstar Co., Ltd. Method for fabricating a thin film transistor using APCVD
EP0653501B1 (en) * 1993-11-11 1998-02-04 Nissin Electric Company, Limited Plasma-CVD method and apparatus
DE69424759T2 (de) 1993-12-28 2001-02-08 Applied Materials Inc Gasphasenabscheidungsverfahren in einer einzigen Kammer für Dünnfilmtransistoren
CA2157257C (en) 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
US5633202A (en) 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
US5604152A (en) 1994-11-23 1997-02-18 United Microelectronics Corporation CVD process for deposition of amorphous silicon
TW366367B (en) 1995-01-26 1999-08-11 Ibm Sputter deposition of hydrogenated amorphous carbon film
US5571576A (en) 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
US5643823A (en) 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5837331A (en) 1996-03-13 1998-11-17 Motorola, Inc. Amorphous multi-layered structure and method of making the same
JPH1081973A (ja) 1996-03-18 1998-03-31 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ装置
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
KR100205318B1 (ko) 1996-10-11 1999-07-01 구본준 자유전율의 절연막 제조방법
US5800878A (en) 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
US5804259A (en) 1996-11-07 1998-09-08 Applied Materials, Inc. Method and apparatus for depositing a multilayered low dielectric constant film
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US6083344A (en) * 1997-05-29 2000-07-04 Applied Materials, Inc. Multi-zone RF inductively coupled source configuration
US6211065B1 (en) 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
US6020458A (en) 1997-10-24 2000-02-01 Quester Technology, Inc. Precursors for making low dielectric constant materials with improved thermal stability
US6184572B1 (en) 1998-04-29 2001-02-06 Novellus Systems, Inc. Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
KR100307629B1 (ko) 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
AU5449900A (en) * 1999-06-03 2000-12-28 Penn State Research Foundation, The Deposited thin film void-column network materials

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62254419A (ja) * 1986-04-28 1987-11-06 Hitachi Ltd プラズマ付着装置
JP2000188404A (ja) * 1993-02-03 2000-07-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JPH06267861A (ja) * 1993-03-15 1994-09-22 Sanyo Electric Co Ltd 半導体薄膜の形成方法
JPH07335897A (ja) * 1994-06-02 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路の作製方法
JPH1140396A (ja) * 1997-05-22 1999-02-12 Canon Inc プラズマ処理方法及びプラズマ処理装置
JPH10340900A (ja) * 1997-06-03 1998-12-22 Applied Materials Inc 低誘電率膜用高堆積率レシピ
JPH118230A (ja) * 1997-06-03 1999-01-12 Applied Materials Inc 最適なｋのｈｄｐ−ｃｖｄ処理のためのレシピステップのシーケンス化
JPH1167746A (ja) * 1997-07-02 1999-03-09 Applied Materials Inc Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御
JPH11219950A (ja) * 1998-02-03 1999-08-10 Hitachi Ltd 半導体集積回路の製造方法並びにその製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016539495A (ja) * 2013-10-21 2016-12-15 ユ−ジーン テクノロジー カンパニー．リミテッド アモルファスシリコン膜の蒸着方法及び蒸着装置

Also Published As

Publication number Publication date
EP1170397A3 (en) 2003-12-10
TW575680B (en) 2004-02-11
US20020037635A1 (en) 2002-03-28
KR100927508B1 (ko) 2009-11-19
KR20020005497A (ko) 2002-01-17
JP5273890B2 (ja) 2013-08-28
US6559052B2 (en) 2003-05-06
KR20080108067A (ko) 2008-12-11
EP1170397A2 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100927508B1 (ko) 저온에서의 고밀도 플라즈마 ｈｄｐ-ｃｖｄ에 의한 비정질 실리콘막의 증착
US6733955B1 (en) Methods for forming self-planarized dielectric layer for shallow trench isolation
US6297152B1 (en) CVD process for DCS-based tungsten silicide
JP4990299B2 (ja) Ｈｄｐ−ｃｖｄｐｓｇ膜の形成方法および装置
US8298887B2 (en) High mobility monolithic p-i-n diodes
TW567239B (en) Chamber seasoning method to improve adhesion of F-containing dielectric film to metal for VLSI application
US20110151142A1 (en) Pecvd multi-step processing with continuous plasma
US7205240B2 (en) HDP-CVD multistep gapfill process
JP4230563B2 (ja) 低誘電率膜用高堆積率レシピ
US6251190B1 (en) Gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6194038B1 (en) Method for deposition of a conformal layer on a substrate
EP1227171B1 (en) Method for heating a wafer
JP4138052B2 (ja) フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置
US6521302B1 (en) Method of reducing plasma-induced damage
US20080075888A1 (en) Reduction of hillocks prior to dielectric barrier deposition in cu damascene
JP2002517089A5 (ja)
EP0822585A2 (en) Stress control by fluorination of silica film
US7723228B2 (en) Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US6890597B2 (en) HDP-CVD uniformity control
US6911403B2 (en) Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
US20230178424A1 (en) Expandable doped oxide films for advanced semiconductor applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees