JP2002198515A - チップ型半導体素子の製造方法 - Google Patents
チップ型半導体素子の製造方法Info
- Publication number
- JP2002198515A JP2002198515A JP2000397699A JP2000397699A JP2002198515A JP 2002198515 A JP2002198515 A JP 2002198515A JP 2000397699 A JP2000397699 A JP 2000397699A JP 2000397699 A JP2000397699 A JP 2000397699A JP 2002198515 A JP2002198515 A JP 2002198515A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- plates
- manufacturing
- thermal stress
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の耐圧低下を生ぜずに低い温度で
接着でき、かつＡｌとＳｉからなる合金板と熱応力緩衝
板としてのＭｏ板との接着力の信頼性も高めることので
きるチップ型半導体素子の製造方法の提案。 【解決手段】 複数のＮ層とＰ層で構成され、その角部
がパッシベーション膜１５で被覆されてなる半導体素子
本体１０の、先ず片面にＡｌを蒸着して主電極１２及び
ゲート電極１１を形成し、次にもう一方の面にＡｌを蒸
着して主電極１３を形成した後、両方の主電極１２，１
３に、それぞれＡｌとＳｉからなる合金板１，２を介
し、かつそれぞれＭｏからなる熱応力緩衝板３０，３１
のそれぞれの片面にＡｌを蒸着して形成したＡｌ層５
０，５１を介して、５８０℃ないし６３０℃の温度範囲
の還元性雰囲気中で、熱応力緩衝板３０，３１を接着す
るチップ型半導体素子の製造方法。
接着でき、かつＡｌとＳｉからなる合金板と熱応力緩衝
板としてのＭｏ板との接着力の信頼性も高めることので
きるチップ型半導体素子の製造方法の提案。 【解決手段】 複数のＮ層とＰ層で構成され、その角部
がパッシベーション膜１５で被覆されてなる半導体素子
本体１０の、先ず片面にＡｌを蒸着して主電極１２及び
ゲート電極１１を形成し、次にもう一方の面にＡｌを蒸
着して主電極１３を形成した後、両方の主電極１２，１
３に、それぞれＡｌとＳｉからなる合金板１，２を介
し、かつそれぞれＭｏからなる熱応力緩衝板３０，３１
のそれぞれの片面にＡｌを蒸着して形成したＡｌ層５
０，５１を介して、５８０℃ないし６３０℃の温度範囲
の還元性雰囲気中で、熱応力緩衝板３０，３１を接着す
るチップ型半導体素子の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ型半導体素
子の製造方法に関するものである。
子の製造方法に関するものである。
【０００２】
【従来の技術】チップ型半導体素子は、回路基板実装時
に、はんだによる外部電極板と半導体素子との熱膨張係
数の相違による熱応力が素子本体に加わらないようにす
るため、チップ型半導体素子の少なくとも片面に設けた
電極に、モリブデンなどからなる熱応力緩衝板を取付け
ることがあり、その際、アルミニウムとシリコンからな
る合金板を介して取付けることが既に提案されている。
に、はんだによる外部電極板と半導体素子との熱膨張係
数の相違による熱応力が素子本体に加わらないようにす
るため、チップ型半導体素子の少なくとも片面に設けた
電極に、モリブデンなどからなる熱応力緩衝板を取付け
ることがあり、その際、アルミニウムとシリコンからな
る合金板を介して取付けることが既に提案されている。
【０００３】すなわち、それは、例えば図４（ａ）にト
ライアックの構造断面図で示したようなチップ型半導体
素子であって、図４（ｂ）は、その主要部の分解図であ
る。
ライアックの構造断面図で示したようなチップ型半導体
素子であって、図４（ｂ）は、その主要部の分解図であ
る。
【０００４】図４において、このチップ型半導体素子に
係るトライアックは、シリコンからなる素子本体１０の
片面（図の上面）に主にアルミニウムからなる電極１
１，１２を有し、電極１２にはアルミニウムとシリコン
からなる合金板１を介して熱応力緩衝板としてのモリブ
デン板３０が取付けられ、かつ、素子本体１０のもう一
方の面（図の下面）にも同様に、アルミニウムからなる
電極１３にアルミニウムとシリコンからなる合金板２を
介して熱応力緩衝板としてのモリブデン板３１が取付け
られているものである。
係るトライアックは、シリコンからなる素子本体１０の
片面（図の上面）に主にアルミニウムからなる電極１
１，１２を有し、電極１２にはアルミニウムとシリコン
からなる合金板１を介して熱応力緩衝板としてのモリブ
デン板３０が取付けられ、かつ、素子本体１０のもう一
方の面（図の下面）にも同様に、アルミニウムからなる
電極１３にアルミニウムとシリコンからなる合金板２を
介して熱応力緩衝板としてのモリブデン板３１が取付け
られているものである。
【０００５】ユーザ側では、このトライアックを回路基
板等に実装する際に、モリブデン板３０，３１を、図示
しないが銅からなる外部電極板にそれぞれ低温（融点１
８０℃）はんだにより取付け、また電極１１にはアルミ
ニウムからなるワイヤ（ゲートリード）をボンディング
する。ここに、モリブデン板３０，３１は、銅からなる
外部電極板とシリコンからなる素子本体１０との熱膨張
係数の相違による熱応力が素子本体１０に加わらないよ
うにする。
板等に実装する際に、モリブデン板３０，３１を、図示
しないが銅からなる外部電極板にそれぞれ低温（融点１
８０℃）はんだにより取付け、また電極１１にはアルミ
ニウムからなるワイヤ（ゲートリード）をボンディング
する。ここに、モリブデン板３０，３１は、銅からなる
外部電極板とシリコンからなる素子本体１０との熱膨張
係数の相違による熱応力が素子本体１０に加わらないよ
うにする。
【０００６】即ち、このモリブデン板３０，３１は、素
子本体１０のシリコンとの熱膨張係数が近似しているの
で、はんだ付け時の熱処理で熱応力緩衝作用をし、これ
によって素子本体１０に歪みを与えることなく外部電極
と安定なはんだ付けができるのである。
子本体１０のシリコンとの熱膨張係数が近似しているの
で、はんだ付け時の熱処理で熱応力緩衝作用をし、これ
によって素子本体１０に歪みを与えることなく外部電極
と安定なはんだ付けができるのである。
【０００７】なお、モリブデン板３０，３１の外側面に
は、ユーザでの外部電極（図示していない）とのはんだ
付けを有利にするために、ニッケル層３，４が設けられ
ている。
は、ユーザでの外部電極（図示していない）とのはんだ
付けを有利にするために、ニッケル層３，４が設けられ
ている。
【０００８】なお又、素子本体１０は、複数のＮ層とＰ
層で構成され、その角部はガラスによるパッシベーショ
ン膜１５で被覆されているものである。
層で構成され、その角部はガラスによるパッシベーショ
ン膜１５で被覆されているものである。
【０００９】このようなトライアックの製造方法につい
ては、図５のブロック工程図に基づいて説明すると、
（１）先ず、モリブデンからなる２個の熱応力緩衝板３
０，３１の片面にニッケルを蒸着してニッケル層３，４
を形成する、（２）複数のＮ層とＰ層で構成され、その
角部がパッシベーション膜で被覆されてなる半導体素子
本体１０の、先ず片面にアルミニウムを蒸着して主電極
１２及びゲート電極１１を形成し、（３）次に、前記素
子本体１０のもう一方の面にアルミニウムを蒸着して主
電極１３を形成した後、（４）両方の主電極１２，１３
に対して、それぞれアルミニウムとシリコンからなる合
金板１，２を介して、それぞれモリブデンからなる熱応
力緩衝板３０，３１を取付け接着する。
ては、図５のブロック工程図に基づいて説明すると、
（１）先ず、モリブデンからなる２個の熱応力緩衝板３
０，３１の片面にニッケルを蒸着してニッケル層３，４
を形成する、（２）複数のＮ層とＰ層で構成され、その
角部がパッシベーション膜で被覆されてなる半導体素子
本体１０の、先ず片面にアルミニウムを蒸着して主電極
１２及びゲート電極１１を形成し、（３）次に、前記素
子本体１０のもう一方の面にアルミニウムを蒸着して主
電極１３を形成した後、（４）両方の主電極１２，１３
に対して、それぞれアルミニウムとシリコンからなる合
金板１，２を介して、それぞれモリブデンからなる熱応
力緩衝板３０，３１を取付け接着する。
【００１０】ここで、前記取付け接着は、６９０℃ない
し７３０℃の温度範囲の還元性雰囲気中で行われる。
し７３０℃の温度範囲の還元性雰囲気中で行われる。
【００１１】また、前記両熱応力緩衝板３０，３１の片
面には、ユーザ側でのはんだ付け性を良くする為にニッ
ケル層が形成されている。
面には、ユーザ側でのはんだ付け性を良くする為にニッ
ケル層が形成されている。
【００１２】
【発明が解決しようとする課題】このような従来のチッ
プ型半導体素子の製造方法では、アルミニウムとシリコ
ンからなる合金板１，２と熱応力緩衝板としてのモリブ
デン板３０，３１の接着は、アルミニウムとシリコンか
らなる合金板１，２とシリコンからなる素子本体１０の
アルミニウム電極１２，１３を接着する際の接着温度６
９０℃の還元性雰囲気炉中で行われるので、高温によっ
てシリコン半導体素子本体１０の耐圧が低下する問題が
ある。
プ型半導体素子の製造方法では、アルミニウムとシリコ
ンからなる合金板１，２と熱応力緩衝板としてのモリブ
デン板３０，３１の接着は、アルミニウムとシリコンか
らなる合金板１，２とシリコンからなる素子本体１０の
アルミニウム電極１２，１３を接着する際の接着温度６
９０℃の還元性雰囲気炉中で行われるので、高温によっ
てシリコン半導体素子本体１０の耐圧が低下する問題が
ある。
【００１３】そこで、接着温度を６９０℃よりも低くし
なければならない。
なければならない。
【００１４】一方、アルミニウムとシリコンからなる合
金板１，２の共晶温度は５８０℃であるから、接着に必
要な最低温度は５８０℃と見て、これにできるだけ近い
温度まで下げられないか検討する必要がある。
金板１，２の共晶温度は５８０℃であるから、接着に必
要な最低温度は５８０℃と見て、これにできるだけ近い
温度まで下げられないか検討する必要がある。
【００１５】そこで、発明者は温度６９０℃から５８０
℃までのいくつかの温度レベルについて実験を重ねた。
℃までのいくつかの温度レベルについて実験を重ねた。
【００１６】しかしながら、接着温度を低くすればする
ほど合金板１，２とモリブデン板３０，３１の接着面に
はボイドが生じて接着力が弱まり、現状のチップ型半導
体素子の構造および製造方法では、半導体の耐圧も低下
せず且つ合金板１，２とモリブデン板３０，３１との強
固な接着は望めそうにもなく無理との結論に達した。
ほど合金板１，２とモリブデン板３０，３１の接着面に
はボイドが生じて接着力が弱まり、現状のチップ型半導
体素子の構造および製造方法では、半導体の耐圧も低下
せず且つ合金板１，２とモリブデン板３０，３１との強
固な接着は望めそうにもなく無理との結論に達した。
【００１７】そこで、本発明が解決しようとする課題
は、チップ型半導体素子の耐圧を低下させず且つアルミ
ニウムとシリコンからなる合金板１，２と熱応力緩衝板
としてのモリブデン板３０，３１とのそれぞれでの接着
力を強固にできるチップ型半導体素子の製造方法を提案
することにある。
は、チップ型半導体素子の耐圧を低下させず且つアルミ
ニウムとシリコンからなる合金板１，２と熱応力緩衝板
としてのモリブデン板３０，３１とのそれぞれでの接着
力を強固にできるチップ型半導体素子の製造方法を提案
することにある。
【００１８】
【課題を解決するための手段】この課題を解決するため
に本発明は、複数のＮ層とＰ層で構成され、その角部が
パッシベーション膜で被覆されてなる半導体素子本体
の、先ず片面にアルミニウムを蒸着して主電極及びゲー
ト電極を形成し、次にもう一方の面にアルミニウムを蒸
着して主電極を形成した後、両方の主電極に対して、そ
れぞれアルミニウムとシリコンからなる合金板を介し
て、それぞれモリブデンからなる熱応力緩衝板を取付け
てなるチップ型半導体素子の製造方法において、前記両
熱応力緩衝板のそれぞれの片面にアルミニウムを蒸着し
てアルミニウム層を形成し、このアルミニウム層を介し
てそれぞれ前記熱応力緩衝板を前記合金板に接着するチ
ップ型半導体素子の製造方法であり、更には、前記接着
する温度を５８０℃ないし６３０℃の温度範囲とする還
元性雰囲気中で、それぞれ前記熱応力緩衝板を合金板に
接着するチップ型半導体素子の製造方法である。
に本発明は、複数のＮ層とＰ層で構成され、その角部が
パッシベーション膜で被覆されてなる半導体素子本体
の、先ず片面にアルミニウムを蒸着して主電極及びゲー
ト電極を形成し、次にもう一方の面にアルミニウムを蒸
着して主電極を形成した後、両方の主電極に対して、そ
れぞれアルミニウムとシリコンからなる合金板を介し
て、それぞれモリブデンからなる熱応力緩衝板を取付け
てなるチップ型半導体素子の製造方法において、前記両
熱応力緩衝板のそれぞれの片面にアルミニウムを蒸着し
てアルミニウム層を形成し、このアルミニウム層を介し
てそれぞれ前記熱応力緩衝板を前記合金板に接着するチ
ップ型半導体素子の製造方法であり、更には、前記接着
する温度を５８０℃ないし６３０℃の温度範囲とする還
元性雰囲気中で、それぞれ前記熱応力緩衝板を合金板に
接着するチップ型半導体素子の製造方法である。
【００１９】
【発明の実施の形態】本発明は、２個の熱応力緩衝板の
片面にアルミニウムを蒸着し、次にそのアルミニウム層
を介し、更に又還元雰囲気で接着温度５８０℃ないし６
３０℃という、従来に比べて低い温度範囲で加熱接着さ
れる方法により、半導体素子本体に熱による耐圧低下を
発生させず、かつ、前記熱応力緩衝板と、アルミニウム
とシリコンからなる合金板を強固に接着することができ
る。
片面にアルミニウムを蒸着し、次にそのアルミニウム層
を介し、更に又還元雰囲気で接着温度５８０℃ないし６
３０℃という、従来に比べて低い温度範囲で加熱接着さ
れる方法により、半導体素子本体に熱による耐圧低下を
発生させず、かつ、前記熱応力緩衝板と、アルミニウム
とシリコンからなる合金板を強固に接着することができ
る。
【００２０】以下に、一実施の形態について、図１、図
２を用いて詳しく説明する。
２を用いて詳しく説明する。
【００２１】（実施の形態１）図１は、本発明の一実施
の形態におけるチップ型半導体素子の製造方法の工程ブ
ロック図である。
の形態におけるチップ型半導体素子の製造方法の工程ブ
ロック図である。
【００２２】図２（ａ）は、同製造方法に基づいて製造
されたチップ型半導体素子に係るトライアックの構造例
を示す断面図で、（ｂ）は、その主要部の分解図であ
る。
されたチップ型半導体素子に係るトライアックの構造例
を示す断面図で、（ｂ）は、その主要部の分解図であ
る。
【００２３】図２において、１，２はアルミニウムとシ
リコンからなる合金板、３，４はニッケル層、１０はシ
リコン半導体素子本体、１１はゲート電極，１２，１３
は一対の主電極、１５はパッシベーション膜、３０，３
１は熱応力緩衝板、５０，５１はアルミニウム層であっ
て、前記シリコン半導体素子本体１０は、複数のＮ層と
Ｐ層で構成され、その角部がガラスによるパッシベーシ
ョン膜１５で被覆されていて、この素子本体１０の片面
には、アルミニウムからなる主電極１２及びゲート電極
１１が設けられていて、そのうちの主電極１２に対し
て、アルミニウムとシリコンとからなる合金板１を介し
て、モリブデンからなる熱応力緩衝板３０が取付けら
れ、同様に、前記素子本体１０のもう一方の面に設けら
れた前記主電極１３に、アルミニウムとシリコンからな
る合金板２を介してモリブデンからなる熱応力緩衝板板
３１が取付けられた構造になっている。
リコンからなる合金板、３，４はニッケル層、１０はシ
リコン半導体素子本体、１１はゲート電極，１２，１３
は一対の主電極、１５はパッシベーション膜、３０，３
１は熱応力緩衝板、５０，５１はアルミニウム層であっ
て、前記シリコン半導体素子本体１０は、複数のＮ層と
Ｐ層で構成され、その角部がガラスによるパッシベーシ
ョン膜１５で被覆されていて、この素子本体１０の片面
には、アルミニウムからなる主電極１２及びゲート電極
１１が設けられていて、そのうちの主電極１２に対し
て、アルミニウムとシリコンとからなる合金板１を介し
て、モリブデンからなる熱応力緩衝板３０が取付けら
れ、同様に、前記素子本体１０のもう一方の面に設けら
れた前記主電極１３に、アルミニウムとシリコンからな
る合金板２を介してモリブデンからなる熱応力緩衝板板
３１が取付けられた構造になっている。
【００２４】次に、図１に基づいて、上記のような構造
のチップ型半導体素子の製造方法について説明する。
のチップ型半導体素子の製造方法について説明する。
【００２５】図１において、（１）まず、モリブデンか
らなる２個の熱応力緩衝板３０，３１の片面にニッケル
を蒸着してニッケル層３，４を形成し、（２）次に、前
記２個の熱応力緩衝板３０，３１の反対面にアルミニウ
ムを蒸着してアルミニウム層５０，５１を形成し、
（３）次に、複数のＮ層とＰ層で構成され、その角部が
ガラスによるパッシベーション膜で被覆されてなるシリ
コン半導体素子本体１０の片面に、アルミニウムを蒸着
してゲート電極１１及び主電極１２を形成し、（４）次
に、前記素子本体１０のもう一方の面に、アルミニウム
を蒸着して主電極１３を形成し、（５）次に、アルミニ
ウム層５０，５１を介し、５８０℃ないし６３０℃の温
度範囲の還元性雰囲気中で、２個の熱応力緩衝板３０，
３１を合金板１，２に、かつ同時に合金板を電極１２，
１３に接着する、工程からなるものである。
らなる２個の熱応力緩衝板３０，３１の片面にニッケル
を蒸着してニッケル層３，４を形成し、（２）次に、前
記２個の熱応力緩衝板３０，３１の反対面にアルミニウ
ムを蒸着してアルミニウム層５０，５１を形成し、
（３）次に、複数のＮ層とＰ層で構成され、その角部が
ガラスによるパッシベーション膜で被覆されてなるシリ
コン半導体素子本体１０の片面に、アルミニウムを蒸着
してゲート電極１１及び主電極１２を形成し、（４）次
に、前記素子本体１０のもう一方の面に、アルミニウム
を蒸着して主電極１３を形成し、（５）次に、アルミニ
ウム層５０，５１を介し、５８０℃ないし６３０℃の温
度範囲の還元性雰囲気中で、２個の熱応力緩衝板３０，
３１を合金板１，２に、かつ同時に合金板を電極１２，
１３に接着する、工程からなるものである。
【００２６】本実施の形態では、シリコン半導体素子本
体１０のサイズが９．２ｍｍ角で厚さ３６０μｍ、電極
１２，１３の厚みは２〜１０μｍである。
体１０のサイズが９．２ｍｍ角で厚さ３６０μｍ、電極
１２，１３の厚みは２〜１０μｍである。
【００２７】また、モリブデンからなる熱応力緩衝板３
０，３１の厚みは０．２〜０．５ｍｍ、片面のアルミニ
ウム層５０，５１の厚みは２〜１０μｍである。
０，３１の厚みは０．２〜０．５ｍｍ、片面のアルミニ
ウム層５０，５１の厚みは２〜１０μｍである。
【００２８】また、アルミニウムとシリコンからなる合
金板１，２とを接着する条件の５８０℃ないし６３０℃
の温度範囲で還元性雰囲気中について、下限温度の５８
０℃以下になるとアルミニウムとシリコンの合金の共晶
温度である５８０℃より低くなってしまうので、熱応力
緩衝板３０，３１と、アルミニウムとシリコンからなる
合金板１，２との接着はできない。
金板１，２とを接着する条件の５８０℃ないし６３０℃
の温度範囲で還元性雰囲気中について、下限温度の５８
０℃以下になるとアルミニウムとシリコンの合金の共晶
温度である５８０℃より低くなってしまうので、熱応力
緩衝板３０，３１と、アルミニウムとシリコンからなる
合金板１，２との接着はできない。
【００２９】また、６３０℃以上では、半導体本体の耐
圧低下が顕著になるので好ましくない。
圧低下が顕著になるので好ましくない。
【００３０】このように本実施の形態のトライアックで
構成したチップ型半導体素子の製造方法では、接着温度
５８０℃ないし６３０℃の従来温度の６９０℃より低い
温度条件でありながら、アルミニウムとシリコンからな
る合金板１，２と熱応力緩衝板としてのモリブデン板３
０，３１が強固に接着できる製造方法であることが確認
された。このため半導体素子の耐圧劣化が生じる問題が
解決し、安定したチップ型半導体素子を実現できるので
ある。
構成したチップ型半導体素子の製造方法では、接着温度
５８０℃ないし６３０℃の従来温度の６９０℃より低い
温度条件でありながら、アルミニウムとシリコンからな
る合金板１，２と熱応力緩衝板としてのモリブデン板３
０，３１が強固に接着できる製造方法であることが確認
された。このため半導体素子の耐圧劣化が生じる問題が
解決し、安定したチップ型半導体素子を実現できるので
ある。
【００３１】なお、以上の説明ではチップ型半導体素子
本体にトライアックで構成したものを示したが、図３に
示したようなサイリスタについても同様に実施可能であ
る。
本体にトライアックで構成したものを示したが、図３に
示したようなサイリスタについても同様に実施可能であ
る。
【００３２】
【発明の効果】以上のように本発明のチップ型半導体素
子の製造方法は、半導体素子本体の両主電極に対して、
それぞれアルミニウムとシリコンからなる合金板を介し
て、それぞれモリブデンからなる熱応力緩衝板を接着す
るに際し、アルミニウム層を介しかつ５８０℃ないし６
３０℃の温度範囲の還元性雰囲気中で接着するから、合
金板と熱応力緩衝板の接着力が強固なものである。
子の製造方法は、半導体素子本体の両主電極に対して、
それぞれアルミニウムとシリコンからなる合金板を介し
て、それぞれモリブデンからなる熱応力緩衝板を接着す
るに際し、アルミニウム層を介しかつ５８０℃ないし６
３０℃の温度範囲の還元性雰囲気中で接着するから、合
金板と熱応力緩衝板の接着力が強固なものである。
【００３３】さらにまた、熱応力緩衝板と、アルミニウ
ムとシリコンからなる合金板との接着条件が従来より１
１０℃〜６０℃も低い温度範囲の還元性雰囲気中で行な
われるので、素子本体の耐圧低下も発生せず、安定な半
導体素子を実現することのできる優れた製造方法であ
る。
ムとシリコンからなる合金板との接着条件が従来より１
１０℃〜６０℃も低い温度範囲の還元性雰囲気中で行な
われるので、素子本体の耐圧低下も発生せず、安定な半
導体素子を実現することのできる優れた製造方法であ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるチップ型半導体素
子の製造方法の工程図
子の製造方法の工程図
【図２】同製法によって製造されるチップ型半導体素子
に係るトライアック（３端子双方向性サイリスタ）で （ａ）は構造断面図 （ｂ）は分解断面図
に係るトライアック（３端子双方向性サイリスタ）で （ａ）は構造断面図 （ｂ）は分解断面図
【図３】本発明の他の実施の形態におけるチップ型半導
体素子に係わるサイリスタ（３端子一方向性サイリス
タ）の構造断面図
体素子に係わるサイリスタ（３端子一方向性サイリス
タ）の構造断面図
【図４】既に提案されたチップ型半導体素子に係わるト
ライアックの構造断面図 （ａ）は構造断面図 （ｂ）は分解断面図
ライアックの構造断面図 （ａ）は構造断面図 （ｂ）は分解断面図
【図５】従来におけるチップ型半導体素子の製造方法の
工程図
工程図
１，２ 合金板 ３，４ ニッケル層 １０ 素子本体 １１，１２，１３ 電極 １５ パッシベーション膜 ３０，３１ 熱応力緩衝板 ５０，５１ アルミニウム層
Claims (2)
- 【請求項１】 複数のＮ層とＰ層で構成され、その角部
がパッシベーシン膜で被覆されてなる半導体素子本体
の、先ず片面にアルミニウムを蒸着して主電極及びゲー
ト電極を形成し、次にもう一方の面にアルミニウムを蒸
着して主電極を形成した後、両方の主電極に対して、そ
れぞれアルミニウムとシリコンからなる合金板を介し
て、それぞれ熱応力緩衝板を取付けてなるチップ型半導
体素子の製造方法において、前記両熱応力緩衝板のそれ
ぞれの片面にアルミニウムを蒸着してアルミニウム層を
形成し、このアルミニウム層を介して前記熱応力緩衝板
を前記合金板に接着することを特徴とするチップ型半導
体素子の製造方法。 - 【請求項２】 前記アルミニウム層を介する前記熱応力
緩衝板と前記合金板との接着は、５８０℃ないし６３０
℃の温度範囲とする還元性雰囲気中で行なわれることを
特徴とする請求項１記載のチップ型半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397699A JP4123717B2 (ja) | 2000-12-27 | 2000-12-27 | チップ型半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397699A JP4123717B2 (ja) | 2000-12-27 | 2000-12-27 | チップ型半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198515A true JP2002198515A (ja) | 2002-07-12 |
| JP4123717B2 JP4123717B2 (ja) | 2008-07-23 |
Family
ID=18862796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397699A Expired - Fee Related JP4123717B2 (ja) | 2000-12-27 | 2000-12-27 | チップ型半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123717B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045831B2 (en) | 2004-01-14 | 2006-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
2000
- 2000-12-27 JP JP2000397699A patent/JP4123717B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045831B2 (en) | 2004-01-14 | 2006-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| CN100338751C (zh) * | 2004-01-14 | 2007-09-19 | 三菱电机株式会社 | 半导体装置 |
| DE102004048688B4 (de) * | 2004-01-14 | 2013-05-08 | Mitsubishi Denki K.K. | Leistungs-Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4123717B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654586A (en) | Power semiconductor component having a buffer layer | |
| US4554573A (en) | Glass-sealed ceramic package type semiconductor device | |
| US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
| JP2010511297A (ja) | 電子部材モジュール、およびその製造方法 | |
| JPH04295065A (ja) | セラミック−金属接合体の製造方法 | |
| JP2002198515A (ja) | チップ型半導体素子の製造方法 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| US20230094926A1 (en) | Electronic Module and Method for Producing an Electronic Module | |
| JP4000877B2 (ja) | チップ型半導体素子とその製造方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JP3937860B2 (ja) | チップ型半導体素子およびその製造方法 | |
| JPH06151642A (ja) | Ｉｃパッケージ | |
| JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
| JPS60241239A (ja) | 半導体装置 | |
| JP2604470B2 (ja) | 半導体装置 | |
| JPH10154770A (ja) | セラミックスパッケージの製造方法 | |
| JPH01165147A (ja) | セラミツク基板 | |
| US20020149055A1 (en) | Semiconductor device including insulating substrate formed of single-crystal silicon chip | |
| JPH01118435A (ja) | アルミニュウムとモリブデンの複合材料及びその製造方法 | |
| JPH0770634B2 (ja) | セラミツクスパツケ−ジ及びその製造方法 | |
| JP2519402B2 (ja) | パワ―半導体モジュ―ル基板の製造方法 | |
| JPS5952853A (ja) | 半導体装置 | |
| JPS6352447A (ja) | 半導体装置 | |
| JPS62173743A (ja) | 半導体装置用セラミツク基板 | |
| JPS59115544A (ja) | 半導体素子搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |