JPS62173743A - 半導体装置用セラミツク基板 - Google Patents
半導体装置用セラミツク基板Info
- Publication number
- JPS62173743A JPS62173743A JP61016199A JP1619986A JPS62173743A JP S62173743 A JPS62173743 A JP S62173743A JP 61016199 A JP61016199 A JP 61016199A JP 1619986 A JP1619986 A JP 1619986A JP S62173743 A JPS62173743 A JP S62173743A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- ceramic substrate
- alloy
- coating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 239000000919 ceramic Substances 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 239000011521 glass Substances 0.000 claims abstract description 27
- 239000011247 coating layer Substances 0.000 claims abstract description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 4
- 229910052575 non-oxide ceramic Inorganic materials 0.000 claims description 16
- 239000011225 non-oxide ceramic Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000007789 sealing Methods 0.000 abstract description 15
- 239000012466 permeate Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 238000002844 melting Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000002241 glass-ceramic Substances 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011224 oxide ceramic Substances 0.000 description 4
- 229910052574 oxide ceramic Inorganic materials 0.000 description 4
- 229910000714 At alloy Inorganic materials 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000674 AJ alloy Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にガラス封止型半導体装置に用
いるセラミック基板に関する。
いるセラミック基板に関する。
現在使用されている集積回路（以下１０と略称する）の
パッケージ法は樹脂封止型、ガラス−セラミック封止型
及び積層セラミック型の３種類に分類される。これらの
パッケージ法は信頼性及び価格の点で長短があり、信頼
性に関しては積層セラミック型、ガラス−セラミック型
、樹脂封止型の順に優れ、一方価格の点ではこの逆の順
序となる。最近では、各パッケージ法の短所を克服すべ
く研究が進められているが、信頼性と価格において中間
的なガラス−セラミック封止型の改良が強く望まれてい
る。
パッケージ法は樹脂封止型、ガラス−セラミック封止型
及び積層セラミック型の３種類に分類される。これらの
パッケージ法は信頼性及び価格の点で長短があり、信頼
性に関しては積層セラミック型、ガラス−セラミック型
、樹脂封止型の順に優れ、一方価格の点ではこの逆の順
序となる。最近では、各パッケージ法の短所を克服すべ
く研究が進められているが、信頼性と価格において中間
的なガラス−セラミック封止型の改良が強く望まれてい
る。
第２図に従来のガラス−セラミック封止型半導体装置の
一例を示す。００ 等の酸化物系のセラミンク基板１の
凹部に１Ｃ等の半導体素子２がＡｕ等の接着層３により
チップボンディングされている。又、セラミック基板１
には多数の導電層となるリードフレーム５が低融点ガラ
ス４により固定され、半導体素子２の各電極とリードフ
レーム５の各インナーリード先端部とがＡｕまたはＡｔ
のボンディングワイヤ６で各々結線されている。そして
、半導体素子２を気密封止すべく、セラミック基板１の
周縁のガラス封止部においてｐｂｏ等を主成分とする低
融点ガラス７により、Ａｌ □’ 等のセラミックまた
はフバール等の金属からなるキャップ８？セラミツク基
板１に固定しである。
一例を示す。００ 等の酸化物系のセラミンク基板１の
凹部に１Ｃ等の半導体素子２がＡｕ等の接着層３により
チップボンディングされている。又、セラミック基板１
には多数の導電層となるリードフレーム５が低融点ガラ
ス４により固定され、半導体素子２の各電極とリードフ
レーム５の各インナーリード先端部とがＡｕまたはＡｔ
のボンディングワイヤ６で各々結線されている。そして
、半導体素子２を気密封止すべく、セラミック基板１の
周縁のガラス封止部においてｐｂｏ等を主成分とする低
融点ガラス７により、Ａｌ □’ 等のセラミックまた
はフバール等の金属からなるキャップ８？セラミツク基
板１に固定しである。
一方、ＴＣを中心とする半導体装置の小型化、高集積化
及び軽量化の傾向に伴ない、パッケージは小型になる反
面、半導体素子の発熱量は益々増大している。しかし、
従来使用されているＡｔ ０に代表される酸化物系セラ
ミック基板は熱伝導率が小さいために、半導体素子で発
生した熱を効率よく放散することができず、熱の蓄積に
よって半導体装置の誤動作を招いたり、場合によっては
熱膨張係数の差から半導体素子に亀裂が発生することが
あった。
及び軽量化の傾向に伴ない、パッケージは小型になる反
面、半導体素子の発熱量は益々増大している。しかし、
従来使用されているＡｔ ０に代表される酸化物系セラ
ミック基板は熱伝導率が小さいために、半導体素子で発
生した熱を効率よく放散することができず、熱の蓄積に
よって半導体装置の誤動作を招いたり、場合によっては
熱膨張係数の差から半導体素子に亀裂が発生することが
あった。
従来の酸化物系セラミック基板に代わって、熱放散性に
擾れ、熱膨張係数が半導体素子のそれに近いセラミック
基板として、非酸化物系セラミック基板の開発が進めら
れている。しかし非酸化物系セラミックは酸化物系セラ
ミックに比べて封止用低融点ガラスとの封着性が劣ると
いう問題点がある。
擾れ、熱膨張係数が半導体素子のそれに近いセラミック
基板として、非酸化物系セラミック基板の開発が進めら
れている。しかし非酸化物系セラミックは酸化物系セラ
ミックに比べて封止用低融点ガラスとの封着性が劣ると
いう問題点がある。
半導体装置が小型化、高集積化及び軽量化するに伴なっ
てガラス封止面積は益々減少する傾向にあり、非酸化物
系セラミック基板はガラス封着性を改善しなければ実用
に供し得ない実状である。
てガラス封止面積は益々減少する傾向にあり、非酸化物
系セラミック基板はガラス封着性を改善しなければ実用
に供し得ない実状である。
本発明はかくる問題点を解決し、ガラス封着１が擾れた
非酸化物系セラミック基板を堤供することを目的とする
。
非酸化物系セラミック基板を堤供することを目的とする
。
本発明の半導体用セラミック基板は、非酸化物系のセラ
ミックからなり、少なくともガラス封止されるべき部分
の表面にアルミニウム（Ａｌ）またはアルミニウム合金
からなる金属被覆層を有することを特徴とする。
ミックからなり、少なくともガラス封止されるべき部分
の表面にアルミニウム（Ａｌ）またはアルミニウム合金
からなる金属被覆層を有することを特徴とする。
金子被覆層は封止ガラスとの接着性、基板との密着性等
の品質面及びコスト面で有利なＡｉまたはＡｔ合金を使
用し、好ましいＡ１合金の例としてはＡ４−３ｉ、 Ａ
Ｚ−Ｍｎ＋ Ａｌ−Ｃｕ、 ｔ’ｈｌ−Ｍｚ、 Ａｌ−
Ｔｉ等が挙げられる。
の品質面及びコスト面で有利なＡｉまたはＡｔ合金を使
用し、好ましいＡ１合金の例としてはＡ４−３ｉ、 Ａ
Ｚ−Ｍｎ＋ Ａｌ−Ｃｕ、 ｔ’ｈｌ−Ｍｚ、 Ａｌ−
Ｔｉ等が挙げられる。
非酸化物系セラミックとして（ま、熱放散性に優れ熱膨
張係数が半導体素子のそれに近い、窒化アルミニウム（
１！Ｎ） 、炭化ケイ素（３１−Ｃ）または窒化ケイ素
（Ｓｉ Ｎ ）が好ましい。
張係数が半導体素子のそれに近い、窒化アルミニウム（
１！Ｎ） 、炭化ケイ素（３１−Ｃ）または窒化ケイ素
（Ｓｉ Ｎ ）が好ましい。
ＡｔまたはＡｔ合金の被器層を非酸化物系七ラミック基
板の表面に形成する方法としては蒸着等の＆面披田法が
ある。蒸着等の表面被覆法のなかで１、気化した原材料
をイオン化することによりセラミック基板との良好な密
着性を得ることができるイオンブレーティング法、スパ
ンタリング法及びプラズマＣＶＤ法が好ましい。しかし
、プラズマＣＶＤ法は成＠速度が遅く、高温が必要であ
ること、反応生成物（ＨＣｌ又はＨ○）による汚染によ
り半導体装置の信頼性を損なう可能性がある等の点で本
発明においては実用的ではない。
板の表面に形成する方法としては蒸着等の＆面披田法が
ある。蒸着等の表面被覆法のなかで１、気化した原材料
をイオン化することによりセラミック基板との良好な密
着性を得ることができるイオンブレーティング法、スパ
ンタリング法及びプラズマＣＶＤ法が好ましい。しかし
、プラズマＣＶＤ法は成＠速度が遅く、高温が必要であ
ること、反応生成物（ＨＣｌ又はＨ○）による汚染によ
り半導体装置の信頼性を損なう可能性がある等の点で本
発明においては実用的ではない。
次に、ガラス−セラミック封止型半導体装置の一例とし
て７ラントーバソケージを示した第１図分用いて、本発
明の半導体装置用セラミック基板３更に説明する。本発
明の非酸化物系セラミック基板９は少なくともガラス封
止さねろべさ部分の表面にＡＩまた（ｊＡ１合金からな
る金寓被覆苦１０シでワＩ−ｆ？ 六も で）、１
− のｉｔ、 １５； Ｑ ルｍぞバナー巾Ｉ友丁
記では従来と同様に、基板９の四部にＸＣ等の半導体素
子２がＡｕ等の接着層３によりチップボンディングされ
る。又、セラミック基板９の金属被覆層１０上にはリー
ドフレーム５が低融点ガラス４により固定され、半導体
素子２の各電極とリードフレーム５の各インナーリード
先端部とがボンディングワイヤ６で各々結線される。最
後に、半導体素子２を気密封止すべく、セラミック基板
９の周縁のガラス封止部において低融点ガラス７により
セラミック又は金属からなるキャップ８３セラミツク基
板９に固定してフラントーパッケージが構成される。
て７ラントーバソケージを示した第１図分用いて、本発
明の半導体装置用セラミック基板３更に説明する。本発
明の非酸化物系セラミック基板９は少なくともガラス封
止さねろべさ部分の表面にＡＩまた（ｊＡ１合金からな
る金寓被覆苦１０シでワＩ−ｆ？ 六も で）、１
− のｉｔ、 １５； Ｑ ルｍぞバナー巾Ｉ友丁
記では従来と同様に、基板９の四部にＸＣ等の半導体素
子２がＡｕ等の接着層３によりチップボンディングされ
る。又、セラミック基板９の金属被覆層１０上にはリー
ドフレーム５が低融点ガラス４により固定され、半導体
素子２の各電極とリードフレーム５の各インナーリード
先端部とがボンディングワイヤ６で各々結線される。最
後に、半導体素子２を気密封止すべく、セラミック基板
９の周縁のガラス封止部において低融点ガラス７により
セラミック又は金属からなるキャップ８３セラミツク基
板９に固定してフラントーパッケージが構成される。
半導体素子２分非酸化物系セラミック基板９；こ固定す
るための接着層３は従来と同様にＡｕでも良いが、金属
被覆層１０と同じＡＩ又はＡ１合金で構成することが可
能であり、その場合接着層３と金属被覆層１０を同時に
形成することができるので製造工程が少なくなる利点が
ある。
るための接着層３は従来と同様にＡｕでも良いが、金属
被覆層１０と同じＡＩ又はＡ１合金で構成することが可
能であり、その場合接着層３と金属被覆層１０を同時に
形成することができるので製造工程が少なくなる利点が
ある。
第１図ではフラントーパッケージの例■を示したが、本
発明の非酸化物系セラミック基板はガラス−セラミック
封止型パッケージ全般に適用することができる。従って
、リードフレームを用いずにセラミック基板上に多数の
金属配線層を形成する場合にも適用でき、その場合には
非酸化物系セラミック基板の金属配線層が存在しない外
周部にＡ。
発明の非酸化物系セラミック基板はガラス−セラミック
封止型パッケージ全般に適用することができる。従って
、リードフレームを用いずにセラミック基板上に多数の
金属配線層を形成する場合にも適用でき、その場合には
非酸化物系セラミック基板の金属配線層が存在しない外
周部にＡ。
またはＡ！合金の金属被覆層を形成することによって、
金属配線層との電気的絶縁を保持しながら充分なガラス
封止を達成できる。
金属配線層との電気的絶縁を保持しながら充分なガラス
封止を達成できる。
非酸化物系セラミック基板上のＡｌまたはＡノ合金被Ｎ
層がガラス封着性を改善する理由は、Ａｌ又はＡＪ合金
中にガラス成分が拡散、浸透して強固な接着となるため
、及びｋｌ並びにＡｔ合金は延性に富むのでガラスと基
板の熱膨張係数の差に基ずく熱歪を緩和することができ
るためと考えられる。
層がガラス封着性を改善する理由は、Ａｌ又はＡＪ合金
中にガラス成分が拡散、浸透して強固な接着となるため
、及びｋｌ並びにＡｔ合金は延性に富むのでガラスと基
板の熱膨張係数の差に基ずく熱歪を緩和することができ
るためと考えられる。
特に記載した以外は従来の方法に従って下記２種類のＱ
ｕａｄ型フラット−パッケージ企試作した。
ｕａｄ型フラット−パッケージ企試作した。
■第１図の構造を有し、基板はＡＩＮからなりガラス封
上部にＡｔ層を備えたもの。Ａｔ層は初期真空度２ Ｘ
１０ ｔｏｒｒ、基板温度２００Ｃ及び成膜速度１
００χ／ｓｅｃのイオンブレーティング法で膜厚５μｍ
に形成した。
上部にＡｔ層を備えたもの。Ａｔ層は初期真空度２ Ｘ
１０ ｔｏｒｒ、基板温度２００Ｃ及び成膜速度１
００χ／ｓｅｃのイオンブレーティング法で膜厚５μｍ
に形成した。
！ ■第２図の構造を有し、基板はＡＪＮからなるが金
属被覆層を備えていないもの。
属被覆層を備えていないもの。
これら２種類の試作品に気相での熱衝撃（１サイクル：
−６５ｔｌ：’ＸＩＯ分！ ２５ ＣＸ ５分−＋
１５０ ＣＸ １０分）を１００サイクル与えた後、Ｈ
ｅリークテストを実施した。試作品■（本発明〕にはリ
ークが全く認められなかったが、試作品■（従来）には
リークが認められた。
−６５ｔｌ：’ＸＩＯ分！ ２５ ＣＸ ５分−＋
１５０ ＣＸ １０分）を１００サイクル与えた後、Ｈ
ｅリークテストを実施した。試作品■（本発明〕にはリ
ークが全く認められなかったが、試作品■（従来）には
リークが認められた。
本発明によれば、熱放散性に優れ、熱膨張係数が半導体
素子のそれに近い非酸化物系セラミックの性質を損なう
ことなく、ガラス封着性が擾れた半導体装置用の非酸化
物系セラミック基板を提供することができる。
素子のそれに近い非酸化物系セラミックの性質を損なう
ことなく、ガラス封着性が擾れた半導体装置用の非酸化
物系セラミック基板を提供することができる。
第１図は本発明の非酸化物系セラミック基板を用いたガ
ラス封止型半導体装置の一例を示す断面図であり、第２
図は酸化物系セラミック基板を用いた従来のガラス封止
型半導体装置の一例を示す断面図である。 １・・酸化物系セラミック基板 ２・・半導体素子４・
・低融点ガラス ５・・リードフレーム６・・ボンディ
ングワイヤ ７・・低融点ガラス８・・キャップ ９・
・非酸化物系セラミック基板１０・・金属被覆層 ゛ニタ 第１図 第２図 ゛ン半導体装置
ラス封止型半導体装置の一例を示す断面図であり、第２
図は酸化物系セラミック基板を用いた従来のガラス封止
型半導体装置の一例を示す断面図である。 １・・酸化物系セラミック基板 ２・・半導体素子４・
・低融点ガラス ５・・リードフレーム６・・ボンディ
ングワイヤ ７・・低融点ガラス８・・キャップ ９・
・非酸化物系セラミック基板１０・・金属被覆層 ゛ニタ 第１図 第２図 ゛ン半導体装置
Claims (2)
- （１）非酸化物系のセラミックからなり、少なくともガ
ラス封止されるべき部分の表面にアルミニウムまたはア
ルミニウム合金からなる金属被覆層を有することを特徴
とする半導体装置用セラミック基板。 - （２）上記非酸化物系セラミックが窒化アルミニウム、
炭化ケイ素または窒化ケイ素からなる、特許請求の範囲
（１）項に記載の半導体装置用セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016199A JPS62173743A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置用セラミツク基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016199A JPS62173743A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置用セラミツク基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173743A true JPS62173743A (ja) | 1987-07-30 |
Family
ID=11909839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016199A Pending JPS62173743A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置用セラミツク基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173743A (ja) |
-
1986
- 1986-01-28 JP JP61016199A patent/JPS62173743A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554573A (en) | Glass-sealed ceramic package type semiconductor device | |
| JPS5815241A (ja) | 半導体装置用基板 | |
| JPH0697671B2 (ja) | パワー半導体モジユール基板の製造方法 | |
| US5356661A (en) | Heat transfer insulated parts and manufacturing method thereof | |
| JPS62173743A (ja) | 半導体装置用セラミツク基板 | |
| US4837928A (en) | Method of producing a jumper chip for semiconductor devices | |
| JPS62173744A (ja) | 半導体装置用セラミツク基板 | |
| JP2841259B2 (ja) | 半導体素子用セラミック容器 | |
| JPS59117250A (ja) | 半導体装置 | |
| JPH01282844A (ja) | 樹脂封止型半導体装置 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP3049410B2 (ja) | 半導体パッケージ | |
| JP2002198515A (ja) | チップ型半導体素子の製造方法 | |
| JPH03238851A (ja) | 大電力絶縁樹脂封止型半導体装置 | |
| JPH0249456A (ja) | 樹脂封止型半導体装置 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPS5891644A (ja) | 半導体装置 | |
| JPS62256457A (ja) | 半導体装置 | |
| JPH06125018A (ja) | 半導体素子用キャップ | |
| JPS63136534A (ja) | 半導体装置 | |
| JPH07273248A (ja) | 樹脂封止型半導体装置 | |
| JPS6352447A (ja) | 半導体装置 | |
| JPH07176645A (ja) | 半導体装置 | |
| JPS63271940A (ja) | 半導体装置の製造方法 | |
| JPH0574941B2 (ja) |