JPH06125018A - 半導体素子用キャップ - Google Patents
半導体素子用キャップInfo
- Publication number
- JPH06125018A JPH06125018A JP27601792A JP27601792A JPH06125018A JP H06125018 A JPH06125018 A JP H06125018A JP 27601792 A JP27601792 A JP 27601792A JP 27601792 A JP27601792 A JP 27601792A JP H06125018 A JPH06125018 A JP H06125018A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor element
- polycrystalline diamond
- diamond layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、従来に比べてより高い絶縁性およ
び熱放散性を有する半導体素子用キャップを提供するこ
とを目的とする。 【構成】 本発明では上記目的を達成するため、キャッ
プ母材１の少なくとも１表面上に多結晶ダイヤモンド層
（図示せず）を形成する。
び熱放散性を有する半導体素子用キャップを提供するこ
とを目的とする。 【構成】 本発明では上記目的を達成するため、キャッ
プ母材１の少なくとも１表面上に多結晶ダイヤモンド層
（図示せず）を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子用キャッ
プに関し、特に、半導体素子を気密封止するための半導
体素子用キャップに関する。
プに関し、特に、半導体素子を気密封止するための半導
体素子用キャップに関する。
【０００２】
【従来の技術】従来、半導体素子を気密封止するための
半導体素子用キャップが知られている。この半導体素子
用キャップを装着する目的は、半導体素子搭載部の気
密封止、リーク電流の防止、熱放散性の向上、の３
つがある。この３つの目的は用途によってそれぞれ必要
とされる目的が異なり以下の表１のように分類される。
半導体素子用キャップが知られている。この半導体素子
用キャップを装着する目的は、半導体素子搭載部の気
密封止、リーク電流の防止、熱放散性の向上、の３
つがある。この３つの目的は用途によってそれぞれ必要
とされる目的が異なり以下の表１のように分類される。
【０００３】
【表１】
【０００４】上記表１を参照して、区分（Ａ）〜（Ｄ）
に相当する構造を、図６〜図１０に示す。すなわち、図
６〜図１０は、従来の半導体素子用キャップを示した断
面図である。まず、図６を参照して、表１に示した区分
（Ａ）の半導体素子用キャップは、セラミックまたは金
属からなる基板１３上に設置された半導体素子１２を覆
うように基板１３上に設置されている。すなわちこの区
分（Ａ）では、半導体素子用キャップとして、４２アロ
イやコバールなどからなる金属キャップ１１を用いてい
る。
に相当する構造を、図６〜図１０に示す。すなわち、図
６〜図１０は、従来の半導体素子用キャップを示した断
面図である。まず、図６を参照して、表１に示した区分
（Ａ）の半導体素子用キャップは、セラミックまたは金
属からなる基板１３上に設置された半導体素子１２を覆
うように基板１３上に設置されている。すなわちこの区
分（Ａ）では、半導体素子用キャップとして、４２アロ
イやコバールなどからなる金属キャップ１１を用いてい
る。
【０００５】次に、図７を参照して、表１に示した区分
（Ｂ）では、半導体素子用キャップとして、アルミナや
ムライトなどからなるセラミックキャップ１４を用いて
いる。
（Ｂ）では、半導体素子用キャップとして、アルミナや
ムライトなどからなるセラミックキャップ１４を用いて
いる。
【０００６】次に、図８を参照して、表１に示した区分
（Ｃ）では、半導体素子用キャップとして、セラミック
キャップ１４を用いている。そして、セラミックキャッ
プ１４と半導体素子１２とを半田または樹脂からなる接
合層１５によって接合している。さらにセラミックキャ
ップ１４上に冷却装置１６が設置されている。
（Ｃ）では、半導体素子用キャップとして、セラミック
キャップ１４を用いている。そして、セラミックキャッ
プ１４と半導体素子１２とを半田または樹脂からなる接
合層１５によって接合している。さらにセラミックキャ
ップ１４上に冷却装置１６が設置されている。
【０００７】図９および図１０を参照して、表１に示し
た区分（Ｄ）の半導体素子用キャップには、２つの種類
がある。そのうちの１つは、図９に示すように、一体型
のＣｕ−Ｗなどからなるセラミックキャップ１４を用い
たものである。このセラミックキャップ１４と、基板１
３上に設置された半導体素子１２とは半田または樹脂か
らなる接合層１５によって接合されている。そして、セ
ラミックキャップ１４上には冷却装置１６が設置されて
いる。区分（Ｄ）の他の半導体キャップは、図１０に示
すように、Ｃｕ−Ｗなどからなるセラミック板１８とセ
ラミック板１８の端部に取付けられた金属枠体１７とか
らなる。基板１３上に設置された半導体素子１２とセラ
ミック板１８とは半田または樹脂からなる接合層１５に
よって接合されている。
た区分（Ｄ）の半導体素子用キャップには、２つの種類
がある。そのうちの１つは、図９に示すように、一体型
のＣｕ−Ｗなどからなるセラミックキャップ１４を用い
たものである。このセラミックキャップ１４と、基板１
３上に設置された半導体素子１２とは半田または樹脂か
らなる接合層１５によって接合されている。そして、セ
ラミックキャップ１４上には冷却装置１６が設置されて
いる。区分（Ｄ）の他の半導体キャップは、図１０に示
すように、Ｃｕ−Ｗなどからなるセラミック板１８とセ
ラミック板１８の端部に取付けられた金属枠体１７とか
らなる。基板１３上に設置された半導体素子１２とセラ
ミック板１８とは半田または樹脂からなる接合層１５に
よって接合されている。
【０００８】このように、従来は用途に応じて種々の構
造の半導体素子用キャップが用いられていた。
造の半導体素子用キャップが用いられていた。
【０００９】
【発明が解決しようとする課題】近年の半導体素子の高
出力化および大型化が進行する中で、より高い信頼性が
要求される。具体的には、リーク電流の防止とより高い
熱放散性が要求される。図６を参照して、まず４２アロ
イやコバールなどの金属からなる金属キャップ１１を用
いる用途では、より高い熱放散性とより高い絶縁性が要
求されつつある。しかし、図６に示した従来の金属キャ
ップ１１では、この要求を満足することは困難であっ
た。また、図７に示したアルミナ（Ａｌ2 Ｏ3 ）やムラ
イトなどからなるセラミックキャップ１４では、本来の
高い絶縁性に加えてより高い熱放散性およびより高い気
密性が要求されている。しかし、図７に示したセラミッ
クキャップ１４ではこの要求を満足することは困難であ
った。
出力化および大型化が進行する中で、より高い信頼性が
要求される。具体的には、リーク電流の防止とより高い
熱放散性が要求される。図６を参照して、まず４２アロ
イやコバールなどの金属からなる金属キャップ１１を用
いる用途では、より高い熱放散性とより高い絶縁性が要
求されつつある。しかし、図６に示した従来の金属キャ
ップ１１では、この要求を満足することは困難であっ
た。また、図７に示したアルミナ（Ａｌ2 Ｏ3 ）やムラ
イトなどからなるセラミックキャップ１４では、本来の
高い絶縁性に加えてより高い熱放散性およびより高い気
密性が要求されている。しかし、図７に示したセラミッ
クキャップ１４ではこの要求を満足することは困難であ
った。
【００１０】さらに、図８に示した優れた絶縁性および
放熱性を有するＡｌＮやＳｉＣ系のセラミックからなる
セラミックキャップ１４では、さらに高い熱放散性が要
求されている。図９および図１０に示したＣｕ−ＷやＣ
ｕ−Ｍｏからなるセラミックキャップ１４やセラミック
板１８についても熱放散性が要求されている。
放熱性を有するＡｌＮやＳｉＣ系のセラミックからなる
セラミックキャップ１４では、さらに高い熱放散性が要
求されている。図９および図１０に示したＣｕ−ＷやＣ
ｕ−Ｍｏからなるセラミックキャップ１４やセラミック
板１８についても熱放散性が要求されている。
【００１１】また、高出力半導体装置において冷却装置
として水冷装置を用いるものでは、特に水冷に付随した
絶縁低下を防止するためにキャップと水冷装置との間に
ＡｌＮやＳｉＣなどからなる高熱伝導性絶縁板を介在さ
せる必要がある。つまり、リーク電流を防止する絶縁対
策が必要となり高価となる。また、空冷タイプの冷却装
置では、冷却効率が悪いため、装置が大型化してしまう
という問題点があった。
として水冷装置を用いるものでは、特に水冷に付随した
絶縁低下を防止するためにキャップと水冷装置との間に
ＡｌＮやＳｉＣなどからなる高熱伝導性絶縁板を介在さ
せる必要がある。つまり、リーク電流を防止する絶縁対
策が必要となり高価となる。また、空冷タイプの冷却装
置では、冷却効率が悪いため、装置が大型化してしまう
という問題点があった。
【００１２】さらに、半導体素子が□２０ｍｍ以上に大
型化されると、より高い放熱性が要求される。特に半導
体素子と半導体素子用キャップとの接合部には、高い放
熱性が要求される。また、半導体素子と接合される半導
体素子用キャップでは、半導体素子との熱膨張率の整合
性が要求される。ところが、素子の大型化に伴って、Ａ
ｌＮやムライトなどの従来整合性の比較的良好とされて
いるセラミックス材料からなる半導体素子用キャップで
あっても、半導体素子との界面での歪や割れが生じてし
まうという問題点があった。
型化されると、より高い放熱性が要求される。特に半導
体素子と半導体素子用キャップとの接合部には、高い放
熱性が要求される。また、半導体素子と接合される半導
体素子用キャップでは、半導体素子との熱膨張率の整合
性が要求される。ところが、素子の大型化に伴って、Ａ
ｌＮやムライトなどの従来整合性の比較的良好とされて
いるセラミックス材料からなる半導体素子用キャップで
あっても、半導体素子との界面での歪や割れが生じてし
まうという問題点があった。
【００１３】この発明は、上記のような課題を解決する
ためになされたもので、請求項１および２に記載の発明
の目的は、より高い絶縁性および放熱性を有するととも
に熱膨張率において半導体素子との整合性が得られる高
機能な半導体素子用キャップを提供することを目的とす
る。
ためになされたもので、請求項１および２に記載の発明
の目的は、より高い絶縁性および放熱性を有するととも
に熱膨張率において半導体素子との整合性が得られる高
機能な半導体素子用キャップを提供することを目的とす
る。
【００１４】
【課題を解決するための手段】請求項１における半導体
素子用キャップは、半導体素子を気密封止するための半
導体素子用キャップであって、４２アロイ、コバール、
Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、ＣｕＭｏＷ、Ｓｉ
3 Ｎ4 、ＳｉＣ、ムライト、ＡｌＮ、ＢＮ、Ａｌ
2 Ｏ 3 、単結晶シリコンおよび多結晶シリコンからなる
群より選ばれた少なくとも１つの材料からなるキャップ
母材と、キャップ母材の少なくとも１表面上に被覆され
た多結晶ダイヤモンド層とを備えている。
素子用キャップは、半導体素子を気密封止するための半
導体素子用キャップであって、４２アロイ、コバール、
Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、ＣｕＭｏＷ、Ｓｉ
3 Ｎ4 、ＳｉＣ、ムライト、ＡｌＮ、ＢＮ、Ａｌ
2 Ｏ 3 、単結晶シリコンおよび多結晶シリコンからなる
群より選ばれた少なくとも１つの材料からなるキャップ
母材と、キャップ母材の少なくとも１表面上に被覆され
た多結晶ダイヤモンド層とを備えている。
【００１５】請求項２における半導体素子用キャップ
は、４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭ
ｏ、ＣｕＭｏＷ、Ｓｉ3 Ｎ4 、ＳｉＣ、ムライト、Ａｌ
Ｎ、ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結晶シ
リコンからなる群より選ばれた少なくとも１つの材料か
らなるキャップ基板と、そのキャップ基板の少なくとも
１表面上に被覆された多結晶ダイヤモンド層と、キャッ
プ基板に取付けられた金属枠体とを備えている。
は、４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭ
ｏ、ＣｕＭｏＷ、Ｓｉ3 Ｎ4 、ＳｉＣ、ムライト、Ａｌ
Ｎ、ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結晶シ
リコンからなる群より選ばれた少なくとも１つの材料か
らなるキャップ基板と、そのキャップ基板の少なくとも
１表面上に被覆された多結晶ダイヤモンド層と、キャッ
プ基板に取付けられた金属枠体とを備えている。
【００１６】
【作用】請求項１に係る半導体素子用キャップでは、キ
ャップ母材の少なくとも１表面上に多結晶ダイヤモンド
層が被覆されているので、より高い絶縁性および熱放散
性が得られる。また、キャップ母材と半導体素子との接
合部において熱膨張率の整合性が改善される。これによ
り、半導体素子との接合部において割れや歪によるクラ
ックなどの損傷を有効に防止することができ長期間安定
した動作を行なうことができる。
ャップ母材の少なくとも１表面上に多結晶ダイヤモンド
層が被覆されているので、より高い絶縁性および熱放散
性が得られる。また、キャップ母材と半導体素子との接
合部において熱膨張率の整合性が改善される。これによ
り、半導体素子との接合部において割れや歪によるクラ
ックなどの損傷を有効に防止することができ長期間安定
した動作を行なうことができる。
【００１７】請求項２に係る半導体素子用キャップで
は、キャップ基板の少なくとも１表面上に多結晶ダイヤ
モンド層が被覆されているので、そのキャップ基板によ
って絶縁性および熱放散性が向上される。また、半導体
素子とキャップ基板との接合部における熱膨張率の整合
性が改善される。これにより、半導体素子とキャップ基
板との整合部において割れや歪によるクラックなどの損
傷を有効に防止することができこの結果長期間にわたり
安定な動作を行なうことができる。
は、キャップ基板の少なくとも１表面上に多結晶ダイヤ
モンド層が被覆されているので、そのキャップ基板によ
って絶縁性および熱放散性が向上される。また、半導体
素子とキャップ基板との接合部における熱膨張率の整合
性が改善される。これにより、半導体素子とキャップ基
板との整合部において割れや歪によるクラックなどの損
傷を有効に防止することができこの結果長期間にわたり
安定な動作を行なうことができる。
【００１８】
【実施例】まず本発明の本質について説明する。図１は
一般的な一体型の半導体素子用キャップを示した概略図
であり、図２は一般的な複合型の半導体素子用キャップ
を示した概略図である。すなわち図１を参照して一体型
の半導体素子用キャップでは半導体素子用キャップ全体
がセラミックなどからなるキャップ母材１によって形成
されている。図２を参照して、複合型の半導体素子用キ
ャップは、セラミックなどからなるキャップ基板２とコ
バールなどからなる金属枠体３とによって構成されてい
る。本発明では図１に示した一体型の半導体素子用キャ
ップまたは図２に示した複合型の半導体素子用キャップ
において、一体型の半導体素子用キャップを構成するキ
ャップ母材１または複合型の半導体素子用キャップを構
成するキャップ基板２の少なくとも１表面上に多結晶ダ
イヤモンド層（図示せず）を被覆する。これにより、従
来と同じ構造で、容易に高い絶縁性と高い熱放散性を得
ることができる。さらに、半導体素子用キャップと半導
体素子とを半田付けによって接合する構造においては、
半導体素子用キャップの接合部表面に多結晶ダイヤモン
ドを被覆することによって半導体素子との熱膨張率の整
合性を向上することができる。これにより、半導体素子
が大型化した場合にも半導体素子と半導体素子用キャッ
プとの界面での歪や割れが生じることがなく半導体素子
と半導体素子用キャップとを半田付けによって接合する
ことができるので、生産が容易になるとともに生産コス
トを低下することができる。
一般的な一体型の半導体素子用キャップを示した概略図
であり、図２は一般的な複合型の半導体素子用キャップ
を示した概略図である。すなわち図１を参照して一体型
の半導体素子用キャップでは半導体素子用キャップ全体
がセラミックなどからなるキャップ母材１によって形成
されている。図２を参照して、複合型の半導体素子用キ
ャップは、セラミックなどからなるキャップ基板２とコ
バールなどからなる金属枠体３とによって構成されてい
る。本発明では図１に示した一体型の半導体素子用キャ
ップまたは図２に示した複合型の半導体素子用キャップ
において、一体型の半導体素子用キャップを構成するキ
ャップ母材１または複合型の半導体素子用キャップを構
成するキャップ基板２の少なくとも１表面上に多結晶ダ
イヤモンド層（図示せず）を被覆する。これにより、従
来と同じ構造で、容易に高い絶縁性と高い熱放散性を得
ることができる。さらに、半導体素子用キャップと半導
体素子とを半田付けによって接合する構造においては、
半導体素子用キャップの接合部表面に多結晶ダイヤモン
ドを被覆することによって半導体素子との熱膨張率の整
合性を向上することができる。これにより、半導体素子
が大型化した場合にも半導体素子と半導体素子用キャッ
プとの界面での歪や割れが生じることがなく半導体素子
と半導体素子用キャップとを半田付けによって接合する
ことができるので、生産が容易になるとともに生産コス
トを低下することができる。
【００１９】なお、コバールや４２アロイなどの低熱膨
張性金属製キャップを母材とする半導体素子用キャップ
では、以下のような方法によって多結晶ダイヤモンド層
を被覆する。すなわち、コバールなどからなる金属テー
プをプレスによってキャップ形状に成形した後または、
プレス成形以前の金属テープ状態で多結晶ダイヤモンド
層の被覆を行なう。
張性金属製キャップを母材とする半導体素子用キャップ
では、以下のような方法によって多結晶ダイヤモンド層
を被覆する。すなわち、コバールなどからなる金属テー
プをプレスによってキャップ形状に成形した後または、
プレス成形以前の金属テープ状態で多結晶ダイヤモンド
層の被覆を行なう。
【００２０】また、多結晶ダイヤモンドを被覆すること
によって熱放散性を向上できるため、空冷タイプの冷却
装置において、冷却フィンの表面積をより小さくでき、
この結果、装置を小型化できるなどの効果がある。ま
た、水冷タイプの冷却装置では、多結晶ダイヤモンド層
が絶縁層となるので、従来のような絶縁対策が不要とな
り、コストを低減することができる。
によって熱放散性を向上できるため、空冷タイプの冷却
装置において、冷却フィンの表面積をより小さくでき、
この結果、装置を小型化できるなどの効果がある。ま
た、水冷タイプの冷却装置では、多結晶ダイヤモンド層
が絶縁層となるので、従来のような絶縁対策が不要とな
り、コストを低減することができる。
【００２１】さらに、被覆した多結晶ダイヤモンド層上
に必要に応じてＴｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｍｏ／Ａｕな
どの薄膜メタライズ処理を行なってもよい。
に必要に応じてＴｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｍｏ／Ａｕな
どの薄膜メタライズ処理を行なってもよい。
【００２２】上記した本発明の本質に基づき以下のよう
な実施例を行なった。 （実施例１）キャビティ（空洞）を有する一体型半導体
素子用キャップの所定の表面上に多結晶ダイヤモンド層
をマイクロ波プラズマＣＶＤ法によって１０時間かけて
成膜した。この成膜条件は以下のとおりである。
な実施例を行なった。 （実施例１）キャビティ（空洞）を有する一体型半導体
素子用キャップの所定の表面上に多結晶ダイヤモンド層
をマイクロ波プラズマＣＶＤ法によって１０時間かけて
成膜した。この成膜条件は以下のとおりである。
【００２３】 原料ガス（流量） ：Ｈ2 ２００ｓｃｃｍ ＣＨ4 ５ｓｃｃｍ ガス圧力 ：８０Ｔｏｒｒ マイクロ波発振出力：６００Ｗ 上記条件下で多結晶ダイヤモンド層を成膜すると、０．
１ｍｍの厚みを有する多結晶ダイヤモンド層が被覆され
ていた。そして、半導体素子を搭載したセラミック多層
基板と半導体素子用キャップとを半田付けによって気密
封止した。また、半導体素子用キャップとシリコンから
なる半導体素子との間に約１０μｍ程度の厚みを有する
高熱伝導性コンパウンド（銀フィラー、エポキシなど）
を介在させることによって半導体素子用キャップと半導
体素子とを接着した。そして、半導体素子を動作させて
熱抵抗を測定するとともにリーク電流の有無を導通テス
タによって調査した。なお、比較例として多結晶ダイヤ
モンド層が被覆されていないものの熱抵抗値およびリー
ク電流の有無を測定した。図３は、この実施例１に用い
られる半導体素子用キャップの大きさを示した概略図で
ある。そしてこのような大きさの半導体素子をキャップ
によって気密封止される半導体素子の大きさは□６ｍｍ
であった。
１ｍｍの厚みを有する多結晶ダイヤモンド層が被覆され
ていた。そして、半導体素子を搭載したセラミック多層
基板と半導体素子用キャップとを半田付けによって気密
封止した。また、半導体素子用キャップとシリコンから
なる半導体素子との間に約１０μｍ程度の厚みを有する
高熱伝導性コンパウンド（銀フィラー、エポキシなど）
を介在させることによって半導体素子用キャップと半導
体素子とを接着した。そして、半導体素子を動作させて
熱抵抗を測定するとともにリーク電流の有無を導通テス
タによって調査した。なお、比較例として多結晶ダイヤ
モンド層が被覆されていないものの熱抵抗値およびリー
ク電流の有無を測定した。図３は、この実施例１に用い
られる半導体素子用キャップの大きさを示した概略図で
ある。そしてこのような大きさの半導体素子をキャップ
によって気密封止される半導体素子の大きさは□６ｍｍ
であった。
【００２４】上記した熱抵抗値およびリーク電流の有無
の測定結果を以下の表２に示す。
の測定結果を以下の表２に示す。
【００２５】
【表２】
【００２６】上記表２を参照して、多結晶ダイヤモンド
層が被覆された半導体素子用キャップでは、熱抵抗値が
実用可能な０．６０℃／Ｗ以下であることがわかる。ま
た、多結晶ダイヤモンド層が被覆された半導体素子用キ
ャップではリーク電流がないことがわかる。これに対し
て、多結晶ダイヤモンド層が被覆されていない半導体素
子用キャップでは、熱抵抗値が実用不可能な０．６０℃
／Ｗ以上であるとともに、材料によってはリーク電流が
検出された。
層が被覆された半導体素子用キャップでは、熱抵抗値が
実用可能な０．６０℃／Ｗ以下であることがわかる。ま
た、多結晶ダイヤモンド層が被覆された半導体素子用キ
ャップではリーク電流がないことがわかる。これに対し
て、多結晶ダイヤモンド層が被覆されていない半導体素
子用キャップでは、熱抵抗値が実用不可能な０．６０℃
／Ｗ以上であるとともに、材料によってはリーク電流が
検出された。
【００２７】（実施例２）実施例１と同じ成膜条件下
で、ＡｌＮ−ＢＮ複合材からなる一体型の半導体素子用
キャップの半導体素子接着面側に０．１ｍｍの膜厚を有
する多結晶ダイヤモンド層を成膜した。そして、半導体
素子を搭載したセラミック多層基板と半導体素子用キャ
ップとを半田付けによって気密封止した。比較例とし
て、多結晶ダイヤモンド層を被覆しないＡｌＮ−ＢＮ複
合材からなる一体型の半導体素子用キャップを形成し
た。そして、半導体素子の連続動作時間を測定した。図
４は、この実施例２における半導体素子用キャップの大
きさを示した概略図である。この場合の半導体素子の大
きさは□１０ｍｍであった。
で、ＡｌＮ−ＢＮ複合材からなる一体型の半導体素子用
キャップの半導体素子接着面側に０．１ｍｍの膜厚を有
する多結晶ダイヤモンド層を成膜した。そして、半導体
素子を搭載したセラミック多層基板と半導体素子用キャ
ップとを半田付けによって気密封止した。比較例とし
て、多結晶ダイヤモンド層を被覆しないＡｌＮ−ＢＮ複
合材からなる一体型の半導体素子用キャップを形成し
た。そして、半導体素子の連続動作時間を測定した。図
４は、この実施例２における半導体素子用キャップの大
きさを示した概略図である。この場合の半導体素子の大
きさは□１０ｍｍであった。
【００２８】上記のように連続動作時間を測定した結
果、多結晶ダイヤモンド層を被覆した半導体素子用キャ
ップでは、１５０００時間以上でさらに稼働を続けてい
るのに対して、多結晶ダイヤモンド層が被覆されていな
い半導体素子用キャップでは、４８９２時間で動作が停
止してしまった。
果、多結晶ダイヤモンド層を被覆した半導体素子用キャ
ップでは、１５０００時間以上でさらに稼働を続けてい
るのに対して、多結晶ダイヤモンド層が被覆されていな
い半導体素子用キャップでは、４８９２時間で動作が停
止してしまった。
【００２９】（実施例３）実施例１と同じ成膜条件下
で、Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、ＣｕＭｏＷ、Ａｌ
Ｎ、ＳｉＣからなる一体型の半導体素子用キャップの所
定の表面上に多結晶ダイヤモンド層を０．２ｍｍの膜厚
で成膜した。この実施例３で形成した半導体素子用キャ
ップの大きさは実施例２の図４に示した大きさと同じで
あり、半導体素子の大きさも実施例２と同じ□１０ｍｍ
である。このような構造を形成した後実施例２と同様に
半導体素子の連続動作時間を測定した。なお、この実施
例３で用いたＭｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、ＣｕＭｏ
Ｗ、ＡｌＮ、ＳｉＣの熱伝導率はそれぞれ１３８Ｗ／ｍ
Ｋ、１６３、２１０、１８５、２０６、１８０、２００
であった。
で、Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、ＣｕＭｏＷ、Ａｌ
Ｎ、ＳｉＣからなる一体型の半導体素子用キャップの所
定の表面上に多結晶ダイヤモンド層を０．２ｍｍの膜厚
で成膜した。この実施例３で形成した半導体素子用キャ
ップの大きさは実施例２の図４に示した大きさと同じで
あり、半導体素子の大きさも実施例２と同じ□１０ｍｍ
である。このような構造を形成した後実施例２と同様に
半導体素子の連続動作時間を測定した。なお、この実施
例３で用いたＭｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、ＣｕＭｏ
Ｗ、ＡｌＮ、ＳｉＣの熱伝導率はそれぞれ１３８Ｗ／ｍ
Ｋ、１６３、２１０、１８５、２０６、１８０、２００
であった。
【００３０】上記のように測定した半導体素子の連続動
作時間を以下の表３に示す。
作時間を以下の表３に示す。
【００３１】
【表３】
【００３２】上記表３を参照して、多結晶ダイヤモンド
層が被覆された半導体素子用キャップでは、連続耐用時
間の規格値である１００００時間以上をすべてがクリア
していることがわかる。これに対して、多結晶ダイヤモ
ンド層が被覆されていない半導体素子用キャップでは、
ＭｏおよびＷからなる半導体素子用キャップにおいて連
続耐用時間の規格値（１００００時間）以下であること
がわかる。また、多結晶ダイヤモンド層が被覆された半
導体素子用キャップではリーク電流が検出されなかった
のに対して、多結晶ダイヤモンド層が被覆されていない
半導体素子用キャップではほとんどの材料でリーク電流
が検出された。
層が被覆された半導体素子用キャップでは、連続耐用時
間の規格値である１００００時間以上をすべてがクリア
していることがわかる。これに対して、多結晶ダイヤモ
ンド層が被覆されていない半導体素子用キャップでは、
ＭｏおよびＷからなる半導体素子用キャップにおいて連
続耐用時間の規格値（１００００時間）以下であること
がわかる。また、多結晶ダイヤモンド層が被覆された半
導体素子用キャップではリーク電流が検出されなかった
のに対して、多結晶ダイヤモンド層が被覆されていない
半導体素子用キャップではほとんどの材料でリーク電流
が検出された。
【００３３】（実施例４）図５は、実施例４で作製した
半導体素子用キャップの形成方法を説明するための斜視
図である。図５を参照して、この実施例４の半導体素子
用キャップは、金属またはセラミックスからなるキャッ
プ基板４をコバールなどからなる金属枠５にＡｕ−Ｓｉ
からなる介在層によって接合する。具体的には、金属ま
たはセラミックスからなるキャップ基板４の両面にマイ
クロ波プラズマＣＶＤ法によって多結晶ダイヤモンド層
を被覆した。この被覆は以下のような条件で行なった。
半導体素子用キャップの形成方法を説明するための斜視
図である。図５を参照して、この実施例４の半導体素子
用キャップは、金属またはセラミックスからなるキャッ
プ基板４をコバールなどからなる金属枠５にＡｕ−Ｓｉ
からなる介在層によって接合する。具体的には、金属ま
たはセラミックスからなるキャップ基板４の両面にマイ
クロ波プラズマＣＶＤ法によって多結晶ダイヤモンド層
を被覆した。この被覆は以下のような条件で行なった。
【００３４】 原料ガス（流量） ：Ｈ2 ４００ｓｃｃｍ Ｃ2 Ｈ6 ５０ｓｃｃｍ Ａｒ ５０ｓｃｃｍ ガス圧力 ：１３５Ｔｏｒｒ マイクロ波発振出力：８００Ｗ 上記条件下で多結晶ダイヤモンド層を７０時間合成する
ことによって、０．２ｍｍの膜厚を有する多結晶ダイヤ
モンド層をキャップ基板４の両面に形成した。なお、こ
の実施例４のキャップ基板４の大きさは□１０ｍｍ×１
ｍｍ（厚み）であった。このようなキャップ基板４の両
面に多結晶ダイヤモンド層を被覆した後、その多結晶ダ
イヤモンド層上にスパッタリング法を用いて０．２μｍ
の厚みを有するＴｉ、０．５μｍの厚みを有するＰｔお
よび３μｍの厚みを有するＡｕを順次形成することによ
って３層化メタライズ処理を行なった。そして、Ａｕメ
ッキ処理を施したコバールからなる金属枠５とキャップ
基板４とをＡｕ−Ｓｉからなる介在層によって接合し
た。この後、□６ｍｍの大きさを有するシリコンからな
る高出力半導体素子を多層セラミックス基板に搭載し
た。そして、その半導体素子とキャップ基板４との間に
３０μｍの厚みを有する銀フィラー・エポキシ樹脂を介
在させるとともに多層セラミックス基板のコバールリン
グ（Ａｕメッキ処理を施したもの）と金属枠体５とをシ
ーム溶接機によって気密封止させた。
ことによって、０．２ｍｍの膜厚を有する多結晶ダイヤ
モンド層をキャップ基板４の両面に形成した。なお、こ
の実施例４のキャップ基板４の大きさは□１０ｍｍ×１
ｍｍ（厚み）であった。このようなキャップ基板４の両
面に多結晶ダイヤモンド層を被覆した後、その多結晶ダ
イヤモンド層上にスパッタリング法を用いて０．２μｍ
の厚みを有するＴｉ、０．５μｍの厚みを有するＰｔお
よび３μｍの厚みを有するＡｕを順次形成することによ
って３層化メタライズ処理を行なった。そして、Ａｕメ
ッキ処理を施したコバールからなる金属枠５とキャップ
基板４とをＡｕ−Ｓｉからなる介在層によって接合し
た。この後、□６ｍｍの大きさを有するシリコンからな
る高出力半導体素子を多層セラミックス基板に搭載し
た。そして、その半導体素子とキャップ基板４との間に
３０μｍの厚みを有する銀フィラー・エポキシ樹脂を介
在させるとともに多層セラミックス基板のコバールリン
グ（Ａｕメッキ処理を施したもの）と金属枠体５とをシ
ーム溶接機によって気密封止させた。
【００３５】なお、比較例として、図５に示した構造に
おいてキャップ基板４に多結晶ダイヤモンド層を被覆し
ないで３層化メタライズ処理を施した半導体素子用キャ
ップを作製した。
おいてキャップ基板４に多結晶ダイヤモンド層を被覆し
ないで３層化メタライズ処理を施した半導体素子用キャ
ップを作製した。
【００３６】上記のように形成した半導体素子用キャッ
プの熱抵抗値およびリーク電流の有無を測定した。この
結果を以下の表４に示す。
プの熱抵抗値およびリーク電流の有無を測定した。この
結果を以下の表４に示す。
【００３７】
【表４】
【００３８】上記表４を参照して、多結晶ダイヤモンド
層を被覆した半導体素子用キャップは、実用可能限度の
熱抵抗値である０．４℃／Ｗ以下の熱抵抗値を有するこ
とがわかる。そして多結晶ダイヤモンド層を被覆した半
導体素子用キャップではリーク電流がないことがわか
る。これに対して、多結晶ダイヤモンド層を被覆してい
ない半導体素子用キャップでは、熱抵抗値が実用不可能
な０．４℃／Ｗ以上であることがわかった。さらに、多
結晶ダイヤモンド層を被覆していない半導体素子用キャ
ップでは、大部分の材料においてリーク電流が発生する
ことがわかった。
層を被覆した半導体素子用キャップは、実用可能限度の
熱抵抗値である０．４℃／Ｗ以下の熱抵抗値を有するこ
とがわかる。そして多結晶ダイヤモンド層を被覆した半
導体素子用キャップではリーク電流がないことがわか
る。これに対して、多結晶ダイヤモンド層を被覆してい
ない半導体素子用キャップでは、熱抵抗値が実用不可能
な０．４℃／Ｗ以上であることがわかった。さらに、多
結晶ダイヤモンド層を被覆していない半導体素子用キャ
ップでは、大部分の材料においてリーク電流が発生する
ことがわかった。
【００３９】（実施例５）多結晶シリコンからなる一体
型の半導体素子用キャップを構成するキャップ母材と、
複合型の半導体素子用キャップを構成するキャップ基板
との所定の面に実施例４と同じ条件下で多結晶ダイヤモ
ンド層を析出させた。さらに、その多結晶ダイヤモンド
層を被覆した一体型半導体素子用キャップのキャビテ
ィ、表面および裏面と、複合型の半導体素子用キャップ
のキャップ基板の両面に、スパッタリング法を用いて
０．２μｍの厚みを有するＴｉ、０．５μｍの厚みを有
するＰｔおよび３μｍの厚みを有するＡｕによる薄膜メ
タライズ処理を施した。この後、複合型の半導体素子用
キャップを構成するキャップ基板には、Ａｕメッキ処理
を施したコバールからなる金属枠体をＡｕ−Ｓｉによっ
て接合した。これにより複合型半導体素子用キャップを
形成した。
型の半導体素子用キャップを構成するキャップ母材と、
複合型の半導体素子用キャップを構成するキャップ基板
との所定の面に実施例４と同じ条件下で多結晶ダイヤモ
ンド層を析出させた。さらに、その多結晶ダイヤモンド
層を被覆した一体型半導体素子用キャップのキャビテ
ィ、表面および裏面と、複合型の半導体素子用キャップ
のキャップ基板の両面に、スパッタリング法を用いて
０．２μｍの厚みを有するＴｉ、０．５μｍの厚みを有
するＰｔおよび３μｍの厚みを有するＡｕによる薄膜メ
タライズ処理を施した。この後、複合型の半導体素子用
キャップを構成するキャップ基板には、Ａｕメッキ処理
を施したコバールからなる金属枠体をＡｕ−Ｓｉによっ
て接合した。これにより複合型半導体素子用キャップを
形成した。
【００４０】多層セラミックス基板にシリコンからなる
半導体素子を搭載した後、上記した一体型半導体素子用
キャップまたは複合型半導体素子用キャップによって気
密封止を行なった。なお、この気密封止は多層セラミッ
クス基板のコバールリングと半導体素子用キャップとを
Ａｕ−Ｓｎ接合することによって行なった。また、半導
体素子と半導体素子用キャップとの間もＡｕ−Ｓｎ接合
を行なった。
半導体素子を搭載した後、上記した一体型半導体素子用
キャップまたは複合型半導体素子用キャップによって気
密封止を行なった。なお、この気密封止は多層セラミッ
クス基板のコバールリングと半導体素子用キャップとを
Ａｕ−Ｓｎ接合することによって行なった。また、半導
体素子と半導体素子用キャップとの間もＡｕ−Ｓｎ接合
を行なった。
【００４１】搭載する半導体素子の大きさを変えて、ヒ
ートサイクル（−６５℃（３０ｍｉｎ）〜Ｒ・Ｔｉ（１
０ｍｉｎ）〜＋１２５℃（３０ｍｉｎ））を５００サイ
クル行なった後、半導体素子を動作させた。比較例とし
て、シリコンの代わりにＡｌＮまたはＣｕＷからなる一
体型半導体素子用キャップおよび複合型半導体素子用キ
ャップを形成した。さらに比較例として、多結晶ダイヤ
モンド層を被覆しないシリコンからなる一体型の半導体
素子用キャップを形成した。そしてそれぞれの熱抵抗値
を測定した。その結果を以下の表５に示す。
ートサイクル（−６５℃（３０ｍｉｎ）〜Ｒ・Ｔｉ（１
０ｍｉｎ）〜＋１２５℃（３０ｍｉｎ））を５００サイ
クル行なった後、半導体素子を動作させた。比較例とし
て、シリコンの代わりにＡｌＮまたはＣｕＷからなる一
体型半導体素子用キャップおよび複合型半導体素子用キ
ャップを形成した。さらに比較例として、多結晶ダイヤ
モンド層を被覆しないシリコンからなる一体型の半導体
素子用キャップを形成した。そしてそれぞれの熱抵抗値
を測定した。その結果を以下の表５に示す。
【００４２】
【表５】
【００４３】上記表５を参照して、まず熱抵抗値の規格
値は、半導体素子の大きさによって異なる。すなわち、
□１５ｍｍの大きさでは０．６℃／Ｗ以下、□２０ｍｍ
の大きさでは０．７℃／Ｗ以下、□２５ｍｍの大きさで
は０．７℃／Ｗ以下、□３０ｍｍの大きさでは０．７℃
／Ｗ以下である。この規格値を参照して、多結晶ダイヤ
モンド層を被覆していない一体型のシリコンからなる半
導体素子用キャップでは、すべての素子の大きさにおい
て規格値よりも高い値を示している。したがってこの半
導体素子用キャップは実用不可能である。これに対し
て、多結晶ダイヤモンドが被覆されたシリコンからなる
一体型半導体素子用キャップおよび複合型半導体素子用
キャップではすべて熱抵抗値の規格値以下であり、実用
可能であることがわかる。また、ＡｌＮおよびＣｕＷか
らなる一体型および複合型の半導体素子用キャップであ
って、多結晶ダイヤモンドを被覆したものでは熱抵抗値
の規格値以下の熱抵抗値を示すことがわかった。なお、
ＡｌＮまたはＣｕＷからなる一体型および複合型の半導
体素子用キャップであって動作しなかったものは、半導
体素子と半導体素子用キャップとの間の熱膨張率の差に
よってヒートサイクル試験において疲労破壊を起こした
ものと考えられる。この点から、半導体素子用キャップ
は半導体素子と同じ材料によって形成した方が熱膨張率
の整合性の点で好ましいことがわかる。
値は、半導体素子の大きさによって異なる。すなわち、
□１５ｍｍの大きさでは０．６℃／Ｗ以下、□２０ｍｍ
の大きさでは０．７℃／Ｗ以下、□２５ｍｍの大きさで
は０．７℃／Ｗ以下、□３０ｍｍの大きさでは０．７℃
／Ｗ以下である。この規格値を参照して、多結晶ダイヤ
モンド層を被覆していない一体型のシリコンからなる半
導体素子用キャップでは、すべての素子の大きさにおい
て規格値よりも高い値を示している。したがってこの半
導体素子用キャップは実用不可能である。これに対し
て、多結晶ダイヤモンドが被覆されたシリコンからなる
一体型半導体素子用キャップおよび複合型半導体素子用
キャップではすべて熱抵抗値の規格値以下であり、実用
可能であることがわかる。また、ＡｌＮおよびＣｕＷか
らなる一体型および複合型の半導体素子用キャップであ
って、多結晶ダイヤモンドを被覆したものでは熱抵抗値
の規格値以下の熱抵抗値を示すことがわかった。なお、
ＡｌＮまたはＣｕＷからなる一体型および複合型の半導
体素子用キャップであって動作しなかったものは、半導
体素子と半導体素子用キャップとの間の熱膨張率の差に
よってヒートサイクル試験において疲労破壊を起こした
ものと考えられる。この点から、半導体素子用キャップ
は半導体素子と同じ材料によって形成した方が熱膨張率
の整合性の点で好ましいことがわかる。
【００４４】
【発明の効果】請求項１に係る半導体素子用キャップに
よれば、４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、Ｃ
ｕＭｏ、ＣｕＭｏＷ、Ｓｉ3 Ｎ4 、ＳｉＣ、ムライト、
ＡｌＮ、ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結
晶シリコンからなる群より選ばれた少なくとも１つの材
料によってキャップ母材を形成し、そのキャップ母材の
少なくとも１表面上に多結晶ダイヤモンド層を被覆する
ことによって、従来に比べてより高い絶縁性および熱放
散性を有する半導体素子用キャップを提供することがで
きる。さらに、搭載される半導体素子と同一の材料によ
ってキャップ母材を形成することによって半導体素子と
キャップ母材との熱膨張率の整合性を向上させることが
できる。
よれば、４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、Ｃ
ｕＭｏ、ＣｕＭｏＷ、Ｓｉ3 Ｎ4 、ＳｉＣ、ムライト、
ＡｌＮ、ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結
晶シリコンからなる群より選ばれた少なくとも１つの材
料によってキャップ母材を形成し、そのキャップ母材の
少なくとも１表面上に多結晶ダイヤモンド層を被覆する
ことによって、従来に比べてより高い絶縁性および熱放
散性を有する半導体素子用キャップを提供することがで
きる。さらに、搭載される半導体素子と同一の材料によ
ってキャップ母材を形成することによって半導体素子と
キャップ母材との熱膨張率の整合性を向上させることが
できる。
【００４５】請求項２に係る半導体素子用キャップによ
れば、４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、Ｃｕ
Ｍｏ、ＣｕＭｏＷ、Ｓｉ3 Ｎ4 、ＳｉＣ、ムライト、Ａ
ｌＮ、ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結晶
シリコンからなる群より選ばれた少なくとも１つの材料
によってキャップ基板を形成し、そのキャップ基板の少
なくとも１表面上に多結晶ダイヤモンド層を被覆し、そ
の多結晶ダイヤモンド層が被覆されたキャップ基板に金
属枠体を取付けることによって、従来に比べてより高い
絶縁性および熱放散性を有する半導体素子用キャップを
提供することができる。また、半導体素子と同一の材料
によってキャップ基板を形成することによって半導体素
子とキャップ基板との間の熱膨張率の整合性を向上させ
ることができ、この結果半導体素子とキャップ基板との
間の割れや歪によるクラックなどの損傷が生じなくな
り、長期間安定した動作を行なうことができる。
れば、４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、Ｃｕ
Ｍｏ、ＣｕＭｏＷ、Ｓｉ3 Ｎ4 、ＳｉＣ、ムライト、Ａ
ｌＮ、ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結晶
シリコンからなる群より選ばれた少なくとも１つの材料
によってキャップ基板を形成し、そのキャップ基板の少
なくとも１表面上に多結晶ダイヤモンド層を被覆し、そ
の多結晶ダイヤモンド層が被覆されたキャップ基板に金
属枠体を取付けることによって、従来に比べてより高い
絶縁性および熱放散性を有する半導体素子用キャップを
提供することができる。また、半導体素子と同一の材料
によってキャップ基板を形成することによって半導体素
子とキャップ基板との間の熱膨張率の整合性を向上させ
ることができ、この結果半導体素子とキャップ基板との
間の割れや歪によるクラックなどの損傷が生じなくな
り、長期間安定した動作を行なうことができる。
【図１】一般的な一体型半導体素子用キャップを示した
概略図である。
概略図である。
【図２】一般的な複合型半導体素子用キャップを示した
概略図である。
概略図である。
【図３】実施例１で形成した半導体素子用キャップの大
きさを説明するための概略図である。
きさを説明するための概略図である。
【図４】実施例２で作製した半導体素子用キャップの大
きさを説明するための概略図である。
きさを説明するための概略図である。
【図５】実施例４の半導体素子用キャップの形成方法を
説明するための斜視図である。
説明するための斜視図である。
【図６】表１に示した区分（Ａ）の従来の半導体素子用
キャップを説明するための概略図である。
キャップを説明するための概略図である。
【図７】表１に示した区分（Ｂ）の従来の半導体素子用
キャップを説明するための概略図である。
キャップを説明するための概略図である。
【図８】表１に示した区分（Ｃ）の従来の半導体素子用
キャップを説明するための概略図である。
キャップを説明するための概略図である。
【図９】表１に示した区分（Ｄ）の従来の一の半導体素
子用キャップを説明するための概略図である。
子用キャップを説明するための概略図である。
【図１０】表１に示した区分（Ｄ）の従来の他の半導体
素子用キャップを説明するための概略図である。
素子用キャップを説明するための概略図である。
１：キャップ母材 ２：キャップ基板 ３：金属枠体
Claims (2)
- 【請求項１】 半導体素子を気密封止するための半導体
素子用キャップであって、 ４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、
ＣｕＭｏＷ、Ｓｉ3 Ｎ 4 、ＳｉＣ、ムライト、ＡｌＮ、
ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結晶シリコ
ンからなる群より選ばれた少なくとも１つの材料からな
るキャップ母材と、 前記キャップ母材の少なくとも１表面上に被覆された多
結晶ダイヤモンド層とを備えた、半導体素子用キャッ
プ。 - 【請求項２】 半導体素子を気密封止するための半導体
素子用キャップであって、 ４２アロイ、コバール、Ｍｏ、Ｗ、ＣｕＷ、ＣｕＭｏ、
ＣｕＭｏＷ、Ｓｉ3 Ｎ 4 、ＳｉＣ、ムライト、ＡｌＮ、
ＢＮ、Ａｌ2 Ｏ3 、単結晶シリコンおよび多結晶シリコ
ンからなる群より選ばれた少なくとも１つの材料からな
るキャップ基板と、 前記キャップ基板の少なくとも１表面上に被覆された多
結晶ダイヤモンド層と、 前記キャップ基板に取付けられた金属枠体とを備えた、
半導体素子用キャップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27601792A JPH06125018A (ja) | 1992-10-14 | 1992-10-14 | 半導体素子用キャップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27601792A JPH06125018A (ja) | 1992-10-14 | 1992-10-14 | 半導体素子用キャップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125018A true JPH06125018A (ja) | 1994-05-06 |
Family
ID=17563630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27601792A Withdrawn JPH06125018A (ja) | 1992-10-14 | 1992-10-14 | 半導体素子用キャップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125018A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165816A (en) * | 1996-06-13 | 2000-12-26 | Nikko Company | Fabrication of electronic components having a hollow package structure with a ceramic lid |
| JP2007234636A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 蓋体およびそれを用いた電子装置 |
| EP3213101B1 (en) * | 2014-10-31 | 2022-05-18 | General Electric Company | Non-magnetic package and method of manufacture |
-
1992
- 1992-10-14 JP JP27601792A patent/JPH06125018A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165816A (en) * | 1996-06-13 | 2000-12-26 | Nikko Company | Fabrication of electronic components having a hollow package structure with a ceramic lid |
| JP2007234636A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 蓋体およびそれを用いた電子装置 |
| EP3213101B1 (en) * | 2014-10-31 | 2022-05-18 | General Electric Company | Non-magnetic package and method of manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007016B1 (ko) | 반도체 장치용 부품간의 접속 구조물 | |
| JPWO2002067324A1 (ja) | 電子回路用部材及びその製造方法並びに電子部品 | |
| KR20050105168A (ko) | 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지 | |
| WO2016061306A1 (en) | Low cost high strength surface mount package | |
| WO2014030659A1 (ja) | 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール | |
| US5821617A (en) | Surface mount package with low coefficient of thermal expansion | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| JP3928488B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06125018A (ja) | 半導体素子用キャップ | |
| JP2841259B2 (ja) | 半導体素子用セラミック容器 | |
| JP2000086368A (ja) | 窒化物セラミックス基板 | |
| JPH06151642A (ja) | Ｉｃパッケージ | |
| JP2650044B2 (ja) | 半導体装置用部品間の接続構造 | |
| JPS60143653A (ja) | パツケ−ジの封止冷却機構 | |
| JP2004327732A (ja) | セラミック回路基板及び電気回路モジュール | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| JP2003197803A (ja) | 半導体パッケージ | |
| JP2759777B2 (ja) | 半導体素子搭載部のセラミックの接合構造 | |
| JP2525873B2 (ja) | 半導体装置用部品間の接続構造 | |
| JPH0741157Y2 (ja) | Ｉｃパッケージ用封止キャップ | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JPH0794624A (ja) | 回路基板 | |
| JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0581184B2 (ja) | ||
| JPS63289950A (ja) | 半導体用パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |