JP2002198243A - 積層型セラミック電子部品の製造方法 - Google Patents
積層型セラミック電子部品の製造方法Info
- Publication number
- JP2002198243A JP2002198243A JP2000395505A JP2000395505A JP2002198243A JP 2002198243 A JP2002198243 A JP 2002198243A JP 2000395505 A JP2000395505 A JP 2000395505A JP 2000395505 A JP2000395505 A JP 2000395505A JP 2002198243 A JP2002198243 A JP 2002198243A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electronic component
- laminate
- ceramic electronic
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【課題】 電気特性に優れた積層型セラミック電子部品
を安定に製造する方法を提供する。 【解決手段】 金属導体からなる導電部を備えたセラミ
ックシートを、厚さ方向に互いに重ねて積層体２６を作
製する。積層体２６を、上記積層体２６とは別体の金属
導体を露出して有するブロック５と共に焼成して積層型
セラミック電子部品を得る。
を安定に製造する方法を提供する。 【解決手段】 金属導体からなる導電部を備えたセラミ
ックシートを、厚さ方向に互いに重ねて積層体２６を作
製する。積層体２６を、上記積層体２６とは別体の金属
導体を露出して有するブロック５と共に焼成して積層型
セラミック電子部品を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、金属導体からなる
導電部を内部に有する積層型セラミック電子部品の製造
方法に関するものである。
導電部を内部に有する積層型セラミック電子部品の製造
方法に関するものである。
【０００２】
【従来の技術】従来より、積層型セラミック電子部品
は、回路基板への実装性や耐久性に優れていることが知
られている。このような積層型セラミック電子部品の製
造方法として、積層型コイルの製造方法が、特開平１１
−６７５５４号公報に開示されている。
は、回路基板への実装性や耐久性に優れていることが知
られている。このような積層型セラミック電子部品の製
造方法として、積層型コイルの製造方法が、特開平１１
−６７５５４号公報に開示されている。
【０００３】上記製造方法では、まず、セラミックグリ
ーンシートに対し、上記セラミックグリーンシートの所
定位置にバイアホールと、上記バイアホールが形成され
た位置を含む所定位置に、例えばＡｇを主成分とする導
電ペーストを印刷することにより内部電極（導電パター
ン）とを配設する。
ーンシートに対し、上記セラミックグリーンシートの所
定位置にバイアホールと、上記バイアホールが形成され
た位置を含む所定位置に、例えばＡｇを主成分とする導
電ペーストを印刷することにより内部電極（導電パター
ン）とを配設する。
【０００４】続いて、このような内部電極（導体パター
ン）が配設されたセラミックグリーンシートを所定枚数
積層して圧着することによって、積層体（未焼成の素
子）を形成する。これにより、各内部電極がバイアホー
ルにより電気的に接続されて、積層方向と軸心方向が平
行なコイルが上記積層体において形成される。その後、
上記積層体を焼成し、その焼成体の両端部に、上記内部
電極と電気的に接続された外部電極をそれぞれ形成する
ことにより、積層型コイルが得られる。
ン）が配設されたセラミックグリーンシートを所定枚数
積層して圧着することによって、積層体（未焼成の素
子）を形成する。これにより、各内部電極がバイアホー
ルにより電気的に接続されて、積層方向と軸心方向が平
行なコイルが上記積層体において形成される。その後、
上記積層体を焼成し、その焼成体の両端部に、上記内部
電極と電気的に接続された外部電極をそれぞれ形成する
ことにより、積層型コイルが得られる。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
方法では、内部電極（導体パターン）の抵抗値が想定値
より大きくなり、コイル形成が不安定となり信頼性が劣
化することがあるという問題を生じており、また、この
ような抵抗値の増大化により、外部電極との接続性や、
耐静電気特性が悪化することも招来しているという問題
を生じている。
方法では、内部電極（導体パターン）の抵抗値が想定値
より大きくなり、コイル形成が不安定となり信頼性が劣
化することがあるという問題を生じており、また、この
ような抵抗値の増大化により、外部電極との接続性や、
耐静電気特性が悪化することも招来しているという問題
を生じている。
【０００６】
【課題を解決するための手段】本発明の積層型セラミッ
ク電子部品の製造方法は、以上の課題を解決するため
に、電気絶縁性を備えたセラミックシートに対し、金属
導体からなる導電部を形成し、導電部を備えたセラミッ
クシートを厚さ方向に互いに重ねて積層体を作製し、上
記積層体を、上記積層体とは別体の、金属導体を露出し
て有する導体露出部と共に焼成して積層型セラミック電
子部品を得ることを特徴としている。
ク電子部品の製造方法は、以上の課題を解決するため
に、電気絶縁性を備えたセラミックシートに対し、金属
導体からなる導電部を形成し、導電部を備えたセラミッ
クシートを厚さ方向に互いに重ねて積層体を作製し、上
記積層体を、上記積層体とは別体の、金属導体を露出し
て有する導体露出部と共に焼成して積層型セラミック電
子部品を得ることを特徴としている。
【０００７】上記積層型セラミック電子部品の製造方法
においては、導体露出部は、ブロック状、ペレット状お
よび粉末状からなる群から選択された少なくとも一つの
形態に金属導体を形成したものであってもよい。
においては、導体露出部は、ブロック状、ペレット状お
よび粉末状からなる群から選択された少なくとも一つの
形態に金属導体を形成したものであってもよい。
【０００８】上記積層型セラミック電子部品の製造方法
では、導体露出部は、耐熱性ブロックの表面に金属導体
を有するものであってもよい。
では、導体露出部は、耐熱性ブロックの表面に金属導体
を有するものであってもよい。
【０００９】上記積層型セラミック電子部品の製造方法
においては、導体露出部は、シート積層体を載置するた
めのさやの内面に金属導体が予め露出されて有するよう
に形成したものであってもよい。
においては、導体露出部は、シート積層体を載置するた
めのさやの内面に金属導体が予め露出されて有するよう
に形成したものであってもよい。
【００１０】上記の方法によれば、積層体を、導体露出
部と共に焼成することにより、導電部における抵抗値の
増大化を抑制できるので、得られた積層型セラミック電
子部品の信頼性を向上できる。
部と共に焼成することにより、導電部における抵抗値の
増大化を抑制できるので、得られた積層型セラミック電
子部品の信頼性を向上できる。
【００１１】
【発明の実施の形態】本発明の実施の各形態について図
１ないし図７に基づいて説明すれば、以下の通りであ
る。
１ないし図７に基づいて説明すれば、以下の通りであ
る。
【００１２】〔実施の第一形態〕本発明に係る積層型セ
ラミック電子部品の製造方法では、図１に示すように、
Ａｇからなる内部電極（つまりコイル形状の導電パター
ン）を備えた、例えば２０１２サイズの積層体２６を後
述するように作製し、上記積層体２６を、耐熱性の不活
性物質であるポーラスジルコニア等の多孔質の金属酸化
物からなる、さや４の底部４ａ上に複数載置した。この
さや４は、略長方形の底部４ａを備えた有底箱型の形状
を有している。さや４の長手方向の両端部には、熱気が
さや４の長手方向に沿ってさや４の内外間にて自由に流
通するように開口部４ｂがそれぞれ形成されている。
ラミック電子部品の製造方法では、図１に示すように、
Ａｇからなる内部電極（つまりコイル形状の導電パター
ン）を備えた、例えば２０１２サイズの積層体２６を後
述するように作製し、上記積層体２６を、耐熱性の不活
性物質であるポーラスジルコニア等の多孔質の金属酸化
物からなる、さや４の底部４ａ上に複数載置した。この
さや４は、略長方形の底部４ａを備えた有底箱型の形状
を有している。さや４の長手方向の両端部には、熱気が
さや４の長手方向に沿ってさや４の内外間にて自由に流
通するように開口部４ｂがそれぞれ形成されている。
【００１３】また、上記さや４の長手方向の両端部に、
積層体２６とは別体のＡｇブロック（導体露出部）５を
それぞれ載置した。Ａｇブロック５とは、Ａｇ（金属導
体）単体をブロック形状（直方体形状）に成形したもの
である。さらに、Ａｇブロック５は、上記開口部４ｂの
幅に合わせた長手方向の寸法を備え、かつ、上記開口部
４ｂの深さより、薄い厚さ寸法を備えている。
積層体２６とは別体のＡｇブロック（導体露出部）５を
それぞれ載置した。Ａｇブロック５とは、Ａｇ（金属導
体）単体をブロック形状（直方体形状）に成形したもの
である。さらに、Ａｇブロック５は、上記開口部４ｂの
幅に合わせた長手方向の寸法を備え、かつ、上記開口部
４ｂの深さより、薄い厚さ寸法を備えている。
【００１４】そして、上記Ａｇブロック５は、さや４の
底部４ａの長手方向両端部に、それぞれ、上記各開口部
４ｂを横断して塞ぐように、つまりさや４の短手方向に
対し、Ａｇブロック５の長手方向を合わせて載置されて
いる。これにより、互いに向かい合う上記各Ａｇブロッ
ク５間に、各積層体２６がさや４の底部４ａ上に載置さ
れることなる。したがって、上記各Ａｇブロック５は、
焼成時に、上記各積層体２６よりも早く昇温する位置に
それぞれ配置されていることになる。
底部４ａの長手方向両端部に、それぞれ、上記各開口部
４ｂを横断して塞ぐように、つまりさや４の短手方向に
対し、Ａｇブロック５の長手方向を合わせて載置されて
いる。これにより、互いに向かい合う上記各Ａｇブロッ
ク５間に、各積層体２６がさや４の底部４ａ上に載置さ
れることなる。したがって、上記各Ａｇブロック５は、
焼成時に、上記各積層体２６よりも早く昇温する位置に
それぞれ配置されていることになる。
【００１５】続いて、図２に示すように、各積層体２６
およびＡｇブロック５を載置したさや４を上下方向に積
み重ねて、焼成炉６中に載置し、９３０℃で、上記各積
層体２６を焼成して、図３に示すように、積層焼結体２
６ａを得た。
およびＡｇブロック５を載置したさや４を上下方向に積
み重ねて、焼成炉６中に載置し、９３０℃で、上記各積
層体２６を焼成して、図３に示すように、積層焼結体２
６ａを得た。
【００１６】その後、得られた積層焼結体２６ａに対
し、積層焼結体２６ａ内部のコイル２の端子部２ａと電
気的に接続されるように各外部電極３をそれぞれ付与
し、さらに、上記各外部電極３にＮｉ−Ｓｎメッキを施
して、実施の第一形態の積層インダクタ（積層型フェラ
イト電子部品）１を作製した。
し、積層焼結体２６ａ内部のコイル２の端子部２ａと電
気的に接続されるように各外部電極３をそれぞれ付与
し、さらに、上記各外部電極３にＮｉ−Ｓｎメッキを施
して、実施の第一形態の積層インダクタ（積層型フェラ
イト電子部品）１を作製した。
【００１７】また、第一比較例として、上記積層体２６
を、Ａｇブロック５と共に焼成することを省いた以外は
同様に焼成し、外部電極等を形成して第一比較積層イン
ダクタを作製した。実施の第一形態の積層インダクタお
よび第一比較積層インダクタの電気特性を同様にそれぞ
れ測定した。それらの結果を以下に示す。
を、Ａｇブロック５と共に焼成することを省いた以外は
同様に焼成し、外部電極等を形成して第一比較積層イン
ダクタを作製した。実施の第一形態の積層インダクタお
よび第一比較積層インダクタの電気特性を同様にそれぞ
れ測定した。それらの結果を以下に示す。
【００１８】 Ｒｄｃ Ｚ at 100 MHz Ｌ値 Ａｇブロック無し９３０℃ ０．２５６Ω ６１０Ω ４．５６μＨ Ａｇブロック有り９３０℃ ０．１５２Ω ６００Ω ４．４８μＨ この結果から明らかなように、本願発明では、Ａｇブロ
ック５と共に焼成することで、積層インダクタ１のコイ
ル２のＡｇの飛散が抑制されて、直流抵抗値（Ｒｄｃ）
が低くできることが判る。また、コイル２の信頼性も向
上しており、かつ、耐静電気特性が飛躍的に向上してい
る。
ック５と共に焼成することで、積層インダクタ１のコイ
ル２のＡｇの飛散が抑制されて、直流抵抗値（Ｒｄｃ）
が低くできることが判る。また、コイル２の信頼性も向
上しており、かつ、耐静電気特性が飛躍的に向上してい
る。
【００１９】この耐静電気特性における静電気は、各種
電子器機のインターフェース（入出力部）間を接続する
際に、人によって発生するものである。例えば、ゲーム
機のコントローラの端子に、それぞれシリーズにノイズ
防止用に積層インダクタを取り付ける場合がある。この
場合、上記コントローラを本体器機に取り付けるとき
に、人の手が上記端子に接触すると、１５ｋＶ程度の静
電気が発生する。これによって、上記積層インダクタが
オープン不良（つまり導電不良）となり、コントローラ
から本体器機への信号伝達が不可能となる。耐静電気特
性が向上するとは、このような静電気が印加されても、
オープン不良となることが軽減されることである。
電子器機のインターフェース（入出力部）間を接続する
際に、人によって発生するものである。例えば、ゲーム
機のコントローラの端子に、それぞれシリーズにノイズ
防止用に積層インダクタを取り付ける場合がある。この
場合、上記コントローラを本体器機に取り付けるとき
に、人の手が上記端子に接触すると、１５ｋＶ程度の静
電気が発生する。これによって、上記積層インダクタが
オープン不良（つまり導電不良）となり、コントローラ
から本体器機への信号伝達が不可能となる。耐静電気特
性が向上するとは、このような静電気が印加されても、
オープン不良となることが軽減されることである。
【００２０】次に、前記の積層体２６の調製について以
下に説明すると、まず、図４に示すように、セラミック
グリーンシート２１を略長方形板状に形成した。その形
成方法としては、ドクターブレード法や引き上げ法等の
方法が用いられる。セラミック材料としては、電気絶縁
性を備えたセラミックであれば、Ｎｉ−Ｚｎ系、Ｎｉ−
Ｚｎ−Ｃｕ系といったフェライト等の磁性体セラミック
や、空心コイル用のアルミナといった非磁性体セラミッ
クのいずれも用いることが可能である。
下に説明すると、まず、図４に示すように、セラミック
グリーンシート２１を略長方形板状に形成した。その形
成方法としては、ドクターブレード法や引き上げ法等の
方法が用いられる。セラミック材料としては、電気絶縁
性を備えたセラミックであれば、Ｎｉ−Ｚｎ系、Ｎｉ−
Ｚｎ−Ｃｕ系といったフェライト等の磁性体セラミック
や、空心コイル用のアルミナといった非磁性体セラミッ
クのいずれも用いることが可能である。
【００２１】このセラミックグリーンシート２１の所定
の位置、例えば隅部に、後述するように積層したときに
互いに隣接する各セラミックグリーンシート２１間での
電気的な接続を行うために厚さ方向に貫通したバイアホ
ール２２を形成した。
の位置、例えば隅部に、後述するように積層したときに
互いに隣接する各セラミックグリーンシート２１間での
電気的な接続を行うために厚さ方向に貫通したバイアホ
ール２２を形成した。
【００２２】また、上記バイアホール２２が形成された
位置を含む所定位置に、例えばＡｇを主成分とする導電
ペーストを印刷することにより内部電極１２を形成して
第一セラミックグリーンシート２１ａを作製した。上記
所定位置としては、例えば、略コの字状に、セラミック
グリーンシート２１の周辺部に沿った導電パターンが挙
げられる。
位置を含む所定位置に、例えばＡｇを主成分とする導電
ペーストを印刷することにより内部電極１２を形成して
第一セラミックグリーンシート２１ａを作製した。上記
所定位置としては、例えば、略コの字状に、セラミック
グリーンシート２１の周辺部に沿った導電パターンが挙
げられる。
【００２３】一方、バイアホール２２を備えたセラミッ
クグリーンシート２１の表裏両表面に、両表面の周辺部
に達するように電極１３（複数電極層）が配設された第
二セラミックグリーンシート２１ｂを作製した。
クグリーンシート２１の表裏両表面に、両表面の周辺部
に達するように電極１３（複数電極層）が配設された第
二セラミックグリーンシート２１ｂを作製した。
【００２４】続いて、上記第一セラミックグリーンシー
ト２１ａを所定枚数、それらの厚さ方向に互いに重ね合
わせると共に、その上下両面側に、電極１３が形成され
た第二セラミックグリーンシート２１ｂを所定枚数ずつ
それらの厚さ方向に互いに重ね合わせて圧着することに
より、図５に示す積層体２６（未焼成のもの）を作製し
た。
ト２１ａを所定枚数、それらの厚さ方向に互いに重ね合
わせると共に、その上下両面側に、電極１３が形成され
た第二セラミックグリーンシート２１ｂを所定枚数ずつ
それらの厚さ方向に互いに重ね合わせて圧着することに
より、図５に示す積層体２６（未焼成のもの）を作製し
た。
【００２５】このような積層体２６では、各第一セラミ
ックグリーンシート２１ａにおける各内部電極１２と各
バイアホール２２とによりコイル２が形成されており、
また、各第二セラミックグリーンシート２１ｂの各電極
１３と各バイアホール２２によりコイル２の端子部２ａ
が形成されている。
ックグリーンシート２１ａにおける各内部電極１２と各
バイアホール２２とによりコイル２が形成されており、
また、各第二セラミックグリーンシート２１ｂの各電極
１３と各バイアホール２２によりコイル２の端子部２ａ
が形成されている。
【００２６】なお、実際の製造工程では、積層体２６は
個々に製造されるのではなく、図６に示すように、複数
のコイル状導体２を備えた積層ブロック１１を作製し、
それを各切断線１６、１７に沿って積層方向Ａの方向に
切断して個々の積層体２６に分割し、焼成することによ
り、複数の積層体２６を一括して形成されている。
個々に製造されるのではなく、図６に示すように、複数
のコイル状導体２を備えた積層ブロック１１を作製し、
それを各切断線１６、１７に沿って積層方向Ａの方向に
切断して個々の積層体２６に分割し、焼成することによ
り、複数の積層体２６を一括して形成されている。
【００２７】〔実施の第二形態〕実施の第一形態に示し
た２０１２サイズの積層体２６を作製し、図１に示すよ
うに、Ａｇブロック５と同様な寸法を有し、同様に載置
される各Ａｇバー（導体露出部）７と共に、９３０℃で
焼成した後、各外部電極３をそれぞれ付与し、Ｎｉ−Ｓ
ｎメッキを施して実施の第二形態の積層インダクタ１を
作製した。Ａｇバー７とは、アルミナ等の耐熱性で不活
性な、ブロック形状の担体（耐熱性ブロック）の表面
に、Ａｇペーストを塗布した後、所定温度でＡｇを担体
表面上に焼き付けたものである。
た２０１２サイズの積層体２６を作製し、図１に示すよ
うに、Ａｇブロック５と同様な寸法を有し、同様に載置
される各Ａｇバー（導体露出部）７と共に、９３０℃で
焼成した後、各外部電極３をそれぞれ付与し、Ｎｉ−Ｓ
ｎメッキを施して実施の第二形態の積層インダクタ１を
作製した。Ａｇバー７とは、アルミナ等の耐熱性で不活
性な、ブロック形状の担体（耐熱性ブロック）の表面
に、Ａｇペーストを塗布した後、所定温度でＡｇを担体
表面上に焼き付けたものである。
【００２８】また、第二比較例として、上記積層体２６
を、Ａｇバー７と共に焼成することを省いた以外は、同
様に焼成して第二比較積層インダクタを作製した。実施
の第二形態の積層インダクタ１および第二比較積層イン
ダクタの電気特性を同様にそれぞれ測定した。それらの
結果を以下に示す。
を、Ａｇバー７と共に焼成することを省いた以外は、同
様に焼成して第二比較積層インダクタを作製した。実施
の第二形態の積層インダクタ１および第二比較積層イン
ダクタの電気特性を同様にそれぞれ測定した。それらの
結果を以下に示す。
【００２９】 Ｒｄｃ Ｚ at 100 MHz Ｌ値 Ａｇバー無し９３０℃ ０．２５８Ω ５８８Ω ４．５６μＨ Ａｇバー有り９３０℃ ０．１４８Ω ６０１Ω ４．７３μＨ この結果から明らかなように、Ａｇバー７と共に焼成す
ることで、積層インダクタ１のコイル２のＡｇの飛散が
抑制されて、直流抵抗値（Ｒｄｃ）が低くできることが
判る。また、コイル２の信頼性も向上しており、かつ、
耐静電気特性が飛躍的に向上している。
ることで、積層インダクタ１のコイル２のＡｇの飛散が
抑制されて、直流抵抗値（Ｒｄｃ）が低くできることが
判る。また、コイル２の信頼性も向上しており、かつ、
耐静電気特性が飛躍的に向上している。
【００３０】なお、上記では、Ａｇバー７の形状とし
て、ブロック形状のものを挙げたが、上記に特に限定さ
れるものではなく、例えば、棒状や、板状（円板状）の
ものでもよい。
て、ブロック形状のものを挙げたが、上記に特に限定さ
れるものではなく、例えば、棒状や、板状（円板状）の
ものでもよい。
【００３１】〔実施の第三形態〕実施の第一形態に示し
た２０１２サイズの積層体２６を作製し、図７に示すよ
うに、上記積層体２６を載置するケースである、舟形の
さや８を用いた。上記さや８の各内周面（４周面）にＡ
ｇペーストをそれぞれ塗布して、Ａｇ部（導体露出部）
８ａを４つの上記各内周面上にそれぞれ形成した。ま
た、上記さや８には、その長手方向両端部に、前述の開
口部４ｂと同様の機能を有する開口部８ｂがそれぞれ形
成されている。
た２０１２サイズの積層体２６を作製し、図７に示すよ
うに、上記積層体２６を載置するケースである、舟形の
さや８を用いた。上記さや８の各内周面（４周面）にＡ
ｇペーストをそれぞれ塗布して、Ａｇ部（導体露出部）
８ａを４つの上記各内周面上にそれぞれ形成した。ま
た、上記さや８には、その長手方向両端部に、前述の開
口部４ｂと同様の機能を有する開口部８ｂがそれぞれ形
成されている。
【００３２】続いて、上記積層体２６を載置したさや８
と共に、上記積層体２６を、図２に示すように、９３０
℃で焼成した後、図３に示すように、各外部電極３を付
与し、Ｎｉ−Ｓｎメッキを施して、実施の第三形態の積
層インダクタ１を作製した。
と共に、上記積層体２６を、図２に示すように、９３０
℃で焼成した後、図３に示すように、各外部電極３を付
与し、Ｎｉ−Ｓｎメッキを施して、実施の第三形態の積
層インダクタ１を作製した。
【００３３】また、第三比較例として、上記積層体２６
を、Ａｇ部８ａを省いたさやを用いた以外は、同様に焼
成して第三比較積層インダクタを作製した。実施の第三
形態の積層インダクタ１および第三比較積層インダクタ
の電気特性を同様にそれぞれ測定した。それらの結果を
以下に示す。
を、Ａｇ部８ａを省いたさやを用いた以外は、同様に焼
成して第三比較積層インダクタを作製した。実施の第三
形態の積層インダクタ１および第三比較積層インダクタ
の電気特性を同様にそれぞれ測定した。それらの結果を
以下に示す。
【００３４】 Ｒｄｃ Ｚ at 100 MHz Ｌ値 Ａｇ無のさや９３０℃ ０．２５７Ω ６０２Ω ４．７１μＨ Ａｇ有のさや９３０℃ ０．１４７Ω ６０５Ω ４．７５μＨ この結果から明らかなように、Ａｇ部８ａと共に焼成す
ることで、積層インダクタ１のコイル２のＡｇの飛散が
抑制されて、直流抵抗値（Ｒｄｃ）が低くできることが
判る。また、コイル２の信頼性も向上しており、かつ、
耐静電気特性が飛躍的に向上している。
ることで、積層インダクタ１のコイル２のＡｇの飛散が
抑制されて、直流抵抗値（Ｒｄｃ）が低くできることが
判る。また、コイル２の信頼性も向上しており、かつ、
耐静電気特性が飛躍的に向上している。
【００３５】なお、上記では、積層型セラミック電子部
品として、積層インダクタ１の例を挙げたが、内部に導
電パターンを有する、積層型ＬＣ複合部品等の積層型セ
ラミック電子部品であれば、本願発明を適用できること
は明らかである。また、上記では、コイル２の素材（導
体）としてＡｇ（銀）を用いた例を挙げたが、他の導体
である、例えば銀／パラジウムの合金を用いることもで
きる。
品として、積層インダクタ１の例を挙げたが、内部に導
電パターンを有する、積層型ＬＣ複合部品等の積層型セ
ラミック電子部品であれば、本願発明を適用できること
は明らかである。また、上記では、コイル２の素材（導
体）としてＡｇ（銀）を用いた例を挙げたが、他の導体
である、例えば銀／パラジウムの合金を用いることもで
きる。
【００３６】
【発明の効果】本発明の積層型セラミック電子部品の製
造方法は、以上のように、金属導体からなる導電部を備
えたセラミックシートを、厚さ方向に互いに重ねて積層
体を作製し、上記積層体を、上記積層体とは別体の導体
露出部と共に焼成して積層型セラミック電子部品を得る
方法である。
造方法は、以上のように、金属導体からなる導電部を備
えたセラミックシートを、厚さ方向に互いに重ねて積層
体を作製し、上記積層体を、上記積層体とは別体の導体
露出部と共に焼成して積層型セラミック電子部品を得る
方法である。
【００３７】それゆえ、上記方法は、積層体を、導体露
出部と共に焼成することにより、導電部における抵抗値
の増大化を抑制できるので、得られた積層型セラミック
電子部品の信頼性を向上できるという効果を奏する。
出部と共に焼成することにより、導電部における抵抗値
の増大化を抑制できるので、得られた積層型セラミック
電子部品の信頼性を向上できるという効果を奏する。
【図１】本発明の積層型セラミック電子部品の製造方法
の一工程を示す、積層体、および、それを載置したさや
の斜視図である。
の一工程を示す、積層体、および、それを載置したさや
の斜視図である。
【図２】上記積層体、および、それを載置したさやを焼
成するときの焼成炉の要部破断の斜視図である。
成するときの焼成炉の要部破断の斜視図である。
【図３】上記積層型セラミック電子部品の概略斜視図で
ある。
ある。
【図４】上記積層体の作製工程を示す分解斜視図であ
る。
る。
【図５】上記積層体の斜視図である。
【図６】上記積層体の一製造方法を示すための積層ブロ
ックの斜視図である。
ックの斜視図である。
【図７】本発明の積層型セラミック電子部品の他の製造
方法の一工程を示す、積層体、および、それを載置した
さやの斜視図である。
方法の一工程を示す、積層体、および、それを載置した
さやの斜視図である。
４ さや ５ Ａｇブロック（導体露出部） ７ Ａｇバー（導体露出部） ８ さや ８ａ Ａｇ部（導体露出部） ２６ 積層体
Claims (4)
- 【請求項１】電気絶縁性を備えたセラミックシートに対
し、金属導体からなる導電部を形成し、 導電部を備えたセラミックシートを厚さ方向に互いに重
ねて積層体を作製し、 上記積層体を、上記積層体とは別体の、金属導体を露出
して有する導体露出部と共に焼成して積層型セラミック
電子部品を得ることを特徴とする積層型セラミック電子
部品の製造方法。 - 【請求項２】導体露出部は、ブロック状、ペレット状お
よび粉末状からなる群から選択された少なくとも一つの
形態に金属導体を形成したものであることを特徴とする
請求項１記載の積層型セラミック電子部品の製造方法。 - 【請求項３】導体露出部は、耐熱性ブロックの表面に金
属導体を有するものであることを特徴とする請求項１記
載の積層型セラミック電子部品の製造方法。 - 【請求項４】導体露出部は、シート積層体を載置するた
めのさやの内面に金属導体が予め露出されて有するよう
に形成したものであることを特徴とする請求項１記載の
積層型セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395505A JP2002198243A (ja) | 2000-12-26 | 2000-12-26 | 積層型セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000395505A JP2002198243A (ja) | 2000-12-26 | 2000-12-26 | 積層型セラミック電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198243A true JP2002198243A (ja) | 2002-07-12 |
Family
ID=18860959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000395505A Pending JP2002198243A (ja) | 2000-12-26 | 2000-12-26 | 積層型セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198243A (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760180A (en) * | 1980-09-30 | 1982-04-10 | Kyoto Ceramic | Ceramic baking jig |
| JPH0574649A (ja) * | 1991-09-13 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 積層セラミツクコンデンサの製造方法 |
| JPH05221732A (ja) * | 1992-02-10 | 1993-08-31 | Mitsubishi Materials Corp | 鉛系誘電体材料の外部電極焼成用部材 |
| JPH0897080A (ja) * | 1994-09-28 | 1996-04-12 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
| JPH09162017A (ja) * | 1995-12-14 | 1997-06-20 | Matsushita Electric Ind Co Ltd | セラミック電子部品の焼成方法 |
| JP2000091149A (ja) * | 1998-09-16 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 粒界絶縁型積層セラミック部品の製造方法 |
| JP2000169243A (ja) * | 1998-12-01 | 2000-06-20 | Matsushita Electric Ind Co Ltd | 焼成用サヤおよびこれを用いたセラミック電子部品の製造方法 |
| JP2000211976A (ja) * | 1999-01-20 | 2000-08-02 | Matsushita Electric Ind Co Ltd | セラミック電子部品の焼成方法 |
-
2000
- 2000-12-26 JP JP2000395505A patent/JP2002198243A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760180A (en) * | 1980-09-30 | 1982-04-10 | Kyoto Ceramic | Ceramic baking jig |
| JPH0574649A (ja) * | 1991-09-13 | 1993-03-26 | Matsushita Electric Ind Co Ltd | 積層セラミツクコンデンサの製造方法 |
| JPH05221732A (ja) * | 1992-02-10 | 1993-08-31 | Mitsubishi Materials Corp | 鉛系誘電体材料の外部電極焼成用部材 |
| JPH0897080A (ja) * | 1994-09-28 | 1996-04-12 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
| JPH09162017A (ja) * | 1995-12-14 | 1997-06-20 | Matsushita Electric Ind Co Ltd | セラミック電子部品の焼成方法 |
| JP2000091149A (ja) * | 1998-09-16 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 粒界絶縁型積層セラミック部品の製造方法 |
| JP2000169243A (ja) * | 1998-12-01 | 2000-06-20 | Matsushita Electric Ind Co Ltd | 焼成用サヤおよびこれを用いたセラミック電子部品の製造方法 |
| JP2000211976A (ja) * | 1999-01-20 | 2000-08-02 | Matsushita Electric Ind Co Ltd | セラミック電子部品の焼成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297584B1 (ko) | 코일부품및그생산방법 | |
| JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
| US8779884B2 (en) | Multilayered inductor and method of manufacturing the same | |
| JPH0582350A (ja) | トランス | |
| JP7020455B2 (ja) | 積層型コイル部品 | |
| JP3201309B2 (ja) | 積層型コイル及びその製造方法 | |
| JPH0135483B2 (ja) | ||
| JP2022064955A (ja) | 積層型コイル部品及びバイアスティー回路 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP3444226B2 (ja) | 積層インダクタ | |
| JP7215326B2 (ja) | 積層型コイル部品 | |
| JP2000091152A (ja) | 積層電子部品とその製造方法 | |
| JPH0732908U (ja) | 電磁石 | |
| JP2002198243A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPS637016B2 (ja) | ||
| JPH0115159Y2 (ja) | ||
| JPH09260144A (ja) | コイル部品およびその製造方法 | |
| US9630882B2 (en) | Ferrite and coil electronic component including the same | |
| JPH0447950Y2 (ja) | ||
| JP7260016B2 (ja) | 積層型コイル部品 | |
| JPH09199331A (ja) | コイル部品およびその製造方法 | |
| JP2516533Y2 (ja) | 積層インダクタ− | |
| JPH03159206A (ja) | 混成集積回路部品の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Effective date: 20100608 Free format text: JAPANESE INTERMEDIATE CODE: A02 |