JP2002189768A - Ｌｓｉレイアウト検証処理方法及びｌｓｉレイアウト検証システム - Google Patents
Ｌｓｉレイアウト検証処理方法及びｌｓｉレイアウト検証システムInfo
- Publication number
- JP2002189768A JP2002189768A JP2000389078A JP2000389078A JP2002189768A JP 2002189768 A JP2002189768 A JP 2002189768A JP 2000389078 A JP2000389078 A JP 2000389078A JP 2000389078 A JP2000389078 A JP 2000389078A JP 2002189768 A JP2002189768 A JP 2002189768A
- Authority
- JP
- Japan
- Prior art keywords
- error
- layout
- file
- lsi
- design rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 エラーが発生した後のエラーデータの再検証
を短時間且つ効率的に行うこと。 【解決手段】 ＬＳＩレイアウト検証処理方法でエラー
が発生した後のエラーデータの再検証を、エラーが発生
したレイヤーに関わる設計規則項目についてのみ行うこ
とで、無駄な検証を省くことができ、再検証を短時間且
つ効率的に行うことができる。
を短時間且つ効率的に行うこと。 【解決手段】 ＬＳＩレイアウト検証処理方法でエラー
が発生した後のエラーデータの再検証を、エラーが発生
したレイヤーに関わる設計規則項目についてのみ行うこ
とで、無駄な検証を省くことができ、再検証を短時間且
つ効率的に行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、階層構造で設計さ
れた大規模なＬＳＩレイアウトパターンデータのレイア
ウト検証を行う際のＬＳＩレイアウト検証処理方法及び
ＬＳＩレイアウト検証システムに関する。
れた大規模なＬＳＩレイアウトパターンデータのレイア
ウト検証を行う際のＬＳＩレイアウト検証処理方法及び
ＬＳＩレイアウト検証システムに関する。
【０００２】
【従来の技術】従来より、階層構造で設計された大規模
なＬＳＩレイアウトパターンデータのレイアウト検証が
実行されており、図８はその処理手順を示したフローチ
ャートである。レイアウトの検証を開始すると（ステッ
プ８０１）、まず、レイアウトパターンデータ及び図２
に示したものと同じ設計規則を読み込み（ステップ８０
２）、トップセルから最下層のセルまでの全体に対して
設計規則検査を行う（ステップ８０３）。レイアウト検
証が終了すると（ステップ８０４）、エラーがあるかど
うかを判定し（ステップ８０５）、ある場合はエラーパ
ターンを修正した後（ステップ８０６）、ステップ８０
１に戻る。エラーがない場合は処理を終了する。
なＬＳＩレイアウトパターンデータのレイアウト検証が
実行されており、図８はその処理手順を示したフローチ
ャートである。レイアウトの検証を開始すると（ステッ
プ８０１）、まず、レイアウトパターンデータ及び図２
に示したものと同じ設計規則を読み込み（ステップ８０
２）、トップセルから最下層のセルまでの全体に対して
設計規則検査を行う（ステップ８０３）。レイアウト検
証が終了すると（ステップ８０４）、エラーがあるかど
うかを判定し（ステップ８０５）、ある場合はエラーパ
ターンを修正した後（ステップ８０６）、ステップ８０
１に戻る。エラーがない場合は処理を終了する。
【０００３】
【発明が解決しようとする課題】上記のような従来のＬ
ＳＩレイアウト検証処理方法では、レイアウトパターン
の一部のデータにエラーが発見された場合、エラーデー
タを修正し（ステップ８０６）、再度、同じレイアウト
検証を階層構造のトップセルからその最下層のセルまで
の全体に対して実行するが、その際、設計規則が正しい
データにも、同じレイアウト検証を行うことになるた
め、無駄な時間が掛かる。特に、近年、ＬＳＩレイアウ
トパターンデータが大規模化しているため、１回のレイ
アウト検証の処理時間も長時間になっており、そのレイ
アウト検証を数回行うことはＬＳＩ設計の中で大きな負
担となっている。
ＳＩレイアウト検証処理方法では、レイアウトパターン
の一部のデータにエラーが発見された場合、エラーデー
タを修正し（ステップ８０６）、再度、同じレイアウト
検証を階層構造のトップセルからその最下層のセルまで
の全体に対して実行するが、その際、設計規則が正しい
データにも、同じレイアウト検証を行うことになるた
め、無駄な時間が掛かる。特に、近年、ＬＳＩレイアウ
トパターンデータが大規模化しているため、１回のレイ
アウト検証の処理時間も長時間になっており、そのレイ
アウト検証を数回行うことはＬＳＩ設計の中で大きな負
担となっている。
【０００４】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、エラーの発生に
よって修正したエラーデータの再検証を短時間且つ効率
的に行うことができるＬＳＩレイアウト検証処理方法及
びＬＳＩレイアウト検証システムを提供することであ
る。
るためになされたもので、その目的は、エラーの発生に
よって修正したエラーデータの再検証を短時間且つ効率
的に行うことができるＬＳＩレイアウト検証処理方法及
びＬＳＩレイアウト検証システムを提供することであ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、ＬＳＩレイアウトパター
ンデータのレイアウト検証を行うＬＳＩレイアウト検証
処理方法において、レイアウトパターンデータに対する
設計規則検査を行うステップと、前記設計規則検査によ
りエラーが生じた際に、前記エラーをなくすべくエラー
パターンを修正するステップと、前記修正した後のレイ
アウトパターンデータに対して行う再設計規則検査を前
記エラーが生じたレイヤーに関わる検査項目のみについ
て行うステップとを具備することにある。
に、請求項１の発明の特徴は、ＬＳＩレイアウトパター
ンデータのレイアウト検証を行うＬＳＩレイアウト検証
処理方法において、レイアウトパターンデータに対する
設計規則検査を行うステップと、前記設計規則検査によ
りエラーが生じた際に、前記エラーをなくすべくエラー
パターンを修正するステップと、前記修正した後のレイ
アウトパターンデータに対して行う再設計規則検査を前
記エラーが生じたレイヤーに関わる検査項目のみについ
て行うステップとを具備することにある。
【０００６】請求項２の発明の特徴は、前記エラーが生
じたレイヤーに関わる検査項目について前記エラーが生
じたセルを対象として前記設計規則検査を再度行うこと
にある。
じたレイヤーに関わる検査項目について前記エラーが生
じたセルを対象として前記設計規則検査を再度行うこと
にある。
【０００７】請求項３の発明の特徴は、ＬＳＩレイアウ
トパターンデータのレイアウト検証を行うＬＳＩレイア
ウト検証システムおいて、レイアウトパターンデータに
対する設計規則検査を行う手段と、前記設計規則検査に
よりエラーが生じた際に、エラーが生じたレイヤー、エ
ラーが生じた座標を第１のファイルに格納する手段と、
前記設計規則検査によりエラーが生じた際に、前記エラ
ーをなくすべくエラーパターンを修正する手段と、前記
エラーパターンの修正を施したレイヤー、修正した座標
を格納する第２のファイルに格納する手段と、前記第１
と第２のファイル内容を併合して第３のファイルを作成
する手段と、前記第３のファイルの内容に従って前記修
正した後のレイアウトパターンデータに対して再設計規
則検査を前記エラーが生じたレイヤーに関わる検査項目
のみについて行う手段とを具備することにある。
トパターンデータのレイアウト検証を行うＬＳＩレイア
ウト検証システムおいて、レイアウトパターンデータに
対する設計規則検査を行う手段と、前記設計規則検査に
よりエラーが生じた際に、エラーが生じたレイヤー、エ
ラーが生じた座標を第１のファイルに格納する手段と、
前記設計規則検査によりエラーが生じた際に、前記エラ
ーをなくすべくエラーパターンを修正する手段と、前記
エラーパターンの修正を施したレイヤー、修正した座標
を格納する第２のファイルに格納する手段と、前記第１
と第２のファイル内容を併合して第３のファイルを作成
する手段と、前記第３のファイルの内容に従って前記修
正した後のレイアウトパターンデータに対して再設計規
則検査を前記エラーが生じたレイヤーに関わる検査項目
のみについて行う手段とを具備することにある。
【０００８】請求項４の発明の特徴は、前記第１のファ
イル内容としてエラーが生じたセル名を、前記第２のフ
ァイル内容として修正を施したセル名を加えることにあ
る。
イル内容としてエラーが生じたセル名を、前記第２のフ
ァイル内容として修正を施したセル名を加えることにあ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明のＬＳＩレイアウト
検証処理方法の一実施形態に係る処理手順を示したフロ
ーチャートである。レイアウトの検証を開始すると（ス
テップ１０１）、まず、レイアウトパターンデータ及び
図２に示すような設計規則を読み込み（ステップ１０
２）、トップセルから最下層のセルまでの全体に対して
設計規則検査を行う（ステップ１０３）。レイアウト検
証が終了すると（ステップ１０４）、エラーがあるかど
うかを判定し（ステップ１０５）、エラーがない場合は
処理を終了し、ある場合はステップ１０６に進んで、エ
ラーパターンを修正する。その際、エラーの生じたレイ
ヤー名とエラー座標を図３に示すようなファイル１に書
き込むと共に、修正したレイヤー名とエラー座標を図４
に示すようなファイル２に書き込む。
基づいて説明する。図１は、本発明のＬＳＩレイアウト
検証処理方法の一実施形態に係る処理手順を示したフロ
ーチャートである。レイアウトの検証を開始すると（ス
テップ１０１）、まず、レイアウトパターンデータ及び
図２に示すような設計規則を読み込み（ステップ１０
２）、トップセルから最下層のセルまでの全体に対して
設計規則検査を行う（ステップ１０３）。レイアウト検
証が終了すると（ステップ１０４）、エラーがあるかど
うかを判定し（ステップ１０５）、エラーがない場合は
処理を終了し、ある場合はステップ１０６に進んで、エ
ラーパターンを修正する。その際、エラーの生じたレイ
ヤー名とエラー座標を図３に示すようなファイル１に書
き込むと共に、修正したレイヤー名とエラー座標を図４
に示すようなファイル２に書き込む。
【００１０】ここで、（１）修正前のデータ座標に戻っ
た場合、そのデータは修正されなかったと認識して、そ
のレイヤーのレイアウト検証は行わない。（２）修正前
のデータ座標が移動した場合、そのデータは修正された
と認識して、そのレイヤーのレイアウト検証を行う。
た場合、そのデータは修正されなかったと認識して、そ
のレイヤーのレイアウト検証は行わない。（２）修正前
のデータ座標が移動した場合、そのデータは修正された
と認識して、そのレイヤーのレイアウト検証を行う。
【００１１】次にファイル１とファイル２の内容をマー
ジ（和集合をとる）して図５に示すようなファイル３に
書き込む（ステップ１０７）。その後、修正後の全ての
レイアウトパターンデータを読み込むと共に、図６に示
すような設計規則ファイルも読み込み（ステップ１０
８）、レイアウト３に記載されている修正したレイヤー
名に対応する設計規則項目を参照して、この設計規則項
目に関してのみ、トップセルからその最下層のセルまで
の設計規則検査を行って（ステップ１０９）、ステップ
１０４に戻る。ここで、例えばレイアウト３に記載され
ている修正したレイヤー名をｐｏｌｙとすると、図６に
示すようにｐｏｌｙ幅検査及びｐｏｌｙ間隔検査項目の
みを行うことになる。
ジ（和集合をとる）して図５に示すようなファイル３に
書き込む（ステップ１０７）。その後、修正後の全ての
レイアウトパターンデータを読み込むと共に、図６に示
すような設計規則ファイルも読み込み（ステップ１０
８）、レイアウト３に記載されている修正したレイヤー
名に対応する設計規則項目を参照して、この設計規則項
目に関してのみ、トップセルからその最下層のセルまで
の設計規則検査を行って（ステップ１０９）、ステップ
１０４に戻る。ここで、例えばレイアウト３に記載され
ている修正したレイヤー名をｐｏｌｙとすると、図６に
示すようにｐｏｌｙ幅検査及びｐｏｌｙ間隔検査項目の
みを行うことになる。
【００１２】本実施形態によれば、１回目のレイアウト
検証でエラーデータが存在した場合、そのエラー情報
（エラーの発生しているレイヤー名、エラー座標）をフ
ァイル１に格納し、エデイタ上でエラーデータを編集
（これによりデータを修正）し、編集の履歴を更新（修
正したセル名、レイヤー名、修正後のデータ座標）し、
ファイル２に格納しておき、２回目のレイアウト検証
は、ファイル１とファイル２をマージしてファイル３を
作成した後、レイアウト設計規則ファイルをコンパイル
する際は、ファイル３に記述してあるレイヤー名に関係
する設計規則項目のみ抽出し、この設計規則項目につい
てレイアウト検証を行うため、エラーが発生した後のエ
ラーデータの再検証を短時間且つ効率的に行うことがで
きる。特に本例は階層構造で設計された大規模なＬＳＩ
レイアウトパターンデータのレイアウト検証には大きな
効果を奏する。
検証でエラーデータが存在した場合、そのエラー情報
（エラーの発生しているレイヤー名、エラー座標）をフ
ァイル１に格納し、エデイタ上でエラーデータを編集
（これによりデータを修正）し、編集の履歴を更新（修
正したセル名、レイヤー名、修正後のデータ座標）し、
ファイル２に格納しておき、２回目のレイアウト検証
は、ファイル１とファイル２をマージしてファイル３を
作成した後、レイアウト設計規則ファイルをコンパイル
する際は、ファイル３に記述してあるレイヤー名に関係
する設計規則項目のみ抽出し、この設計規則項目につい
てレイアウト検証を行うため、エラーが発生した後のエ
ラーデータの再検証を短時間且つ効率的に行うことがで
きる。特に本例は階層構造で設計された大規模なＬＳＩ
レイアウトパターンデータのレイアウト検証には大きな
効果を奏する。
【００１３】尚、本例では、もしも、本来修正しなけれ
ばならないエラーデータを修正し忘れても、ファイル１
とファイル２がマージされてファイル３に情報が格納さ
れているので、そのエラーデータのレイアウト検証は再
度行われる。それ故、エラーを見落とす事はない。
ばならないエラーデータを修正し忘れても、ファイル１
とファイル２がマージされてファイル３に情報が格納さ
れているので、そのエラーデータのレイアウト検証は再
度行われる。それ故、エラーを見落とす事はない。
【００１４】また、上記実施形態では、ファイル１、
２、３にレイヤー名とエラー座標を記載したが、図７に
示すようにファイルにセル名を加えることにより、エラ
ー修正したレイヤー名に関わる設計規則がエラー修正し
たセルに対して満足されているかどうかを検査するよう
にして、更に検査対象を絞り込むことができ、更に短時
間でレイアウト検証を行うことができる。
２、３にレイヤー名とエラー座標を記載したが、図７に
示すようにファイルにセル名を加えることにより、エラ
ー修正したレイヤー名に関わる設計規則がエラー修正し
たセルに対して満足されているかどうかを検査するよう
にして、更に検査対象を絞り込むことができ、更に短時
間でレイアウト検証を行うことができる。
【００１５】尚、本発明は上記実施形態に限定されるこ
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができる。
【００１６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＬＳＩレイアウト検証処理方法でエラーが発生し
た後のエラーデータの再検証を、エラーが発生したレイ
ヤーに関わる設計規則項目についてのみ行うため、エラ
ーが発生した後のエラーデータの再検証を短時間且つ効
率的に行うことができる。
れば、ＬＳＩレイアウト検証処理方法でエラーが発生し
た後のエラーデータの再検証を、エラーが発生したレイ
ヤーに関わる設計規則項目についてのみ行うため、エラ
ーが発生した後のエラーデータの再検証を短時間且つ効
率的に行うことができる。
【図１】本発明のＬＳＩレイアウト検証処理方法の一実
施形態に係る処理手順を示したフローチャートである。
施形態に係る処理手順を示したフローチャートである。
【図２】レイアウト検証するためのファイル化された設
計規則例を示した図である。
計規則例を示した図である。
【図３】図１の方法で用いるファイル１の内容例を示し
た図である。
た図である。
【図４】図１の方法で用いるファイル２の内容例を示し
た図である。
た図である。
【図５】図１の方法で用いるファイル３の内容例を示し
た図である。
た図である。
【図６】レイアウト検証するためのファイル化された設
計規則例を示した図である。
計規則例を示した図である。
【図７】図１の方法で用いるファイル１、２、３の他の
内容例を示した図である。
内容例を示した図である。
【図８】従来のＬＳＩレイアウト検証処理方法の処理手
順例を示したフローチャートである。
順例を示したフローチャートである。
1、2、3 ファイル
Claims (4)
- 【請求項１】 ＬＳＩレイアウトパターンデータのレイ
アウト検証を行うＬＳＩレイアウト検証処理方法におい
て、 レイアウトパターンデータに対する設計規則検査を行う
ステップと、 前記設計規則検査によりエラーが生じた際に、前記エラ
ーをなくすべくエラーパターンを修正するステップと、 前記修正した後のレイアウトパターンデータに対して行
う再設計規則検査を前記エラーが生じたレイヤーに関わ
る検査項目のみについて行うステップと、 を具備することを特徴とするＬＳＩレイアウト検証処理
方法。 - 【請求項２】 前記エラーが生じたレイヤーに関わる検
査項目について前記エラーが生じたセルを対象として前
記設計規則検査を再度行うことを特徴とする請求項１に
記載のＬＳＩレイアウト検証処理方法。 - 【請求項３】 ＬＳＩレイアウトパターンデータのレイ
アウト検証を行うＬＳＩレイアウト検証システムおい
て、 レイアウトパターンデータに対する設計規則検査を行う
手段と、 前記設計規則検査によりエラーが生じた際に、エラーが
生じたレイヤー、エラーが生じた座標を第１のファイル
に格納する手段と、 前記設計規則検査によりエラーが生じた際に、前記エラ
ーをなくすべくエラーパターンを修正する手段と、 前記エラーパターンの修正を施したレイヤー、修正した
座標を格納する第２のファイルに格納する手段と、 前記第１と第２のファイル内容を併合して第３のファイ
ルを作成する手段と、 前記第３のファイルの内容に従って前記修正した後のレ
イアウトパターンデータに対して再設計規則検査を前記
エラーが生じたレイヤーに関わる検査項目のみについて
行う手段と、 を具備することを特徴とするＬＳＩレイアウト検証シス
テム。 - 【請求項４】 前記第１のファイル内容としてエラーが
生じたセル名を、前記第２のファイル内容として修正を
施したセル名を加えることを特徴とする請求項３に記載
のＬＳＩレイアウト検証システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000389078A JP2002189768A (ja) | 2000-12-21 | 2000-12-21 | Ｌｓｉレイアウト検証処理方法及びｌｓｉレイアウト検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000389078A JP2002189768A (ja) | 2000-12-21 | 2000-12-21 | Ｌｓｉレイアウト検証処理方法及びｌｓｉレイアウト検証システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002189768A true JP2002189768A (ja) | 2002-07-05 |
Family
ID=18855709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000389078A Withdrawn JP2002189768A (ja) | 2000-12-21 | 2000-12-21 | Ｌｓｉレイアウト検証処理方法及びｌｓｉレイアウト検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002189768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010521035A (ja) * | 2007-03-09 | 2010-06-17 | メンター グラフィックス コーポレイション | レイアウト設計データの増分分析 |
-
2000
- 2000-12-21 JP JP2000389078A patent/JP2002189768A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010521035A (ja) * | 2007-03-09 | 2010-06-17 | メンター グラフィックス コーポレイション | レイアウト設計データの増分分析 |
| JP2013149286A (ja) * | 2007-03-09 | 2013-08-01 | Mentor Graphics Corp | レイアウト設計データの増分分析 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107491429B (zh) | 一种解决同时编辑文档内容冲突的方法 | |
| US7509616B2 (en) | Integrated circuit layout design system, and method thereof, and program | |
| CN101308471B (zh) | 一种恢复数据的方法及装置 | |
| JP2007052703A (ja) | テストシナリオ作成プログラム、テストシナリオ作成装置、テストシナリオ作成方法 | |
| CN105302924A (zh) | 一种文件管理方法及装置 | |
| US8645902B1 (en) | Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness | |
| JP2000242672A (ja) | 形式的論理検証装置および形式的論理検証方法 | |
| JP2002189768A (ja) | Ｌｓｉレイアウト検証処理方法及びｌｓｉレイアウト検証システム | |
| JPH10256386A (ja) | マスクパターンデータの作成方法 | |
| JP2004145381A (ja) | ソースプログラムの静的解析装置 | |
| US8904348B2 (en) | Method and system for handling errors during script execution | |
| JP4413810B2 (ja) | 製品構成管理プログラム、製品構成管理方法および製品構成管理装置 | |
| JP2003091431A (ja) | テストシナリオ選択実行システム、方法、およびプログラム | |
| JPH0388011A (ja) | 作業手順審査装置 | |
| JP2000150659A (ja) | 半導体集積回路装置のレイアウト設計方法 | |
| JP4479946B2 (ja) | 設計支援方法および設計支援プログラム | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JP2005284826A (ja) | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム | |
| JP4217177B2 (ja) | データベースサブシステム | |
| JPH04163653A (ja) | 通信制御プログラム実行方式 | |
| JP2001282864A (ja) | 機能ブロック修正方法 | |
| JPH11203186A (ja) | ジャーナル取得方法 | |
| CN117952063A (zh) | Pdk的测试图形生成方法及装置 | |
| JP2008226056A (ja) | テストデータ生成システム | |
| JPH03255547A (ja) | メモリダンプ出力方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |