JP2013149286A - レイアウト設計データの増分分析 - Google Patents
レイアウト設計データの増分分析 Download PDFInfo
- Publication number
- JP2013149286A JP2013149286A JP2013089536A JP2013089536A JP2013149286A JP 2013149286 A JP2013149286 A JP 2013149286A JP 2013089536 A JP2013089536 A JP 2013089536A JP 2013089536 A JP2013089536 A JP 2013089536A JP 2013149286 A JP2013149286 A JP 2013149286A
- Authority
- JP
- Japan
- Prior art keywords
- layout design
- analysis
- design data
- analysis process
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 405
- 238000004458 analytical method Methods 0.000 title claims abstract description 349
- 238000000034 method Methods 0.000 claims abstract description 226
- 230000008569 process Effects 0.000 claims abstract description 174
- 238000007405 data analysis Methods 0.000 claims description 17
- 238000012937 correction Methods 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 238000007689 inspection Methods 0.000 description 27
- 239000003550 marker Substances 0.000 description 16
- 239000002184 metal Substances 0.000 description 15
- 125000001475 halogen functional group Chemical group 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 238000013500 data storage Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000012795 verification Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000009795 derivation Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 230000002195 synergetic effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229920006385 Geon Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010223 real-time analysis Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】利用可能な分析基準の部分集合を用いて、または両方の何らかの組み合わせを用いて、レイアウト設計データの部分だけに対して後続の増分分析を行うことができる。例えば、先行する分析プロセスにおいて特定された誤りに分析を限定したり、先行する分析プロセスの後に行われたレイアウト設計データ内の変更に分析を限定したり、設計者により指定された特定の領域に分析を限定したり、またはそれらの何らかの組み合わせに分析を限定したりすることができる。さらに、分析中の設計データの部分に関連する分析基準の部分集合だけを用いて、先行する分析プロセスにおいて設計データが不合格となった初期の分析基準の部分集合だけを用いて、設計者により選択された初期の分析基準の部分集合だけを用いて、またはそれらの何らかの組み合わせを用いて、分析プロセスを実行してもよい。
【選択図】図4A
Description
出願は、「増分設計ルール検査」と題する、ジェームス・パリス他を発明者として指定する2007年3月9日に出願された米国仮特許出願第60/894,151号に対して米国特許法第119条のもとで優先権を主張し、当該仮特許出願は引用により完全にここに組み込まれるものとする。
本明細書で用いられるように、用語「設計」は、集積回路デバイスまたは微小電気機械システム(MEMS)デバイスのような超小型デバイス全体を記述するデータを含むものとする。しかしながら、また、この用語は、集積回路デバイスの層、または集積回路デバイスの層のうちのほんの一部分のような、超小型デバイス全体のうちの1つ以上の構成要素を記述する、より小さい群のデータも含むものとする。さらに、用語「設計」は、また、単一の基板上に複数の超小型デバイスを同時に形成するためのマスクまたはレチクルを形成するのに使用されるべきデータのような、2つ以上の超小型デバイスを記述するデータを含むものとする。レイアウト設計データは、例えば、グラフィック・データ・システムII(GDSII)データ・フォーマット、または国際半導体製造装置材料協会(SEMI)により提案されたオープン・アートワーク・システム・インターチェンジ・スタンダード(OASIS)データ・フォーマットなどの任意の所望フォーマットであってもよい。他のフォーマットとしては、オープン・アクセスという名前のオープン・ソース・フォーマット、シノプシス社(Synopsys, Inc.)によるミルキーウェイ(Milkyway)、およびメンター グラフィックス コーポレイションによるEDDMなどがある。
gate=diff AND poly
この動作の結果は、拡散層多角形とポリシリコン層多角形とのすべての交差部分を特定するデータの「層」になるであろう。同様に、拡散層にn型材料をドーピングすることにより形成されるp型トランジスタ・ゲートは、下記の導出動作で特定される。
pgate=nwell AND gate
そのとき、この動作の結果は、拡散層内の多角形にn型材料をドーピングしたすべてのトランジスタ・ゲート(すなわち、拡散層多角形とポリシリコン層多角形との交差部分)を特定するデータの他の「層」になるであろう。
external metal<1
この動作の結果は、金属層設計データ内の他の多角形から1ミクロンよりも近い位置にある金属層設計データ内の各多角形を特定するであろう。
external gate<1
この動作の結果は、他のゲートから1ミクロン未満の位置に配置されているゲートを表すすべてのゲート設計データを特定するであろう。しかしながら、引きまわし層設計データからゲートを特定する導出動作が実行されるまでは、この検査動作を実行できないということを理解すべきである。
動作環境
開示された技術は、本明細書で説明するシステムおよび方法の実施形態の新規でかつ自明でないすべての特徴および態様を、それら単独で、ならびにそれらのさまざまな組み合わせおよびサブ・コンビネーションの形で含んでいる。実施形態の開示された特徴および態様は、単独で、または互いにさまざまな新規でかつ自明でない組み合わせおよびサブ・コンビネーションの形で利用することができる。
増分分析ツール
図3は、本発明のさまざまな実施例に従って実行してもよい増分分析ツール301の実施例を示している。増分分析ツール301は、ユーザーインタフェース・モジュール303と、レイアウト設計データ選択モジュール305と、分析基準選択モジュール307と、分析プロセス・モジュール309と、を含んでいる。この図で分かるように、増分分析ツール301は、レイアウト設計データ記憶装置311と分析基準記憶装置313とに連動して作動してもよい。
事前分析および修正
ステップ401では、第1の電子設計自動化分析プロセスがレイアウト設計データについて実行される。分析プロセスは、レイアウト対回路図プロセス、設計ルール検査プロセス、製造性(生産性)を考慮した設計プロセス、または光近接効果補正検証プロセスのような任意の種類の既知の電子設計自動化分析プロセスであってもよい。本発明のさまざまな実施形態では、この第1の分析プロセスは増分分析ツール301により実行してもよい。しかしながら、本発明のさらに他の実施形態では、第1の分析プロセスは、増分分析ツール301以外の何らかの分析ツールにより実行してもよい。
レイアウト設計データの選択
ステップ405では、ユーザーが、第2の増分分析プロセスにより分析されることになるレイアウト設計データを選択する。さらに詳細には、ユーザーは、ユーザーインタフェース・モジュール303により提供される1つまたは複数のユーザーインタフェースを使用して、分析されることになるレイアウト設計データを選択するようにレイアウト設計データ選択モジュール305に命令する。本明細書で用いられるように、用語「選択する」は、ユーザーにより指示された選択と、指示された選択を行わず、その代わりに、増分分析ツール301がデフォルト選択を実施することを可能にするようなユーザーによる決定と、の両方を含んでいることに注目すべきである。上述したように、本発明のさまざまな実施形態は、ユーザーが多数の異なる特性に従ってレイアウト設計データを選択できるようにするであろう。
変更されたレイアウト設計データ
本発明のいくつかの実施態様では、例えば、旧バージョンから変更されたレイアウト設計データの部分をユーザーが選択することを可能にしてもよい。この選択基準は、レイアウト設計データに行われた変更がユーザーには容易に分からない場合に特に有用であるかもしれない。例えば、レイアウト設計データがステップ403で他の設計者により増分分析ツール301とは異なるレイアウト設計データ編集ツールを用いて変更されたとき、ユーザーは、例えば、第1の分析プロセス後にレイアウト設計データに行われた変更に気づかない可能性がある。レイアウト設計データの旧バージョンに行われた変更を特定するように、レイアウト設計データ選択モジュール305に命令することにより、レイアウト設計データに行われたいかなる変更も第2の分析プロセスで分析されることをユーザーは確保することができる。
レイアウト設計データ内の誤り
また、本発明のいくつかの実施態様では、先行する分析プロセスで不合格になったレイアウト設計データの部分をユーザーが選択することを可能にしてもよい。したがって、増分分析ツール301が第1の分析プロセスの結果を利用できるとき、ユーザーは、それらの先行する結果で特定された1つ以上の誤りを選択するように、レイアウト設計データ選択モジュール305に命令できる。上述したように、分析プロセスの結果は、設計内の誤り(すなわち、分析基準のうちの1つ以上で不合格になったレイアウト設計データの部分)を示すエラー・マーカーを通常含むであろう。増分分析ツール301がこれらのエラー・マーカーを利用できるとき、レイアウト設計データ選択モジュール305は、これらのマーカーを使用して、マーカーで特定されたレイアウト設計データの部分を選択できる。
ユーザー定義のレイアウト設計データ
本発明のいくつかの実施態様では、代替として、または追加として、第2の増分分析プロセスにより分析するために、レイアウト設計データのうちの1つ以上の部分をユーザーが手入力で指定できるようにしてもよい。例えば、ユーザーインタフェース・モジュール303はユーザーに設計のマップを提供してもよく、この設計のマップから、ユーザーは設計内の位置を選択して分析することができる。それに呼応して、レイアウト設計データ選択モジュール305は、ユーザーが選んだ位置に対応するレイアウト設計データの部分を選択するであろう。例えば、図5に示すように、ユーザーは、ユーザーインタフェース・モジュール303により提供されるユーザーインタフェースを使用して、レイアウト設計データ内の領域の座標を指定してもよい。その後、レイアウト設計データ選択モジュール305は、所定領域の中でレイアウト設計データを選択するであろう。
ハロー
本発明のさまざまな実施形態では、レイアウト設計データ選択モジュール305は、選択されたレイアウト設計データの周囲に「ハロー」領域を生成するであろう。その後、このハロー領域の中のレイアウト設計データは、増分分析プロセスにより分析するために、選択されたレイアウト設計データに追加される。本発明のいくつかの実施形態では、レイアウト設計データ選択モジュール305は、選択されたレイアウト設計の周囲に境界ボックスを生成するであろう。その後、レイアウト設計データ選択モジュール305は、境界ボックスの周縁に基づいてハロー領域を指定するであろう。
組み合わせおよび他の選択基準
増分分析用にレイアウト設計データを選択する個々の具体的な技術について上述したが、本発明のさまざまな実施態様では、これらの技術の組み合わせを用いてユーザーがレイアウト設計データを選択できるようにしてもよいことを理解すべきである。さらに詳細には、本発明のいくつかの実施態様では、これらの技術のうちの任意の2つ以上により指定されたレイアウト設計データの集合をユーザーが選択できるようにしてもよく(すなわち、論理OR演算のように)、これらの技術のうちの任意の2つ以上により指定されたレイアウト設計データの重複部分だけをユーザーが選択できるようにしてもよく(すなわち、論理AND演算のように)、または両方の組み合わせであってもよい。例えば、本発明のいくつかの実施態様では、まず最初に、先行する分析プロセスにより特定された誤りをユーザーが選択できるようにして、その後、ユーザー定義領域の中に含まれるこれらの領域の部分集合をユーザーがさらに選択できるようにしてもよい。さらに他の実施態様では、代替として、または追加として、先行する分析プロセスにより特定された誤りと、旧バージョンからのレイアウト設計データ内の変更との両方をユーザーが選択できるようにしてもよい。
分析基準の選択
ここで図4を参照すると、ステップ407では、ユーザーが、第2の増分分析プロセスにより使用されることになる分析基準を選択する。上述したように、本発明のさまざまな実施態様では、代替として、または追加として、増分分析プロセスでレイアウト設計データを分析するために使用されることになる分析基準をユーザーが選択できるようにするであろう。例えば、本発明のいくつかの実施態様では、ユーザーは、ユーザーインタフェース・モジュール303により提供される1つ以上のユーザーインタフェースを使用して、選択されたレイアウト設計データを分析するための分析基準を選択できる。その後、分析基準選択モジュール307は、増分分析プロセスに対するユーザーの選択を実施するであろう。
増分分析
ユーザーが、増分分析プロセスで使用されることになるレイアウト設計データおよび/または分析基準を選択した後に、分析プロセス・モジュール309が、ステップ409でこれらの入力を用いて増分分析プロセスを実行する。次に、ステップ411では、分析プロセス・モジュール309が増分分析プロセスの結果をユーザーに出力する。結果は任意の所望フォーマットであってもよい。
ユーザーインタフェース
初期フロー選択ユーザーインタフェース
図8は、本発明のさまざまな実施例に従って提供されてもよいユーザーインタフェース801の実施例を示している。この図で分かるように、ユーザーインタフェース801は、レイアウト設計データについて増分分析プロセスを実行するためにユーザーが選択できるようにする増分分析プロセス・ラジオ・コントロール803を提供する。(図示の実施形態では、分析プロセスは設計ルール検査である。)また、ユーザーインタフェース801は、「完全なフロー(complete flow)」ラジオ・コントロール805と、「設計デルタ(design delta)」ラジオ・コントロール807と、「先行結果フロー(previous results flow)」ラジオ・コントロール809と、を含んでいる。本発明の図示の実施例では、これらの制御の各々は相互に排他的である(すなわち、1つの制御を選択すると、他の2つの制御は自動的に非選択状態になるであろう)。
とき、分析プロセス・モジュール309は、詳細に上述したように、レイアウト設計データについて「完全な」分析を実行するであろう。(本発明のいくつかの実施態様は、分析されることになるレイアウト設計データをユーザーが選択できるようにするさらなるユーザーインタフェースまたはコントロールを提供してもよい。)しかしながら、ユーザーが「設計デルタ(design delta)」ラジオ・コントロール807を選択するとき、ユーザーインタフェース・モジュール303は、「ファイル(file)」フィールド・コントロール811と、「セル(cell)」フィールド・コントロール813と、を有効にする。これらのフィールド・コントロールを使用して、ユーザーは、詳細に上述したように、増分分析プロセスを用いて分析されることになるレイアウト設計データとそのレイアウト設計データのセルとを含むファイルを指定する。さらに詳細には、分析プロセス・モジュール309は、指定されたレイアウト設計データの旧バージョンから変更された指定されたレイアウト設計内のデータについて増分分析プロセスを実行するであろう。
検証実行ユーザーインタフェース
ユーザーがユーザーインタフェース801を介して提示された選択に基づいて増分分析プロセスを開始すると、本発明のさまざまな実施形態では、進行中の分析プロセス(増分の、および/または完全な)の実時間の結果を示す第2のユーザーインタフェースをユーザーに提供してもよい。例えば、本発明のいくつかの実施態様では、図9に示したユーザーインタフェース901をユーザーに提供してもよい。この図で分かるように、ユーザーインタフェース901は、結果表示部分903と、分析プロセス状態表示部分905と、を含んでいる。結果表示部分903は、分析基準のそれぞれに対して進行中の分析プロセスにより与えられた結果907を表示している。この図で分かるように、結果907は、関連する分析基準で不合格になったレイアウト設計データの部分の個数として表示されている。
結論
本発明の原理を説明するために本発明の特定の実施形態について図示し詳細に上述したが、本発明から逸脱することなく他の方法で本発明を具現化してもよいということが理解されるであろう。したがって、本発明は本発明を実施するための現在好ましい形態を含む特定の実施例に関して説明されているが、添付特許請求の範囲に記載の本発明の精神および範囲の中に存在している上述したシステムおよび技術の多数の変形および置換があることを当業者は理解するであろう。
結論
本発明の原理を説明するために本発明の特定の実施形態について図示し詳細に上述したが、本発明から逸脱することなく他の方法で本発明を具現化してもよいということが理解されるであろう。したがって、本発明は本発明を実施するための現在好ましい形態を含む特定の実施例に関して説明されているが、添付特許請求の範囲に記載の本発明の精神および範囲の中に存在している上述したシステムおよび技術の多数の変形および置換があることを当業者は理解するであろう。
本発明の精神および範囲は、添付する特許請求の範囲の中に存在するが、本願の出願時に存在し、その一部は、補正により削除された、以下の[予備的な特許請求の範囲]の中にも潜在する。この[予備的な特許請求の範囲]の記載事項は、本願明細書の中に含まれるものとする。
[予備的な特許請求の範囲]
[請求項1]
レイアウト設計データについて第1の分析プロセスを実行するステップと、
前記レイアウト設計データの部分を特定するステップと、
前記レイアウト設計データの前記特定された部分について、第2の分析プロセスを実行するステップと、を含む、レイアウト設計データを修正する方法。
[請求項2]
前記レイアウト設計データの部分を特定するステップが、修正情報により変更されたデータを特定するステップを含む、請求項1に記載の方法。
[請求項3]
修正情報により変更されたデータを特定するステップが、前記レイアウト設計データの初期バージョンを含む第1のデータベースと、前記修正情報内に提供された新規のデータを含む前記レイアウトの訂正バージョンを含む第2のデータベースとを比較するために、ハッシュ表を使用するステップを含む、請求項2に記載の方法。
[請求項4]
前記誤り分析が、設計ルール検査分析である、請求項1に記載の方法。
[請求項5]
前記誤り分析が、製造性を考慮した設計分析である、請求項1に記載の方法。
[請求項6]
分析基準の前記第2の集合が、分析基準の前記第1の集合の部分集合である、請求項1に記載の方法。
[請求項7]
前記レイアウト設計の第2の部分について、前記第1の誤り分析を実行し続けている間に、前記レイアウト設計の前記特定された部分について、前記第2の誤り分析を開始するステップをさらに含む、請求項1に記載の方法。
[請求項8]
前記修正情報内に提供された新規のデータを含む前記レイアウト設計データの第2の部分を特定するステップと、
前記レイアウト設計データの前記特定された第2の部分について、第3の誤り分析を実行するステップと、をさらに含む、請求項1に記載の方法。
[請求項9]
前記レイアウト設計の前記特定された第1の部分について、前記第2の誤り分析を実行し続けており、かつ前記レイアウト設計の第3の部分について、前記第1の誤り分析を実行し続けている間に、前記レイアウト設計の前記特定された第2の部分について、前記第3の誤り分析を開始するステップをさらに含む、請求項8に記載の方法。
[請求項10]
請求項1〜9のいずれか1項に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
[請求項11]
分析基準の第1の集合を用いて、レイアウト設計データについて、第1の分析プロセスを実行するステップと、
分析基準の前記第1の集合とは異なる分析基準の第2の集合を選択するステップと、
分析基準の前記第2の集合を用いて、前記レイアウト設計データの前記特定された部分について、第2の分析プロセスを実行するステップと、を含む、レイアウト設計データを修正する方法。
[請求項12]
分析基準の前記第2の集合が、分析基準の前記第1の集合と完全には重なって一致していない、請求項11に記載の方法。
[請求項13]
前記レイアウト設計データのうちの1つ以上の部分を特定するステップと、
前記レイアウト設計データの前記特定された部分だけについて、第2の分析プロセスを実行するステップと、をさらに含む、請求項11に記載の方法。
[請求項14]
請求項11〜13のいずれか1項に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
[請求項15]
進行中のレイアウト設計データ分析プロセスの状態を表示する第1の表示部分と、
前記進行中のレイアウト設計データ分析が完了する前に、前記進行中のレイアウト設計データ分析プロセスの結果を表示する第2の表示部分と、を含む、ユーザーインタフェース・システム。
[請求項16]
前記第2の表示部分に表示された前記結果のうちの1つ以上に対応するレイアウト設計データについて、第2のレイアウト設計データ分析プロセスを、ユーザーが開始できるようにする1つ以上のコントロールをさらに含む、請求項15に記載のユーザーインタフェース・システム。
[請求項17]
前記第1のレイアウト設計データ分析プロセスが完了する前に、前記第2の表示部分に表示された前記結果のうちの1つ以上に対応するレイアウト設計データについて、第2のレイアウト設計データ分析プロセスを、ユーザーが開始できるようにする1つ以上のコントロールを含む、請求項15に記載の方法。
[請求項18]
請求項15〜17のいずれか1項に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
[請求項19]
増分分析プロセスで分析されるべきレイアウト設計データの集合の部分を決定するように構成されたレイアウト設計データ選択モジュールと、
前記レイアウト設計データ選択モジュールにより決定されたレイアウト設計データの前記集合の前記部分について、分析プロセスを実行するように構成された分析プロセス・モジュールと、
前記レイアウト設計データ選択モジュールの前記動作を制御する1つ以上のユーザーインタフェースをユーザーに提供するように構成されたユーザーインタフェース・モジュールと、を含む、増分レイアウト設計データ分析ツール。
[請求項20]
前記選択されたレイアウト設計データを前記増分分析プロセスで分析するために、前記分析プロセス・モジュールにより使用されるべき利用可能な分析基準の部分集合を決定するように構成された分析基準選択モジュールをさらに含む、請求項19に記載の装置。
[請求項21]
増分分析プロセスで使用されるべき利用可能な分析基準の部分集合を決定するように構成された分析基準選択モジュールと、
前記分析基準選択モジュールにより決定された前記分析基準を用いて、レイアウト設計データについて、分析プロセスを実行するように構成された分析プロセス・モジュールと、
前記分析基準選択モジュールの前記動作を制御する1つ以上のユーザーインタフェースをユーザーに提供するように構成されたユーザーインタフェース・モジュールと、を含む、増分レイアウト設計データ分析ツール。
[請求項22]
レイアウト設計データの第1の集合の設計構成要素を特定するステップと、
レイアウト設計データの前記第1の集合内の前記特定された設計構成要素のそれぞれに対するインデックス値を生成するためにハッシュ関数を使用するステップと、
レイアウト設計データの第2の集合の設計構成要素を特定するステップと、
レイアウト設計データの前記第2の集合内の前記特定された設計構成要素のそれぞれに対するインデックス値を生成するために前記ハッシュ関数を使用するステップと、
レイアウト設計データの前記第1の集合内の前記特定された設計構成要素と、レイアウト設計データの前記第2の集合内の同じインデックス値を共有する前記特定された設計構成要素とを比較するステップと、を含む、レイアウト設計データを比較する方法。
[請求項23]
請求項22に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
Claims (23)
- レイアウト設計データについて第1の分析プロセスを実行するステップと、
前記レイアウト設計データの部分を特定するステップと、
前記レイアウト設計データの前記特定された部分について、第2の分析プロセスを実行するステップと、を含む、レイアウト設計データを修正する方法。 - 前記レイアウト設計データの部分を特定するステップが、修正情報により変更されたデータを特定するステップを含む、請求項1に記載の方法。
- 修正情報により変更されたデータを特定するステップが、前記レイアウト設計データの初期バージョンを含む第1のデータベースと、前記修正情報内に提供された新規のデータを含む前記レイアウトの訂正バージョンを含む第2のデータベースとを比較するために、ハッシュ表を使用するステップを含む、請求項2に記載の方法。
- 前記誤り分析が、設計ルール検査分析である、請求項1に記載の方法。
- 前記誤り分析が、製造性を考慮した設計分析である、請求項1に記載の方法。
- 分析基準の前記第2の集合が、分析基準の前記第1の集合の部分集合である、請求項1に記載の方法。
- 前記レイアウト設計の第2の部分について、前記第1の誤り分析を実行し続けている間に、前記レイアウト設計の前記特定された部分について、前記第2の誤り分析を開始するステップをさらに含む、請求項1に記載の方法。
- 前記修正情報内に提供された新規のデータを含む前記レイアウト設計データの第2の部分を特定するステップと、
前記レイアウト設計データの前記特定された第2の部分について、第3の誤り分析を実行するステップと、をさらに含む、請求項1に記載の方法。 - 前記レイアウト設計の前記特定された第1の部分について、前記第2の誤り分析を実行し続けており、かつ前記レイアウト設計の第3の部分について、前記第1の誤り分析を実行し続けている間に、前記レイアウト設計の前記特定された第2の部分について、前記第3の誤り分析を開始するステップをさらに含む、請求項8に記載の方法。
- 請求項1〜9のいずれか1項に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
- 分析基準の第1の集合を用いて、レイアウト設計データについて、第1の分析プロセスを実行するステップと、
分析基準の前記第1の集合とは異なる分析基準の第2の集合を選択するステップと、
分析基準の前記第2の集合を用いて、前記レイアウト設計データの前記特定された部分について、第2の分析プロセスを実行するステップと、を含む、レイアウト設計データを修正する方法。 - 分析基準の前記第2の集合が、分析基準の前記第1の集合と完全には重なって一致していない、請求項11に記載の方法。
- 前記レイアウト設計データのうちの1つ以上の部分を特定するステップと、
前記レイアウト設計データの前記特定された部分だけについて、第2の分析プロセスを実行するステップと、をさらに含む、請求項11に記載の方法。 - 請求項11〜13のいずれか1項に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
- 進行中のレイアウト設計データ分析プロセスの状態を表示する第1の表示部分と、
前記進行中のレイアウト設計データ分析が完了する前に、前記進行中のレイアウト設計データ分析プロセスの結果を表示する第2の表示部分と、を含む、ユーザーインタフェース・システム。 - 前記第2の表示部分に表示された前記結果のうちの1つ以上に対応するレイアウト設計データについて、第2のレイアウト設計データ分析プロセスを、ユーザーが開始できるようにする1つ以上のコントロールをさらに含む、請求項15に記載のユーザーインタフェース・システム。
- 前記第1のレイアウト設計データ分析プロセスが完了する前に、前記第2の表示部分に表示された前記結果のうちの1つ以上に対応するレイアウト設計データについて、第2のレイアウト設計データ分析プロセスを、ユーザーが開始できるようにする1つ以上のコントロールを含む、請求項15に記載の方法。
- 請求項15〜17のいずれか1項に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
- 増分分析プロセスで分析されるべきレイアウト設計データの集合の部分を決定するように構成されたレイアウト設計データ選択モジュールと、
前記レイアウト設計データ選択モジュールにより決定されたレイアウト設計データの前記集合の前記部分について、分析プロセスを実行するように構成された分析プロセス・モジュールと、
前記レイアウト設計データ選択モジュールの前記動作を制御する1つ以上のユーザーインタフェースをユーザーに提供するように構成されたユーザーインタフェース・モジュールと、を含む、増分レイアウト設計データ分析ツール。 - 前記選択されたレイアウト設計データを前記増分分析プロセスで分析するために、前記分析プロセス・モジュールにより使用されるべき利用可能な分析基準の部分集合を決定するように構成された分析基準選択モジュールをさらに含む、請求項19に記載の装置。
- 増分分析プロセスで使用されるべき利用可能な分析基準の部分集合を決定するように構成された分析基準選択モジュールと、
前記分析基準選択モジュールにより決定された前記分析基準を用いて、レイアウト設計データについて、分析プロセスを実行するように構成された分析プロセス・モジュールと、
前記分析基準選択モジュールの前記動作を制御する1つ以上のユーザーインタフェースをユーザーに提供するように構成されたユーザーインタフェース・モジュールと、を含む、増分レイアウト設計データ分析ツール。 - レイアウト設計データの第1の集合の設計構成要素を特定するステップと、
レイアウト設計データの前記第1の集合内の前記特定された設計構成要素のそれぞれに対するインデックス値を生成するためにハッシュ関数を使用するステップと、
レイアウト設計データの第2の集合の設計構成要素を特定するステップと、
レイアウト設計データの前記第2の集合内の前記特定された設計構成要素のそれぞれに対するインデックス値を生成するために前記ハッシュ関数を使用するステップと、
レイアウト設計データの前記第1の集合内の前記特定された設計構成要素と、レイアウト設計データの前記第2の集合内の同じインデックス値を共有する前記特定された設計構成要素とを比較するステップと、を含む、レイアウト設計データを比較する方法。 - 請求項22に記載のステップを実行するコンピュータ読み取り可能命令が保存されている、コンピュータ読み取り可能媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89415107P | 2007-03-09 | 2007-03-09 | |
US60/894,151 | 2007-03-09 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009553710A Division JP2010521035A (ja) | 2007-03-09 | 2008-03-09 | レイアウト設計データの増分分析 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149286A true JP2013149286A (ja) | 2013-08-01 |
JP5619210B2 JP5619210B2 (ja) | 2014-11-05 |
Family
ID=39522333
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009553710A Pending JP2010521035A (ja) | 2007-03-09 | 2008-03-09 | レイアウト設計データの増分分析 |
JP2013089536A Active JP5619210B2 (ja) | 2007-03-09 | 2013-04-22 | レイアウト設計データの増分分析 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009553710A Pending JP2010521035A (ja) | 2007-03-09 | 2008-03-09 | レイアウト設計データの増分分析 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120047479A1 (ja) |
EP (1) | EP2135184A2 (ja) |
JP (2) | JP2010521035A (ja) |
CN (3) | CN105426567B (ja) |
WO (1) | WO2008112605A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10089432B2 (en) * | 2008-11-03 | 2018-10-02 | Mentor Graphics Corporation | Rule-check waiver |
US20110145772A1 (en) * | 2009-05-14 | 2011-06-16 | Pikus Fedor G | Modular Platform For Integrated Circuit Design Analysis And Verification |
US8984458B2 (en) * | 2009-07-22 | 2015-03-17 | Synopsys, Inc. | Dynamic rule checking in electronic design automation |
US20110246331A1 (en) * | 2010-04-06 | 2011-10-06 | Luther Erik B | Online Custom Circuit Marketplace |
US9128733B2 (en) * | 2010-11-12 | 2015-09-08 | Microsoft Technology Licensing, Llc | Display and resolution of incompatible layout constraints |
US8458631B2 (en) * | 2011-08-11 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cycle time reduction in data preparation |
US8694926B2 (en) * | 2012-05-30 | 2014-04-08 | Freescale Semiconductor, Inc. | Techniques for checking computer-aided design layers of a device to reduce the occurrence of missing deck rules |
US20140173548A1 (en) * | 2012-09-17 | 2014-06-19 | Texas Instruments Incorporated | Tool For Automation Of Functional Safety Metric Calculation And Prototyping Of Functional Safety Systems |
US9292652B2 (en) * | 2014-05-06 | 2016-03-22 | International Business Machines Corporation | Generic design rule checking (DRC) test case extraction |
US20170308508A1 (en) * | 2014-11-24 | 2017-10-26 | Hewlett Packard Enterprise Development Lp | Detection of user interface layout changes |
US9922154B2 (en) | 2016-05-20 | 2018-03-20 | International Business Machines Corporation | Enabling an incremental sign-off process using design data |
US10331843B1 (en) * | 2016-09-27 | 2019-06-25 | Altera Corporation | System and method for visualization and analysis of a chip view including multiple circuit design revisions |
US11023648B2 (en) | 2017-12-12 | 2021-06-01 | Siemens Industry Software Inc. | Puzzle-based pattern analysis and classification |
US10671793B1 (en) * | 2018-07-31 | 2020-06-02 | Cadence Design Systems, Inc. | Editing of layout designs for fixing DRC violations |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05289312A (ja) * | 1992-04-06 | 1993-11-05 | Ricoh Co Ltd | 半導体集積回路のマスクパターン処理方法および処理装置 |
JPH09148441A (ja) * | 1995-11-20 | 1997-06-06 | Hitachi Ltd | レイアウト検証方法および装置 |
JP2002189768A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Microelectronics Corp | Lsiレイアウト検証処理方法及びlsiレイアウト検証システム |
JP2002197134A (ja) * | 2000-12-27 | 2002-07-12 | Nec Microsystems Ltd | 階層レイアウトパターンのデザインルールチエック方法 |
JP2003337843A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト検証方法および検証プログラム |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756652B2 (ja) * | 1992-03-24 | 1995-06-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 動画像のフレーム列の検索 |
US6155725A (en) * | 1994-04-19 | 2000-12-05 | Lsi Logic Corporation | Cell placement representation and transposition for integrated circuit physical design automation system |
US6493658B1 (en) * | 1994-04-19 | 2002-12-10 | Lsi Logic Corporation | Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms |
US5694593A (en) * | 1994-10-05 | 1997-12-02 | Northeastern University | Distributed computer database system and method |
US6286128B1 (en) * | 1998-02-11 | 2001-09-04 | Monterey Design Systems, Inc. | Method for design optimization using logical and physical information |
GB9811574D0 (en) * | 1998-05-30 | 1998-07-29 | Ibm | Indexed file system and a method and a mechanism for accessing data records from such a system |
US20040230566A1 (en) * | 1999-08-20 | 2004-11-18 | Srinivas Balijepalli | Web-based customized information retrieval and delivery method and system |
US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
US6505327B2 (en) * | 2001-04-13 | 2003-01-07 | Numerical Technologies, Inc. | Generating an instance-based representation of a design hierarchy |
US6668365B2 (en) * | 2001-12-18 | 2003-12-23 | Cadence Design Systems, Inc. | Quadratic programming method for eliminating cell overlap and routing congestion in an IC layout |
DE10226915A1 (de) * | 2002-06-17 | 2004-01-08 | Infineon Technologies Ag | Verfahren zum Verändern von Entwurfsdaten für die Herstellung eines Bauteils sowie zugehörige Einheiten |
US20030236658A1 (en) * | 2002-06-24 | 2003-12-25 | Lloyd Yam | System, method and computer program product for translating information |
US6904587B2 (en) * | 2002-12-20 | 2005-06-07 | Synopsys, Inc. | Incremental lithography mask layout design and verification |
US6898770B2 (en) * | 2003-01-09 | 2005-05-24 | Lsi Logic Corporation | Split and merge design flow concept for fast turnaround time of circuit layout design |
US20080177994A1 (en) * | 2003-01-12 | 2008-07-24 | Yaron Mayer | System and method for improving the efficiency, comfort, and/or reliability in Operating Systems, such as for example Windows |
US7266790B2 (en) * | 2003-03-07 | 2007-09-04 | Cadence Design Systems, Inc. | Method and system for logic equivalence checking |
US7676788B1 (en) * | 2003-03-25 | 2010-03-09 | Electric Cloud, Inc. | Architecture and method for executing program builds |
US20040260527A1 (en) * | 2003-06-19 | 2004-12-23 | Stanculescu Alexandru G. | Compact and effective representation of simulation results |
US20050004954A1 (en) * | 2003-07-01 | 2005-01-06 | Hand Held Products, Inc. | Systems and methods for expedited data transfer in a communication system using hash segmentation |
US7523429B2 (en) * | 2004-02-20 | 2009-04-21 | Takumi Technology Corporation | System for designing integrated circuits with enhanced manufacturability |
JP2005293056A (ja) * | 2004-03-31 | 2005-10-20 | Elpida Memory Inc | レイアウト検証ルールファイル自動生成装置、自動生成用テンプレート及び自動生成方法 |
US7661078B1 (en) * | 2005-02-28 | 2010-02-09 | Cadence Design Systems, Inc. | Method and system for implementing metal fill |
US20060253813A1 (en) * | 2005-05-03 | 2006-11-09 | Dan Rittman | Design rule violations check (DRC) of IC's (integrated circuits) mask layout database, via the internet method and computer software |
JP2006318978A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Corp | パターン設計方法 |
US7617464B2 (en) * | 2005-05-20 | 2009-11-10 | Synopsys, Inc. | Verifying an IC layout in individual regions and combining results |
US7243315B2 (en) * | 2005-05-31 | 2007-07-10 | Altera Corporation | Methods for producing structured application-specific integrated circuits that are equivalent to field-programmable gate arrays |
US7305647B1 (en) * | 2005-07-28 | 2007-12-04 | Transmeta Corporation | Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage |
US7657852B2 (en) * | 2005-08-16 | 2010-02-02 | Pulsic Limited | System and technique of pattern matching and pattern replacement |
US7568174B2 (en) * | 2005-08-19 | 2009-07-28 | Cadence Design Systems, Inc. | Method for checking printability of a lithography target |
JP4744980B2 (ja) * | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
US7496884B2 (en) * | 2005-09-02 | 2009-02-24 | Synopsys, Inc. | Distributed hierarchical partitioning framework for verifying a simulated wafer image |
JP2007109138A (ja) * | 2005-10-17 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 集積回路のタイミング解析システム及びタイミング解析方法 |
JP2007164536A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム及び半導体集積回路の製造方法 |
US7490303B2 (en) * | 2006-03-03 | 2009-02-10 | International Business Machines Corporation | Identifying parasitic diode(s) in an integrated circuit physical design |
US7503029B2 (en) * | 2006-03-31 | 2009-03-10 | Synopsys, Inc. | Identifying layout regions susceptible to fabrication issues by using range patterns |
US8336002B2 (en) * | 2006-05-15 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | IC design flow enhancement with CMP simulation |
CN100405379C (zh) * | 2006-06-15 | 2008-07-23 | 清华大学 | 一个快速的集成电路可布性分析方法 |
US8516418B2 (en) * | 2006-06-30 | 2013-08-20 | Oracle America, Inc. | Application of a relational database in integrated circuit design |
US7908276B2 (en) * | 2006-08-25 | 2011-03-15 | Qnx Software Systems Gmbh & Co. Kg | Filesystem having a filename cache |
US7657856B1 (en) * | 2006-09-12 | 2010-02-02 | Cadence Design Systems, Inc. | Method and system for parallel processing of IC design layouts |
US7512927B2 (en) * | 2006-11-02 | 2009-03-31 | International Business Machines Corporation | Printability verification by progressive modeling accuracy |
US8612919B2 (en) * | 2006-11-20 | 2013-12-17 | Mentor Graphics Corporation | Model-based design verification |
US20080235497A1 (en) * | 2006-11-26 | 2008-09-25 | Tomblin Jimmy J | Parallel Data Output |
US20080127028A1 (en) * | 2006-11-27 | 2008-05-29 | Dan Rittman | Integrated circuits verification checks of mask layout database, via the internet method and computer software |
US7617467B2 (en) * | 2006-12-14 | 2009-11-10 | Agere Systems Inc. | Electrostatic discharge device verification in an integrated circuit |
EP2006784A1 (en) * | 2007-06-22 | 2008-12-24 | Interuniversitair Microelektronica Centrum vzw | Methods for characterization of electronic circuits under process variability effects |
JP2010278189A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路の設計方法及び設計システム |
US8316342B1 (en) * | 2010-06-02 | 2012-11-20 | Cadence Design Systems, Inc. | Method and apparatus for concurrent design of modules across different design entry tools targeted to a single layout |
-
2008
- 2008-03-09 CN CN201510679816.6A patent/CN105426567B/zh active Active
- 2008-03-09 WO PCT/US2008/056356 patent/WO2008112605A2/en active Application Filing
- 2008-03-09 EP EP08731776A patent/EP2135184A2/en not_active Ceased
- 2008-03-09 US US12/530,453 patent/US20120047479A1/en not_active Abandoned
- 2008-03-09 JP JP2009553710A patent/JP2010521035A/ja active Pending
- 2008-03-09 CN CN201210056057.4A patent/CN102768696B/zh active Active
- 2008-03-09 CN CN200880013643.2A patent/CN101669121B/zh active Active
-
2013
- 2013-04-22 JP JP2013089536A patent/JP5619210B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05289312A (ja) * | 1992-04-06 | 1993-11-05 | Ricoh Co Ltd | 半導体集積回路のマスクパターン処理方法および処理装置 |
JPH09148441A (ja) * | 1995-11-20 | 1997-06-06 | Hitachi Ltd | レイアウト検証方法および装置 |
JP2002189768A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Microelectronics Corp | Lsiレイアウト検証処理方法及びlsiレイアウト検証システム |
JP2002197134A (ja) * | 2000-12-27 | 2002-07-12 | Nec Microsystems Ltd | 階層レイアウトパターンのデザインルールチエック方法 |
JP2003337843A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト検証方法および検証プログラム |
Also Published As
Publication number | Publication date |
---|---|
WO2008112605A3 (en) | 2008-12-18 |
JP5619210B2 (ja) | 2014-11-05 |
CN101669121A (zh) | 2010-03-10 |
CN105426567B (zh) | 2018-12-07 |
CN102768696B (zh) | 2017-04-26 |
WO2008112605A9 (en) | 2009-02-05 |
JP2010521035A (ja) | 2010-06-17 |
US20120047479A1 (en) | 2012-02-23 |
CN102768696A (zh) | 2012-11-07 |
CN105426567A (zh) | 2016-03-23 |
CN101669121B (zh) | 2017-04-05 |
EP2135184A2 (en) | 2009-12-23 |
WO2008112605A2 (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5619210B2 (ja) | レイアウト設計データの増分分析 | |
US10643015B2 (en) | Properties in electronic design automation | |
US8516399B2 (en) | Collaborative environment for physical verification of microdevice designs | |
US20100185994A1 (en) | Topological Pattern Matching | |
US8572533B2 (en) | Waiving density violations | |
US20140337810A1 (en) | Modular platform for integrated circuit design analysis and verification | |
US10796070B2 (en) | Layout pattern similarity determination based on binary turning function signatures | |
US20100257496A1 (en) | Design-Rule-Check Waiver | |
US20130198703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
US20110145770A1 (en) | Device Annotation | |
US9262574B2 (en) | Voltage-related analysis of layout design data | |
US20170262570A1 (en) | Layout Design Repair Using Pattern Classification | |
US10089432B2 (en) | Rule-check waiver | |
JP2018518757A (ja) | レイアウト系検査のための解析プロセス・パラメータの視覚化 | |
US20100229133A1 (en) | Property-Based Classification In Electronic Design Automation | |
US20130263074A1 (en) | Analog Rule Check Waiver | |
US20100023897A1 (en) | Property-Based Classification In Electronic Design Automation | |
US10311199B2 (en) | Pattern matching using edge-driven dissected rectangles | |
US20110119544A1 (en) | User Guided Short Correction And Schematic Fix Visualization | |
US20110265054A1 (en) | Design-Rule-Check Waiver | |
US11023648B2 (en) | Puzzle-based pattern analysis and classification | |
US20120054703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
US20120192134A1 (en) | User Guided Short Correction And Schematic Fix Visualization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140605 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140610 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140704 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5619210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |