JP2002177485A - パチンコ遊技機における電源基板 - Google Patents

Abstract

(57)【要約】 【課題】 複数の制御基板の小型化とコストダウンとを
図ると共に、電源断状態により遊技者に不利益を与える
ことを防ぎ、かつＲＡＭの記憶を任意に消す。 【解決手段】 電源基板３４に、主制御基板２２、払出
制御基板２４、図柄表示制御基板、音声制御基板および
ランプ制御基板が接続される。電源基板３４は、ＡＣ２
４ＶからＤＣ５Ｖ,ＤＣ１２Ｖ,ＤＣ２４ＶまたはＤＣ３
０Ｖを生成する４基の電源生成回路を備え、各電源生成
回路で生成した電源が対応する制御基板２２,２４に供
給される。電源基板３４に、主制御基板２２および払出
制御基板２４に配設されているＲＡＭをバックアップす
るためのコンデンサ７８が配設される。また電源基板３
４に、両制御基板２２,２４のＲＡＭを初期化するため
のＲＡＭクリアスイッチ６９が配設される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パチンコ遊技機
における電源基板に関し、更に詳細には、遊技媒体とし
てパチンコ球を使用するパチンコ遊技機において、複数
の制御基板で使用される電圧の異なる複数の電源を生成
して各制御基板に供給する電源基板に関するものであ
る。

【０００２】

【従来の技術】パチンコ機の基本的構成としては、外枠
に組付けられた前枠の各部に、窓枠、ガラス扉、上下の
球皿、打球発射装置、球送り装置、各種の球処理部等を
有する裏機構セット盤等の遊技構成部材が夫々設置され
ると共に、前枠の正面内部に、図柄可変表示装置、電動
式入賞装置、スイッチ付き入賞具、遊技表示具、ランプ
類等の電気的遊技器具を備えた遊技盤が着脱交換可能に
セットされている。また裏機構セット盤においては、パ
チンコ機全体を制御するための主制御基板と、パチンコ
機の各構成部を制御をする、払出制御基板、図柄表示制
御基板、音声制御基板、ランプ制御基板、発射制御基板
等の各種制御基板が夫々所定部位に配置され、主制御基
板に対して各種制御基板が電気的に接続されている。

【０００３】前述したように、主制御基板を含む複数の
制御基板が分離されて別々に配置されているパチンコ機
では、裏機構セット盤の一側上部に配置される電源ユニ
ットに外部から所定電圧(ＡＣ２４Ｖ)の元電源の供給を
受け、この電源ユニットと各制御基板とを夫々接続する
電源配線を介して各制御基板に元電源を供給している。
そして、各制御基板では、当該基板に実装されている電
源生成回路で、電源ユニットから供給された元電源から
必要な電圧の電源を生成していた。

【０００４】

【発明が解決しようとする課題】前記複数の制御基板の
夫々が電源生成回路を備え、該回路において当該の制御
基板で必要となる電圧(例えばＤＣ１２Ｖ,ＤＣ２４Ｖ
等)の電源を生成する構成では、各制御基板のコストが
高くなるばかりでなく、各制御基板の小型化が妨げられ
る欠点が指摘される。

【０００５】ここで、前記パチンコ機では、遊技中にお
いて停電が発生すると、前記主制御基板のＲＡＭや払出
制御基板のＲＡＭに記憶されている情報が消えてしま
い、遊技者にとって不利益になると共に、遊技店と遊技
者との間でのトラブルの発生原因となる。また、特別な
遊技状態となっている場合であっても、遊技店の閉店時
には打ち切られてしまうため、その状態を翌日に持ち越
すことが、遊技者から強く望まれている。なお、前記主
制御基板および払出制御基板の夫々に、停電等に際して
バックアップ用電源をＲＡＭに供給するバックアップ手
段を設けることが提案される。しかし、この場合は複数
のバックアップ手段が必要となるため部品点数や組付け
工数等が増加してコストアップに繋がる難点がある。

【０００６】また、前述したようなバックアップ手段を
設けた場合、工場出荷時の検査の記憶情報が保持された
まま遊技店に設置されることがあり、この場合には営業
に支障を来たすおそれがある。なお、遊技機の機種ある
いは遊技店の経営上、必要に応じて閉店時の記憶情報を
翌日に残さないようにしたい要請もある。

【０００７】

【発明の目的】本発明は、前述した従来の技術に内在し
ている前記課題に鑑み、これを好適に解決するべく提案
されたものであって、遊技機に設けられる複数の制御基
板の小型化とコストダウンとを図ると共に、電源断状態
により遊技者に不利益を与えるの防ぎ、併せて必要に応
じて記憶手段を初期化させ得るパチンコ遊技機における
電源基板を提供することを目的とする。

【０００８】

【課題を解決するための手段】前述した課題を克服し、
所期の目的を好適に達成するため、本発明に係るパチン
コ遊技機における電源基板は、複数の制御基板が配設さ
れたパチンコ遊技機における電源基板であって、外部か
ら供給される所定電圧の元電源から、前記制御基板で使
用される電圧の異なる電源を生成して対応する各制御基
板に供給する複数種の電源生成回路と、前記元電源が供
給されない電源断状態となったときに、少なくとも遊技
機全体を制御するための主制御基板の記憶手段および払
出制御基板の記憶手段に夫々バックアップ用電源を供給
するバックアップ手段と、前記主制御基板の記憶手段お
よび払出制御基板の記憶手段を同時に初期化させるクリ
ア手段とから構成したことを特徴とする。

【０００９】

【作用】遊技機に配設された電源基板では、外部から供
給される所定電圧の元電源から、複数の制御基板で使用
される電圧の異なる複数の電源を生成し、該電源を対応
する各制御基板に夫々供給する。すなわち、電圧の異な
る複数の電源を電源基板で一括して生成するので、各制
御基板に電源生成回路を設ける必要はなく、制御基板の
小型化を図り得ると共に製造コストも低減し得る。また
電源基板への元電源の供給が停止する電源断状態では、
該基板のバックアップ手段から主制御基板の記憶手段お
よび払出制御基板の記憶手段にバックアップ用電源が供
給され、両記憶手段の記憶情報を保持するから遊技者に
不利益を与えることはない。しかも、両記憶手段に記憶
されている情報は、クリア手段により任意に初期化して
消すことができる。

【００１０】

【発明の実施の形態】次に、本発明に係るパチンコ遊技
機における電源基板につき、好適な実施例を挙げて、添
付図面を参照しながら以下詳細に説明する。なお本実施
例では、パチンコ遊技機として、貸球用のカードおよび
カードユニットを利用して貯留球を貸出し得るカード式
のパチンコ機を例として説明するが、カードユニットを
利用しないパチンコ機であってもよい。

【００１１】そこで、先ず本実施例の電源基板が実施さ
れるパチンコ機について、図１〜図３を参照して要約説
明する。本実施例のパチンコ機Ｐは、その基本的な概略
構成として、外枠Ａの開口前面側に対して前枠Ｂが、連
結支持手段および施錠手段を利用して着脱および開放可
能に組付けられている。そして前枠Ｂの内外部分には、
横開き式のガラス扉Ｄを組付けた窓枠Ｃと、ガラス扉Ｄ
の下部において前枠Ｂに対して着脱および開放可能に組
付けられる開閉セット板の前側に上球皿Ｅが組付けられ
ると共に、該開閉セット板の後側に電動式の球送り装置
(図示せず)等がセットされている。また、前記前枠Ｂの
下部に下球皿Ｆおよび打球発射装置Ｈ等が設置されると
共に、裏側に裏機構セット盤Ｇ等が装備され、更に該前
枠Ｂの後側に設けた保持枠１０の正面内部に、所要の遊
技領域Ｊａを構成した遊技盤Ｊが着脱交換可能にセット
される。一方、貸球の払出し制御に必要とされる球貸し
ユニット(カバー式)Ｋが、パチンコ機Ｐの側方(外枠Ａ
の隣接部位)に設置されて各電子制御部と接続されてい
る。

【００１２】前記裏機構セット盤Ｇは、前枠Ｂ裏側に位
置する前記遊技盤Ｊセット用の保持枠１０の裏側に着脱
可能に装備され、図１に示す如く、該保持枠１０に対応
し得る方形サイズに樹脂成形された本体１１の中央部に
遊技盤裏面の点検用の窓口１２が開口され、この窓口１
２内に遊技盤Ｊの裏面に着脱可能に配設された裏セット
部材１３が臨んでいる。この裏セット部材１３には、遊
技盤Ｊに配設された各種入賞用部品に入って裏側へ通出
されるセーフ球を排出案内する複数の通路(図示せず)が
形成されると共に、遊技盤Ｊの表面に配設された表示枠
体１４に対応する位置に、図柄表示制御基板２９を備え
る図柄表示装置(構成部)１５が着脱可能に配設されるよ
うになっている。なお、以後の説明において、「左」,
「右」は、パチンコ機Ｐを裏側から視た状態(図１の状
態)において指称するものとする。

【００１３】前記裏機構セット盤Ｇのその他の構成とし
て、前記窓口１２の上部から右側部に亘る外周囲部に球
貯留排出経路部１６等が配設されている。また、この球
貯留排出経路部１６の下側に、カセット形態とされる電
動制御式の貸球用および賞球用の球払出装置(構成部)Ｌ
が前後の関係で設置される一方、これら球払出装置Ｌの
下方に、該装置Ｌから払出された貸球および賞球を前記
上球皿Ｅまたは下球皿Ｆへ排出する球排出経路(図示せ
ず)が形成されており、前記球貯留排出経路部１６に貯
留された所定数のパチンコ球(貯留球)が、各球払出装置
Ｌの作動により貸球または賞球として払出されるように
なっている。また前記窓口１２の下方に、アウト球およ
びセーフ球を機外へ排出する球通出経路が形成される他
に、球抜き装置,賞球満杯検出装置および貸球用の検出
スイッチ(何れも図示せず)等が夫々設置されている。

【００１４】前記裏機構セット盤Ｇにおける本体１１の
裏側には、図１に示す如く、その上方右隅部に、枠用の
外部接続端子板１７が設置されると共に、前記窓口１２
の下方には、前記打球発射装置(構成部)Ｈを制御する発
射制御基板１８を収容した発射制御装置１９と、前記遊
技盤Ｊでのパチンコゲームに応じた効果音を発生する図
示しない効果音発生装置(構成部)を発生制御する音声制
御基板２０を収容した音声制御装置２１とが左右に離間
して配置されている。また発射制御装置１９あるいは音
声制御装置２１と一部が前後の関係で重なるようにし
て、パチンコ機Ｐを全体的に制御する主制御基板２２を
収容した主制御装置２３および前記球払出装置Ｌを制御
する払出制御基板２４を収容した払出制御装置２５が左
右に隣接する状態で本体１１に配置されている。なお、
各制御基板１８,２０,２２,２４のコネクタ差し込み口
は、各基板に重なり合うことなく、全て露出している。
また、本体１１における払出制御装置２５の配置位置よ
り上方には、前記払出制御基板２４および主制御基板２
２と賞球用の球払出装置Ｌとを接続する払出中継基板２
６、電源分配基板２７および球貸しユニットＫと接続し
て各種データの入力および出力を行なうためのコネクタ
を備えたインターフェースボード２８が配置されてい
る。前記電源分配基板２７は、インターフェースボード
２８および発射制御基板１８に接続してある(図１２参
照)。

【００１５】また、前記裏機構セット盤Ｇに配設される
前記裏セット部材１３の裏面には、図３に示す如く、前
記図柄表示装置１５の配置位置の左方に、ランプ中継基
板３０と、前記遊技盤Ｊでのパチンコゲームに応じたラ
ンプ表示を行なう図示しないランプ装置(構成部)を制御
するランプ制御基板３１を収容したランプ制御装置８１
とが上下の関係で配置されると共に、該図柄表示装置１
５の配置位置の下方に、主制御用中継基板３２が配置さ
れている。そして、前記複数の基板３０,３１,３２が配
設された裏セット部材１３の裏面には、前記図柄表示装
置１５の裏側を覆蓋保護する裏カバー部材３３が開閉お
よび着脱可能に取着されており、該裏カバー部材３３の
裏側(背面側)に、前記各制御基板に必要な電圧の異なる
複数の電源を生成して供給するための電源基板３４を収
容した電源装置３５が配置されるようになっている。す
なわち、図１に示す如く、裏カバー部材３３に配置され
た電源基板３４は、遊技機裏側の略中央部に位置し、該
電源基板３４の周囲に、該電源基板３４から電源が供給
される前述した主制御基板２２、払出制御基板２４、図
柄表示制御基板２９、音声制御基板２０、ランプ制御基
板３１、発射制御基板１８および電源分配基板２７が配
置されるよう構成してある。

【００１６】なお、前記主制御基板２２に、払出制御基
板２４、図柄表示制御基板２９、音声制御基板２０およ
びランプ制御基板３１が接続されると共に、前記発射制
御基板１８は、払出制御基板２４に接続されるよう構成
される。そして、前記遊技盤Ｊを交換して遊技内容を変
更する際には、主制御基板２２、図柄表示制御基板２
９、音声制御基板２０およびランプ制御基板３１が遊技
盤Ｊと共に交換され、払出制御基板２４および発射制御
基板１８については各遊技内容に共通的に使用されるよ
うになっている。

【００１７】前記裏カバー部材３３は、図６〜図８に示
すように、全体が略矩形の箱形状に合成樹脂成形されて
いる。そして上側部分に、裏セット部材１３の裏面に対
して大きな離隔空間の保護室Ｒ₁を画成した箱部３６が
形成されて、同箱部３６内に前記図柄表示装置１５を収
容保護し得、また下側部分に裏セット部材１３の裏面に
対して小さな離隔空間の保護室Ｒ₂を画成した蓋部３７
が形成されて、両部３６,３７の高低差による凹部空間
が前記電源装置３５の設置収容凹部３８とされている
(図５参照)。

【００１８】前記箱部３６の背面板部には、放熱用の複
数の長孔３６ａが形成されると共に、遊技盤用の外部接
続端子板３９が着脱可能に収納配置される端子板収納部
３６ｂが凹設されている。また箱部３６の下板部には、
図４に示す如く、前記設置収容凹部３８に位置する電源
装置３５の上側に臨む位置に、複数の放熱用の放熱口３
６ｃが開設されている。

【００１９】前記蓋部３７の背面板部には、電源装置３
５のための設置部４０が形成されており、この設置部４
０では、電源装置３５をセット可能にするために、左右
および下側部において所定高さで立上がる保護枠４１が
形成されている。また設置部４０の上端縁部と箱部３６
との連設部には、後述する取付けベース体４２を着脱可
能に取付けるための第１の係止手段として、例えば複数
の係止孔４０ａが左右に離間して形成される一方、該設
置部４０の下部側に、取付けベース体用の位置決め手段
としてのピン４０ｂが突設されている。更に、該ピン４
０ｂを挟む左右両側に離間して、ネジ孔４０ｃが夫々螺
設されると共に、該設置部４０の右部には、電源装置３
５の後述する収容ケース体４３を定位置に位置決め係止
する第２の係止手段として、例えば弾性変形可能な係止
フック４４が形成されている。なお、蓋部３７の下板部
には、前記裏セット部材１３や遊技盤Ｊおよび図柄表示
装置１５等から導出する各種の電気的配線用の引出し口
４５が形成されている。

【００２０】前記裏カバー部材３３の着脱・開閉技術に
ついては、一例として図４および図５に示すように、連
結支持手段として裏カバー部材３３の図において左側上
下に形成された各支持片４６の孔４６ａと、前記裏セッ
ト部材１３の左側に取着された支持板４７の上下の支軸
４７ａを利用して、上下方向への着脱と、左右方向への
回動(横開き)が可能に連結支持され、また係脱手段とし
て裏カバー部材３３の図において右側のフランジ部４８
の上下に配置された出没式の係止具(ピン状の止め具)４
９と、裏セット部材１３における右側上下に形成された
係止筒部５０(図３参照)とを利用して、係脱(施錠およ
び解錠)可能に係止されるようになっている。なお、裏
セット部材１３に対する裏カバー部材３３の着脱・開閉
技術に関しては、実施例の構成に限定されるものでな
く、例えば裏セット部材１３または裏カバー部材３３に
配設した回動式止め具を相手側に係脱可能に係止し得る
形式のもの、等各種の構成のものを採用可能である。ま
た、着脱・開閉手段と係脱手段とは左右逆であってもよ
い。

【００２１】前述した裏カバー部材３３における蓋部３
７の設置部４０に対して、外部から所定電圧(ＡＣ２４
Ｖ)の元電源が供給される電源基板３４を備える電源装
置３５が、外側(裏側)から着脱交換可能にセットされて
前記設置収容凹部３８内に保護されるようになってい
る。この電源装置３５は、図８に示すように、合成樹脂
製で方形皿状に形成された収容ケース体４３に、カバー
体５１を着脱可能に組付けることで収容箱体５２が構成
され、該収容箱体５２に内部画成した収容室５３に電源
基板３４が収容セットされるよう構成される。そして、
箱体単位で取扱い得る該電源装置３５は、前記設置部４
０に配設された取付けベース体４２を介して該設置部４
０に取付けられるようになっている。

【００２２】前記取付けベース体４２は、前記設置部４
０に対する電源装置３５の取付け強度を向上すると共
に、前記電源基板３４に対するノイズ防止を図るものと
して、金属板により方形蓋皿状に形成されたもので、図
９に示す如く、その上端縁部には、設置部４０に形成さ
れた前記各係止孔４０ａと対応する位置に第１の被係止
手段としての係止片４２ａが夫々形成され、また下端部
側には、設置部４０に突設されたピン４０ｂおよび各ネ
ジ孔４０ｃと対応する位置に被位置決め手段としての位
置決め孔４２ｂおよび通孔４２ｃが形成されている。そ
して、設置部４０の係止孔４０ａに係止片４２ａを挿通
して係止すると共にピン４０ｂを位置決め孔４２ｂに挿
通することで、設置部４０に対して取付けベース体４２
を位置決めした状態で、各通孔４２ｃに挿通した固定手
段としてのネジ５４を対応するネジ孔４０ｃに螺挿する
ことで、該取付けベース体４２が設置部４０に位置決め
固定されるよう構成される。なお、設置部４０に設けら
れた前記係止フック４４と対応する部位の取付けベース
体４２は切欠かれており、取付けベース体４２に取付け
られる収容ケース体４３に係止フック４４が係止し得る
ようになっている。

【００２３】前記取付けベース体４２における横長方形
状の底板部には、図８および図９に示す如く、上下およ
び左右に離間する４箇所に、収容ケース体４３を係脱可
能に係合する第１の係合手段としての係合片５５が、夫
々後方(収容ケース体４３側)に向けてＬ字状に立上がる
よう折曲形成されている。なお、上下に対向する係合片
５５,５５では、底板部から離間する端部で略平行に折
曲された片部が対向する向きとなるよう設定される。

【００２４】前記収容ケース体４３は、合成樹脂材によ
り方形蓋皿状に形成されたもので、その底板部４３ａに
電源基板３４が収容設置されるようになっている。この
収容ケース体４３における底板部４３ａの外面(取付け
ベース体４２を指向する面)には、図８および図９に示
す如く、前記取付けベース体４２の各係合片５５に対応
して第１の被係合手段としての被係合片５６が夫々形成
されており、上下に対向する被係合片５６,５６では、
底板部４３ａから離間する端部で略平行に折曲された片
部が相反する向きとなるよう設定される。すなわち、取
付けベース体４２に対して収容ケース体４３を、各係合
片５５の右側に対応する各被係合片５６を臨ませた状態
で、該収容ケース体４３を左方へスライドすることによ
って、係合片５５に被係合片５６が前後の関係で係合し
て、取付けベース体４２に対して収容ケース体４３が後
方への抜け止めがなされた状態で位置決め保持されるよ
う構成される。そして、この状態で前記設置部４０に形
成されている係止フック４４が収容ケース体４３の右端
縁部に係合し、該収容ケース体４３の右方向へのスライ
ドを規制することで、収容ケース体４３は取付けベース
体４２に位置決め状態で取付けられる。なお、各被係合
片５６の右端部に規制片５６ａが設けられており、該規
制片５６ａが係合片５５の右端部に当接することで、収
容ケース体４３の左方への位置規制がなされるよう構成
してある。

【００２５】前記収容ケース体４３の左右の側端部に
は、第２の係合手段としての係合突起５７が上下に離間
して複数突設されると共に、該ケース体４３の下端部に
は、同じく第２の係止手段としての係合突起５７が左右
方向の略中央に突設されている。そしてこれら複数の係
合突起５７を介して、該収容ケース体４３に前記カバー
体５１が着脱可能に取付けられるよう構成してある。

【００２６】前記カバー体５１は、前記電源基板３４を
透視可能に覆蓋保護するものであって、透明な合成樹脂
材により箱状に形成され、その背面部５１ａおよび上下
面部５１ｂ,５１ｃには、放熱用の孔部５１ｄが多数形
成されている。なお、カバー体５１の下部および右側部
には、収容ケース体４３の底板部４３ａに対して背面部
５１ａより小さな離間間隔で対向するフランジ部５１ｅ
が形成され、下部側のフランジ部５１ｅに、前記電源基
板３４に設けられる各コネクタ５８,５９,６０,６１,６
２,６３を外部に挿通するためのコネクタ用通孔６４が
対応的に設けられている(図１１参照)。また右側部のフ
ランジ部５１ｅに、電源基板３４に設けられる電源プラ
グ６５や電源スイッチ６６を外部に挿通するためのプラ
グ用通孔６７および電源用通孔６８が対応的に設けられ
ている。更に、カバー体５１には、電源基板３４に配設
されているＲＡＭクリアスイッチ６９と対応する位置
に、前記背面部５１ａから内側(収容ケース体４３側)に
所定高さで凹設した段部７０が形成され、該段部７０に
ＲＡＭクリアスイッチ６９を外部に挿通するためのＲＡ
Ｍクリアスイッチ用通孔７０ａが形成してある。

【００２７】前記カバー体５１における左右の側端部お
よび下端部には、第２の被係合手段としての係合孔７１
が、前記収容ケース体４３の各係合突起５７と対応する
位置に形成されており(図８参照)、これら複数の係合孔
７１を収容ケース体４３の対応する係合突起５７に係合
することで、該カバー体５１が収容ケース体４３に工具
等を用いることなく着脱可能に取付けられるようになっ
ている。またカバー体５１の収容ケース体４３を指向す
る内面側の周縁部に、収容ケース体４３の底板部４３ａ
に収容された電源基板３４に当接する複数の位置決め片
７２が突設されており、収容ケース体４３にカバー体５
１を取付けたときに、前記収容室５３に収容される電源
基板３４を、底板部４３ａと位置決め片７２とにより前
後から挟持することで位置決めセットするよう構成され
る。すなわち、収容ケース体４３およびカバー体５１に
対し、電源基板３４はネジ等の固定手段を用いることな
く位置決めセットされるようになっている。

【００２８】前記電源基板３４には、図１０に示す如
く、その右上部に電源プラグ６５が設けられ、該プラグ
６５に、外部電源に接続される電源コード７３(図１参
照)が接続されて、該電源基板３４に例えばＡＣ２４Ｖ
の電源が供給されるようになっている。また電源プラグ
６５の下方に電源スイッチ６６が配設され、該スイッチ
６６のＯＮ−ＯＦＦ操作によって、電源の入・切が行な
われる。更に、電源基板３４の下部側には、主制御基板
用のコネクタ５８、ランプ制御基板用のコネクタ６２、
図柄表示制御基板用のコネクタ６０、音声制御基板用の
コネクタ６１、払出制御基板用のコネクタ５９および電
源分配基板用のコネクタ６３が、左側から順に配設され
ている。これら各コネクタ５８,６２,６０,６１,５９,
６３は、当該電源基板３４を収容箱体５２に収容セット
した際に、図１１に示すように、前記カバー体５１の対
応するコネクタ用通孔６４から後方に突出し、その後向
きに開口する各接続口に、各制御基板２２,３１,２９,
２０,２４,２７に接続されている電源配線のコネクタ
(図示せず)を簡単に接続し得るようになっている。

【００２９】前記電源基板３４には、図１２に示す如
く、主制御基板２２、払出制御基板２４、図柄表示制御
基板２９、音声制御基板２０およびランプ制御基板３１
等で使用される電圧の異なる複数の電源を、前記元電源
から生成する複数種の電源生成回路７４,７５,７６,７
７を備え、各回路７４,７５,７６,７７で生成された各
電源が、前記各コネクタ５８,６２,６０,６１,５９を介
して対応する制御基板２２,３１,２９,２０,２４に供給
されるよう構成してある。なお、前記電源分配基板２７
には、該電源基板３４からＡＣ２４Ｖの電源がそのまま
供給されるようになっている。

【００３０】ちなみに、前述した各制御基板で使用され
る電源は、以下通りである。 主制御基板２２では、始動入賞口開閉用(普通電動役
物)のソレノイド、大入賞口開閉用のソレノイド、大入
賞口内部の経路切替えソレノイド等のソレノイド駆動用
電源としてＤＣ３０Ｖ、始動入賞口ＳＷ、各入賞口Ｓ
Ｗ、大入賞口内部の特定通過カウントＳＷ、カウントＳ
Ｗ等の入賞検知の信号の受け渡しや大当たり情報や図柄
確定回数等の遊技盤情報を外部に出力するための情報出
力用電源およびＬＥＤ(普通図柄表示基板電源)等の表示
用電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ
５Ｖおよび停電時におけるＲＡＭバックアップ用の電源
としてＤＣ５Ｖが使用される。 払出制御基板２４では、球払出装置Ｌ内部の球送りの
役目を担う球払出しソレノイド等のソレノイド駆動用電
源としてＤＣ３０Ｖ、球貸し２５個確認用ＳＷ等の検知
信号の受け渡しやＬＥＤ(球貸しＬＥＤ)等の表示用電源
としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖお
よび停電時におけるＲＡＭバックアップ用の電源として
ＤＣ５Ｖが使用される。 図柄表示制御基板２９では、バックライト用の電源と
してＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖ
が使用される。 音声制御基板２０では、スピーカから音声を出力する
ための電源としてＤＣ１２ＶおよびＩＣ回路用の電源と
してＤＣ５Ｖが使用される。 ランプ制御基板３１では、サイドランプ、風車ラン
プ、アタッカーランプ、枠飾りランプ等のランプ表示用
電源としてＤＣ２４Ｖ、始動入賞記憶数ＬＥＤ、賞球Ｌ
ＥＤ等の表示用電源としてＤＣ１２ＶおよびＩＣ回路用
の電源としてＤＣ５Ｖが使用される。 発射制御基板１８では、打球発射部に球を送るための
球送りソレノイド、打球発射のための発射ソレノイド等
のソレノイド駆動用電源としてＤＣ２１.１Ｖ、発射制
御基板１８が電源基板３４からＡＣ２４Ｖの供給を受け
ると点灯する電源確認用ＬＥＤおよびタッチセンサＩＣ
回路用の電源としてＤＣ１２Ｖ、ＩＣ回路用の電源とし
てＤＣ５Ｖが使用される。なお、ＩＣ回路は、ＣＰＵ,
ＲＯＭ,ＲＡＭ(記憶手段)等を指称するものである。

【００３１】すなわち前記電源基板３４は、ＡＣ２４Ｖ
からＤＣ５Ｖを生成する第１電源生成回路７４、ＡＣ２
４ＶからＤＣ１２Ｖを生成する第２電源生成回路７５、
ＡＣ２４ＶからＤＣ２４Ｖを生成する第３電源生成回路
７６、ＡＣ２４ＶからＤＣ３０Ｖを生成する第４電源生
成回路７７を備え、各回路７４,７５,７６,７７で生成
された異なる電圧の電源が、対応する制御基板２２,３
１,２９,２０,２４に夫々供給されるようになってい
る。なお実施例では、前記発射制御基板１８は、当該の
制御基板１８で使用される異なる電圧の電源を生成する
ための電源生成回路を備え、電源基板３４から電源分配
基板２７を介して供給されるＡＣ２４Ｖの電源から、該
電源生成回路により前述した各電圧の電源を生成するよ
う構成されている。また前記球貸しユニットＫには、通
信に必要なＡＣ２４Ａの電源が、電源基板３４から電源
分配基板２７およびインターフェースボード２８を介し
て供給されるようになっている。

【００３２】前記電源基板３４には、図１３に示す如
く、少なくとも前記主制御基板２２および払出制御基板
２４に配設されているＲＡＭをバックアップするバック
アップ手段としてのコンデンサ７８(例えば電気二重層
式が好適に用いられるが、その他の型式も採用可能であ
る)が１基配設されている。そして、閉店時や停電時等
の電源断状態によって、電源基板３４に外部から元電源
が供給されなくなったときには、主制御基板２２のＲＡ
Ｍおよび払出制御基板２４のＲＡＭに対して、該コンデ
ンサ７８からバックアップ用電源を夫々供給して両ＲＡ
Ｍのバックアップを行ない、該ＲＡＭに記憶されている
情報を所定の時間(バックアップ時間)だけ保持し得るよ
う構成される。なお、バックアップ時間は、容量の異な
るコンデンサと交換することで、適宜に変更可能となっ
ている。

【００３３】前記電源基板３４には、電源断を監視する
電源断監視回路７９が設けられ、予め設定された監視電
源が一定電圧以下になったときに、前記主制御基板２２
および払出制御基板２４に対して、通常の制御から電源
断制御に切換えるための電源断信号を出力するよう設定
されている。そして主制御基板２２および払出制御基板
２４は、電源断信号を受取ると、バックアップに必要な
処理(電源断処理)を実行するようになっている。実施例
では、監視電源としてソレノイド駆動用のＤＣ３０Ｖの
電源を監視し、該監視電源の電圧が、ソレノイドが通常
の遊技に不具合を生ずることなく動作する最低限の電圧
である約ＤＣ２０Ｖ以下(停電検知電圧)になったとき
に、電源断信号を出力するよう設定してある。

【００３４】ここで、前記主制御基板２２における電源
断制御による電源断処理は、以下の通りである。バック
アップデータとしてレジスタ、スタックポインタをＲＡ
Ｍに記憶させる。普通図柄の出力をＯＦＦする。始動入
賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉
用のソレノイド、大入賞口内部の経路切替え用ソレノイ
ドの出力をＯＦＦする。ランプ制御基板３１に電源断時
消灯用コマンドを送信する(点灯、点滅していた前記ラ
ンプ,ＬＥＤを全て消灯させる)。音声制御基板２０に無
音コマンドを送信する(出力していた音声を停止させ
る)。球払出装置Ｌが駆動中(球払出装置Ｌに設けられて
いる賞球計数センサ(払出された球の確認を行なう)の入
力処理中)に電源断となり、払出された球をカウントし
なかったり、２度検出するのを防ぐための処理を行な
う。バックアップフラグを設定する(復電時には、この
フラグを基にバックアップデータに異常がないかの確認
を行なう)。ＲＡＭに対してのアクセスを禁止する。上
記の処理終了後、ＣＰＵの停止できる状態(ＣＰＵの電
源停止待機状態)で待機する(プログラムがループしてい
る状態でＣＰＵへの電源供給が途絶えるのを待ってい
る)。なお、復電とは、電源スイッチ６６をＯＦＦから
ＯＮに切換えたときや停電後、あるいは後述の瞬停時に
電圧が正規の電圧に達したことを意味する。

【００３５】また、前記払出制御基板２４における電源
断制御による電源断処理は、以下の通りである。バック
アップデータとしてレジスタ、スタックポインタをＲＡ
Ｍに記憶させる。球払出装置Ｌに設けられている賞球ソ
レノイド、球貸しソレノイドへの出力をＯＦＦし、新た
な払出し動作を行なわないようにする。エラー表示部８
３の出力をＯＦＦする。主制御基板２２から送信された
制御コマンドをバックアップデータとしてＲＡＭに記憶
させる。球払出装置Ｌが駆動中(球払出装置Ｌに設けら
れている賞球計数センサ(払出された球の確認を行なう)
の入力処理中)に電源断となり、払出された球をカウン
トしなかったり、２度検出するのを防ぐための処理を行
なう。バックアップフラグを設定する(復電時には、こ
のフラグを基にバックアップデータに異常がないかの確
認を行なう)。ＲＡＭに対してのアクセスを禁止する。
上記の処理終了後、ＣＰＵの停止できる状態(ＣＰＵの
電源停止待機状態)で待機する(プログラムがループして
いる状態でＣＰＵへの電源供給が途絶えるのを待ってい
る)。なお、前記エラー表示部８３は、払出制御基板２
４に近接して配設され、払出装置Ｌの故障や満杯報知
等、エラーの種類に応じた表示を行なうものである。

【００３６】前記電源基板３４には、リセット信号回路
８０が配設されており、前記電源断監視回路７９から電
源断信号が出力された後(完全な停電時および電圧が停
電検知電圧より一瞬低下した後に正常に復帰する瞬停
時)、および前記電源スイッチ６６をＯＦＦからＯＮに
切換えたときに、前記主制御基板２２、払出制御基板２
４、図柄表示制御基板２９、音声制御基板２０およびラ
ンプ制御基板３１に対して、各ＣＰＵを初期状態から作
動させる(ＣＰＵのセキュリティチェックやＣＰＵの初
期設定を行ない、プログラムを００００番地からスター
トさせる)ためのリセット信号を出力(ＯＮ)するよう設
定されている。なお、電源断信号が出力された後に出力
されるリセット信号は、電源断信号が出力されてから、
該電源断信号により開始される主制御基板２２および払
出制御基板２４のバックアップ処理に必要な時間を経過
後に出力(ＯＮ)され、所定時間後にＯＦＦされるよう設
定してある。また電源スイッチ６６をＯＦＦからＯＮに
切換えたときや停電後の復帰時に出力されるリセット信
号は、電源立上がり時と同時にリセット信号も立上が
り、所定電圧(例えば停電検知電圧あるいは予め設定さ
れたリセット電圧等)となった時点を基準とした所定時
間後にＯＦＦされるよう設定してある。そして各制御基
板２２,２４,２９,２０,３１は、図１３に示すリセット
入力回路８４を介して入力されるリセット信号がＯＮか
らＯＦＦになったとき(立下がり時)に、各ＣＰＵを初期
状態からスタートさせるリセット処理を実行するように
なっている。

【００３７】前記各制御基板２２,２４,２９,２０,３１
へのリセット信号の入力は同時になされるよう設定され
ており、各制御基板２２,２４,２９,２０,３１へのリセ
ット信号のタイミングがズレて、信号を受信できなくな
る制御基板が発生するのは防止されるよう構成してあ
る。なお、電源スイッチ６６をＯＦＦからＯＮに切換え
たときや停電後の復帰時に出力されるリセット信号の出
力時間の基準を、監視電源の供給を受ける構成部が動作
し得る最低限の値である停電検知電圧とした場合は、構
成部が動作し得る最低限の値の電圧を確保した後にリセ
ット処理が行なわれるから、各構成部の動作を確実に保
証し得る。

【００３８】ここで、前記電源断監視回路７９は、前述
したように監視電源が停電検知電圧になったときに主制
御基板２２や払出制御基板２４にバックアップ動作を行
なわせるための電源断信号を送信し、電源断信号を受取
った主制御基板２２や払出制御基板２４はバックアップ
処理(電源断処理)を行ない、そのＣＰＵが停止できる状
態で待機する。しかし、何らかの原因(ノイズの影響等)
によりパチンコ機Ｐに供給される元電源の電圧が一瞬低
下して、パチンコ機Ｐが完全に停止することなく電圧が
正常に復帰した場合(瞬停時)は、電源断信号を受取った
主制御基板２２や払出制御基板２４はバックアップ処理
を終えて、電源が切れることでＣＰＵの動作を停止でき
る状態で待機している状態であるため、主制御基板２２
および払出制御基板２４のＣＰＵは、停止のための待機
状態のまま処理を行なわないという不都合が起きる。そ
して、主制御基板２２の電源断処理時に主制御基板２２
から無音コマンドを受取った音声制御基板２０では、電
圧が正常に復帰した場合も主制御基板２２から新たな信
号を受取ることがないので無音状態を継続し、また電源
断時消灯用コマンドを受取ったランプ制御基板３１で
は、電圧が正常に復帰した場合も主制御基板２２から新
たな信号を受取ることがないのでパチンコ機Ｐのランプ
等を消灯した状態を継続する不都合が起きる。しかし実
施例では、電源断信号の出力後にリセット信号を出力
し、瞬停後に再び電圧が正常に復帰すれば、主制御基板
２２や払出制御基板２４のＣＰＵがリセット信号の入力
によってリセット処理(ＣＰＵのセキュリティチェック
やＣＰＵの初期設定を行ない、プログラムを００００番
地からスタートさせる処理)を開始することができるよ
う構成してあるから、前述した不都合を生ずることはな
い。

【００３９】前記電源基板３４には、主制御基板２２の
記憶手段としてのＲＡＭおよび払出制御基板２４の記憶
手段としてのＲＡＭを同時に初期化(クリア)させるため
の、ＲＡＭクリアスイッチ(クリアスイッチ)６９が配設
されており、該クリアスイッチ６９は、前記収容ケース
体４３に形成されているＲＡＭクリアスイッチ用通孔７
０ａを介して後方に延出し、外部から指先でＯＮ−ＯＦ
Ｆ操作し得るよう構成される。そして、電源基板３４に
設けられたＲＡＭクリアスイッチ回路(クリアスイッチ
回路)８２では、ＲＡＭクリアスイッチ６９をＯＮ操作
した状態で前記電源スイッチ６６をＯＮ操作したときに
限り、両制御基板２２,２４に対してＲＡＭを初期化す
るためのクリアスイッチ信号を出力するよう設定されて
いる(図１４参照)。すなわち、実施例ではＲＡＭクリア
スイッチ６９、ＲＡＭクリアスイッチ回路８２および電
源スイッチ６６から記憶手段用のクリア手段が構成さ
れ、工場出荷時の検査の記憶情報や、閉店時の記憶情報
を消す場合に、該記憶手段用のクリア手段が好適に用い
られるようになっている。なお、実施例のＲＡＭクリア
スイッチ６９は、図示しない弾性手段等によって常には
ＯＦＦ状態に保持されており、該スイッチ６９を指先操
作によりＯＮ状態に切換えた後に離せば元のＯＦＦ状態
に自動的に戻るよう構成されている。

【００４０】

【実施例の作用】次に、前述のように構成された本実施
例に係るパチンコ遊技機における電源基板の作用につき
説明する。

【００４１】本実施例のパチンコ機Ｐでは、前記図柄表
示装置１５の裏側を覆蓋保護する裏カバー部材３３の設
置部４０に対して前記取付けベース体４２を、前記係止
孔４０ａ、ピン４０ｂ、係止片４２ａおよび位置決め孔
４２ｂを介して位置決めすると共に、前記各通孔４２ｃ
に挿通したネジ５４を対応するネジ孔４０ｃに夫々螺挿
することで位置決め固定する。また、前記収容ケース体
４３の底板部４３ａに電源基板３４をセットした状態
で、該ケース体４３に対してカバー体５１を、前記係合
突起５７と係合孔７１とを介して組付けることで、電源
基板３４が収容箱体５２に収容セットされた電源装置３
５が、箱型ユニット形態として構成される。そして、前
記収容ケース体４３を取付けベース体４２に対向すると
共に、前記係合片５５に被係合片５６を隣り合わせた状
態で、収容箱体５２を横方向にスライドさせることで、
係合片５５と被係合片５６との係合により収容箱体５２
は取付けベース上に位置決めされる。またこのとき、前
記設置部４０に設けられている係止フック４４が、弾性
変形によって収容ケース体４３の右端縁部に係合し、こ
れによって電源装置３５は裏カバー部材３３に位置決め
保持される。

【００４２】前記電源装置３５は裏カバー部材３３に対
して工具やネジ等の固定手段を用いることなく着脱可能
であるから、該装置３５のメンテナンスや前記電源基板
３４の交換等を簡単に行なうことができる。また、裏カ
バー部材３３に電源装置３５を配設した状態で、図５に
示す如く、両者３３,３５の後面は略同一面内に臨むよ
う設定されており、該電源装置３５が遊技機裏側に大き
く突出することはない。

【００４３】前述したように裏カバー部材３３に取付け
られた電源装置３５の電源基板３４には、前記主制御基
板２２、払出制御基板２４、図柄表示制御基板２９、音
声制御基板２０、ランプ制御基板３１および電源分配基
板２７が夫々電源配線を介して接続される。なお、電源
分配基板２７は、前記発射制御基板１８およびインター
フェースボード２８に電源配線を介して接続される。こ
の場合に電源基板３４は、図１に示す如く、パチンコ機
Ｐの裏面略中央に位置すると共に、該電源基板３４に電
源配線を介して接続される主制御基板２２、払出制御基
板２４、図柄表示制御基板２９、音声制御基板２０、ラ
ンプ制御基板３１および電源分配基板２７が、該電源基
板３４の周囲に纏めて配置されているから、電源基板３
４と各基板２２,２４,２９,２０,３１,２７とを接続す
る電源配線の長さを短かくすることができ、配線処理が
容易になると共にノイズの影響も受け難くなる。また、
基板間の電源配線の長さが短かくなるため、途中に不正
な基板を取付けるのを防止できると共に、不正な基板を
早期に発見することが可能となる。

【００４４】実施例では、前記裏セット部材１３の裏側
に裏カバー部材３３が配設され、該セット部材１３に配
設されている図柄表示制御基板２９およびランプ制御基
板３１は裏カバー部材３３で覆われるようになっている
が、裏カバー部材３３の下部側に電源基板３４を配置す
ると共に、該カバー部材３３の下端部に電気的配線用の
引出し口４５を形成しているから、両制御基板２９,３
１から導出する電源配線を引出し口４５から引出すこと
で、電源基板３４に最短距離で接続することができる。
しかも、電源基板３４に図柄表示制御基板２９およびラ
ンプ制御基板３１の電源配線を接続するためのコネクタ
６０,６２は、該電源基板３４の下部に設けてあるか
ら、これによっても電源配線を取回す長さを短かくする
ことができるものである。また、電源基板３４より下方
に配置されている前記主制御基板２２、払出制御基板２
４、音声制御基板２０および電源分配基板２７の電源配
線を接続するコネクタ５８,６１,５９,６３も、前記コ
ネクタ６０,６２と同じく電源基板３４の下部に設けて
いるから、同じくこれらの電源配線を取回す長さも短縮
される。なお、全てのコネクタ５８,６２,６０,６１,５
９,６３が纏めて配置されると共に露出しているから、
電源配線の接続、取外しの際の作業性が良好になると共
に、接続されている配線が容易に分かるので、不正な基
板の取付け防止を図り得る。

【００４５】前記裏カバー部材３３に配設された電源装
置３５(電源基板３４)は、パチンコ機Ｐ裏側の略中央部
に位置するから、遊技ホールにおいて、前記電源基板３
４に配設されている電源スイッチ６６やＲＡＭクリアス
イッチ６９の操作が容易となる。また裏カバー部材３３
は、パチンコ機Ｐ裏側において一番突出する部品であ
り、該部材３３に電源基板３４を配設したことで高い放
熱効果が得られる。更に、前記球貯留排出経路部１６は
ノイズが多く発生する部位であるが、前記電源基板３４
は該経路部１６から離間しているから、ノイズの影響を
少なく抑えることができる。なお、前記裏カバー部材３
３は、図柄表示装置１５や各種基板を保護するべく機能
するものであるが、その下部側にはアタッカー等の部品
が臨むだけでスペースにゆとりがある部分であり、従来
はこの部分の有効利用がなされていなかった。しかし、
実施例ではこの部分に設置部４０を設けて電源装置３５
(電源基板３４)を配設したので、スペースの有効利用を
図ることができる。

【００４６】また前記裏カバー部材３３に電源基板３４
を配設してあるから、該裏カバー部材３３を開放するだ
けで、パチンコ機Ｐに配設される全ての基板(配線)を同
時に確認することができる。更に、裏カバー部材３３
は、前記電源装置３５と共にワンタッチで開放し得るよ
う構成してあるから、該カバー部材３３で覆われている
基板(裏セット部材１３に配設されている基板３０,３
１,３２等)も容易に確認でき、基板確認のために他基板
を取外したり取付ける作業を行なう必要はない。

【００４７】なお、実施例では遊技機裏面を見た場合
に、前記裏カバー部材３３を開放した状態においては、
各制御基板を取外すことなく、少なくとも主制御基板２
２および払出制御基板２４のＣＰＵ(ＲＯＭ)を確認する
ことができるように各制御基板が配置されている(図１
参照)。すなわち、各制御基板を取外すことなく、不正
なＣＰＵ(ＲＯＭ)を早期に発見することが可能となって
いる。

【００４８】前記電源基板３４には、外部電源からＡＣ
２４Ｖの元電源が供給され、該元電源から各電源生成回
路７４,７５,７６,７７により夫々電圧の異なる複数の
電源(ＤＣ５Ｖ,ＤＣ１２Ｖ,ＤＣ２４Ｖ,ＤＣ３０Ｖ)が
生成されて、各電源が対応する各制御基板２２,２４,２
９,２０,３１に夫々供給される(図１２参照)。また前記
発射制御基板１８には、電源分配基板２７を介して電源
基板３４からＡＣ２４Ｖがそのまま供給され、該制御基
板１８に配設されている電源生成回路により必要な電圧
の電源が生成される。

【００４９】すなわち、前記電源基板３４で、各制御基
板２２,２４,２９,２０,３１で使用される電圧の異なる
複数の電源を一括して生成するから、各制御基板毎に電
源生成回路を備える必要はなく、各制御基板２２,２４,
２９,２０,３１を小型化し得ると共にコストを低減する
ことができる。なお、実施例では前記発射制御基板１８
は独自の電源生成回路を備えているが、少なくとも前記
主制御基板２２および該主制御基板２２に直接接続され
る払出制御基板２４、図柄表示制御基板２９、音声制御
基板２０およびランプ制御基板３１等の遊技盤Ｊの交換
の際に交換される基板には電源生成回路は配設されてい
ないから、コスト削減に大きく寄与するものである。更
に、各制御基板２２,２４,２９,２０,３１に配設される
ＩＣ回路駆動用の電源電圧(ＤＣ５Ｖ)も、電源基板３４
で一括して生成しているから、各制御基板２２,２４,２
９,２０,３１でのＩＣ回路駆動用の電源電圧に誤差を生
ずることはなく、主制御基板２２と他の制御基板２４,
２９,２０,３１との間での信号の授受に支障を来たした
り、回路自体が破損するのを好適に防止し得る。なお、
前述したように発射制御基板１８は払出制御基板２４に
接続される(発射制御基板１８は、球貸しユニットＫが
インターフェースボード２８と未接続の場合に払出制御
基板２４から発射停止信号を受信した場合にのみ発射を
停止する)ものであって、前記主制御基板２２には接続
されていないから、発射制御基板１８がＩＣ回路駆動用
の電源電圧を独自に生成しても発射制御に不都合が生ず
るおそれはない。また発射制御基板１８は、遊技盤Ｊの
交換の際に関係なく共通して使われる部品であるので、
電源生成回路を備えていても、コスト的に影響がない。

【００５０】前記パチンコ機Ｐにおいて、例えば停電等
によって前記電源基板３４に元電源が供給されなくなる
(電源断状態になる)と、該電源基板３４では、前記コン
デンサ７８から主制御基板２２のＲＡＭおよび払出制御
基板２４のＲＡＭに対してバックアップ用電源が供給さ
れ、電源断時での遊技に関する情報が両ＲＡＭに記憶保
持される。すなわち、大当たり中や確率変動状態等の
特別遊技状態中に停電になった場合であっても、復電時
に続きから遊技を再開することができたり、貸球や賞球
の未払出し個数の状態を保持し、復電時に正確に払出し
を行なうことができ、遊技者に不利益を与えることはな
い。なお実施例のパチンコ機Ｐでは、閉店等により前記
電源スイッチ６６をＯＦＦしたときにも、前記コンデン
サ７８から主制御基板２２のＲＡＭおよび払出制御基板
２４のＲＡＭに対してバックアップ用電源が供給される
から、閉店時に確率変動状態となった記憶を翌朝へ持
ち越したり、あるいは貸球や賞球の未払出し個数の情
報を保持することができる。

【００５１】また、バックアップ用電源を供給するため
のコンデンサ７８を電源基板３４に配設してあり、通常
の電源供給と同一のコネクタ(配線)上でバックアップ用
電源を供給するから、バックアップ電源を供給するため
の、別の基板や配線等が増えることはなく、部品点数や
組立て工数の増加を防ぎ、コストを低廉に抑えることが
できる。しかもコンデンサ７８は１基であるから、前記
主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡ
Ｍにバックアップ用電源が供給されているバックアップ
時間に誤差を生ずるおそれはない。すなわち、両ＲＡＭ
のバックアップ時間(記憶時間)に誤差を生ずると、例え
ば主制御基板２２では記憶されている情報が、払出制御
基板２４では記憶されておらず、復電時における制御に
不具合を生ずるおそれがあるが、このような不都合の発
生は防止される。従って、遊技者に不利益を与えること
もない。

【００５２】次に、前記パチンコ機Ｐにおいて、前記監
視電源が一定電圧以下になると、前記電源断監視回路７
９から主制御基板２２および払出制御基板２４に対し
て、通常の制御から電源断制御に切換えるための電源断
信号が出力される。そして主制御基板２２および払出制
御基板２４は、電源断信号を受取ると、バックアップに
必要な前述した処理を実行する。すなわち、遊技に支障
を来たすような電圧低下時には、主制御基板２２および
払出制御基板２４は、前述したバックアップ処理を行な
うので、遊技者に不利益を与えることはなくなる。

【００５３】前記電源断監視回路７９では、前述したよ
うに監視電源が、ソレノイドが通常の遊技に不具合を生
ずることなく動作する最低限の停電検知電圧になったと
きに、電源断信号を出力するよう設定してある。すなわ
ち、電源断信号の出力時には、パチンコ機Ｐにおいて一
番高い電圧で駆動されるソレノイドが通常に動作してい
るから、他の全ての電気機器も通常に動作しており、動
作している機器と既に動作が不能となった機器とは混在
していない。従って、このときにバックアップ処理を行
なうことで、主制御基板２２と払出制御基板２４のバッ
クアップ処理時の情報に食い違いを来たすことはなく、
復電時の正常な動作が保証される。また前述した電源断
処理により、電源供給が停止する前に全てのＣＰＵは電
源停止待機状態となっているから、電源供給停止により
ＣＰＵ自体やプログラム等に不具合が発生するのは防止
される。

【００５４】更に、前記電源断監視回路７９から電源断
信号が出力された後には、各制御基板２２,２４,２９,
２０,３１での復電時にＣＰＵを正常に動作させるため
のリセット処理(リセット信号立下がり時に、ＣＰＵの
セキュリティチェックやＣＰＵの初期設定を行ない、プ
ログラムを００００番地からスタートさせる処理)を行
なわせるためのリセット信号が、前記リセット信号回路
８０から各制御基板２２,２４,２９,２０,３１に出力さ
れる。すなわち、停電後に電圧が正常に戻った復電時に
おけるＣＰＵの正常な動作は保証される。また実施例の
電源基板２４では、正常な電源のＯＦＦ、停電および瞬
停の何れの場合も電源断信号およびリセット信号が出力
されるから、瞬停の場合であっても、再び正常な電圧の
電源供給が開始されたとき(復電時)にはＣＰＵの正常な
動作を保証することができる。

【００５５】前述したように、電源断監視回路７９およ
びリセット信号回路８０は、対象となる全ての制御基板
に共通的に使用されるから、各制御基板への電源断信号
やリセット信号の出力は同時に行なわれ、各制御基板毎
の各処理のタイミングを合わせることができる。すなわ
ち、各制御基板毎の各処理のタイミングのズレに起因す
る不具合の発生を未然に防止し得る。しかも、電源断監
視回路７９およびリセット信号回路８０は電源基板３４
にのみ配設してあるから、各制御基板あるいは電源基板
以外の場所に別途回路を設けるといった無駄もなく、コ
ストを低廉に抑えることができる。なお、電源基板３４
に設けられた電源断監視回路７９により電圧低下の異常
を検知することで、遊技機全体に支障があるという判断
を行なうことができる。

【００５６】前記パチンコ機Ｐにおいて、前記主制御基
板２２のＲＡＭおよび払出制御基板２４のＲＡＭに記憶
されている工場出荷時の検査の情報や、閉店時の情報を
消す場合には、電源基板３４に設けられている前記ＲＡ
Ｍクリアスイッチ６９をＯＮ操作した状態で前記電源ス
イッチ６６をＯＮ操作することで、主制御基板２２およ
び払出制御基板２４に対して両ＲＡＭを初期化するため
のクリアスイッチ信号がＲＡＭクリアスイッチ回路８２
から同時に出力され、各ＲＡＭに記憶されている情報は
消去される。この場合に、ＲＡＭクリアスイッチ６９の
ＯＮ状態を保持したまま電源スイッチ６６をＯＮ操作し
たときに限り、ＲＡＭクリアスイッチ回路８２はクリア
スイッチ信号を出力するよう設定されているから、誤操
作によりＲＡＭが誤って初期化されるのを防止し得る。
また、ノイズの発生により誤作動することも抑制し得
る。更に、１つのＲＡＭクリアスイッチ６９の操作によ
り主制御基板２２のＲＡＭおよび払出制御基板２４のＲ
ＡＭを同時に初期化するから、両制御基板２２,２４で
のＲＡＭのクリア処理は同時に行なわれ、そのタイミン
グがズレることにより制御に支障を来たすのは防止され
る。

【００５７】ここで、実施例のパチンコ機Ｐは、全ての
入賞口に入賞検知ＳＷを備えており、主制御基板２２
は、各入賞口ＳＷからの入賞信号を検出すると、入賞口
に対応する賞球数をＲＡＭに記憶し、主制御基板用賞球
総数として管理を行ない、賞球数に対応する賞球制御コ
マンドを作成し、払出制御基板２４に送信する。主制御
基板用賞球総数は、入賞口に入賞する毎に対応する賞球
数が加算され、賞球計数センサ信号(球払出装置Ｌに設
けられた賞球が払出しされる毎に検出する入力信号)を
検出する毎に主制御基板用賞球総数から減算を行なう。
これに対し、払出制御基板２４は、主制御基板２２から
賞球制御コマンドを受信すると、賞球制御コマンドに対
応する賞球数をＲＡＭに記憶し、払出制御基板用賞球総
数として管理を行なう。また、払出制御基板２４は、球
払出装置Ｌを制御して、１個ずつ払出しを行ない、球払
出装置内の賞球計数センサの入力信号を検出し、払出制
御基板用賞球総数から−１減算を行ない、記憶している
払出制御基板用賞球総数の値が０になるまで、払出しの
動作を行なう。

【００５８】従って、前記ＲＡＭクリア処理のタイミン
グがズレると、例えば、主制御基板用の賞球総数および
払出制御基板用の賞球総数が夫々１０個あった場合に、
前記ＲＡＭクリア処理のタイミングがズレたことによっ
て、主制御基板用賞球総数だけが消去されて、払出制御
基板用賞球総数は消去されない状態が発生し、この状態
で球払出装置Ｌが作動する(払出制御基板２４は、払出
制御基板用賞球総数が０になるまで払出し動作を実行さ
せる)と、主制御基板用の賞球総数がマイナスとなって
いく。そのため、主制御基板２２は、主制御基板賞球総
数がマイナスになるということで、球払出装置Ｌの故障
等による過剰払出し状態と認識して、エラー報知を行な
わせると共に、払出しを停止させ、遊技が停止するとい
う不具合を生ずる。しかしながら、実施例ではＲＡＭク
リア処理のタイミングがズレることはないので、前述し
た不具合が発生することはない。

【００５９】なお、前記電源基板３４のコンデンサ７８
から主制御基板２２のＲＡＭおよび払出制御基板２４の
ＲＡＭにバックアップ用電源を供給するための電源配線
のコネクタを取外せば、前記記憶手段用のクリア手段を
用いなくても両ＲＡＭを初期化することは可能である
が、該コネクタの着脱作業は煩雑であり、また頻繁にコ
ネクタの着脱を行なうと該コネクタの破損を招くおそれ
がある。しかも、２つのコネクタを着脱しなければなら
ないが、一方のコネクタを取外すのを忘れると、前述し
た不具合を招いてしまい、実用的ではない。

【００６０】

【変更例】実施例では、主制御基板および該主制御基板
に直接接続される払出制御基板、図柄表示制御基板、音
声制御基板およびランプ制御基板で使用される電圧の異
なる複数の電源を電源基板で生成する場合で説明した
が、前記打球発射装置(構成部)を制御する発射制御基板
で使用するＩＣ回路用の電源電圧を含む電圧の異なる複
数の電源も該電源基板で併せて生成する(ＡＣ２４Ｖか
らソレノイド用の電源として使用されるＤＣ２１.１Ｖ
を生成する電源生成回路を付加する)ようにすることも
可能である。この場合には、前記発射制御基板を電源分
配基板を介することなく電源基板に接続するが、該発射
制御基板も他の制御基板と同様に電源基板の周囲に配置
されているから、両者を接続する電源配線の取回し長さ
は短かく、ノイズの影響は低減される。また電源基板で
生成する電源は、少なくとも遊技盤の交換に伴って交換
される主制御基板、図柄表示制御基板、音声制御基板お
よびランプ制御基板に使用されるものであればよく、払
出制御基板や発射制御基板においては各自が電源生成回
路を備える構成であってもよい。すなわち、遊技盤と共
に交換される全ての制御基板は電源生成回路を備える必
要はないので、交換後のリサイクル性が良好になると共
に、無駄に廃棄される生成回路がなくなるので環境問題
にも対応している利点を有する。なお、電源基板に配設
される電源生成回路の数は、生成する電源の数によって
変更可能であり、また生成する電源の電圧に関しては、
実施例に限定されるものでなく、各制御基板で必要とな
る電圧であればよい。

【００６１】前記裏カバー部材に電源装置を着脱可能に
配設する構成は、実施例に限定されるものでなく、例え
ば裏カバー部材と取付けベースにおける第１の係止手段
と第１の被係止手段を実施例とは逆の構成とすることが
できる。また取付けべースは、ネジで固定するのに代え
て、孔と突部とを利用した係合手段により取付けること
も可能である。更に、収容箱体を構成する収容ケース体
とカバー体における第２の係合手段と第２の被係合手段
を実施例とは逆の構成としたり、一方の部材に配設した
弾性変形可能な係合フックを利用して組付ける構成を採
用し得る。なお、取付ベースに対する収容箱体の取付け
手段(第１の係合手段と第１の被係合手段)も、実施例の
ようにスライドにより係脱する構成に限らず、孔とフッ
ク等を利用して前後に着脱する方式等、他の構成を採用
することができる。また裏カバー部材は、裏機構セット
盤に配設されるものであってもよい。更に、電源基板は
遊技盤交換の際の非交換部品であるので、遊技盤交換の
際の非交換部品に配設することが望ましい。

【００６２】また、実施例ではコンデンサから主制御基
板のＲＡＭおよび払出制御基板のＲＡＭに夫々バックア
ップ用電源を供給する場合で説明したが、電源断状態で
記憶情報が消えることで不都合を生ずる他の制御基板の
ＲＡＭ(記憶手段)にも、該コンデンサからバックアップ
用電源を供給するようにしてもよい。なお、両ＲＡＭに
バックアップ用電源を供給するバックアップ手段は、実
施例のコンデンサに限定されるものではなく、他の型式
のものを採用可能である。また１基のバックアップ手段
とは、１基のコンデンサ以外に、複数のコンデンサを直
列に接続して構成したもの、あるいは１個の電池または
複数の電池を直列に構成したもの等、複数のＲＡＭ(記
憶手段)に共通的にバックアップ用電源を供給する手段
を総称している。

【００６３】実施例では、ＲＡＭを初期化するためのＲ
ＡＭクリアスイッチを電源基板に配設したが、該ＲＡＭ
クリアスイッチの機能を兼ねるようにした電源スイッチ
(クリア手段)をボタン式とし、該電源スイッチを長押し
した場合にのみ、ＲＡＭクリアスイッチ回路がクリアス
イッチ信号を出力するよう設定したものであってもよ
い。この場合は、電源スイッチとＲＡＭクリアスイッチ
回路とから記憶手段用のクリア手段が構成されることに
なる。また、電源の入・切のみを行なうスイッチと、電
源の入・切およびＲＡＭを初期化させ得るスイッチ(Ｒ
ＡＭクリアスイッチ回路と合わせて記憶手段用のクリア
手段を構成する)の２種類のスイッチを電源基板に配設
する構成を採用し得る。この場合に、電源の入・切およ
びＲＡＭを初期化し得るスイッチをカバー部材等で覆
い、該スイッチの誤操作を防ぐようにする構成を採用す
ることが好適である。なお、変更例の構成では、何れの
場合も１回の操作でＲＡＭを初期化することが可能とな
る。

【００６４】実施例では、電源基板上のリセット信号回
路から、主制御基板、払出制御基板、図柄表示制御基
板、音声制御基板、ランプ制御基板にリセット信号を同
時に出力し、各制御基板上のＣＰＵを初期状態(ＣＰＵ
のセキュリティチェックやＣＰＵの初期設定を行ない、
プログラムを００００番号からスタートさせる)から作
動させるように構成したが、各制御基板上のＣＰＵの個
体差、性能によりセキュリティチェックや初期設定の時
間にばらつきが生じて、主制御基板がその他制御基板よ
り先に、動作を開始したために、その他制御基板は主制
御基板からの信号を受け取れないといった場合を考え
て、次のような構成としてもよい。各制御基板上のリセ
ット入力回路に遅延手段(タイマ回路)を設けることによ
って、例えば主制御基板のＣＰＵへのリセット信号の入
力(立下がり)を遅らせることにより、その他制御基板の
ＣＰＵが動作を行な得る状態になってから、主制御基板
のＣＰＵが初期状態からスタートさせるよう構成しても
よい。このように構成することにより、電源基板上のリ
セット信号回路から各制御基板へのリセット信号の送信
のタイミング(ＯＮ,ＯＦＦ)は、全ての制御基板で共通
であるが、各制御基板上のリセット入力回路によりＣＰ
Ｕへのリセット信号の送信のタイミングをずらすことに
よって、その他制御基板のＣＰＵを主制御基板のＣＰＵ
より初期状態を早くスタートさせることも可能である。

【００６５】

【発明の効果】以上説明した如く、本発明に係るパチン
コ遊技機における電源基板では、１基の電源基板によ
り、複数の制御基板で使用される電圧の異なる複数の電
源を一括して生成するから、各制御基板毎に電源生成回
路を備える必要はなく、各制御基板を小型化し得ると共
にコストを低減することができる。

【００６６】また電源基板への元電源の供給が停止する
電源断状態では、該基板のバックアップ手段から主制御
基板の記憶手段および払出制御基板の記憶手段にバック
アップ用電源を供給して、両記憶手段の記憶情報を保持
するよう構成したから、遊技者に不利益を与えることは
ない。更に、主制御基板の記憶手段および払出制御基板
の記憶手段に記憶されている工場出荷時の検査の情報
や、閉店時の情報は、電源基板に設けられている記憶手
段用のクリア手段を操作するだけで簡単に消すことがで
きる。しかも主制御基板の記憶手段および払出制御基板
の記憶手段は同時に初期化されるから、両記憶手段のク
リア処理のタイミングがズレることにより制御に支障を
来たすのは防止される。更にまた、クリアスイッチをＯ
Ｎ操作した状態で電源スイッチをＯＮ操作したときに限
り、主制御基板の記憶手段および払出制御基板の記憶手
段を初期化するよう構成したので、誤操作により記憶手
段が誤って初期化されるのを抑制し得る。

【図面の簡単な説明】

【図１】本実施例の電源基板が実施されるカード式パチ
ンコ機の背面図である。

【図２】実施例に係るカード式パチンコ機の正面図であ
る。

【図３】実施例に係るカード式パチンコ機から裏カバー
部材を取外した状態で示す背面図である。

【図４】実施例に係る裏セット部材および裏カバー部材
を配設した遊技盤を示す背面図である。

【図５】図４に示す遊技盤の側面図である。

【図６】実施例に係る裏カバー部材を示す背面図であ
る。

【図７】実施例に係る裏カバー部材を示す側面図であ
る。

【図８】実施例に係る収容箱体、取付けベース体および
裏カバー部材を分解状態で示す斜視図である。

【図９】実施例に係る取付けベース、収容ケース体およ
びカバー体を夫々示す背面図である。

【図１０】実施例に係る電源基板の各種電子部品の実装
面を示す背面図である。

【図１１】実施例に係る電源装置を示す背面図である。

【図１２】電源基板と各制御基板との電源供給の関係を
示す制御ブロック図である。

【図１３】電源基板と各制御基板との電源断、リセット
およびバックアップの関係を示す制御ブロック図であ
る。

【図１４】電源基板と各制御基板とのＲＡＭクリアの関
係を示す制御ブロック図である。

【符号の説明】

２０ 音声制御基板 ２２ 主制御基板 ２４ 払出制御基板 ２９ 図柄表示制御基板 ３１ ランプ制御基板 ６６ 電源スイッチ(クリア手段） ６９ ＲＡＭクリアスイッチ(クリア手段） ７４ 第１電源生成回路(電源生成回路) ７５ 第２電源生成回路(電源生成回路) ７６ 第３電源生成回路(電源生成回路) ７７ 第４電源生成回路(電源生成回路) ７８ コンデンサ(バックアップ手段) ８２ ＲＡＭクリアスイッチ回路(クリア手段） Ｐ パチンコ機(パチンコ遊技機)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩本 勲 愛知県名古屋市中村区烏森町３丁目56番地 株式会社ニューギン内 (72)発明者 柳澤 一徳 愛知県名古屋市中村区烏森町３丁目56番地 株式会社ニューギン内 Ｆターム(参考） 2C088 AA17 AA35 AA36 AA42 BA37 BA88 BA89 BB21 BC23 BC45 BC58 CA28 EA02 EA09 EA10 EA11

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の制御基板(20,22,24,29,31)が配設
   されたパチンコ遊技機における電源基板であって、 外部から供給される所定電圧の元電源から、前記制御基
   板(20,22,24,29,31)で使用される電圧の異なる電源を生
   成して対応する各制御基板(20,22,24,29,31)に供給する
   複数種の電源生成回路(74,75,76,77)と、 前記元電源が供給されない電源断状態となったときに、
   少なくとも遊技機(P)全体を制御するための主制御基板
   (22)の記憶手段および払出制御基板(24)の記憶手段に夫
   々バックアップ用電源を供給するバックアップ手段(78)
   と、 前記主制御基板(22)の記憶手段および払出制御基板(24)
   の記憶手段を同時に初期化させるクリア手段(66,69,82)
   とから構成したことを特徴とするパチンコ遊技機におけ
   る電源基板。
2. 【請求項２】 前記クリア手段は、元電源の入・切をＯ
   Ｎ−ＯＦＦ操作により切換える電源スイッチ(66)と、Ｏ
   Ｎ−ＯＦＦ操作可能なクリアスイッチ(69)とを備え、該
   クリアスイッチ(69)をＯＮ操作した状態で電源スイッチ
   (66)をＯＮ操作することで前記記憶手段を初期化するよ
   う構成される請求項１記載のパチンコ遊技機における電
   源基板。