JP2011139930A - パチンコ遊技機 - Google Patents
パチンコ遊技機 Download PDFInfo
- Publication number
- JP2011139930A JP2011139930A JP2011092505A JP2011092505A JP2011139930A JP 2011139930 A JP2011139930 A JP 2011139930A JP 2011092505 A JP2011092505 A JP 2011092505A JP 2011092505 A JP2011092505 A JP 2011092505A JP 2011139930 A JP2011139930 A JP 2011139930A
- Authority
- JP
- Japan
- Prior art keywords
- control board
- power
- board
- power supply
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
【解決手段】電源基板34に、主制御基板22、払出制御基板24、図柄表示制御基板、音声制御基板およびランプ制御基板が接続される。電源基板34は、AC24VからDC5V,DC12V,DC24VまたはDC30Vを生成する4基の電源生成回路を備え、各電源生成回路で生成した電源が対応する制御基板22,24に供給される。電源基板34に、主制御基板22および払出制御基板24に配設されているRAMをバックアップするためのコンデンサ78が配設される。また電源基板34に、両制御基板22,24のRAMを初期化するためのRAMクリアスイッチ69が配設される。
【選択図】図14
Description
遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板(22)および遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置(L)を制御する払出制御基板(24)が配設されたパチンコ遊技機において、
外部から供給される元電源から、前記主制御基板(22)および払出制御基板(24)で使用される電圧の異なる電源を生成して対応する主制御基板(22)および払出制御基板(24)に供給する複数種の電源生成回路(74,75,76,77)を備えた電源基板(34)と、
前記電源基板(34)に配設され、電源投入時および電源断信号出力後において、前記各制御基板(22,24)に対して、該制御基板(22,24)のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号回路(80)と、
前記電源基板(34)に配設され、該電源基板(34)から制御基板(22,24)に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板(22)、払出制御基板(24)およびリセット信号回路(80)に対して電源断信号を出力する電源断監視回路(79)と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)と、
前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段を同時に初期化させるクリア手段(66,69,82)とを備え、
前記主制御基板(22)および払出制御基板(24)は、電源断信号を受取った時点で該主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路(80)は、前記電源断監視回路(79)から電源断信号が出力されてから、前記主制御基板(22)および払出制御基板(24)でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定されたことを要旨とする。
遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板(22)および遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置(L)を制御する払出制御基板(24)が配設されたパチンコ遊技機において、
外部から供給される元電源から、前記主制御基板(22)および払出制御基板(24)で使用される電圧の異なる電源を生成して対応する主制御基板(22)および払出制御基板(24)に供給する複数種の電源生成回路(74,75,76,77)を備えた電源基板(34)と、
前記電源基板(34)に配設され、電源投入時および電源断信号出力後において、前記各制御基板(22,24)に対して、該制御基板(22,24)のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号回路(80)と、
前記電源基板(34)に配設され、該電源基板(34)から制御基板(22,24)に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板(22)、払出制御基板(24)およびリセット信号回路(80)に対して電源断信号を出力する電源断監視回路(79)と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)と、
前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段を同時に初期化させるクリア手段(66,69,82)とを備え、
前記主制御基板(22)および払出制御基板(24)は、電源断信号を受取った時点で該主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路(80)は、前記電源断監視回路(79)から電源断信号が出力されてから、前記主制御基板(22)および払出制御基板(24)でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定され、
前記リセット信号回路(80)から各制御基板(22,24)へ同時に出力されたリセット信号の主制御基板(22)のCPUへの入力は、遅延手段によって払出制御基板(24)のCPUへの入力より遅らせるよう設定されたことを要旨とする。
遊技機に配設された電源基板では、外部から供給される所定電圧の元電源から、複数の制御基板で使用される電圧の異なる複数の電源を生成し、該電源を対応する各制御基板に夫々供給する。すなわち、電圧の異なる複数の電源を電源基板で一括して生成するので、各制御基板に電源生成回路を設ける必要はなく、制御基板の小型化を図り得ると共に製造コストも低減し得る。また電源基板への元電源の供給が停止する電源断状態では、該基板のバックアップ手段から主制御基板の記憶手段および払出制御基板の記憶手段にバックアップ用電源が供給され、両記憶手段の記憶情報を保持するから遊技者に不利益を与えることはない。しかも、両記憶手段に記憶されている情報は、クリア手段により任意に初期化して消すことができる。
(1)主制御基板22では、始動入賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替えソレノイド等のソレノイド駆動用電源としてDC30V、始動入賞口SW、各入賞口SW、大入賞口内部の特定通過カウントSW、カウントSW等の入賞検知の信号の受け渡しや大当たり情報や図柄確定回数等の遊技盤情報を外部に出力するための情報出力用電源およびLED(普通図柄表示基板電源)等の表示用電源としてDC12V、IC回路用の電源としてDC5Vおよび停電時におけるRAMバックアップ用の電源としてDC5Vが使用される。
(2)払出制御基板24では、球払出装置L内部の球送りの役目を担う球払出しソレノイド等のソレノイド駆動用電源としてDC30V、球貸し25個確認用SW等の検知信号の受け渡しやLED(球貸しLED)等の表示用電源としてDC12V、IC回路用の電源としてDC5Vおよび停電時におけるRAMバックアップ用の電源としてDC5Vが使用される。
(3)図柄表示制御基板29では、バックライト用の電源としてDC12VおよびIC回路用の電源としてDC5Vが使用される。
(4)音声制御基板20では、スピーカから音声を出力するための電源としてDC12VおよびIC回路用の電源としてDC5Vが使用される。
(5)ランプ制御基板31では、サイドランプ、風車ランプ、アタッカーランプ、枠飾りランプ等のランプ表示用電源としてDC24V、始動入賞記憶数LED、賞球LED等の表示用電源としてDC12VおよびIC回路用の電源としてDC5Vが使用される。
(6)発射制御基板18では、打球発射部に球を送るための球送りソレノイド、打球発射のための発射ソレノイド等のソレノイド駆動用電源としてDC21.1V、発射制御基板18が電源基板34からAC24Vの供給を受けると点灯する電源確認用LEDおよびタッチセンサIC回路用の電源としてDC12V、IC回路用の電源としてDC5Vが使用される。
なお、IC回路は、CPU,ROM,RAM(記憶手段)等を指称するものである。
バックアップデータとしてレジスタ、スタックポインタをRAMに記憶させる。
普通図柄の出力をOFFする。
始動入賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替え用ソレノイドの出力をOFFする。
ランプ制御基板31に電源断時消灯用コマンドを送信する(点灯、点滅していた前記ランプ,LEDを全て消灯させる)。
音声制御基板20に無音コマンドを送信する(出力していた音声を停止させる)。
球払出装置Lが駆動中(球払出装置Lに設けられている賞球計数センサ(払出された球の確認を行なう)の入力処理中)に電源断となり、払出された球をカウントしなかったり、2度検出するのを防ぐための処理を行なう。
バックアップフラグを設定する(復電時には、このフラグを基にバックアップデータに異常がないかの確認を行なう)。
RAMに対してのアクセスを禁止する。
上記の処理終了後、CPUの停止できる状態(CPUの電源停止待機状態)で待機する(プログラムがループしている状態でCPUへの電源供給が途絶えるのを待っている)。
なお、復電とは、電源スイッチ66をOFFからONに切換えたときや停電後、あるいは後述の瞬停時に電圧が正規の電圧に達したことを意味する。
バックアップデータとしてレジスタ、スタックポインタをRAMに記憶させる。
球払出装置Lに設けられている賞球ソレノイド、球貸しソレノイドへの出力をOFFし、新たな払出し動作を行なわないようにする。
エラー表示部83の出力をOFFする。
主制御基板22から送信された制御コマンドをバックアップデータとしてRAMに記憶させる。
球払出装置Lが駆動中(球払出装置Lに設けられている賞球計数センサ(払出された球の確認を行なう)の入力処理中)に電源断となり、払出された球をカウントしなかったり、2度検出するのを防ぐための処理を行なう。
バックアップフラグを設定する(復電時には、このフラグを基にバックアップデータに異常がないかの確認を行なう)。
RAMに対してのアクセスを禁止する。
上記の処理終了後、CPUの停止できる状態(CPUの電源停止待機状態)で待機する(プログラムがループしている状態でCPUへの電源供給が途絶えるのを待っている)。
なお、前記エラー表示部83は、払出制御基板24に近接して配設され、払出装置Lの故障や満杯報知等、エラーの種類に応じた表示を行なうものである。
次に、前述のように構成された本実施例に係るパチンコ遊技機の作用につき説明する。
実施例では、主制御基板および該主制御基板に直接接続される払出制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板で使用される電圧の異なる複数の電源を電源基板で生成する場合で説明したが、前記打球発射装置(構成部)を制御する発射制御基板で使用するIC回路用の電源電圧を含む電圧の異なる複数の電源も該電源基板で併せて生成する(AC24Vからソレノイド用の電源として使用されるDC21.1Vを生成する電源生成回路を付加する)ようにすることも可能である。この場合には、前記発射制御基板を電源分配基板を介することなく電源基板に接続するが、該発射制御基板も他の制御基板と同様に電源基板の周囲に配置されているから、両者を接続する電源配線の取回し長さは短かく、ノイズの影響は低減される。また電源基板で生成する電源は、少なくとも遊技盤の交換に伴って交換される主制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板に使用されるものであればよく、払出制御基板や発射制御基板においては各自が電源生成回路を備える構成であってもよい。すなわち、遊技盤と共に交換される全ての制御基板は電源生成回路を備える必要はないので、交換後のリサイクル性が良好になると共に、無駄に廃棄される生成回路がなくなるので環境問題にも対応している利点を有する。なお、電源基板に配設される電源生成回路の数は、生成する電源の数によって変更可能であり、また生成する電源の電圧に関しては、実施例に限定されるものでなく、各制御基板で必要となる電圧であればよい。
各制御基板上のリセット入力回路に遅延手段(タイマ回路)を設けることによって、例えば主制御基板のCPUへのリセット信号の入力(立下がり)を遅らせることにより、その他制御基板のCPUが動作を行な得る状態になってから、主制御基板のCPUが初期状態からスタートさせるよう構成してもよい。
このように構成することにより、電源基板上のリセット信号回路から各制御基板へのリセット信号の送信のタイミング(ON,OFF)は、全ての制御基板で共通であるが、各制御基板上のリセット入力回路によりCPUへのリセット信号の送信のタイミングをずらすことによって、その他制御基板のCPUを主制御基板のCPUより初期状態を早くスタートさせることも可能である。
(1) 複数の制御基板(20,22,24,29,31)が配設されたパチンコ遊技機における電源基板であって、
外部から供給される所定電圧の元電源から、前記制御基板(20,22,24,29,31)で使用される電圧の異なる電源を生成して対応する各制御基板(20,22,24,29,31)に供給する複数種の電源生成回路(74,75,76,77)と、
前記元電源が供給されない電源断状態となったときに、少なくとも遊技機(P)全体を制御するための主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)と、
前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段を同時に初期化させるクリア手段(66,69,82)とから構成する。
(2) 前記(1)で特定されるパチンコ遊技機において、前記クリア手段は、元電源の入・切をON−OFF操作により切換える電源スイッチ(66)と、ON−OFF操作可能なクリアスイッチ(69)とを備え、該クリアスイッチ(69)をON操作した状態で電源スイッチ(66)をON操作することで前記記憶手段を初期化するよう構成した。
24 払出制御基板
34 電源基板
66 電源スイッチ(クリア手段)
69 RAMクリアスイッチ(クリア手段)
74 第1電源生成回路(電源生成回路)
75 第2電源生成回路(電源生成回路)
76 第3電源生成回路(電源生成回路)
77 第4電源生成回路(電源生成回路)
78 コンデンサ(バックアップ手段)
79 電源断監視回路
80 リセット信号回路
82 RAMクリアスイッチ回路(クリア手段)
L 球払出装置
Claims (2)
- 遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板および遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置を制御する払出制御基板が配設されたパチンコ遊技機において、
外部から供給される元電源から、前記主制御基板および払出制御基板で使用される電圧の異なる電源を生成して対応する主制御基板および払出制御基板に供給する複数種の電源生成回路を備えた電源基板と、
前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号回路と、
前記電源基板に配設され、該電源基板から制御基板に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号回路に対して電源断信号を出力する電源断監視回路と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板の記憶手段および払出制御基板の記憶手段に夫々バックアップ用電源を供給するバックアップ手段と、
前記主制御基板の記憶手段および払出制御基板の記憶手段を同時に初期化させるクリア手段とを備え、
前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板の記憶手段および払出制御基板の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路は、前記電源断監視回路から電源断信号が出力されてから、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定された
ことを特徴とするパチンコ遊技機。 - 遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板および遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置を制御する払出制御基板が配設されたパチンコ遊技機において、
外部から供給される元電源から、前記主制御基板および払出制御基板で使用される電圧の異なる電源を生成して対応する主制御基板および払出制御基板に供給する複数種の電源生成回路を備えた電源基板と、
前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のCPUを初期状態から作動させるためのリセット信号を出力するリセット信号回路と、
前記電源基板に配設され、該電源基板から制御基板に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号回路に対して電源断信号を出力する電源断監視回路と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板の記憶手段および払出制御基板の記憶手段に夫々バックアップ用電源を供給するバックアップ手段と、
前記主制御基板の記憶手段および払出制御基板の記憶手段を同時に初期化させるクリア手段とを備え、
前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板の記憶手段および払出制御基板の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路は、前記電源断監視回路から電源断信号が出力されてから、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間の経過後に前記リセット信号を出力するよう設定され、
前記リセット信号回路から各制御基板へ同時に出力されたリセット信号の主制御基板のCPUへの入力は、遅延手段によって払出制御基板のCPUへの入力より遅らせるよう設定された
ことを特徴とするパチンコ遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092505A JP5378444B2 (ja) | 2011-04-18 | 2011-04-18 | パチンコ遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011092505A JP5378444B2 (ja) | 2011-04-18 | 2011-04-18 | パチンコ遊技機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000386155A Division JP4817492B2 (ja) | 2000-12-19 | 2000-12-19 | パチンコ遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011139930A true JP2011139930A (ja) | 2011-07-21 |
JP5378444B2 JP5378444B2 (ja) | 2013-12-25 |
Family
ID=44456185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092505A Expired - Fee Related JP5378444B2 (ja) | 2011-04-18 | 2011-04-18 | パチンコ遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5378444B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013056132A (ja) * | 2011-09-09 | 2013-03-28 | Daito Giken:Kk | 遊技台 |
JP2013056131A (ja) * | 2011-09-09 | 2013-03-28 | Daito Giken:Kk | 遊技台 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001112940A (ja) * | 1999-10-22 | 2001-04-24 | Takao:Kk | 遊技機 |
JP2001170326A (ja) * | 1999-12-20 | 2001-06-26 | Takao:Kk | 遊技機 |
JP2002052151A (ja) * | 2000-08-09 | 2002-02-19 | Sankyo Kk | 遊技機 |
JP2002085655A (ja) * | 2000-09-11 | 2002-03-26 | Sankyo Kk | 遊技機 |
JP2002177485A (ja) * | 2000-12-19 | 2002-06-25 | Newgin Corp | パチンコ遊技機における電源基板 |
-
2011
- 2011-04-18 JP JP2011092505A patent/JP5378444B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001112940A (ja) * | 1999-10-22 | 2001-04-24 | Takao:Kk | 遊技機 |
JP2001170326A (ja) * | 1999-12-20 | 2001-06-26 | Takao:Kk | 遊技機 |
JP2002052151A (ja) * | 2000-08-09 | 2002-02-19 | Sankyo Kk | 遊技機 |
JP2002085655A (ja) * | 2000-09-11 | 2002-03-26 | Sankyo Kk | 遊技機 |
JP2002177485A (ja) * | 2000-12-19 | 2002-06-25 | Newgin Corp | パチンコ遊技機における電源基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013056132A (ja) * | 2011-09-09 | 2013-03-28 | Daito Giken:Kk | 遊技台 |
JP2013056131A (ja) * | 2011-09-09 | 2013-03-28 | Daito Giken:Kk | 遊技台 |
Also Published As
Publication number | Publication date |
---|---|
JP5378444B2 (ja) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4698854B2 (ja) | パチンコ遊技機 | |
JP5104011B2 (ja) | 遊技機 | |
JP4817489B2 (ja) | パチンコ遊技機 | |
JP2005185369A (ja) | 遊技機 | |
JP5378444B2 (ja) | パチンコ遊技機 | |
JP2001231925A (ja) | 遊技機 | |
JP4817492B2 (ja) | パチンコ遊技機 | |
JP4817490B2 (ja) | パチンコ遊技機 | |
JP5378443B2 (ja) | パチンコ遊技機 | |
JP5378442B2 (ja) | パチンコ遊技機 | |
JP4817491B2 (ja) | パチンコ遊技機 | |
JP4698825B2 (ja) | パチンコ遊技機 | |
JP2010207307A (ja) | 遊技機 | |
JP5720907B2 (ja) | 遊技機システム及び遊技機システムに用いられる遊技機 | |
JP6776206B2 (ja) | 遊技機 | |
JP2002119652A (ja) | 遊技機 | |
JP2016073795A (ja) | 遊技機 | |
JP2007202871A (ja) | 遊技機 | |
JP2005168935A (ja) | 遊技機 | |
JP2003251043A (ja) | 遊技機 | |
JP2014004102A (ja) | 遊技機 | |
JP2018038506A (ja) | 遊技機 | |
JP4144215B2 (ja) | 遊技機 | |
JP2010259558A5 (ja) | ||
JP4769278B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |