JP4817491B2 - パチンコ遊技機 - Google Patents
パチンコ遊技機 Download PDFInfo
- Publication number
- JP4817491B2 JP4817491B2 JP2000386154A JP2000386154A JP4817491B2 JP 4817491 B2 JP4817491 B2 JP 4817491B2 JP 2000386154 A JP2000386154 A JP 2000386154A JP 2000386154 A JP2000386154 A JP 2000386154A JP 4817491 B2 JP4817491 B2 JP 4817491B2
- Authority
- JP
- Japan
- Prior art keywords
- control board
- power
- board
- power supply
- main control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、遊技媒体としてパチンコ球を使用するパチンコ遊技機に関するものである。
【０００２】
【従来の技術】
パチンコ機の基本的構成としては、外枠に組付けられた前枠の各部に、窓枠、ガラス扉、上下の球皿、打球発射装置、球送り装置、各種の球処理部等を有する裏機構セット盤等の遊技構成部材が夫々設置されると共に、前枠の正面内部に、図柄可変表示装置、電動式入賞装置、スイッチ付き入賞具、遊技表示具、ランプ類等の電気的遊技器具を備えた遊技盤が着脱交換可能にセットされている。また裏機構セット盤においては、パチンコ機全体を制御するための主制御基板と、パチンコ機の各構成部を制御をする、払出制御基板、図柄表示制御基板、音声制御基板、ランプ制御基板、発射制御基板等の各種制御基板が夫々所定部位に配置され、主制御基板に対して各種制御基板が電気的に接続されている。
【０００３】
前述したように、主制御基板を含む複数の制御基板が分離されて別々に配置されているパチンコ機では、裏機構セット盤の一側上部に配置される電源ユニットに外部から所定電圧(ＡＣ２４Ｖ)の元電源の供給を受け、この電源ユニットと各制御基板とを夫々接続する電源配線を介して各制御基板に元電源を供給している。そして、各制御基板では、当該基板に実装されている電源生成回路で、電源ユニットから供給された元電源から必要な電圧の電源を生成していた。
【０００４】
【発明が解決しようとする課題】
前記複数の制御基板の夫々が電源生成回路を備え、該回路において当該の制御基板で必要となる電圧(例えばＤＣ１２Ｖ,ＤＣ２４Ｖ等)の電源を生成する構成では、各制御基板のコストが高くなるばかりでなく、各制御基板の小型化が妨げられる欠点が指摘される。
【０００５】
ここで、前記パチンコ機では、遊技中において停電が発生すると、前記主制御基板のＲＡＭや払出制御基板のＲＡＭに記憶されている情報が消えてしまい、遊技者にとって不利益になると共に、遊技店と遊技者との間でのトラブルの発生原因となる。また、特別な遊技状態となっている場合であっても、遊技店の閉店時には打ち切られてしまうため、その状態を翌日に持ち越すことが、遊技者から強く望まれている。なお、前記主制御基板および払出制御基板の夫々に、停電等に際してバックアップ用電源をＲＡＭに供給するバックアップ手段を設けることが提案される。しかし、この場合は複数のバックアップ手段が必要となるため部品点数や組付け工数等が増加してコストアップに繋がる。また、各ＲＡＭには別々のバックアップ手段からバックアップ用電源を夫々供給するため、その供給時間に誤差を生ずることがある。すなわち、例えば主制御基板側では情報が記憶保持されているのに対し、払出制御基板側では情報が消えてしまう状態が発生し、遊技者に不利益を与えるおそれがある。
【０００６】
【発明の目的】
本発明は、前述した従来の技術に内在している前記課題に鑑み、これを好適に解決するべく提案されたものであって、遊技機に設けられる複数の制御基板の小型化とコストダウンとを図ると共に、電源断状態により遊技者に不利益を与えることのないパチンコ遊技機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前述した課題を克服し、所期の目的を好適に達成するため、本発明に係るパチンコ遊技機は、
遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板(22)、遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置(L)を制御する払出制御基板(24)および打球発射装置(H)を制御する発射制御基板(18)を含み、各種構成部の動作を制御する複数の制御基板(18,20,22,24,29,31)が配設されたパチンコ遊技機において、
発射制御基板(18)以外の制御基板(20,22,24,29,31)で使用される電圧の異なる電源を、外部から供給される元電源から生成する複数種の電源生成回路(74,75,76,77)を備え、発射制御基板(18)以外の制御基板(20,22,24,29,31)には前記電源生成回路(74,75,76,77)で生成された各基板(20,22,24,29,31)での使用電圧の電源を供給すると共に、前記発射制御基板(18)には元電源をそのままの電圧で供給する電源基板(34)と、
前記発射制御基板(18)に設けられ、前記電源基板(34)から供給される元電源と同じ電圧の電源から、該発射制御基板(18)で使用される電圧の電源を生成する発射制御基板用の電源生成回路と、
前記電源基板(34)に配設され、電源投入時および電源断信号出力後において、前記発射制御基板(18)以外の各制御基板(20,22,24,29,31)に対して、該発射制御基板(18)以外の各制御基板(20,22,24,29,31)のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路(80)と、
前記電源基板(34)に配設され、該電源基板(34)から制御基板(18,20,22,24,29,31)に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板(22)、払出制御基板(24)およびリセット信号回路(80)に対して電源断信号を出力する電源断監視回路(79)と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)とを備え、
前記主制御基板(22)および払出制御基板(24)は、電源断信号を受取った時点で該主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路(80)は、前記電源断監視回路(79)から電源断信号が出力された後であって、前記主制御基板(22)および払出制御基板(24)でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定されたことを特徴とする。
また、前記の課題を克服し、所期の目的を好適に達成するため、本願の別の発明に係るパチンコ遊技機は、
遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板(22)、遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置(L)を制御する払出制御基板(24)および打球発射装置(H)を制御する発射制御基板(18)を含み、各種構成部の動作を制御する複数の制御基板(18,20,22,24,29,31)が配設されたパチンコ遊技機において、
発射制御基板(18)以外の制御基板(20,22,24,29,31)で使用される電圧の異なる電源を、外部から供給される元電源から生成する複数種の電源生成回路(74,75,76,77)を備え、発射制御基板(18)以外の制御基板(20,22,24,29,31)には前記電源生成回路(74,75,76,77)で生成された各基板(20,22,24,29,31)での使用電圧の電源を供給すると共に、前記発射制御基板(18)には元電源をそのままの電圧で供給する電源基板(34)と、
前記発射制御基板(18)に設けられ、前記電源基板(34)から供給される元電源と同じ電圧の電源から、該発射制御基板(18)で使用される電圧の電源を生成する発射制御基板用の電源生成回路と、
前記電源基板(34)に配設され、電源投入時および電源断信号出力後において、前記発射制御基板(18)以外の各制御基板(20,22,24,29,31)に対して、該発射制御基板(18)以外の各制御基板(20,22,24,29,31)のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路(80)と、
前記電源基板(34)に配設され、該電源基板(34)から制御基板(18,20,22,24,29,31)に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板(22)、払出制御基板(24)およびリセット信号回路(80)に対して電源断信号を出力する電源断監視回路(79)と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)とを備え、
前記主制御基板(22)および払出制御基板(24)は、電源断信号を受取った時点で該主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路(80)は、前記電源断監視回路(79)から電源断信号が出力された後であって、前記主制御基板(22)および払出制御基板(24)でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定され、
前記リセット信号回路(80)から各制御基板(20,22,24,29,31)へ同時に出力されたリセット信号の主制御基板(22)のＣＰＵへの入力を、各制御基板(20,22,24,29,31)に設けた遅延手段によって他の制御基板(20,24,29,31)のＣＰＵへの入力より遅らせるよう設定したことを特徴とする。
【０００８】
【作用】
遊技機に配設された電源基板では、外部から供給される所定電圧の元電源から、複数の制御基板で使用される電圧の異なる複数の電源を生成し、該電源を対応する各制御基板に夫々供給する。すなわち、電圧の異なる複数の電源を電源基板で一括して生成するので、各制御基板に電源生成回路を設ける必要はなく、制御基板の小型化を図り得ると共に製造コストも低減し得る。また電源基板への元電源の供給が停止する電源断状態では、該基板のバックアップ手段から主制御基板の記憶手段および払出制御基板の記憶手段にバックアップ用電源が供給され、両記憶手段の記憶情報を保持するから遊技者に不利益を与えることはない。しかも、両記憶手段にバックアップ用電源が供給されているバックアップ時間は同じであり、一方の記憶手段の記憶情報のみが消えてしまうことによる不利益も防止される。
【０００９】
【発明の実施の形態】
次に、本発明に係るパチンコ遊技機につき、好適な実施例を挙げて、添付図面を参照しながら以下詳細に説明する。なお本実施例では、パチンコ遊技機として、貸球用のカードおよびカードユニットを利用して貯留球を貸出し得るカード式のパチンコ機を例として説明するが、カードユニットを利用しないパチンコ機であってもよい。
【００１０】
そこで、先ず本実施例の電源基板が実施されるパチンコ機について、図１〜図３を参照して要約説明する。本実施例のパチンコ機Ｐは、その基本的な概略構成として、外枠Ａの開口前面側に対して前枠Ｂが、連結支持手段および施錠手段を利用して着脱および開放可能に組付けられている。そして前枠Ｂの内外部分には、横開き式のガラス扉Ｄを組付けた窓枠Ｃと、ガラス扉Ｄの下部において前枠Ｂに対して着脱および開放可能に組付けられる開閉セット板の前側に上球皿Ｅが組付けられると共に、該開閉セット板の後側に電動式の球送り装置(図示せず)等がセットされている。また、前記前枠Ｂの下部に下球皿Ｆおよび打球発射装置Ｈ等が設置されると共に、裏側に裏機構セット盤Ｇ等が装備され、更に該前枠Ｂの後側に設けた保持枠１０の正面内部に、所要の遊技領域Ｊａを構成した遊技盤Ｊが着脱交換可能にセットされる。一方、貸球の払出し制御に必要とされる球貸しユニット(カバー式)Ｋが、パチンコ機Ｐの側方(外枠Ａの隣接部位)に設置されて各電子制御部と接続されている。
【００１１】
前記裏機構セット盤Ｇは、前枠Ｂ裏側に位置する前記遊技盤Ｊセット用の保持枠１０の裏側に着脱可能に装備され、図１に示す如く、該保持枠１０に対応し得る方形サイズに樹脂成形された本体１１の中央部に遊技盤裏面の点検用の窓口１２が開口され、この窓口１２内に遊技盤Ｊの裏面に着脱可能に配設された裏セット部材１３が臨んでいる。この裏セット部材１３には、遊技盤Ｊに配設された各種入賞用部品に入って裏側へ通出されるセーフ球を排出案内する複数の通路(図示せず)が形成されると共に、遊技盤Ｊの表面に配設された表示枠体１４に対応する位置に、図柄表示制御基板２９を備える図柄表示装置(構成部)１５が着脱可能に配設されるようになっている。なお、以後の説明において、「左」,「右」は、パチンコ機Ｐを裏側から視た状態(図１の状態)において指称するものとする。
【００１２】
前記裏機構セット盤Ｇのその他の構成として、前記窓口１２の上部から右側部に亘る外周囲部に球貯留排出経路部１６等が配設されている。また、この球貯留排出経路部１６の下側に、カセット形態とされる電動制御式の貸球用および賞球用の球払出装置(構成部)Ｌが前後の関係で設置される一方、これら球払出装置Ｌの下方に、該装置Ｌから払出された貸球および賞球を前記上球皿Ｅまたは下球皿Ｆへ排出する球排出経路(図示せず)が形成されており、前記球貯留排出経路部１６に貯留された所定数のパチンコ球(貯留球)が、各球払出装置Ｌの作動により貸球または賞球として払出されるようになっている。また前記窓口１２の下方に、アウト球およびセーフ球を機外へ排出する球通出経路が形成される他に、球抜き装置,賞球満杯検出装置および貸球用の検出スイッチ(何れも図示せず)等が夫々設置されている。
【００１３】
前記裏機構セット盤Ｇにおける本体１１の裏側には、図１に示す如く、その上方右隅部に、枠用の外部接続端子板１７が設置されると共に、前記窓口１２の下方には、前記打球発射装置(構成部)Ｈを制御する発射制御基板１８を収容した発射制御装置１９と、前記遊技盤Ｊでのパチンコゲームに応じた効果音を発生する図示しない効果音発生装置(構成部)を発生制御する音声制御基板２０を収容した音声制御装置２１とが左右に離間して配置されている。また発射制御装置１９あるいは音声制御装置２１と一部が前後の関係で重なるようにして、パチンコ機Ｐを全体的に制御する主制御基板２２を収容した主制御装置２３および前記球払出装置Ｌを制御する払出制御基板２４を収容した払出制御装置２５が左右に隣接する状態で本体１１に配置されている。なお、各制御基板１８,２０,２２,２４のコネクタ差し込み口は、各基板に重なり合うことなく、全て露出している。また、本体１１における払出制御装置２５の配置位置より上方には、前記払出制御基板２４および主制御基板２２と賞球用の球払出装置Ｌとを接続する払出中継基板２６、電源分配基板２７および球貸しユニットＫと接続して各種データの入力および出力を行なうためのコネクタを備えたインターフェースボード２８が配置されている。前記電源分配基板２７は、インターフェースボード２８および発射制御基板１８に接続してある(図１２参照)。
【００１４】
また、前記裏機構セット盤Ｇに配設される前記裏セット部材１３の裏面には、図３に示す如く、前記図柄表示装置１５の配置位置の左方に、ランプ中継基板３０と、前記遊技盤Ｊでのパチンコゲームに応じたランプ表示を行なう図示しないランプ装置(構成部)を制御するランプ制御基板３１を収容したランプ制御装置８１とが上下の関係で配置されると共に、該図柄表示装置１５の配置位置の下方に、主制御用中継基板３２が配置されている。そして、前記複数の基板３０,３１,３２が配設された裏セット部材１３の裏面には、前記図柄表示装置１５の裏側を覆蓋保護する裏カバー部材３３が開閉および着脱可能に取着されており、該裏カバー部材３３の裏側(背面側)に、前記各制御基板に必要な電圧の異なる複数の電源を生成して供給するための電源基板３４を収容した電源装置３５が配置されるようになっている。すなわち、図１に示す如く、裏カバー部材３３に配置された電源基板３４は、遊技機裏側の略中央部に位置し、該電源基板３４の周囲に、該電源基板３４から電源が供給される前述した主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０、ランプ制御基板３１、発射制御基板１８および電源分配基板２７が配置されるよう構成してある。
【００１５】
なお、前記主制御基板２２に、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１が接続されると共に、前記発射制御基板１８は、払出制御基板２４に接続されるよう構成される。そして、前記遊技盤Ｊを交換して遊技内容を変更する際には、主制御基板２２、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１が遊技盤Ｊと共に交換され、払出制御基板２４および発射制御基板１８については各遊技内容に共通的に使用されるようになっている。
【００１６】
前記裏カバー部材３３は、図６〜図８に示すように、全体が略矩形の箱形状に合成樹脂成形されている。そして上側部分に、裏セット部材１３の裏面に対して大きな離隔空間の保護室Ｒ1を画成した箱部３６が形成されて、同箱部３６内に前記図柄表示装置１５を収容保護し得、また下側部分に裏セット部材１３の裏面に対して小さな離隔空間の保護室Ｒ2を画成した蓋部３７が形成されて、両部３６,３７の高低差による凹部空間が前記電源装置３５の設置収容凹部３８とされている(図５参照)。
【００１７】
前記箱部３６の背面板部には、放熱用の複数の長孔３６ａが形成されると共に、遊技盤用の外部接続端子板３９が着脱可能に収納配置される端子板収納部３６ｂが凹設されている。また箱部３６の下板部には、図４に示す如く、前記設置収容凹部３８に位置する電源装置３５の上側に臨む位置に、複数の放熱用の放熱口３６ｃが開設されている。
【００１８】
前記蓋部３７の背面板部には、電源装置３５のための設置部４０が形成されており、この設置部４０では、電源装置３５をセット可能にするために、左右および下側部において所定高さで立上がる保護枠４１が形成されている。また設置部４０の上端縁部と箱部３６との連設部には、後述する取付けベース体４２を着脱可能に取付けるための第１の係止手段として、例えば複数の係止孔４０ａが左右に離間して形成される一方、該設置部４０の下部側に、取付けベース体用の位置決め手段としてのピン４０ｂが突設されている。更に、該ピン４０ｂを挟む左右両側に離間して、ネジ孔４０ｃが夫々螺設されると共に、該設置部４０の右部には、電源装置３５の後述する収容ケース体４３を定位置に位置決め係止する第２の係止手段として、例えば弾性変形可能な係止フック４４が形成されている。なお、蓋部３７の下板部には、前記裏セット部材１３や遊技盤Ｊおよび図柄表示装置１５等から導出する各種の電気的配線用の引出し口４５が形成されている。
【００１９】
前記裏カバー部材３３の着脱・開閉技術については、一例として図４および図５に示すように、連結支持手段として裏カバー部材３３の図において左側上下に形成された各支持片４６の孔４６ａと、前記裏セット部材１３の左側に取着された支持板４７の上下の支軸４７ａを利用して、上下方向への着脱と、左右方向への回動(横開き)が可能に連結支持され、また係脱手段として裏カバー部材３３の図において右側のフランジ部４８の上下に配置された出没式の係止具(ピン状の止め具)４９と、裏セット部材１３における右側上下に形成された係止筒部５０(図３参照)とを利用して、係脱(施錠および解錠)可能に係止されるようになっている。なお、裏セット部材１３に対する裏カバー部材３３の着脱・開閉技術に関しては、実施例の構成に限定されるものでなく、例えば裏セット部材１３または裏カバー部材３３に配設した回動式止め具を相手側に係脱可能に係止し得る形式のもの、等各種の構成のものを採用可能である。また、着脱・開閉手段と係脱手段とは左右逆であってもよい。
【００２０】
前述した裏カバー部材３３における蓋部３７の設置部４０に対して、外部から所定電圧(ＡＣ２４Ｖ)の元電源が供給される電源基板３４を備える電源装置３５が、外側(裏側)から着脱交換可能にセットされて前記設置収容凹部３８内に保護されるようになっている。この電源装置３５は、図８に示すように、合成樹脂製で方形皿状に形成された収容ケース体４３に、カバー体５１を着脱可能に組付けることで収容箱体５２が構成され、該収容箱体５２に内部画成した収容室５３に電源基板３４が収容セットされるよう構成される。そして、箱体単位で取扱い得る該電源装置３５は、前記設置部４０に配設された取付けベース体４２を介して該設置部４０に取付けられるようになっている。
【００２１】
前記取付けベース体４２は、前記設置部４０に対する電源装置３５の取付け強度を向上すると共に、前記電源基板３４に対するノイズ防止を図るものとして、金属板により方形蓋皿状に形成されたもので、図９に示す如く、その上端縁部には、設置部４０に形成された前記各係止孔４０ａと対応する位置に第１の被係止手段としての係止片４２ａが夫々形成され、また下端部側には、設置部４０に突設されたピン４０ｂおよび各ネジ孔４０ｃと対応する位置に被位置決め手段としての位置決め孔４２ｂおよび通孔４２ｃが形成されている。そして、設置部４０の係止孔４０ａに係止片４２ａを挿通して係止すると共にピン４０ｂを位置決め孔４２ｂに挿通することで、設置部４０に対して取付けベース体４２を位置決めした状態で、各通孔４２ｃに挿通した固定手段としてのネジ５４を対応するネジ孔４０ｃに螺挿することで、該取付けベース体４２が設置部４０に位置決め固定されるよう構成される。なお、設置部４０に設けられた前記係止フック４４と対応する部位の取付けベース体４２は切欠かれており、取付けベース体４２に取付けられる収容ケース体４３に係止フック４４が係止し得るようになっている。
【００２２】
前記取付けベース体４２における横長方形状の底板部には、図８および図９に示す如く、上下および左右に離間する４箇所に、収容ケース体４３を係脱可能に係合する第１の係合手段としての係合片５５が、夫々後方(収容ケース体４３側)に向けてＬ字状に立上がるよう折曲形成されている。なお、上下に対向する係合片５５,５５では、底板部から離間する端部で略平行に折曲された片部が対向する向きとなるよう設定される。
【００２３】
前記収容ケース体４３は、合成樹脂材により方形蓋皿状に形成されたもので、その底板部４３ａに電源基板３４が収容設置されるようになっている。この収容ケース体４３における底板部４３ａの外面(取付けベース体４２を指向する面)には、図８および図９に示す如く、前記取付けベース体４２の各係合片５５に対応して第１の被係合手段としての被係合片５６が夫々形成されており、上下に対向する被係合片５６,５６では、底板部４３ａから離間する端部で略平行に折曲された片部が相反する向きとなるよう設定される。すなわち、取付けベース体４２に対して収容ケース体４３を、各係合片５５の右側に対応する各被係合片５６を臨ませた状態で、該収容ケース体４３を左方へスライドすることによって、係合片５５に被係合片５６が前後の関係で係合して、取付けベース体４２に対して収容ケース体４３が後方への抜け止めがなされた状態で位置決め保持されるよう構成される。そして、この状態で前記設置部４０に形成されている係止フック４４が収容ケース体４３の右端縁部に係合し、該収容ケース体４３の右方向へのスライドを規制することで、収容ケース体４３は取付けベース体４２に位置決め状態で取付けられる。なお、各被係合片５６の右端部に規制片５６ａが設けられており、該規制片５６ａが係合片５５の右端部に当接することで、収容ケース体４３の左方への位置規制がなされるよう構成してある。
【００２４】
前記収容ケース体４３の左右の側端部には、第２の係合手段としての係合突起５７が上下に離間して複数突設されると共に、該ケース体４３の下端部には、同じく第２の係合手段としての係合突起５７が左右方向の略中央に突設されている。そしてこれら複数の係合突起５７を介して、該収容ケース体４３に前記カバー体５１が着脱可能に取付けられるよう構成してある。
【００２５】
前記カバー体５１は、前記電源基板３４を透視可能に覆蓋保護するものであって、透明な合成樹脂材により箱状に形成され、その背面部５１ａおよび上下面部５１ｂ,５１ｃには、放熱用の孔部５１ｄが多数形成されている。なお、カバー体５１の下部および右側部には、収容ケース体４３の底板部４３ａに対して背面部５１ａより小さな離間間隔で対向するフランジ部５１ｅが形成され、下部側のフランジ部５１ｅに、前記電源基板３４に設けられる各コネクタ５８,５９,６０,６１,６２,６３を外部に挿通するためのコネクタ用通孔６４が対応的に設けられている(図１１参照)。また右側部のフランジ部５１ｅに、電源基板３４に設けられる電源プラグ６５や電源スイッチ６６を外部に挿通するためのプラグ用通孔６７および電源用通孔６８が対応的に設けられている。更に、カバー体５１には、電源基板３４に配設されているＲＡＭクリアスイッチ６９と対応する位置に、前記背面部５１ａから内側(収容ケース体４３側)に所定高さで凹設した段部７０が形成され、該段部７０にＲＡＭクリアスイッチ６９を外部に挿通するためのＲＡＭクリアスイッチ用通孔７０ａが形成してある。
【００２６】
前記カバー体５１における左右の側端部および下端部には、第２の被係合手段としての係合孔７１が、前記収容ケース体４３の各係合突起５７と対応する位置に形成されており(図８参照)、これら複数の係合孔７１を収容ケース体４３の対応する係合突起５７に係合することで、該カバー体５１が収容ケース体４３に工具等を用いることなく着脱可能に取付けられるようになっている。またカバー体５１の収容ケース体４３を指向する内面側の周縁部に、収容ケース体４３の底板部４３ａに収容された電源基板３４に当接する複数の位置決め片７２が突設されており、収容ケース体４３にカバー体５１を取付けたときに、前記収容室５３に収容される電源基板３４を、底板部４３ａと位置決め片７２とにより前後から挟持することで位置決めセットするよう構成される。すなわち、収容ケース体４３およびカバー体５１に対し、電源基板３４はネジ等の固定手段を用いることなく位置決めセットされるようになっている。
【００２７】
前記電源基板３４には、図１０に示す如く、その右上部に電源プラグ６５が設けられ、該プラグ６５に、外部電源に接続される電源コード７３(図１参照)が接続されて、該電源基板３４に例えばＡＣ２４Ｖの電源が供給されるようになっている。また電源プラグ６５の下方に電源スイッチ６６が配設され、該スイッチ６６のＯＮ−ＯＦＦ操作によって、電源の入・切が行なわれる。更に、電源基板３４の下部側には、主制御基板用のコネクタ５８、ランプ制御基板用のコネクタ６２、図柄表示制御基板用のコネクタ６０、音声制御基板用のコネクタ６１、払出制御基板用のコネクタ５９および電源分配基板用のコネクタ６３が、左側から順に配設されている。これら各コネクタ５８,６２,６０,６１,５９,６３は、当該電源基板３４を収容箱体５２に収容セットした際に、図１１に示すように、前記カバー体５１の対応するコネクタ用通孔６４から後方に突出し、その後向きに開口する各接続口に、各制御基板２２,３１,２９,２０,２４,２７に接続されている電源配線のコネクタ(図示せず)を簡単に接続し得るようになっている。
【００２８】
前記電源基板３４には、図１２に示す如く、主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１等で使用される電圧の異なる複数の電源を、前記元電源から生成する複数種の電源生成回路７４,７５,７６,７７を備え、各回路７４,７５,７６,７７で生成された各電源が、前記各コネクタ５８,６２,６０,６１,５９を介して対応する制御基板２２,３１,２９,２０,２４に供給されるよう構成してある。なお、前記電源分配基板２７には、該電源基板３４からＡＣ２４Ｖの電源がそのまま供給されるようになっている。
【００２９】
ちなみに、前述した各制御基板で使用される電源は、以下通りである。
▲１▼主制御基板２２では、始動入賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替えソレノイド等のソレノイド駆動用電源としてＤＣ３０Ｖ、始動入賞口ＳＷ、各入賞口ＳＷ、大入賞口内部の特定通過カウントＳＷ、カウントＳＷ等の入賞検知の信号の受け渡しや大当たり情報や図柄確定回数等の遊技盤情報を外部に出力するための情報出力用電源およびＬＥＤ(普通図柄表示基板電源)等の表示用電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖおよび停電時におけるＲＡＭバックアップ用の電源としてＤＣ５Ｖが使用される。
▲２▼払出制御基板２４では、球払出装置Ｌ内部の球送りの役目を担う球払出しソレノイド等のソレノイド駆動用電源としてＤＣ３０Ｖ、球貸し２５個確認用ＳＷ等の検知信号の受け渡しやＬＥＤ(球貸しＬＥＤ)等の表示用電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖおよび停電時におけるＲＡＭバックアップ用の電源としてＤＣ５Ｖが使用される。
▲３▼図柄表示制御基板２９では、バックライト用の電源としてＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖが使用される。
▲４▼音声制御基板２０では、スピーカから音声を出力するための電源としてＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖが使用される。
▲５▼ランプ制御基板３１では、サイドランプ、風車ランプ、アタッカーランプ、枠飾りランプ等のランプ表示用電源としてＤＣ２４Ｖ、始動入賞記憶数ＬＥＤ、賞球ＬＥＤ等の表示用電源としてＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖが使用される。
▲６▼発射制御基板１８では、打球発射部に球を送るための球送りソレノイド、打球発射のための発射ソレノイド等のソレノイド駆動用電源としてＤＣ２１.１Ｖ、発射制御基板１８が電源基板３４からＡＣ２４Ｖの供給を受けると点灯する電源確認用ＬＥＤおよびタッチセンサＩＣ回路用の電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖが使用される。
なお、ＩＣ回路は、ＣＰＵ,ＲＯＭ,ＲＡＭ(記憶手段)等を指称するものである。
【００３０】
すなわち前記電源基板３４は、ＡＣ２４ＶからＤＣ５Ｖを生成する第１電源生成回路７４、ＡＣ２４ＶからＤＣ１２Ｖを生成する第２電源生成回路７５、ＡＣ２４ＶからＤＣ２４Ｖを生成する第３電源生成回路７６、ＡＣ２４ＶからＤＣ３０Ｖを生成する第４電源生成回路７７を備え、各回路７４,７５,７６,７７で生成された異なる電圧の電源が、対応する制御基板２２,３１,２９,２０,２４に夫々供給されるようになっている。なお実施例では、前記発射制御基板１８は、当該の制御基板１８で使用される異なる電圧の電源を生成するための電源生成回路を備え、電源基板３４から電源分配基板２７を介して供給されるＡＣ２４Ｖの電源から、該電源生成回路により前述した各電圧の電源を生成するよう構成されている。また前記球貸しユニットＫには、通信に必要なＡＣ２４Ｖの電源が、電源基板３４から電源分配基板２７およびインターフェースボード２８を介して供給されるようになっている。
【００３１】
前記電源基板３４には、図１３に示す如く、少なくとも前記主制御基板２２および払出制御基板２４に配設されているＲＡＭをバックアップするためのバックアップ手段であるコンデンサ７８(例えば電気二重層式が好適に用いられるが、その他の型式も採用可能である)が１基配設されている。そして、閉店時や停電時等の電源断状態によって、電源基板３４に外部から元電源が供給されなくなったときには、主制御基板２２の記憶手段としてのＲＡＭおよび払出制御基板２４の記憶手段としてのＲＡＭに対して、該コンデンサ７８からバックアップ用電源を夫々供給して両ＲＡＭのバックアップを行ない、該ＲＡＭに記憶されている情報を所定の時間(バックアップ時間)だけ保持し得るよう構成される。なお、バックアップ時間は、容量の異なるコンデンサと交換することで、適宜に変更可能となっている。
【００３２】
前記電源基板３４には、電源断を監視する電源断監視回路７９が設けられ、予め設定された監視電源が一定電圧以下になったときに、前記主制御基板２２および払出制御基板２４に対して、通常の制御から電源断制御に切換えるための電源断信号を出力するよう設定されている。そして主制御基板２２および払出制御基板２４は、電源断信号を受取ると、バックアップに必要な処理(電源断処理)を実行するようになっている。実施例では、監視電源としてソレノイド駆動用のＤＣ３０Ｖの電源を監視し、該監視電源の電圧が、ソレノイドが通常の遊技に不具合を生ずることなく動作する最低限の電圧である約ＤＣ２０Ｖ以下(停電検知電圧)になったときに、電源断信号を出力するよう設定してある。
【００３３】
ここで、前記主制御基板２２における電源断制御による電源断処理は、以下の通りである。
バックアップデータとしてレジスタ、スタックポインタをＲＡＭに記憶させる。
普通図柄の出力をＯＦＦする。
始動入賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替え用ソレノイドの出力をＯＦＦする。
ランプ制御基板３１に電源断時消灯用コマンドを送信する(点灯、点滅していた前記ランプ,ＬＥＤを全て消灯させる)。
音声制御基板２０に無音コマンドを送信する(出力していた音声を停止させる)。
球払出装置Ｌが駆動中(球払出装置Ｌに設けられている賞球計数センサ(払出された球の確認を行なう)の入力処理中)に電源断となり、払出された球をカウントしなかったり、２度検出するのを防ぐための処理を行なう。
バックアップフラグを設定する(復電時には、このフラグを基にバックアップデータに異常がないかの確認を行なう)。
ＲＡＭに対してのアクセスを禁止する。
上記の処理終了後、ＣＰＵの停止できる状態(ＣＰＵの電源停止待機状態)で待機する(プログラムがループしている状態でＣＰＵへの電源供給が途絶えるのを待っている)。
なお、復電とは、電源スイッチ６６をＯＦＦからＯＮに切換えたときや停電後、あるいは後述の瞬停時に電圧が正規の電圧に達したことを意味する。
【００３４】
また、前記払出制御基板２４における電源断制御による電源断処理は、以下の通りである。
バックアップデータとしてレジスタ、スタックポインタをＲＡＭに記憶させる。
球払出装置Ｌに設けられている賞球ソレノイド、球貸しソレノイドへの出力をＯＦＦし、新たな払出し動作を行なわないようにする。
エラー表示部８３の出力をＯＦＦする。
主制御基板２２から送信された制御コマンドをバックアップデータとしてＲＡＭに記憶させる。
球払出装置Ｌが駆動中(球払出装置Ｌに設けられている賞球計数センサ(払出された球の確認を行なう)の入力処理中)に電源断となり、払出された球をカウントしなかったり、２度検出するのを防ぐための処理を行なう。
バックアップフラグを設定する(復電時には、このフラグを基にバックアップデータに異常がないかの確認を行なう)。
ＲＡＭに対してのアクセスを禁止する。
上記の処理終了後、ＣＰＵの停止できる状態(ＣＰＵの電源停止待機状態)で待機する(プログラムがループしている状態でＣＰＵへの電源供給が途絶えるのを待っている)。
なお、前記エラー表示部８３は、払出制御基板２４に近接して配設され、払出装置Ｌの故障や満杯報知等、エラーの種類に応じた表示を行なうものである。
【００３５】
前記電源基板３４には、リセット信号回路８０が配設されており、前記電源断監視回路７９から電源断信号が出力された後(完全な停電時および電圧が停電検知電圧より一瞬低下した後に正常に復帰する瞬停時)、および前記電源スイッチ６６をＯＦＦからＯＮに切換えたときに、前記主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１に対して、各ＣＰＵを初期状態から作動させる(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる)ためのリセット信号を出力(ＯＮ)するよう設定されている。なお、電源断信号が出力された後に出力されるリセット信号は、電源断信号が出力されてから、該電源断信号により開始される主制御基板２２および払出制御基板２４のバックアップ処理に必要な時間を経過後に出力(ＯＮ)され、所定時間後にＯＦＦされるよう設定してある。また電源スイッチ６６をＯＦＦからＯＮに切換えたときや停電後の復帰時に出力されるリセット信号は、電源立上がり時と同時にリセット信号も立上がり、所定電圧(例えば停電検知電圧あるいは予め設定されたリセット電圧等)となった時点を基準とした所定時間後にＯＦＦされるよう設定してある。そして各制御基板２２,２４,２９,２０,３１は、図１３に示すリセット入力回路８４を介して入力されるリセット信号がＯＮからＯＦＦになったとき(立下がり時)に、各ＣＰＵを初期状態からスタートさせるリセット処理を実行するようになっている。
【００３６】
前記各制御基板２２,２４,２９,２０,３１へのリセット信号の入力は同時になされるよう設定されており、各制御基板２２,２４,２９,２０,３１へのリセット信号のタイミングがズレて、信号を受信できなくなる制御基板が発生するのは防止されるよう構成してある。なお、電源スイッチ６６をＯＦＦからＯＮに切換えたときや停電後の復帰時に出力されるリセット信号の出力時間の基準を、監視電源の供給を受ける構成部が動作し得る最低限の値である停電検知電圧とした場合は、構成部が動作し得る最低限の値の電圧を確保した後にリセット処理が行なわれるから、各構成部の動作を確実に保証し得る。
【００３７】
ここで、前記電源断監視回路７９は、前述したように監視電源が停電検知電圧になったときに主制御基板２２や払出制御基板２４にバックアップ動作を行なわせるための電源断信号を送信し、電源断信号を受取った主制御基板２２や払出制御基板２４はバックアップ処理(電源断処理)を行ない、そのＣＰＵが停止できる状態で待機する。しかし、何らかの原因(ノイズの影響等)によりパチンコ機Ｐに供給される元電源の電圧が一瞬低下して、パチンコ機Ｐが完全に停止することなく電圧が正常に復帰した場合(瞬停時)は、電源断信号を受取った主制御基板２２や払出制御基板２４はバックアップ処理を終えて、電源が切れることでＣＰＵの動作を停止できる状態で待機している状態であるため、主制御基板２２および払出制御基板２４のＣＰＵは、停止のための待機状態のまま処理を行なわないという不都合が起きる。そして、主制御基板２２の電源断処理時に主制御基板２２から無音コマンドを受取った音声制御基板２０では、電圧が正常に復帰した場合も主制御基板２２から新たな信号を受取ることがないので無音状態を継続し、また電源断時消灯用コマンドを受取ったランプ制御基板３１では、電圧が正常に復帰した場合も主制御基板２２から新たな信号を受取ることがないのでパチンコ機Ｐのランプ等を消灯した状態を継続する不都合が起きる。しかし実施例では、電源断信号の出力後にリセット信号を出力し、瞬停後に再び電圧が正常に復帰すれば、主制御基板２２や払出制御基板２４のＣＰＵがリセット信号の入力によってリセット処理(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる処理)を開始することができるよう構成してあるから、前述した不都合を生ずることはない。
【００３８】
前記電源基板３４には、主制御基板２２および払出制御基板２４のＲＡＭを初期化させるための、ＲＡＭクリア手段としてのＲＡＭクリアスイッチ６９が配設されており、該クリアスイッチ６９は、前記収容ケース体４３に形成されているＲＡＭクリアスイッチ用通孔７０ａを介して後方に延出し、外部から指先で操作し得るよう構成される。そして、電源基板３４に設けられたＲＡＭクリアスイッチ回路８２では、ＲＡＭクリアスイッチ６９をＯＮしながら前記電源スイッチ６６をＯＮしたときに限り、両制御基板２２,２４に対してＲＡＭを初期化するためのクリアスイッチ信号を出力するよう設定されている(図１４参照)。すなわち、工場出荷時の検査の記憶や、閉店時の記憶を消す場合に、該ＲＡＭクリアスイッチ６９を好適に用いることができるようになっている。なお、実施例のＲＡＭクリアスイッチ６９は、図示しない弾性手段等によって常にはＯＦＦ状態に保持されており、該スイッチ６９を指先操作によりＯＮ状態に切換えた後に離せば元のＯＦＦ状態に自動的に戻るよう構成されている。
【００３９】
【実施例の作用】
次に、前述のように構成された本実施例に係るパチンコ遊技機の作用につき説明する。
【００４０】
本実施例のパチンコ機Ｐでは、前記図柄表示装置１５の裏側を覆蓋保護する裏カバー部材３３の設置部４０に対して前記取付けベース体４２を、前記係止孔４０ａ、ピン４０ｂ、係止片４２ａおよび位置決め孔４２ｂを介して位置決めすると共に、前記各通孔４２ｃに挿通したネジ５４を対応するネジ孔４０ｃに夫々螺挿することで位置決め固定する。また、前記収容ケース体４３の底板部４３ａに電源基板３４をセットした状態で、該ケース体４３に対してカバー体５１を、前記係合突起５７と係合孔７１とを介して組付けることで、電源基板３４が収容箱体５２に収容セットされた電源装置３５が、箱型ユニット形態として構成される。そして、前記収容ケース体４３を取付けベース体４２に対向すると共に、前記係合片５５に被係合片５６を隣り合わせた状態で、収容箱体５２を横方向にスライドさせることで、係合片５５と被係合片５６との係合により収容箱体５２は取付けベース上に位置決めされる。またこのとき、前記設置部４０に設けられている係止フック４４が、弾性変形によって収容ケース体４３の右端縁部に係合し、これによって電源装置３５は裏カバー部材３３に位置決め保持される。
【００４１】
前記電源装置３５は裏カバー部材３３に対して工具やネジ等の固定手段を用いることなく着脱可能であるから、該装置３５のメンテナンスや前記電源基板３４の交換等を簡単に行なうことができる。また、裏カバー部材３３に電源装置３５を配設した状態で、図５に示す如く、両者３３,３５の後面は略同一面内に臨むよう設定されており、該電源装置３５が遊技機裏側に大きく突出することはない。
【００４２】
前述したように裏カバー部材３３に取付けられた電源装置３５の電源基板３４には、前記主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０、ランプ制御基板３１および電源分配基板２７が夫々電源配線を介して接続される。なお、電源分配基板２７は、前記発射制御基板１８およびインターフェースボード２８に電源配線を介して接続される。この場合に電源基板３４は、図１に示す如く、パチンコ機Ｐの裏面略中央に位置すると共に、該電源基板３４に電源配線を介して接続される主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０、ランプ制御基板３１および電源分配基板２７が、該電源基板３４の周囲に纏めて配置されているから、電源基板３４と各基板２２,２４,２９,２０,３１,２７とを接続する電源配線の長さを短かくすることができ、配線処理が容易になると共にノイズの影響も受け難くなる。また、基板間の電源配線の長さが短かくなるため、途中に不正な基板を取付けるのを防止できると共に、不正な基板を早期に発見することが可能となる。
【００４３】
実施例では、前記裏セット部材１３の裏側に裏カバー部材３３が配設され、該セット部材１３に配設されている図柄表示制御基板２９およびランプ制御基板３１は裏カバー部材３３で覆われるようになっているが、裏カバー部材３３の下部側に電源基板３４を配置すると共に、該カバー部材３３の下端部に電気的配線用の引出し口４５を形成しているから、両制御基板２９,３１から導出する電源配線を引出し口４５から引出すことで、電源基板３４に最短距離で接続することができる。しかも、電源基板３４に図柄表示制御基板２９およびランプ制御基板３１の電源配線を接続するためのコネクタ６０,６２は、該電源基板３４の下部に設けてあるから、これによっても電源配線を取回す長さを短かくすることができるものである。また、電源基板３４より下方に配置されている前記主制御基板２２、払出制御基板２４、音声制御基板２０および電源分配基板２７の電源配線を接続するコネクタ５８,６１,５９,６３も、前記コネクタ６０,６２と同じく電源基板３４の下部に設けているから、同じくこれらの電源配線を取回す長さも短縮される。なお、全てのコネクタ５８,６２,６０,６１,５９,６３が纏めて配置されると共に露出しているから、電源配線の接続、取外しの際の作業性が良好になると共に、接続されている配線が容易に分かるので、不正な基板の取付け防止を図り得る。
【００４４】
前記裏カバー部材３３に配設された電源装置３５(電源基板３４)は、パチンコ機Ｐ裏側の略中央部に位置するから、遊技ホールにおいて、前記電源基板３４に配設されている電源スイッチ６６やＲＡＭクリアスイッチ６９の操作が容易となる。また裏カバー部材３３は、パチンコ機Ｐ裏側において一番突出する部品であり、該部材３３に電源基板３４を配設したことで高い放熱効果が得られる。更に、前記球貯留排出経路部１６はノイズが多く発生する部位であるが、前記電源基板３４は該経路部１６から離間しているから、ノイズの影響を少なく抑えることができる。なお、前記裏カバー部材３３は、図柄表示装置１５や各種基板を保護するべく機能するものであるが、その下部側にはアタッカー等の部品が臨むだけでスペースにゆとりがある部分であり、従来はこの部分の有効利用がなされていなかった。しかし、実施例ではこの部分に設置部４０を設けて電源装置３５(電源基板３４)を配設したので、スペースの有効利用を図ることができる。
【００４５】
また前記裏カバー部材３３に電源基板３４を配設してあるから、該裏カバー部材３３を開放するだけで、パチンコ機Ｐに配設される全ての基板(配線)を同時に確認することができる。更に、裏カバー部材３３は、前記電源装置３５と共にワンタッチで開放し得るよう構成してあるから、該カバー部材３３で覆われている基板(裏セット部材１３に配設されている基板３０,３１,３２等)も容易に確認でき、基板確認のために他基板を取外したり取付ける作業を行なう必要はない。
【００４６】
なお、実施例では遊技機裏面を見た場合に、前記裏カバー部材３３を開放した状態においては、各制御基板を取外すことなく、少なくとも主制御基板２２および払出制御基板２４のＣＰＵ(ＲＯＭ)を確認することができるように各制御基板が配置されている(図１参照)。すなわち、各制御基板を取外すことなく、不正なＣＰＵ(ＲＯＭ)を早期に発見することが可能となっている。
【００４７】
前記電源基板３４には、外部電源からＡＣ２４Ｖの元電源が供給され、該元電源から各電源生成回路７４,７５,７６,７７により夫々電圧の異なる複数の電源(ＤＣ５Ｖ,ＤＣ１２Ｖ,ＤＣ２４Ｖ,ＤＣ３０Ｖ)が生成されて、各電源が対応する各制御基板２２,２４,２９,２０,３１に夫々供給される(図１２参照)。また前記発射制御基板１８には、電源分配基板２７を介して電源基板３４からＡＣ２４Ｖがそのまま供給され、該制御基板１８に配設されている電源生成回路により必要な電圧の電源が生成される。
【００４８】
すなわち、前記電源基板３４で、各制御基板２２,２４,２９,２０,３１で使用される電圧の異なる複数の電源を一括して生成するから、各制御基板毎に電源生成回路を備える必要はなく、各制御基板２２,２４,２９,２０,３１を小型化し得ると共にコストを低減することができる。なお、実施例では前記発射制御基板１８は独自の電源生成回路を備えているが、少なくとも前記主制御基板２２および該主制御基板２２に直接接続される払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１等の遊技盤Ｊの交換の際に交換される基板には電源生成回路は配設されていないから、コスト削減に大きく寄与するものである。更に、各制御基板２２,２４,２９,２０,３１に配設されるＩＣ回路駆動用の電源電圧(ＤＣ５Ｖ)も、電源基板３４で一括して生成しているから、各制御基板２２,２４,２９,２０,３１でのＩＣ回路駆動用の電源電圧に誤差を生ずることはなく、主制御基板２２と他の制御基板２４,２９,２０,３１との間での信号の授受に支障を来たしたり、回路自体が破損するのを好適に防止し得る。なお、前述したように発射制御基板１８は払出制御基板２４に接続される(発射制御基板１８は、球貸しユニットＫがインターフェースボード２８と未接続の場合に払出制御基板２４から発射停止信号を受信した場合にのみ発射を停止する)ものであって、前記主制御基板２２には接続されていないから、発射制御基板１８がＩＣ回路駆動用の電源電圧を独自に生成しても発射制御に不都合が生ずるおそれはない。また発射制御基板１８は、遊技盤Ｊの交換の際に関係なく共通して使われる部品であるので、電源生成回路を備えていても、コスト的に影響がない。
【００４９】
前記パチンコ機Ｐにおいて、例えば停電等によって前記電源基板３４に元電源が供給されなくなる(電源断状態になる)と、該電源基板３４では、前記コンデンサ７８から主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡＭに対してバックアップ用電源が供給され、電源断時での遊技に関する情報が両ＲＡＭに記憶保持される。すなわち、▲１▼大当たり中や確率変動状態等の特別遊技状態中に停電になった場合であっても、復電時に続きから遊技を再開することができたり、貸球や賞球の未払出し個数の状態を保持し、復電時に正確に払出しを行なうことができ、遊技者に不利益を与えることはない。なお実施例のパチンコ機Ｐでは、閉店等により前記電源スイッチ６６をＯＦＦしたときにも、前記コンデンサ７８から主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡＭに対してバックアップ用電源が供給されるから、▲２▼閉店時に確率変動状態となった記憶を翌朝へ持ち越したり、あるいは▲３▼貸球や賞球の未払出し個数の情報を保持することができる。
【００５０】
また、バックアップ用電源を供給するためのコンデンサ７８を電源基板３４に配設してあり、通常の電源供給と同一のコネクタ(配線)上でバックアップ用電源を供給するから、バックアップ電源を供給するための、別の基板や配線等が増えることはなく、部品点数や組立て工数の増加を防ぎ、コストを低廉に抑えることができる。しかもコンデンサ７８は１基であるから、前記主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡＭにバックアップ用電源が供給されているバックアップ時間に誤差を生ずるおそれはない。すなわち、両ＲＡＭのバックアップ時間(記憶時間)に誤差を生ずると、例えば主制御基板２２では記憶されている情報が、払出制御基板２４では記憶されておらず、復電時における制御に不具合を生ずるおそれがあるが、このような不都合の発生は防止される。従って、遊技者に不利益を与えることもない。
【００５１】
次に、前記パチンコ機Ｐにおいて、前記監視電源が一定電圧以下になると、前記電源断監視回路７９から主制御基板２２および払出制御基板２４に対して、通常の制御から電源断制御に切換えるための電源断信号が出力される。そして主制御基板２２および払出制御基板２４は、電源断信号を受取ると、バックアップに必要な前述した処理を実行する。すなわち、遊技に支障を来たすような電圧低下時には、主制御基板２２および払出制御基板２４は、前述したバックアップ処理を行なうので、遊技者に不利益を与えることはなくなる。
【００５２】
前記電源断監視回路７９では、前述したように監視電源が、ソレノイドが通常の遊技に不具合を生ずることなく動作する最低限の停電検知電圧になったときに、電源断信号を出力するよう設定してある。すなわち、電源断信号の出力時には、パチンコ機Ｐにおいて一番高い電圧で駆動されるソレノイドが通常に動作しているから、他の全ての電気機器も通常に動作しており、動作している機器と既に動作が不能となった機器とは混在していない。従って、このときにバックアップ処理を行なうことで、主制御基板２２と払出制御基板２４のバックアップ処理時の情報に食い違いを来たすことはなく、復電時の正常な動作が保証される。また前述した電源断処理により、電源供給が停止する前に全てのＣＰＵは電源停止待機状態となっているから、電源供給停止によりＣＰＵ自体やプログラム等に不具合が発生するのは防止される。
【００５３】
更に、前記電源断監視回路７９から電源断信号が出力された後には、各制御基板２２,２４,２９,２０,３１での復電時にＣＰＵを正常に動作させるためのリセット処理(リセット信号立下がり時に、ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる処理)を行なわせるためのリセット信号が、前記リセット信号回路８０から各制御基板２２,２４,２９,２０,３１に出力される。すなわち、停電後に電圧が正常に戻った復電時におけるＣＰＵの正常な動作は保証される。また実施例の電源基板３４では、正常な電源のＯＦＦ、停電および瞬停の何れの場合も電源断信号およびリセット信号が出力されるから、瞬停の場合であっても、再び正常な電圧の電源供給が開始されたとき(復電時)にはＣＰＵの正常な動作を保証することができる。
【００５４】
前述したように、電源断監視回路７９およびリセット信号回路８０は、対象となる全ての制御基板に共通的に使用されるから、各制御基板への電源断信号やリセット信号の出力は同時に行なわれ、各制御基板毎の各処理のタイミングを合わせることができる。すなわち、各制御基板毎の各処理のタイミングのズレに起因する不具合の発生を未然に防止し得る。しかも、電源断監視回路７９およびリセット信号回路８０は電源基板３４にのみ配設してあるから、各制御基板あるいは電源基板以外の場所に別途回路を設けるといった無駄もなく、コストを低廉に抑えることができる。なお、電源基板３４に設けられた電源断監視回路７９により電圧低下の異常を検知することで、遊技機全体に支障があるという判断を行なうことができる。
【００５５】
前記パチンコ機Ｐにおいて、工場出荷時の検査の記憶や、閉店時の記憶を消す場合には、電源基板３４に設けられている前記ＲＡＭクリアスイッチ６９をＯＮしながら前記電源スイッチ６６をＯＮすることで、前記主制御基板２２および払出制御基板２４に対してＲＡＭを初期化するためのクリアスイッチ信号がＲＡＭクリアスイッチ回路８２から出力され、各ＲＡＭに記憶されている情報は消去される。この場合に、ＲＡＭクリアスイッチ６９をＯＮしながら電源スイッチ６６をＯＮしたときに限り、ＲＡＭクリアスイッチ回路８２はクリアスイッチ信号を出力するよう設定されているから、誤操作によりＲＡＭがクリアされるのを防止し得る。また、ノイズの発生により誤作動することも抑制し得る。更に、１つのＲＡＭクリアスイッチ６９の操作により主制御基板２２および払出制御基板２４のＲＡＭをクリアするから、両制御基板２２,２４でのＲＡＭのクリア処理は同時に行なわれ、そのタイミングがズレることにより制御に支障を来たすのは防止される。
【００５６】
【変更例】
実施例では、主制御基板および該主制御基板に直接接続される払出制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板で使用される電圧の異なる複数の電源を電源基板で生成する場合で説明したが、前記打球発射装置(構成部)を制御する発射制御基板で使用するＩＣ回路用の電源電圧を含む電圧の異なる複数の電源も該電源基板で併せて生成する(ＡＣ２４Ｖからソレノイド用の電源として使用されるＤＣ２１.１Ｖを生成する電源生成回路を付加する)ようにすることも可能である。この場合には、前記発射制御基板を電源分配基板を介することなく電源基板に接続するが、該発射制御基板も他の制御基板と同様に電源基板の周囲に配置されているから、両者を接続する電源配線の取回し長さは短かく、ノイズの影響は低減される。また電源基板で生成する電源は、少なくとも遊技盤の交換に伴って交換される主制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板に使用されるものであればよく、払出制御基板や発射制御基板においては各自が電源生成回路を備える構成であってもよい。すなわち、遊技盤と共に交換される全ての制御基板は電源生成回路を備える必要はないので、交換後のリサイクル性が良好になると共に、無駄に廃棄される生成回路がなくなるので環境問題にも対応している利点を有する。なお、電源基板に配設される電源生成回路の数は、生成する電源の数によって変更可能であり、また生成する電源の電圧に関しては、実施例に限定されるものでなく、各制御基板で必要となる電圧であればよい。
【００５７】
前記裏カバー部材に電源装置を着脱可能に配設する構成は、実施例に限定されるものでなく、例えば裏カバー部材と取付けベースにおける第１の係止手段と第１の被係止手段を実施例とは逆の構成とすることができる。また取付けべースは、ネジで固定するのに代えて、孔と突部とを利用した係合手段により取付けることも可能である。更に、収容箱体を構成する収容ケース体とカバー体における第２の係合手段と第２の被係合手段を実施例とは逆の構成としたり、一方の部材に配設した弾性変形可能な係合フックを利用して組付ける構成を採用し得る。なお、取付ベースに対する収容箱体の取付け手段(第１の係合手段と第１の被係合手段)も、実施例のようにスライドにより係脱する構成に限らず、孔とフック等を利用して前後に着脱する方式等、他の構成を採用することができる。また裏カバー部材は、裏機構セット盤に配設されるものであってもよい。更に、電源基板は遊技盤交換の際の非交換部品であるので、遊技盤交換の際の非交換部品に配設することが望ましい。
【００５８】
また、実施例ではコンデンサから主制御基板のＲＡＭおよび払出制御基板のＲＡＭに夫々バックアップ用電源を供給する場合で説明したが、電源断状態で記憶情報が消えることで不都合を生ずる他の制御基板のＲＡＭ(記憶手段)にも、該コンデンサからバックアップ用電源を供給するようにしてもよい。なお、１基のバックアップ手段とは、１基のコンデンサ以外に、複数のコンデンサを直列に接続して構成したもの、あるいは１個の電池または複数の電池を直列に構成したもの等、複数のＲＡＭ(記憶手段)に共通的にバックアップ用電源を供給する手段を総称している。
【００５９】
実施例ではＲＡＭをクリアするためのＲＡＭクリアスイッチを電源基板に配設したが、該ＲＡＭクリアスイッチの機能を兼ねるようにした電源スイッチ(ＲＡＭクリア手段)をボタン式とし、該電源スイッチを長押しした場合にのみ、ＲＡＭクリアスイッチ回路がクリアスイッチ信号を出力するよう設定したものであってもよい。また、電源の入・切のみを行なうスイッチと、電源の入・切およびＲＡＭをクリアさせ得るスイッチ(ＲＡＭクリア手段)の２種類のスイッチを電源基板に配設する構成を採用し得る。この場合に、電源の入・切およびＲＡＭをクリアし得るスイッチをカバー部材等で覆い、該スイッチの誤操作を防ぐようにする構成を採用することが好適である。なお、変更例の構成では、何れの場合も１回の操作でＲＡＭをクリアすることが可能となる。
【００６０】
実施例では、電源基板上のリセット信号回路から、主制御基板、払出制御基板、図柄表示制御基板、音声制御基板、ランプ制御基板にリセット信号を同時に出力し、各制御基板上のＣＰＵを初期状態(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番号からスタートさせる)から作動させるように構成したが、各制御基板上のＣＰＵの個体差、性能によりセキュリティチェックや初期設定の時間にばらつきが生じて、主制御基板がその他制御基板より先に、動作を開始したために、その他制御基板は主制御基板からの信号を受け取れないといった場合を考えて、次のような構成としてもよい。
各制御基板上のリセット入力回路に遅延手段(タイマ回路)を設けることによって、例えば主制御基板のＣＰＵへのリセット信号の入力(立下がり)を遅らせることにより、その他制御基板のＣＰＵが動作を行な得る状態になってから、主制御基板のＣＰＵが初期状態からスタートさせるよう構成してもよい。
このように構成することにより、電源基板上のリセット信号回路から各制御基板へのリセット信号の送信のタイミング(ＯＮ,ＯＦＦ)は、全ての制御基板で共通であるが、各制御基板上のリセット入力回路によりＣＰＵへのリセット信号の送信のタイミングをずらすことによって、その他制御基板のＣＰＵを主制御基板のＣＰＵより初期状態を早くスタートさせることも可能である。
【００６１】
【発明の効果】
以上説明した如く、本発明に係るパチンコ遊技機では、１基の電源基板により、複数の制御基板で使用される電圧の異なる複数の電源を一括して生成するから、各制御基板毎に電源生成回路を備える必要はなく、各制御基板を小型化し得ると共にコストを低減することができる。
【００６２】
また電源基板への元電源の供給が停止する電源断状態では、該基板のバックアップ手段から主制御基板の記憶手段および払出制御基板の記憶手段にバックアップ用電源を供給して、両記憶手段の記憶情報を保持するよう構成したから、遊技者に不利益を与えることはない。しかも両記憶手段にバックアップ用電源を供給するバックアップ手段は１基であり、部品点数や組立て工数が大幅に増えることはなく、製造コストの増加は最低減に抑えられる。更に、バックアップ手段は１基であるので、両記憶手段にバックアップ用電源が供給されているバックアップ時間は同じであり、一方の記憶手段の記憶情報のみが消えてしまうことによる不利益も防止される。更にまた、バックアップ手段は電源基板に配設されるから、別の基板や配線等が増えることはなく、部品点数や組立て工数の増加を防ぎ、コストを低廉に抑えることができる。
また電源断監視回路は、電源基板から制御基板に供給される電源が停電検知電圧になったときに主制御基板や払出制御基板に電源断信号を送信し、電源断信号を受取った主制御基板や払出制御基板はバックアップ処理(電源断処理)を行ない、そのＣＰＵが停止できる状態で待機する。しかし、何らかの原因(ノイズの影響等)により遊技機に供給される元電源の電圧が一瞬低下して、遊技機が完全に停止することなく電圧が正常に復帰した場合(瞬停時)は、電源断信号を受取った主制御基板や払出制御基板はバックアップ処理を終えて、電源が切れることでＣＰＵの動作を停止できる状態で待機している状態であるため、主制御基板および払出制御基板のＣＰＵは、停止のための待機状態のまま処理を行なわないという不都合が起きる。そして、主制御基板の電源断処理時に主制御基板から例えば無音コマンドを受取った音声制御基板では、電圧が正常に復帰した場合も主制御基板から新たな信号を受取ることがないので無音状態を継続し、また電源断時消灯用コマンドを受取ったランプ制御基板では、電圧が正常に復帰した場合も主制御基板から新たな信号を受取ることがないので遊技機のランプ等を消灯した状態を継続する不都合が起きる。しかし本願発明では、電源断信号の出力後にリセット信号を出力し、瞬停後に再び電圧が正常に復帰すれば、主制御基板や払出制御基板のＣＰＵがリセット信号の入力によってリセット処理(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる処理)を開始することができるよう構成してあるから、前述した不都合を生ずることはない。
【図面の簡単な説明】
【図１】本実施例の電源基板が実施されるカード式パチンコ機の背面図である。
【図２】実施例に係るカード式パチンコ機の正面図である。
【図３】実施例に係るカード式パチンコ機から裏カバー部材を取外した状態で示す背面図である。
【図４】実施例に係る裏セット部材および裏カバー部材を配設した遊技盤を示す背面図である。
【図５】図４に示す遊技盤の側面図である。
【図６】実施例に係る裏カバー部材を示す背面図である。
【図７】実施例に係る裏カバー部材を示す側面図である。
【図８】実施例に係る収容箱体、取付けベース体および裏カバー部材を分解状態で示す斜視図である。
【図９】実施例に係る取付けベース、収容ケース体およびカバー体を夫々示す背面図である。
【図１０】実施例に係る電源基板の各種電子部品の実装面を示す背面図である。
【図１１】実施例に係る電源装置を示す背面図である。
【図１２】電源基板と各制御基板との電源供給の関係を示す制御ブロック図である。
【図１３】電源基板と各制御基板との電源断、リセットおよびバックアップの関係を示す制御ブロック図である。
【図１４】電源基板と各制御基板とのＲＡＭクリアの関係を示す制御ブロック図である。
【符号の説明】
１３ 裏セット部材
１５ 図柄表示装置
１８ 発射制御基板
２０ 音声制御基板
２２ 主制御基板
２４ 払出制御基板
２９ 図柄表示制御基板
３１ ランプ制御基板
３３ 裏カバー部材
３４ 電源基板
３５ 電源装置
３６ 箱部
３７ 蓋部
３８ 設置収容凹部
４０ 設置部
４２ 取付けベース体
５２ 収容箱体
７４ 第１電源生成回路(電源生成回路)
７５ 第２電源生成回路(電源生成回路)
７６ 第３電源生成回路(電源生成回路)
７７ 第４電源生成回路(電源生成回路)
７８ コンデンサ(バックアップ手段)
７９ 電源断監視回路
８０ リセット信号回路
Ｈ 打球発射装置
Ｊ 遊技盤
Ｌ 球払出装置
Ｐ パチンコ機(パチンコ遊技機)
Ｒ 1 保護室
【発明の属する技術分野】
この発明は、遊技媒体としてパチンコ球を使用するパチンコ遊技機に関するものである。
【０００２】
【従来の技術】
パチンコ機の基本的構成としては、外枠に組付けられた前枠の各部に、窓枠、ガラス扉、上下の球皿、打球発射装置、球送り装置、各種の球処理部等を有する裏機構セット盤等の遊技構成部材が夫々設置されると共に、前枠の正面内部に、図柄可変表示装置、電動式入賞装置、スイッチ付き入賞具、遊技表示具、ランプ類等の電気的遊技器具を備えた遊技盤が着脱交換可能にセットされている。また裏機構セット盤においては、パチンコ機全体を制御するための主制御基板と、パチンコ機の各構成部を制御をする、払出制御基板、図柄表示制御基板、音声制御基板、ランプ制御基板、発射制御基板等の各種制御基板が夫々所定部位に配置され、主制御基板に対して各種制御基板が電気的に接続されている。
【０００３】
前述したように、主制御基板を含む複数の制御基板が分離されて別々に配置されているパチンコ機では、裏機構セット盤の一側上部に配置される電源ユニットに外部から所定電圧(ＡＣ２４Ｖ)の元電源の供給を受け、この電源ユニットと各制御基板とを夫々接続する電源配線を介して各制御基板に元電源を供給している。そして、各制御基板では、当該基板に実装されている電源生成回路で、電源ユニットから供給された元電源から必要な電圧の電源を生成していた。
【０００４】
【発明が解決しようとする課題】
前記複数の制御基板の夫々が電源生成回路を備え、該回路において当該の制御基板で必要となる電圧(例えばＤＣ１２Ｖ,ＤＣ２４Ｖ等)の電源を生成する構成では、各制御基板のコストが高くなるばかりでなく、各制御基板の小型化が妨げられる欠点が指摘される。
【０００５】
ここで、前記パチンコ機では、遊技中において停電が発生すると、前記主制御基板のＲＡＭや払出制御基板のＲＡＭに記憶されている情報が消えてしまい、遊技者にとって不利益になると共に、遊技店と遊技者との間でのトラブルの発生原因となる。また、特別な遊技状態となっている場合であっても、遊技店の閉店時には打ち切られてしまうため、その状態を翌日に持ち越すことが、遊技者から強く望まれている。なお、前記主制御基板および払出制御基板の夫々に、停電等に際してバックアップ用電源をＲＡＭに供給するバックアップ手段を設けることが提案される。しかし、この場合は複数のバックアップ手段が必要となるため部品点数や組付け工数等が増加してコストアップに繋がる。また、各ＲＡＭには別々のバックアップ手段からバックアップ用電源を夫々供給するため、その供給時間に誤差を生ずることがある。すなわち、例えば主制御基板側では情報が記憶保持されているのに対し、払出制御基板側では情報が消えてしまう状態が発生し、遊技者に不利益を与えるおそれがある。
【０００６】
【発明の目的】
本発明は、前述した従来の技術に内在している前記課題に鑑み、これを好適に解決するべく提案されたものであって、遊技機に設けられる複数の制御基板の小型化とコストダウンとを図ると共に、電源断状態により遊技者に不利益を与えることのないパチンコ遊技機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前述した課題を克服し、所期の目的を好適に達成するため、本発明に係るパチンコ遊技機は、
遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板(22)、遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置(L)を制御する払出制御基板(24)および打球発射装置(H)を制御する発射制御基板(18)を含み、各種構成部の動作を制御する複数の制御基板(18,20,22,24,29,31)が配設されたパチンコ遊技機において、
発射制御基板(18)以外の制御基板(20,22,24,29,31)で使用される電圧の異なる電源を、外部から供給される元電源から生成する複数種の電源生成回路(74,75,76,77)を備え、発射制御基板(18)以外の制御基板(20,22,24,29,31)には前記電源生成回路(74,75,76,77)で生成された各基板(20,22,24,29,31)での使用電圧の電源を供給すると共に、前記発射制御基板(18)には元電源をそのままの電圧で供給する電源基板(34)と、
前記発射制御基板(18)に設けられ、前記電源基板(34)から供給される元電源と同じ電圧の電源から、該発射制御基板(18)で使用される電圧の電源を生成する発射制御基板用の電源生成回路と、
前記電源基板(34)に配設され、電源投入時および電源断信号出力後において、前記発射制御基板(18)以外の各制御基板(20,22,24,29,31)に対して、該発射制御基板(18)以外の各制御基板(20,22,24,29,31)のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路(80)と、
前記電源基板(34)に配設され、該電源基板(34)から制御基板(18,20,22,24,29,31)に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板(22)、払出制御基板(24)およびリセット信号回路(80)に対して電源断信号を出力する電源断監視回路(79)と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)とを備え、
前記主制御基板(22)および払出制御基板(24)は、電源断信号を受取った時点で該主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路(80)は、前記電源断監視回路(79)から電源断信号が出力された後であって、前記主制御基板(22)および払出制御基板(24)でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定されたことを特徴とする。
また、前記の課題を克服し、所期の目的を好適に達成するため、本願の別の発明に係るパチンコ遊技機は、
遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板(22)、遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置(L)を制御する払出制御基板(24)および打球発射装置(H)を制御する発射制御基板(18)を含み、各種構成部の動作を制御する複数の制御基板(18,20,22,24,29,31)が配設されたパチンコ遊技機において、
発射制御基板(18)以外の制御基板(20,22,24,29,31)で使用される電圧の異なる電源を、外部から供給される元電源から生成する複数種の電源生成回路(74,75,76,77)を備え、発射制御基板(18)以外の制御基板(20,22,24,29,31)には前記電源生成回路(74,75,76,77)で生成された各基板(20,22,24,29,31)での使用電圧の電源を供給すると共に、前記発射制御基板(18)には元電源をそのままの電圧で供給する電源基板(34)と、
前記発射制御基板(18)に設けられ、前記電源基板(34)から供給される元電源と同じ電圧の電源から、該発射制御基板(18)で使用される電圧の電源を生成する発射制御基板用の電源生成回路と、
前記電源基板(34)に配設され、電源投入時および電源断信号出力後において、前記発射制御基板(18)以外の各制御基板(20,22,24,29,31)に対して、該発射制御基板(18)以外の各制御基板(20,22,24,29,31)のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路(80)と、
前記電源基板(34)に配設され、該電源基板(34)から制御基板(18,20,22,24,29,31)に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板(22)、払出制御基板(24)およびリセット信号回路(80)に対して電源断信号を出力する電源断監視回路(79)と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に夫々バックアップ用電源を供給するバックアップ手段(78)とを備え、
前記主制御基板(22)および払出制御基板(24)は、電源断信号を受取った時点で該主制御基板(22)の記憶手段および払出制御基板(24)の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路(80)は、前記電源断監視回路(79)から電源断信号が出力された後であって、前記主制御基板(22)および払出制御基板(24)でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定され、
前記リセット信号回路(80)から各制御基板(20,22,24,29,31)へ同時に出力されたリセット信号の主制御基板(22)のＣＰＵへの入力を、各制御基板(20,22,24,29,31)に設けた遅延手段によって他の制御基板(20,24,29,31)のＣＰＵへの入力より遅らせるよう設定したことを特徴とする。
【０００８】
【作用】
遊技機に配設された電源基板では、外部から供給される所定電圧の元電源から、複数の制御基板で使用される電圧の異なる複数の電源を生成し、該電源を対応する各制御基板に夫々供給する。すなわち、電圧の異なる複数の電源を電源基板で一括して生成するので、各制御基板に電源生成回路を設ける必要はなく、制御基板の小型化を図り得ると共に製造コストも低減し得る。また電源基板への元電源の供給が停止する電源断状態では、該基板のバックアップ手段から主制御基板の記憶手段および払出制御基板の記憶手段にバックアップ用電源が供給され、両記憶手段の記憶情報を保持するから遊技者に不利益を与えることはない。しかも、両記憶手段にバックアップ用電源が供給されているバックアップ時間は同じであり、一方の記憶手段の記憶情報のみが消えてしまうことによる不利益も防止される。
【０００９】
【発明の実施の形態】
次に、本発明に係るパチンコ遊技機につき、好適な実施例を挙げて、添付図面を参照しながら以下詳細に説明する。なお本実施例では、パチンコ遊技機として、貸球用のカードおよびカードユニットを利用して貯留球を貸出し得るカード式のパチンコ機を例として説明するが、カードユニットを利用しないパチンコ機であってもよい。
【００１０】
そこで、先ず本実施例の電源基板が実施されるパチンコ機について、図１〜図３を参照して要約説明する。本実施例のパチンコ機Ｐは、その基本的な概略構成として、外枠Ａの開口前面側に対して前枠Ｂが、連結支持手段および施錠手段を利用して着脱および開放可能に組付けられている。そして前枠Ｂの内外部分には、横開き式のガラス扉Ｄを組付けた窓枠Ｃと、ガラス扉Ｄの下部において前枠Ｂに対して着脱および開放可能に組付けられる開閉セット板の前側に上球皿Ｅが組付けられると共に、該開閉セット板の後側に電動式の球送り装置(図示せず)等がセットされている。また、前記前枠Ｂの下部に下球皿Ｆおよび打球発射装置Ｈ等が設置されると共に、裏側に裏機構セット盤Ｇ等が装備され、更に該前枠Ｂの後側に設けた保持枠１０の正面内部に、所要の遊技領域Ｊａを構成した遊技盤Ｊが着脱交換可能にセットされる。一方、貸球の払出し制御に必要とされる球貸しユニット(カバー式)Ｋが、パチンコ機Ｐの側方(外枠Ａの隣接部位)に設置されて各電子制御部と接続されている。
【００１１】
前記裏機構セット盤Ｇは、前枠Ｂ裏側に位置する前記遊技盤Ｊセット用の保持枠１０の裏側に着脱可能に装備され、図１に示す如く、該保持枠１０に対応し得る方形サイズに樹脂成形された本体１１の中央部に遊技盤裏面の点検用の窓口１２が開口され、この窓口１２内に遊技盤Ｊの裏面に着脱可能に配設された裏セット部材１３が臨んでいる。この裏セット部材１３には、遊技盤Ｊに配設された各種入賞用部品に入って裏側へ通出されるセーフ球を排出案内する複数の通路(図示せず)が形成されると共に、遊技盤Ｊの表面に配設された表示枠体１４に対応する位置に、図柄表示制御基板２９を備える図柄表示装置(構成部)１５が着脱可能に配設されるようになっている。なお、以後の説明において、「左」,「右」は、パチンコ機Ｐを裏側から視た状態(図１の状態)において指称するものとする。
【００１２】
前記裏機構セット盤Ｇのその他の構成として、前記窓口１２の上部から右側部に亘る外周囲部に球貯留排出経路部１６等が配設されている。また、この球貯留排出経路部１６の下側に、カセット形態とされる電動制御式の貸球用および賞球用の球払出装置(構成部)Ｌが前後の関係で設置される一方、これら球払出装置Ｌの下方に、該装置Ｌから払出された貸球および賞球を前記上球皿Ｅまたは下球皿Ｆへ排出する球排出経路(図示せず)が形成されており、前記球貯留排出経路部１６に貯留された所定数のパチンコ球(貯留球)が、各球払出装置Ｌの作動により貸球または賞球として払出されるようになっている。また前記窓口１２の下方に、アウト球およびセーフ球を機外へ排出する球通出経路が形成される他に、球抜き装置,賞球満杯検出装置および貸球用の検出スイッチ(何れも図示せず)等が夫々設置されている。
【００１３】
前記裏機構セット盤Ｇにおける本体１１の裏側には、図１に示す如く、その上方右隅部に、枠用の外部接続端子板１７が設置されると共に、前記窓口１２の下方には、前記打球発射装置(構成部)Ｈを制御する発射制御基板１８を収容した発射制御装置１９と、前記遊技盤Ｊでのパチンコゲームに応じた効果音を発生する図示しない効果音発生装置(構成部)を発生制御する音声制御基板２０を収容した音声制御装置２１とが左右に離間して配置されている。また発射制御装置１９あるいは音声制御装置２１と一部が前後の関係で重なるようにして、パチンコ機Ｐを全体的に制御する主制御基板２２を収容した主制御装置２３および前記球払出装置Ｌを制御する払出制御基板２４を収容した払出制御装置２５が左右に隣接する状態で本体１１に配置されている。なお、各制御基板１８,２０,２２,２４のコネクタ差し込み口は、各基板に重なり合うことなく、全て露出している。また、本体１１における払出制御装置２５の配置位置より上方には、前記払出制御基板２４および主制御基板２２と賞球用の球払出装置Ｌとを接続する払出中継基板２６、電源分配基板２７および球貸しユニットＫと接続して各種データの入力および出力を行なうためのコネクタを備えたインターフェースボード２８が配置されている。前記電源分配基板２７は、インターフェースボード２８および発射制御基板１８に接続してある(図１２参照)。
【００１４】
また、前記裏機構セット盤Ｇに配設される前記裏セット部材１３の裏面には、図３に示す如く、前記図柄表示装置１５の配置位置の左方に、ランプ中継基板３０と、前記遊技盤Ｊでのパチンコゲームに応じたランプ表示を行なう図示しないランプ装置(構成部)を制御するランプ制御基板３１を収容したランプ制御装置８１とが上下の関係で配置されると共に、該図柄表示装置１５の配置位置の下方に、主制御用中継基板３２が配置されている。そして、前記複数の基板３０,３１,３２が配設された裏セット部材１３の裏面には、前記図柄表示装置１５の裏側を覆蓋保護する裏カバー部材３３が開閉および着脱可能に取着されており、該裏カバー部材３３の裏側(背面側)に、前記各制御基板に必要な電圧の異なる複数の電源を生成して供給するための電源基板３４を収容した電源装置３５が配置されるようになっている。すなわち、図１に示す如く、裏カバー部材３３に配置された電源基板３４は、遊技機裏側の略中央部に位置し、該電源基板３４の周囲に、該電源基板３４から電源が供給される前述した主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０、ランプ制御基板３１、発射制御基板１８および電源分配基板２７が配置されるよう構成してある。
【００１５】
なお、前記主制御基板２２に、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１が接続されると共に、前記発射制御基板１８は、払出制御基板２４に接続されるよう構成される。そして、前記遊技盤Ｊを交換して遊技内容を変更する際には、主制御基板２２、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１が遊技盤Ｊと共に交換され、払出制御基板２４および発射制御基板１８については各遊技内容に共通的に使用されるようになっている。
【００１６】
前記裏カバー部材３３は、図６〜図８に示すように、全体が略矩形の箱形状に合成樹脂成形されている。そして上側部分に、裏セット部材１３の裏面に対して大きな離隔空間の保護室Ｒ1を画成した箱部３６が形成されて、同箱部３６内に前記図柄表示装置１５を収容保護し得、また下側部分に裏セット部材１３の裏面に対して小さな離隔空間の保護室Ｒ2を画成した蓋部３７が形成されて、両部３６,３７の高低差による凹部空間が前記電源装置３５の設置収容凹部３８とされている(図５参照)。
【００１７】
前記箱部３６の背面板部には、放熱用の複数の長孔３６ａが形成されると共に、遊技盤用の外部接続端子板３９が着脱可能に収納配置される端子板収納部３６ｂが凹設されている。また箱部３６の下板部には、図４に示す如く、前記設置収容凹部３８に位置する電源装置３５の上側に臨む位置に、複数の放熱用の放熱口３６ｃが開設されている。
【００１８】
前記蓋部３７の背面板部には、電源装置３５のための設置部４０が形成されており、この設置部４０では、電源装置３５をセット可能にするために、左右および下側部において所定高さで立上がる保護枠４１が形成されている。また設置部４０の上端縁部と箱部３６との連設部には、後述する取付けベース体４２を着脱可能に取付けるための第１の係止手段として、例えば複数の係止孔４０ａが左右に離間して形成される一方、該設置部４０の下部側に、取付けベース体用の位置決め手段としてのピン４０ｂが突設されている。更に、該ピン４０ｂを挟む左右両側に離間して、ネジ孔４０ｃが夫々螺設されると共に、該設置部４０の右部には、電源装置３５の後述する収容ケース体４３を定位置に位置決め係止する第２の係止手段として、例えば弾性変形可能な係止フック４４が形成されている。なお、蓋部３７の下板部には、前記裏セット部材１３や遊技盤Ｊおよび図柄表示装置１５等から導出する各種の電気的配線用の引出し口４５が形成されている。
【００１９】
前記裏カバー部材３３の着脱・開閉技術については、一例として図４および図５に示すように、連結支持手段として裏カバー部材３３の図において左側上下に形成された各支持片４６の孔４６ａと、前記裏セット部材１３の左側に取着された支持板４７の上下の支軸４７ａを利用して、上下方向への着脱と、左右方向への回動(横開き)が可能に連結支持され、また係脱手段として裏カバー部材３３の図において右側のフランジ部４８の上下に配置された出没式の係止具(ピン状の止め具)４９と、裏セット部材１３における右側上下に形成された係止筒部５０(図３参照)とを利用して、係脱(施錠および解錠)可能に係止されるようになっている。なお、裏セット部材１３に対する裏カバー部材３３の着脱・開閉技術に関しては、実施例の構成に限定されるものでなく、例えば裏セット部材１３または裏カバー部材３３に配設した回動式止め具を相手側に係脱可能に係止し得る形式のもの、等各種の構成のものを採用可能である。また、着脱・開閉手段と係脱手段とは左右逆であってもよい。
【００２０】
前述した裏カバー部材３３における蓋部３７の設置部４０に対して、外部から所定電圧(ＡＣ２４Ｖ)の元電源が供給される電源基板３４を備える電源装置３５が、外側(裏側)から着脱交換可能にセットされて前記設置収容凹部３８内に保護されるようになっている。この電源装置３５は、図８に示すように、合成樹脂製で方形皿状に形成された収容ケース体４３に、カバー体５１を着脱可能に組付けることで収容箱体５２が構成され、該収容箱体５２に内部画成した収容室５３に電源基板３４が収容セットされるよう構成される。そして、箱体単位で取扱い得る該電源装置３５は、前記設置部４０に配設された取付けベース体４２を介して該設置部４０に取付けられるようになっている。
【００２１】
前記取付けベース体４２は、前記設置部４０に対する電源装置３５の取付け強度を向上すると共に、前記電源基板３４に対するノイズ防止を図るものとして、金属板により方形蓋皿状に形成されたもので、図９に示す如く、その上端縁部には、設置部４０に形成された前記各係止孔４０ａと対応する位置に第１の被係止手段としての係止片４２ａが夫々形成され、また下端部側には、設置部４０に突設されたピン４０ｂおよび各ネジ孔４０ｃと対応する位置に被位置決め手段としての位置決め孔４２ｂおよび通孔４２ｃが形成されている。そして、設置部４０の係止孔４０ａに係止片４２ａを挿通して係止すると共にピン４０ｂを位置決め孔４２ｂに挿通することで、設置部４０に対して取付けベース体４２を位置決めした状態で、各通孔４２ｃに挿通した固定手段としてのネジ５４を対応するネジ孔４０ｃに螺挿することで、該取付けベース体４２が設置部４０に位置決め固定されるよう構成される。なお、設置部４０に設けられた前記係止フック４４と対応する部位の取付けベース体４２は切欠かれており、取付けベース体４２に取付けられる収容ケース体４３に係止フック４４が係止し得るようになっている。
【００２２】
前記取付けベース体４２における横長方形状の底板部には、図８および図９に示す如く、上下および左右に離間する４箇所に、収容ケース体４３を係脱可能に係合する第１の係合手段としての係合片５５が、夫々後方(収容ケース体４３側)に向けてＬ字状に立上がるよう折曲形成されている。なお、上下に対向する係合片５５,５５では、底板部から離間する端部で略平行に折曲された片部が対向する向きとなるよう設定される。
【００２３】
前記収容ケース体４３は、合成樹脂材により方形蓋皿状に形成されたもので、その底板部４３ａに電源基板３４が収容設置されるようになっている。この収容ケース体４３における底板部４３ａの外面(取付けベース体４２を指向する面)には、図８および図９に示す如く、前記取付けベース体４２の各係合片５５に対応して第１の被係合手段としての被係合片５６が夫々形成されており、上下に対向する被係合片５６,５６では、底板部４３ａから離間する端部で略平行に折曲された片部が相反する向きとなるよう設定される。すなわち、取付けベース体４２に対して収容ケース体４３を、各係合片５５の右側に対応する各被係合片５６を臨ませた状態で、該収容ケース体４３を左方へスライドすることによって、係合片５５に被係合片５６が前後の関係で係合して、取付けベース体４２に対して収容ケース体４３が後方への抜け止めがなされた状態で位置決め保持されるよう構成される。そして、この状態で前記設置部４０に形成されている係止フック４４が収容ケース体４３の右端縁部に係合し、該収容ケース体４３の右方向へのスライドを規制することで、収容ケース体４３は取付けベース体４２に位置決め状態で取付けられる。なお、各被係合片５６の右端部に規制片５６ａが設けられており、該規制片５６ａが係合片５５の右端部に当接することで、収容ケース体４３の左方への位置規制がなされるよう構成してある。
【００２４】
前記収容ケース体４３の左右の側端部には、第２の係合手段としての係合突起５７が上下に離間して複数突設されると共に、該ケース体４３の下端部には、同じく第２の係合手段としての係合突起５７が左右方向の略中央に突設されている。そしてこれら複数の係合突起５７を介して、該収容ケース体４３に前記カバー体５１が着脱可能に取付けられるよう構成してある。
【００２５】
前記カバー体５１は、前記電源基板３４を透視可能に覆蓋保護するものであって、透明な合成樹脂材により箱状に形成され、その背面部５１ａおよび上下面部５１ｂ,５１ｃには、放熱用の孔部５１ｄが多数形成されている。なお、カバー体５１の下部および右側部には、収容ケース体４３の底板部４３ａに対して背面部５１ａより小さな離間間隔で対向するフランジ部５１ｅが形成され、下部側のフランジ部５１ｅに、前記電源基板３４に設けられる各コネクタ５８,５９,６０,６１,６２,６３を外部に挿通するためのコネクタ用通孔６４が対応的に設けられている(図１１参照)。また右側部のフランジ部５１ｅに、電源基板３４に設けられる電源プラグ６５や電源スイッチ６６を外部に挿通するためのプラグ用通孔６７および電源用通孔６８が対応的に設けられている。更に、カバー体５１には、電源基板３４に配設されているＲＡＭクリアスイッチ６９と対応する位置に、前記背面部５１ａから内側(収容ケース体４３側)に所定高さで凹設した段部７０が形成され、該段部７０にＲＡＭクリアスイッチ６９を外部に挿通するためのＲＡＭクリアスイッチ用通孔７０ａが形成してある。
【００２６】
前記カバー体５１における左右の側端部および下端部には、第２の被係合手段としての係合孔７１が、前記収容ケース体４３の各係合突起５７と対応する位置に形成されており(図８参照)、これら複数の係合孔７１を収容ケース体４３の対応する係合突起５７に係合することで、該カバー体５１が収容ケース体４３に工具等を用いることなく着脱可能に取付けられるようになっている。またカバー体５１の収容ケース体４３を指向する内面側の周縁部に、収容ケース体４３の底板部４３ａに収容された電源基板３４に当接する複数の位置決め片７２が突設されており、収容ケース体４３にカバー体５１を取付けたときに、前記収容室５３に収容される電源基板３４を、底板部４３ａと位置決め片７２とにより前後から挟持することで位置決めセットするよう構成される。すなわち、収容ケース体４３およびカバー体５１に対し、電源基板３４はネジ等の固定手段を用いることなく位置決めセットされるようになっている。
【００２７】
前記電源基板３４には、図１０に示す如く、その右上部に電源プラグ６５が設けられ、該プラグ６５に、外部電源に接続される電源コード７３(図１参照)が接続されて、該電源基板３４に例えばＡＣ２４Ｖの電源が供給されるようになっている。また電源プラグ６５の下方に電源スイッチ６６が配設され、該スイッチ６６のＯＮ−ＯＦＦ操作によって、電源の入・切が行なわれる。更に、電源基板３４の下部側には、主制御基板用のコネクタ５８、ランプ制御基板用のコネクタ６２、図柄表示制御基板用のコネクタ６０、音声制御基板用のコネクタ６１、払出制御基板用のコネクタ５９および電源分配基板用のコネクタ６３が、左側から順に配設されている。これら各コネクタ５８,６２,６０,６１,５９,６３は、当該電源基板３４を収容箱体５２に収容セットした際に、図１１に示すように、前記カバー体５１の対応するコネクタ用通孔６４から後方に突出し、その後向きに開口する各接続口に、各制御基板２２,３１,２９,２０,２４,２７に接続されている電源配線のコネクタ(図示せず)を簡単に接続し得るようになっている。
【００２８】
前記電源基板３４には、図１２に示す如く、主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１等で使用される電圧の異なる複数の電源を、前記元電源から生成する複数種の電源生成回路７４,７５,７６,７７を備え、各回路７４,７５,７６,７７で生成された各電源が、前記各コネクタ５８,６２,６０,６１,５９を介して対応する制御基板２２,３１,２９,２０,２４に供給されるよう構成してある。なお、前記電源分配基板２７には、該電源基板３４からＡＣ２４Ｖの電源がそのまま供給されるようになっている。
【００２９】
ちなみに、前述した各制御基板で使用される電源は、以下通りである。
▲１▼主制御基板２２では、始動入賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替えソレノイド等のソレノイド駆動用電源としてＤＣ３０Ｖ、始動入賞口ＳＷ、各入賞口ＳＷ、大入賞口内部の特定通過カウントＳＷ、カウントＳＷ等の入賞検知の信号の受け渡しや大当たり情報や図柄確定回数等の遊技盤情報を外部に出力するための情報出力用電源およびＬＥＤ(普通図柄表示基板電源)等の表示用電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖおよび停電時におけるＲＡＭバックアップ用の電源としてＤＣ５Ｖが使用される。
▲２▼払出制御基板２４では、球払出装置Ｌ内部の球送りの役目を担う球払出しソレノイド等のソレノイド駆動用電源としてＤＣ３０Ｖ、球貸し２５個確認用ＳＷ等の検知信号の受け渡しやＬＥＤ(球貸しＬＥＤ)等の表示用電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖおよび停電時におけるＲＡＭバックアップ用の電源としてＤＣ５Ｖが使用される。
▲３▼図柄表示制御基板２９では、バックライト用の電源としてＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖが使用される。
▲４▼音声制御基板２０では、スピーカから音声を出力するための電源としてＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖが使用される。
▲５▼ランプ制御基板３１では、サイドランプ、風車ランプ、アタッカーランプ、枠飾りランプ等のランプ表示用電源としてＤＣ２４Ｖ、始動入賞記憶数ＬＥＤ、賞球ＬＥＤ等の表示用電源としてＤＣ１２ＶおよびＩＣ回路用の電源としてＤＣ５Ｖが使用される。
▲６▼発射制御基板１８では、打球発射部に球を送るための球送りソレノイド、打球発射のための発射ソレノイド等のソレノイド駆動用電源としてＤＣ２１.１Ｖ、発射制御基板１８が電源基板３４からＡＣ２４Ｖの供給を受けると点灯する電源確認用ＬＥＤおよびタッチセンサＩＣ回路用の電源としてＤＣ１２Ｖ、ＩＣ回路用の電源としてＤＣ５Ｖが使用される。
なお、ＩＣ回路は、ＣＰＵ,ＲＯＭ,ＲＡＭ(記憶手段)等を指称するものである。
【００３０】
すなわち前記電源基板３４は、ＡＣ２４ＶからＤＣ５Ｖを生成する第１電源生成回路７４、ＡＣ２４ＶからＤＣ１２Ｖを生成する第２電源生成回路７５、ＡＣ２４ＶからＤＣ２４Ｖを生成する第３電源生成回路７６、ＡＣ２４ＶからＤＣ３０Ｖを生成する第４電源生成回路７７を備え、各回路７４,７５,７６,７７で生成された異なる電圧の電源が、対応する制御基板２２,３１,２９,２０,２４に夫々供給されるようになっている。なお実施例では、前記発射制御基板１８は、当該の制御基板１８で使用される異なる電圧の電源を生成するための電源生成回路を備え、電源基板３４から電源分配基板２７を介して供給されるＡＣ２４Ｖの電源から、該電源生成回路により前述した各電圧の電源を生成するよう構成されている。また前記球貸しユニットＫには、通信に必要なＡＣ２４Ｖの電源が、電源基板３４から電源分配基板２７およびインターフェースボード２８を介して供給されるようになっている。
【００３１】
前記電源基板３４には、図１３に示す如く、少なくとも前記主制御基板２２および払出制御基板２４に配設されているＲＡＭをバックアップするためのバックアップ手段であるコンデンサ７８(例えば電気二重層式が好適に用いられるが、その他の型式も採用可能である)が１基配設されている。そして、閉店時や停電時等の電源断状態によって、電源基板３４に外部から元電源が供給されなくなったときには、主制御基板２２の記憶手段としてのＲＡＭおよび払出制御基板２４の記憶手段としてのＲＡＭに対して、該コンデンサ７８からバックアップ用電源を夫々供給して両ＲＡＭのバックアップを行ない、該ＲＡＭに記憶されている情報を所定の時間(バックアップ時間)だけ保持し得るよう構成される。なお、バックアップ時間は、容量の異なるコンデンサと交換することで、適宜に変更可能となっている。
【００３２】
前記電源基板３４には、電源断を監視する電源断監視回路７９が設けられ、予め設定された監視電源が一定電圧以下になったときに、前記主制御基板２２および払出制御基板２４に対して、通常の制御から電源断制御に切換えるための電源断信号を出力するよう設定されている。そして主制御基板２２および払出制御基板２４は、電源断信号を受取ると、バックアップに必要な処理(電源断処理)を実行するようになっている。実施例では、監視電源としてソレノイド駆動用のＤＣ３０Ｖの電源を監視し、該監視電源の電圧が、ソレノイドが通常の遊技に不具合を生ずることなく動作する最低限の電圧である約ＤＣ２０Ｖ以下(停電検知電圧)になったときに、電源断信号を出力するよう設定してある。
【００３３】
ここで、前記主制御基板２２における電源断制御による電源断処理は、以下の通りである。
バックアップデータとしてレジスタ、スタックポインタをＲＡＭに記憶させる。
普通図柄の出力をＯＦＦする。
始動入賞口開閉用(普通電動役物)のソレノイド、大入賞口開閉用のソレノイド、大入賞口内部の経路切替え用ソレノイドの出力をＯＦＦする。
ランプ制御基板３１に電源断時消灯用コマンドを送信する(点灯、点滅していた前記ランプ,ＬＥＤを全て消灯させる)。
音声制御基板２０に無音コマンドを送信する(出力していた音声を停止させる)。
球払出装置Ｌが駆動中(球払出装置Ｌに設けられている賞球計数センサ(払出された球の確認を行なう)の入力処理中)に電源断となり、払出された球をカウントしなかったり、２度検出するのを防ぐための処理を行なう。
バックアップフラグを設定する(復電時には、このフラグを基にバックアップデータに異常がないかの確認を行なう)。
ＲＡＭに対してのアクセスを禁止する。
上記の処理終了後、ＣＰＵの停止できる状態(ＣＰＵの電源停止待機状態)で待機する(プログラムがループしている状態でＣＰＵへの電源供給が途絶えるのを待っている)。
なお、復電とは、電源スイッチ６６をＯＦＦからＯＮに切換えたときや停電後、あるいは後述の瞬停時に電圧が正規の電圧に達したことを意味する。
【００３４】
また、前記払出制御基板２４における電源断制御による電源断処理は、以下の通りである。
バックアップデータとしてレジスタ、スタックポインタをＲＡＭに記憶させる。
球払出装置Ｌに設けられている賞球ソレノイド、球貸しソレノイドへの出力をＯＦＦし、新たな払出し動作を行なわないようにする。
エラー表示部８３の出力をＯＦＦする。
主制御基板２２から送信された制御コマンドをバックアップデータとしてＲＡＭに記憶させる。
球払出装置Ｌが駆動中(球払出装置Ｌに設けられている賞球計数センサ(払出された球の確認を行なう)の入力処理中)に電源断となり、払出された球をカウントしなかったり、２度検出するのを防ぐための処理を行なう。
バックアップフラグを設定する(復電時には、このフラグを基にバックアップデータに異常がないかの確認を行なう)。
ＲＡＭに対してのアクセスを禁止する。
上記の処理終了後、ＣＰＵの停止できる状態(ＣＰＵの電源停止待機状態)で待機する(プログラムがループしている状態でＣＰＵへの電源供給が途絶えるのを待っている)。
なお、前記エラー表示部８３は、払出制御基板２４に近接して配設され、払出装置Ｌの故障や満杯報知等、エラーの種類に応じた表示を行なうものである。
【００３５】
前記電源基板３４には、リセット信号回路８０が配設されており、前記電源断監視回路７９から電源断信号が出力された後(完全な停電時および電圧が停電検知電圧より一瞬低下した後に正常に復帰する瞬停時)、および前記電源スイッチ６６をＯＦＦからＯＮに切換えたときに、前記主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１に対して、各ＣＰＵを初期状態から作動させる(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる)ためのリセット信号を出力(ＯＮ)するよう設定されている。なお、電源断信号が出力された後に出力されるリセット信号は、電源断信号が出力されてから、該電源断信号により開始される主制御基板２２および払出制御基板２４のバックアップ処理に必要な時間を経過後に出力(ＯＮ)され、所定時間後にＯＦＦされるよう設定してある。また電源スイッチ６６をＯＦＦからＯＮに切換えたときや停電後の復帰時に出力されるリセット信号は、電源立上がり時と同時にリセット信号も立上がり、所定電圧(例えば停電検知電圧あるいは予め設定されたリセット電圧等)となった時点を基準とした所定時間後にＯＦＦされるよう設定してある。そして各制御基板２２,２４,２９,２０,３１は、図１３に示すリセット入力回路８４を介して入力されるリセット信号がＯＮからＯＦＦになったとき(立下がり時)に、各ＣＰＵを初期状態からスタートさせるリセット処理を実行するようになっている。
【００３６】
前記各制御基板２２,２４,２９,２０,３１へのリセット信号の入力は同時になされるよう設定されており、各制御基板２２,２４,２９,２０,３１へのリセット信号のタイミングがズレて、信号を受信できなくなる制御基板が発生するのは防止されるよう構成してある。なお、電源スイッチ６６をＯＦＦからＯＮに切換えたときや停電後の復帰時に出力されるリセット信号の出力時間の基準を、監視電源の供給を受ける構成部が動作し得る最低限の値である停電検知電圧とした場合は、構成部が動作し得る最低限の値の電圧を確保した後にリセット処理が行なわれるから、各構成部の動作を確実に保証し得る。
【００３７】
ここで、前記電源断監視回路７９は、前述したように監視電源が停電検知電圧になったときに主制御基板２２や払出制御基板２４にバックアップ動作を行なわせるための電源断信号を送信し、電源断信号を受取った主制御基板２２や払出制御基板２４はバックアップ処理(電源断処理)を行ない、そのＣＰＵが停止できる状態で待機する。しかし、何らかの原因(ノイズの影響等)によりパチンコ機Ｐに供給される元電源の電圧が一瞬低下して、パチンコ機Ｐが完全に停止することなく電圧が正常に復帰した場合(瞬停時)は、電源断信号を受取った主制御基板２２や払出制御基板２４はバックアップ処理を終えて、電源が切れることでＣＰＵの動作を停止できる状態で待機している状態であるため、主制御基板２２および払出制御基板２４のＣＰＵは、停止のための待機状態のまま処理を行なわないという不都合が起きる。そして、主制御基板２２の電源断処理時に主制御基板２２から無音コマンドを受取った音声制御基板２０では、電圧が正常に復帰した場合も主制御基板２２から新たな信号を受取ることがないので無音状態を継続し、また電源断時消灯用コマンドを受取ったランプ制御基板３１では、電圧が正常に復帰した場合も主制御基板２２から新たな信号を受取ることがないのでパチンコ機Ｐのランプ等を消灯した状態を継続する不都合が起きる。しかし実施例では、電源断信号の出力後にリセット信号を出力し、瞬停後に再び電圧が正常に復帰すれば、主制御基板２２や払出制御基板２４のＣＰＵがリセット信号の入力によってリセット処理(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる処理)を開始することができるよう構成してあるから、前述した不都合を生ずることはない。
【００３８】
前記電源基板３４には、主制御基板２２および払出制御基板２４のＲＡＭを初期化させるための、ＲＡＭクリア手段としてのＲＡＭクリアスイッチ６９が配設されており、該クリアスイッチ６９は、前記収容ケース体４３に形成されているＲＡＭクリアスイッチ用通孔７０ａを介して後方に延出し、外部から指先で操作し得るよう構成される。そして、電源基板３４に設けられたＲＡＭクリアスイッチ回路８２では、ＲＡＭクリアスイッチ６９をＯＮしながら前記電源スイッチ６６をＯＮしたときに限り、両制御基板２２,２４に対してＲＡＭを初期化するためのクリアスイッチ信号を出力するよう設定されている(図１４参照)。すなわち、工場出荷時の検査の記憶や、閉店時の記憶を消す場合に、該ＲＡＭクリアスイッチ６９を好適に用いることができるようになっている。なお、実施例のＲＡＭクリアスイッチ６９は、図示しない弾性手段等によって常にはＯＦＦ状態に保持されており、該スイッチ６９を指先操作によりＯＮ状態に切換えた後に離せば元のＯＦＦ状態に自動的に戻るよう構成されている。
【００３９】
【実施例の作用】
次に、前述のように構成された本実施例に係るパチンコ遊技機の作用につき説明する。
【００４０】
本実施例のパチンコ機Ｐでは、前記図柄表示装置１５の裏側を覆蓋保護する裏カバー部材３３の設置部４０に対して前記取付けベース体４２を、前記係止孔４０ａ、ピン４０ｂ、係止片４２ａおよび位置決め孔４２ｂを介して位置決めすると共に、前記各通孔４２ｃに挿通したネジ５４を対応するネジ孔４０ｃに夫々螺挿することで位置決め固定する。また、前記収容ケース体４３の底板部４３ａに電源基板３４をセットした状態で、該ケース体４３に対してカバー体５１を、前記係合突起５７と係合孔７１とを介して組付けることで、電源基板３４が収容箱体５２に収容セットされた電源装置３５が、箱型ユニット形態として構成される。そして、前記収容ケース体４３を取付けベース体４２に対向すると共に、前記係合片５５に被係合片５６を隣り合わせた状態で、収容箱体５２を横方向にスライドさせることで、係合片５５と被係合片５６との係合により収容箱体５２は取付けベース上に位置決めされる。またこのとき、前記設置部４０に設けられている係止フック４４が、弾性変形によって収容ケース体４３の右端縁部に係合し、これによって電源装置３５は裏カバー部材３３に位置決め保持される。
【００４１】
前記電源装置３５は裏カバー部材３３に対して工具やネジ等の固定手段を用いることなく着脱可能であるから、該装置３５のメンテナンスや前記電源基板３４の交換等を簡単に行なうことができる。また、裏カバー部材３３に電源装置３５を配設した状態で、図５に示す如く、両者３３,３５の後面は略同一面内に臨むよう設定されており、該電源装置３５が遊技機裏側に大きく突出することはない。
【００４２】
前述したように裏カバー部材３３に取付けられた電源装置３５の電源基板３４には、前記主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０、ランプ制御基板３１および電源分配基板２７が夫々電源配線を介して接続される。なお、電源分配基板２７は、前記発射制御基板１８およびインターフェースボード２８に電源配線を介して接続される。この場合に電源基板３４は、図１に示す如く、パチンコ機Ｐの裏面略中央に位置すると共に、該電源基板３４に電源配線を介して接続される主制御基板２２、払出制御基板２４、図柄表示制御基板２９、音声制御基板２０、ランプ制御基板３１および電源分配基板２７が、該電源基板３４の周囲に纏めて配置されているから、電源基板３４と各基板２２,２４,２９,２０,３１,２７とを接続する電源配線の長さを短かくすることができ、配線処理が容易になると共にノイズの影響も受け難くなる。また、基板間の電源配線の長さが短かくなるため、途中に不正な基板を取付けるのを防止できると共に、不正な基板を早期に発見することが可能となる。
【００４３】
実施例では、前記裏セット部材１３の裏側に裏カバー部材３３が配設され、該セット部材１３に配設されている図柄表示制御基板２９およびランプ制御基板３１は裏カバー部材３３で覆われるようになっているが、裏カバー部材３３の下部側に電源基板３４を配置すると共に、該カバー部材３３の下端部に電気的配線用の引出し口４５を形成しているから、両制御基板２９,３１から導出する電源配線を引出し口４５から引出すことで、電源基板３４に最短距離で接続することができる。しかも、電源基板３４に図柄表示制御基板２９およびランプ制御基板３１の電源配線を接続するためのコネクタ６０,６２は、該電源基板３４の下部に設けてあるから、これによっても電源配線を取回す長さを短かくすることができるものである。また、電源基板３４より下方に配置されている前記主制御基板２２、払出制御基板２４、音声制御基板２０および電源分配基板２７の電源配線を接続するコネクタ５８,６１,５９,６３も、前記コネクタ６０,６２と同じく電源基板３４の下部に設けているから、同じくこれらの電源配線を取回す長さも短縮される。なお、全てのコネクタ５８,６２,６０,６１,５９,６３が纏めて配置されると共に露出しているから、電源配線の接続、取外しの際の作業性が良好になると共に、接続されている配線が容易に分かるので、不正な基板の取付け防止を図り得る。
【００４４】
前記裏カバー部材３３に配設された電源装置３５(電源基板３４)は、パチンコ機Ｐ裏側の略中央部に位置するから、遊技ホールにおいて、前記電源基板３４に配設されている電源スイッチ６６やＲＡＭクリアスイッチ６９の操作が容易となる。また裏カバー部材３３は、パチンコ機Ｐ裏側において一番突出する部品であり、該部材３３に電源基板３４を配設したことで高い放熱効果が得られる。更に、前記球貯留排出経路部１６はノイズが多く発生する部位であるが、前記電源基板３４は該経路部１６から離間しているから、ノイズの影響を少なく抑えることができる。なお、前記裏カバー部材３３は、図柄表示装置１５や各種基板を保護するべく機能するものであるが、その下部側にはアタッカー等の部品が臨むだけでスペースにゆとりがある部分であり、従来はこの部分の有効利用がなされていなかった。しかし、実施例ではこの部分に設置部４０を設けて電源装置３５(電源基板３４)を配設したので、スペースの有効利用を図ることができる。
【００４５】
また前記裏カバー部材３３に電源基板３４を配設してあるから、該裏カバー部材３３を開放するだけで、パチンコ機Ｐに配設される全ての基板(配線)を同時に確認することができる。更に、裏カバー部材３３は、前記電源装置３５と共にワンタッチで開放し得るよう構成してあるから、該カバー部材３３で覆われている基板(裏セット部材１３に配設されている基板３０,３１,３２等)も容易に確認でき、基板確認のために他基板を取外したり取付ける作業を行なう必要はない。
【００４６】
なお、実施例では遊技機裏面を見た場合に、前記裏カバー部材３３を開放した状態においては、各制御基板を取外すことなく、少なくとも主制御基板２２および払出制御基板２４のＣＰＵ(ＲＯＭ)を確認することができるように各制御基板が配置されている(図１参照)。すなわち、各制御基板を取外すことなく、不正なＣＰＵ(ＲＯＭ)を早期に発見することが可能となっている。
【００４７】
前記電源基板３４には、外部電源からＡＣ２４Ｖの元電源が供給され、該元電源から各電源生成回路７４,７５,７６,７７により夫々電圧の異なる複数の電源(ＤＣ５Ｖ,ＤＣ１２Ｖ,ＤＣ２４Ｖ,ＤＣ３０Ｖ)が生成されて、各電源が対応する各制御基板２２,２４,２９,２０,３１に夫々供給される(図１２参照)。また前記発射制御基板１８には、電源分配基板２７を介して電源基板３４からＡＣ２４Ｖがそのまま供給され、該制御基板１８に配設されている電源生成回路により必要な電圧の電源が生成される。
【００４８】
すなわち、前記電源基板３４で、各制御基板２２,２４,２９,２０,３１で使用される電圧の異なる複数の電源を一括して生成するから、各制御基板毎に電源生成回路を備える必要はなく、各制御基板２２,２４,２９,２０,３１を小型化し得ると共にコストを低減することができる。なお、実施例では前記発射制御基板１８は独自の電源生成回路を備えているが、少なくとも前記主制御基板２２および該主制御基板２２に直接接続される払出制御基板２４、図柄表示制御基板２９、音声制御基板２０およびランプ制御基板３１等の遊技盤Ｊの交換の際に交換される基板には電源生成回路は配設されていないから、コスト削減に大きく寄与するものである。更に、各制御基板２２,２４,２９,２０,３１に配設されるＩＣ回路駆動用の電源電圧(ＤＣ５Ｖ)も、電源基板３４で一括して生成しているから、各制御基板２２,２４,２９,２０,３１でのＩＣ回路駆動用の電源電圧に誤差を生ずることはなく、主制御基板２２と他の制御基板２４,２９,２０,３１との間での信号の授受に支障を来たしたり、回路自体が破損するのを好適に防止し得る。なお、前述したように発射制御基板１８は払出制御基板２４に接続される(発射制御基板１８は、球貸しユニットＫがインターフェースボード２８と未接続の場合に払出制御基板２４から発射停止信号を受信した場合にのみ発射を停止する)ものであって、前記主制御基板２２には接続されていないから、発射制御基板１８がＩＣ回路駆動用の電源電圧を独自に生成しても発射制御に不都合が生ずるおそれはない。また発射制御基板１８は、遊技盤Ｊの交換の際に関係なく共通して使われる部品であるので、電源生成回路を備えていても、コスト的に影響がない。
【００４９】
前記パチンコ機Ｐにおいて、例えば停電等によって前記電源基板３４に元電源が供給されなくなる(電源断状態になる)と、該電源基板３４では、前記コンデンサ７８から主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡＭに対してバックアップ用電源が供給され、電源断時での遊技に関する情報が両ＲＡＭに記憶保持される。すなわち、▲１▼大当たり中や確率変動状態等の特別遊技状態中に停電になった場合であっても、復電時に続きから遊技を再開することができたり、貸球や賞球の未払出し個数の状態を保持し、復電時に正確に払出しを行なうことができ、遊技者に不利益を与えることはない。なお実施例のパチンコ機Ｐでは、閉店等により前記電源スイッチ６６をＯＦＦしたときにも、前記コンデンサ７８から主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡＭに対してバックアップ用電源が供給されるから、▲２▼閉店時に確率変動状態となった記憶を翌朝へ持ち越したり、あるいは▲３▼貸球や賞球の未払出し個数の情報を保持することができる。
【００５０】
また、バックアップ用電源を供給するためのコンデンサ７８を電源基板３４に配設してあり、通常の電源供給と同一のコネクタ(配線)上でバックアップ用電源を供給するから、バックアップ電源を供給するための、別の基板や配線等が増えることはなく、部品点数や組立て工数の増加を防ぎ、コストを低廉に抑えることができる。しかもコンデンサ７８は１基であるから、前記主制御基板２２のＲＡＭおよび払出制御基板２４のＲＡＭにバックアップ用電源が供給されているバックアップ時間に誤差を生ずるおそれはない。すなわち、両ＲＡＭのバックアップ時間(記憶時間)に誤差を生ずると、例えば主制御基板２２では記憶されている情報が、払出制御基板２４では記憶されておらず、復電時における制御に不具合を生ずるおそれがあるが、このような不都合の発生は防止される。従って、遊技者に不利益を与えることもない。
【００５１】
次に、前記パチンコ機Ｐにおいて、前記監視電源が一定電圧以下になると、前記電源断監視回路７９から主制御基板２２および払出制御基板２４に対して、通常の制御から電源断制御に切換えるための電源断信号が出力される。そして主制御基板２２および払出制御基板２４は、電源断信号を受取ると、バックアップに必要な前述した処理を実行する。すなわち、遊技に支障を来たすような電圧低下時には、主制御基板２２および払出制御基板２４は、前述したバックアップ処理を行なうので、遊技者に不利益を与えることはなくなる。
【００５２】
前記電源断監視回路７９では、前述したように監視電源が、ソレノイドが通常の遊技に不具合を生ずることなく動作する最低限の停電検知電圧になったときに、電源断信号を出力するよう設定してある。すなわち、電源断信号の出力時には、パチンコ機Ｐにおいて一番高い電圧で駆動されるソレノイドが通常に動作しているから、他の全ての電気機器も通常に動作しており、動作している機器と既に動作が不能となった機器とは混在していない。従って、このときにバックアップ処理を行なうことで、主制御基板２２と払出制御基板２４のバックアップ処理時の情報に食い違いを来たすことはなく、復電時の正常な動作が保証される。また前述した電源断処理により、電源供給が停止する前に全てのＣＰＵは電源停止待機状態となっているから、電源供給停止によりＣＰＵ自体やプログラム等に不具合が発生するのは防止される。
【００５３】
更に、前記電源断監視回路７９から電源断信号が出力された後には、各制御基板２２,２４,２９,２０,３１での復電時にＣＰＵを正常に動作させるためのリセット処理(リセット信号立下がり時に、ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる処理)を行なわせるためのリセット信号が、前記リセット信号回路８０から各制御基板２２,２４,２９,２０,３１に出力される。すなわち、停電後に電圧が正常に戻った復電時におけるＣＰＵの正常な動作は保証される。また実施例の電源基板３４では、正常な電源のＯＦＦ、停電および瞬停の何れの場合も電源断信号およびリセット信号が出力されるから、瞬停の場合であっても、再び正常な電圧の電源供給が開始されたとき(復電時)にはＣＰＵの正常な動作を保証することができる。
【００５４】
前述したように、電源断監視回路７９およびリセット信号回路８０は、対象となる全ての制御基板に共通的に使用されるから、各制御基板への電源断信号やリセット信号の出力は同時に行なわれ、各制御基板毎の各処理のタイミングを合わせることができる。すなわち、各制御基板毎の各処理のタイミングのズレに起因する不具合の発生を未然に防止し得る。しかも、電源断監視回路７９およびリセット信号回路８０は電源基板３４にのみ配設してあるから、各制御基板あるいは電源基板以外の場所に別途回路を設けるといった無駄もなく、コストを低廉に抑えることができる。なお、電源基板３４に設けられた電源断監視回路７９により電圧低下の異常を検知することで、遊技機全体に支障があるという判断を行なうことができる。
【００５５】
前記パチンコ機Ｐにおいて、工場出荷時の検査の記憶や、閉店時の記憶を消す場合には、電源基板３４に設けられている前記ＲＡＭクリアスイッチ６９をＯＮしながら前記電源スイッチ６６をＯＮすることで、前記主制御基板２２および払出制御基板２４に対してＲＡＭを初期化するためのクリアスイッチ信号がＲＡＭクリアスイッチ回路８２から出力され、各ＲＡＭに記憶されている情報は消去される。この場合に、ＲＡＭクリアスイッチ６９をＯＮしながら電源スイッチ６６をＯＮしたときに限り、ＲＡＭクリアスイッチ回路８２はクリアスイッチ信号を出力するよう設定されているから、誤操作によりＲＡＭがクリアされるのを防止し得る。また、ノイズの発生により誤作動することも抑制し得る。更に、１つのＲＡＭクリアスイッチ６９の操作により主制御基板２２および払出制御基板２４のＲＡＭをクリアするから、両制御基板２２,２４でのＲＡＭのクリア処理は同時に行なわれ、そのタイミングがズレることにより制御に支障を来たすのは防止される。
【００５６】
【変更例】
実施例では、主制御基板および該主制御基板に直接接続される払出制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板で使用される電圧の異なる複数の電源を電源基板で生成する場合で説明したが、前記打球発射装置(構成部)を制御する発射制御基板で使用するＩＣ回路用の電源電圧を含む電圧の異なる複数の電源も該電源基板で併せて生成する(ＡＣ２４Ｖからソレノイド用の電源として使用されるＤＣ２１.１Ｖを生成する電源生成回路を付加する)ようにすることも可能である。この場合には、前記発射制御基板を電源分配基板を介することなく電源基板に接続するが、該発射制御基板も他の制御基板と同様に電源基板の周囲に配置されているから、両者を接続する電源配線の取回し長さは短かく、ノイズの影響は低減される。また電源基板で生成する電源は、少なくとも遊技盤の交換に伴って交換される主制御基板、図柄表示制御基板、音声制御基板およびランプ制御基板に使用されるものであればよく、払出制御基板や発射制御基板においては各自が電源生成回路を備える構成であってもよい。すなわち、遊技盤と共に交換される全ての制御基板は電源生成回路を備える必要はないので、交換後のリサイクル性が良好になると共に、無駄に廃棄される生成回路がなくなるので環境問題にも対応している利点を有する。なお、電源基板に配設される電源生成回路の数は、生成する電源の数によって変更可能であり、また生成する電源の電圧に関しては、実施例に限定されるものでなく、各制御基板で必要となる電圧であればよい。
【００５７】
前記裏カバー部材に電源装置を着脱可能に配設する構成は、実施例に限定されるものでなく、例えば裏カバー部材と取付けベースにおける第１の係止手段と第１の被係止手段を実施例とは逆の構成とすることができる。また取付けべースは、ネジで固定するのに代えて、孔と突部とを利用した係合手段により取付けることも可能である。更に、収容箱体を構成する収容ケース体とカバー体における第２の係合手段と第２の被係合手段を実施例とは逆の構成としたり、一方の部材に配設した弾性変形可能な係合フックを利用して組付ける構成を採用し得る。なお、取付ベースに対する収容箱体の取付け手段(第１の係合手段と第１の被係合手段)も、実施例のようにスライドにより係脱する構成に限らず、孔とフック等を利用して前後に着脱する方式等、他の構成を採用することができる。また裏カバー部材は、裏機構セット盤に配設されるものであってもよい。更に、電源基板は遊技盤交換の際の非交換部品であるので、遊技盤交換の際の非交換部品に配設することが望ましい。
【００５８】
また、実施例ではコンデンサから主制御基板のＲＡＭおよび払出制御基板のＲＡＭに夫々バックアップ用電源を供給する場合で説明したが、電源断状態で記憶情報が消えることで不都合を生ずる他の制御基板のＲＡＭ(記憶手段)にも、該コンデンサからバックアップ用電源を供給するようにしてもよい。なお、１基のバックアップ手段とは、１基のコンデンサ以外に、複数のコンデンサを直列に接続して構成したもの、あるいは１個の電池または複数の電池を直列に構成したもの等、複数のＲＡＭ(記憶手段)に共通的にバックアップ用電源を供給する手段を総称している。
【００５９】
実施例ではＲＡＭをクリアするためのＲＡＭクリアスイッチを電源基板に配設したが、該ＲＡＭクリアスイッチの機能を兼ねるようにした電源スイッチ(ＲＡＭクリア手段)をボタン式とし、該電源スイッチを長押しした場合にのみ、ＲＡＭクリアスイッチ回路がクリアスイッチ信号を出力するよう設定したものであってもよい。また、電源の入・切のみを行なうスイッチと、電源の入・切およびＲＡＭをクリアさせ得るスイッチ(ＲＡＭクリア手段)の２種類のスイッチを電源基板に配設する構成を採用し得る。この場合に、電源の入・切およびＲＡＭをクリアし得るスイッチをカバー部材等で覆い、該スイッチの誤操作を防ぐようにする構成を採用することが好適である。なお、変更例の構成では、何れの場合も１回の操作でＲＡＭをクリアすることが可能となる。
【００６０】
実施例では、電源基板上のリセット信号回路から、主制御基板、払出制御基板、図柄表示制御基板、音声制御基板、ランプ制御基板にリセット信号を同時に出力し、各制御基板上のＣＰＵを初期状態(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番号からスタートさせる)から作動させるように構成したが、各制御基板上のＣＰＵの個体差、性能によりセキュリティチェックや初期設定の時間にばらつきが生じて、主制御基板がその他制御基板より先に、動作を開始したために、その他制御基板は主制御基板からの信号を受け取れないといった場合を考えて、次のような構成としてもよい。
各制御基板上のリセット入力回路に遅延手段(タイマ回路)を設けることによって、例えば主制御基板のＣＰＵへのリセット信号の入力(立下がり)を遅らせることにより、その他制御基板のＣＰＵが動作を行な得る状態になってから、主制御基板のＣＰＵが初期状態からスタートさせるよう構成してもよい。
このように構成することにより、電源基板上のリセット信号回路から各制御基板へのリセット信号の送信のタイミング(ＯＮ,ＯＦＦ)は、全ての制御基板で共通であるが、各制御基板上のリセット入力回路によりＣＰＵへのリセット信号の送信のタイミングをずらすことによって、その他制御基板のＣＰＵを主制御基板のＣＰＵより初期状態を早くスタートさせることも可能である。
【００６１】
【発明の効果】
以上説明した如く、本発明に係るパチンコ遊技機では、１基の電源基板により、複数の制御基板で使用される電圧の異なる複数の電源を一括して生成するから、各制御基板毎に電源生成回路を備える必要はなく、各制御基板を小型化し得ると共にコストを低減することができる。
【００６２】
また電源基板への元電源の供給が停止する電源断状態では、該基板のバックアップ手段から主制御基板の記憶手段および払出制御基板の記憶手段にバックアップ用電源を供給して、両記憶手段の記憶情報を保持するよう構成したから、遊技者に不利益を与えることはない。しかも両記憶手段にバックアップ用電源を供給するバックアップ手段は１基であり、部品点数や組立て工数が大幅に増えることはなく、製造コストの増加は最低減に抑えられる。更に、バックアップ手段は１基であるので、両記憶手段にバックアップ用電源が供給されているバックアップ時間は同じであり、一方の記憶手段の記憶情報のみが消えてしまうことによる不利益も防止される。更にまた、バックアップ手段は電源基板に配設されるから、別の基板や配線等が増えることはなく、部品点数や組立て工数の増加を防ぎ、コストを低廉に抑えることができる。
また電源断監視回路は、電源基板から制御基板に供給される電源が停電検知電圧になったときに主制御基板や払出制御基板に電源断信号を送信し、電源断信号を受取った主制御基板や払出制御基板はバックアップ処理(電源断処理)を行ない、そのＣＰＵが停止できる状態で待機する。しかし、何らかの原因(ノイズの影響等)により遊技機に供給される元電源の電圧が一瞬低下して、遊技機が完全に停止することなく電圧が正常に復帰した場合(瞬停時)は、電源断信号を受取った主制御基板や払出制御基板はバックアップ処理を終えて、電源が切れることでＣＰＵの動作を停止できる状態で待機している状態であるため、主制御基板および払出制御基板のＣＰＵは、停止のための待機状態のまま処理を行なわないという不都合が起きる。そして、主制御基板の電源断処理時に主制御基板から例えば無音コマンドを受取った音声制御基板では、電圧が正常に復帰した場合も主制御基板から新たな信号を受取ることがないので無音状態を継続し、また電源断時消灯用コマンドを受取ったランプ制御基板では、電圧が正常に復帰した場合も主制御基板から新たな信号を受取ることがないので遊技機のランプ等を消灯した状態を継続する不都合が起きる。しかし本願発明では、電源断信号の出力後にリセット信号を出力し、瞬停後に再び電圧が正常に復帰すれば、主制御基板や払出制御基板のＣＰＵがリセット信号の入力によってリセット処理(ＣＰＵのセキュリティチェックやＣＰＵの初期設定を行ない、プログラムを００００番地からスタートさせる処理)を開始することができるよう構成してあるから、前述した不都合を生ずることはない。
【図面の簡単な説明】
【図１】本実施例の電源基板が実施されるカード式パチンコ機の背面図である。
【図２】実施例に係るカード式パチンコ機の正面図である。
【図３】実施例に係るカード式パチンコ機から裏カバー部材を取外した状態で示す背面図である。
【図４】実施例に係る裏セット部材および裏カバー部材を配設した遊技盤を示す背面図である。
【図５】図４に示す遊技盤の側面図である。
【図６】実施例に係る裏カバー部材を示す背面図である。
【図７】実施例に係る裏カバー部材を示す側面図である。
【図８】実施例に係る収容箱体、取付けベース体および裏カバー部材を分解状態で示す斜視図である。
【図９】実施例に係る取付けベース、収容ケース体およびカバー体を夫々示す背面図である。
【図１０】実施例に係る電源基板の各種電子部品の実装面を示す背面図である。
【図１１】実施例に係る電源装置を示す背面図である。
【図１２】電源基板と各制御基板との電源供給の関係を示す制御ブロック図である。
【図１３】電源基板と各制御基板との電源断、リセットおよびバックアップの関係を示す制御ブロック図である。
【図１４】電源基板と各制御基板とのＲＡＭクリアの関係を示す制御ブロック図である。
【符号の説明】
１３ 裏セット部材
１５ 図柄表示装置
１８ 発射制御基板
２０ 音声制御基板
２２ 主制御基板
２４ 払出制御基板
２９ 図柄表示制御基板
３１ ランプ制御基板
３３ 裏カバー部材
３４ 電源基板
３５ 電源装置
３６ 箱部
３７ 蓋部
３８ 設置収容凹部
４０ 設置部
４２ 取付けベース体
５２ 収容箱体
７４ 第１電源生成回路(電源生成回路)
７５ 第２電源生成回路(電源生成回路)
７６ 第３電源生成回路(電源生成回路)
７７ 第４電源生成回路(電源生成回路)
７８ コンデンサ(バックアップ手段)
７９ 電源断監視回路
８０ リセット信号回路
Ｈ 打球発射装置
Ｊ 遊技盤
Ｌ 球払出装置
Ｐ パチンコ機(パチンコ遊技機)
Ｒ 1 保護室
Claims (3)
- 遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板、遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置を制御する払出制御基板および打球発射装置を制御する発射制御基板を含み、各種構成部の動作を制御する複数の制御基板が配設されたパチンコ遊技機において、
発射制御基板以外の制御基板で使用される電圧の異なる電源を、外部から供給される元電源から生成する複数種の電源生成回路を備え、発射制御基板以外の制御基板には前記電源生成回路で生成された各基板での使用電圧の電源を供給すると共に、前記発射制御基板には元電源をそのままの電圧で供給する電源基板と、
前記発射制御基板に設けられ、前記電源基板から供給される元電源と同じ電圧の電源から、該発射制御基板で使用される電圧の電源を生成する発射制御基板用の電源生成回路と、
前記電源基板に配設され、電源投入時および電源断信号出力後において、前記発射制御基板以外の各制御基板に対して、該発射制御基板以外の各制御基板のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路と、
前記電源基板に配設され、該電源基板から制御基板に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号回路に対して電源断信号を出力する電源断監視回路と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板の記憶手段および払出制御基板の記憶手段に夫々バックアップ用電源を供給するバックアップ手段とを備え、
前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板の記憶手段および払出制御基板の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路は、前記電源断監視回路から電源断信号が出力された後であって、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定された
ことを特徴とするパチンコ遊技機。 - 遊技に関する情報を記憶する記憶手段を備え、遊技機全体を制御する主制御基板、遊技に関する情報を記憶する記憶手段を備え、貸球や賞球を払出す球払出装置を制御する払出制御基板および打球発射装置を制御する発射制御基板を含み、各種構成部の動作を制御する複数の制御基板が配設されたパチンコ遊技機において、
発射制御基板以外の制御基板で使用される電圧の異なる電源を、外部から供給される元電源から生成する複数種の電源生成回路を備え、発射制御基板以外の制御基板には前記電源生成回路で生成された各基板での使用電圧の電源を供給すると共に、前記発射制御基板には元電源をそのままの電圧で供給する電源基板と、
前記電源基板に配設され、電源投入時および電源断信号出力後において、前記発射制御基板以外の各制御基板に対して、該発射制御基板以外の各制御基板のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路と、
前記電源基板に配設され、電源投入時および電源断信号出力後において、前記各制御基板に対して、該制御基板のＣＰＵを初期状態から作動させるためのリセット信号を出力するリセット信号回路と、
前記電源基板に配設され、該電源基板から制御基板に供給される電源が予め設定された停電検知電圧以下になったときに、前記主制御基板、払出制御基板およびリセット信号回路に対して電源断信号を出力する電源断監視回路と、
前記元電源が供給されない電源断状態となったときに、前記主制御基板の記憶手段および払出制御基板の記憶手段に夫々バックアップ用電源を供給するバックアップ手段とを備え、
前記主制御基板および払出制御基板は、電源断信号を受取った時点で該主制御基板の記憶手段および払出制御基板の記憶手段に記憶されている情報を保持するバックアップ処理を行なうよう設定されると共に、
前記リセット信号回路は、前記電源断監視回路から電源断信号が出力された後であって、前記主制御基板および払出制御基板でのバックアップ処理に必要な時間経過後に前記リセット信号を出力するよう設定され、
前記リセット信号回路から各制御基板へ同時に出力されたリセット信号の主制御基板のＣＰＵへの入力を、各制御基板に設けた遅延手段によって他の制御基板のＣＰＵへの入力より遅らせるよう設定した
ことを特徴とするパチンコ遊技機。 - 前記電源基板を収容箱体の内部に収容セットして電源装置が構成され、
電気的遊技器具を備えた遊技盤の裏側に、裏セット部材を介して図柄表示装置が配設されると共に、該図柄表示装置の裏側を覆蓋保護する裏カバー部材が裏セット部材に配設され、
前記裏カバー部材は、全体が略矩形で前側に開口する箱形状に成形され、上側部分に、前記図柄表示装置を収容保護する保護室を画成した箱部が形成されると共に、下側部分に、箱部の背面板部より前側に背面板部が臨む蓋部が形成され、
前記蓋部の背面板部に形成された設置部に、金属板からなる取付けベース体が着脱可能に配設されると共に、該取付けベース体に前記電源装置が着脱交換可能に配設されて、前記箱部と蓋部との背面板部間の差により蓋部の裏側に形成された設置収容凹部内に、取付けベース体に配設された電源装置が位置するよう構成された請求項１または２記載のパチンコ遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386154A JP4817491B2 (ja) | 2000-12-19 | 2000-12-19 | パチンコ遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000386154A JP4817491B2 (ja) | 2000-12-19 | 2000-12-19 | パチンコ遊技機 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011092504A Division JP5378443B2 (ja) | 2011-04-18 | 2011-04-18 | パチンコ遊技機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002177484A JP2002177484A (ja) | 2002-06-25 |
| JP4817491B2 true JP4817491B2 (ja) | 2011-11-16 |
Family
ID=18853301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000386154A Expired - Fee Related JP4817491B2 (ja) | 2000-12-19 | 2000-12-19 | パチンコ遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4817491B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5378443B2 (ja) * | 2011-04-18 | 2013-12-25 | 株式会社ニューギン | パチンコ遊技機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09173569A (ja) * | 1995-12-26 | 1997-07-08 | Sophia Co Ltd | 遊技機 |
| JP4065606B2 (ja) * | 1998-06-25 | 2008-03-26 | 株式会社三共 | 遊技機 |
| JP2000279579A (ja) * | 1999-03-30 | 2000-10-10 | Fuji Shoji:Kk | 弾球遊技機 |
| JP3915963B2 (ja) * | 2000-08-09 | 2007-05-16 | 株式会社三共 | 遊技機 |
-
2000
- 2000-12-19 JP JP2000386154A patent/JP4817491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002177484A (ja) | 2002-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698854B2 (ja) | パチンコ遊技機 | |
| JP4612888B2 (ja) | 遊技機 | |
| JP4817489B2 (ja) | パチンコ遊技機 | |
| JP5104011B2 (ja) | 遊技機 | |
| JPH1176572A (ja) | 遊技機 | |
| JP2005185369A (ja) | 遊技機 | |
| JP2001231925A (ja) | 遊技機 | |
| JP5378444B2 (ja) | パチンコ遊技機 | |
| JP2003210796A (ja) | 遊技機 | |
| JP4817490B2 (ja) | パチンコ遊技機 | |
| JP4817492B2 (ja) | パチンコ遊技機 | |
| JP2000070520A (ja) | 制御基板ボックス | |
| JP4817491B2 (ja) | パチンコ遊技機 | |
| JP4698825B2 (ja) | パチンコ遊技機 | |
| JP5378443B2 (ja) | パチンコ遊技機 | |
| JP5378442B2 (ja) | パチンコ遊技機 | |
| JP2001046600A (ja) | 遊技機 | |
| JP2001347028A (ja) | 遊技機 | |
| JP4186233B2 (ja) | 遊技機 | |
| JP2002136742A (ja) | 遊技機 | |
| JP2002085765A (ja) | 遊技機 | |
| JP2003251043A (ja) | 遊技機 | |
| JP4144215B2 (ja) | 遊技機 | |
| JP2000126413A (ja) | 遊技機 | |
| JP2000140352A (ja) | 制御基板ボックス及び弾球遊技機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4817491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |