JP2002175051A - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法Info
- Publication number
- JP2002175051A JP2002175051A JP2000371825A JP2000371825A JP2002175051A JP 2002175051 A JP2002175051 A JP 2002175051A JP 2000371825 A JP2000371825 A JP 2000371825A JP 2000371825 A JP2000371825 A JP 2000371825A JP 2002175051 A JP2002175051 A JP 2002175051A
- Authority
- JP
- Japan
- Prior art keywords
- display
- switch element
- period
- still image
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
において、表示切り替え時に前回の静止画像の表示をな
くし、観察者に画像の乱れとして認識されなようにする
ことで表示切り替え時の表示品位を向上させる。 【解決手段】 静止画表示期間の最後に設定されたデジ
タルメモリリセット期間において、DM18に全黒又は
全白の映像データを書き込んで通常表示期間の間保持さ
せておき、通常表示から静止画表示に切り替わる際の静
止画書き込み期間では、新たな静止画データのDM18
への書き込みが完了するまでの間、先に書き込まれた全
黒/全白データを表示して、表示切り替え時に前回の静
止画像が表示されないようにすることで、画像の変化が
観察者に画像の乱れとして認識されないようにした。
Description
ブック等に使用される高画質、低消費電力な表示装置に
関し、詳しくはデジタルメモリを備えた表示装置の駆動
方法に関する。
費電力という利点を活かして携帯電話や電子ブック等の
小型情報端末のディスプレイとして使われている。この
ような小型情報端末は、一般にバッテリー駆動方式が採
用されていることから、低消費電力化が重要な課題とな
っている。
中に低消費電力で表示できることが求められており、こ
れを実現するための技術としては、例えば特開昭58−
23091号などが挙げられる。ここに開示された画像
表示装置は、画素内にデジタルメモリを備えており、待
ち受け時(以下、静止画表示時)には、液晶を交流駆動
するための交流駆動回路のみを動作させ、その他の周辺
駆動回路を止めることにより、大幅な消費電力の低減を
図っている。
デジタルメモリを備えた従来の液晶表示装置では、静止
画表示から通常表示に切り替わった後でも、デジタルメ
モリには静止画表示時の映像データ(以下、静止画デー
タ)がそのまま保持されるため、次に静止画表示を行っ
た時には、デジタルメモリに新たな静止画データの書き
込みが完了するまでの期間、前回表示していた静止画デ
ータが表示される。このように、従来のデジタルメモリ
を備えた液晶表示装置では、静止画表示から通常表示に
切り替わった際に、一瞬ではあるが前回表示されていた
全く別の静止画データが表示されるため、観察者は画像
の変化に違和感を感じることになり、場合によっては画
像の乱れとして認識されてしまうという問題点があっ
た。
の変化を改善して、表示切り替え時にも優れた表示品位
を得ることができる表示装置の駆動方法を提供すること
にある。
め、請求項1の発明は、マトリクス状に配置された複数
の走査線、信号線、画素電極及びデジタルメモリを有す
る第1の電極基板と、前記画素電極と対向して形成され
た対向電極を有する第2の電極基板と、前記2つの電極
基板間に狭持された表示層とを備えた表示装置に対し
て、通常表示期間では、前記信号線に供給された第1の
映像データを前記画素電極に書き込むことで表示を行
い、静止画表示期間では、前記信号線に供給された第2
の映像データを前記デジタルメモリに保持させ、前記デ
ジタルメモリに保持させた前記第2の映像データを前記
画素電極に書き込むことで表示を行う表示装置の駆動方
法において、前記静止画表示期間から前記通常表示期間
へ切り替える際に、前記複数のデジタルメモリに第3の
映像データを保持させた後に前記通常表示期間に切り替
えることを特徴とする。
の最後にデジタルメモリリセット期間を1フレーム分設
定し、この期間内に前記第3の映像データを前記複数の
デジタルメモリに保持させる。
記画素電極と前記信号線とが第1のスイッチ素子を介し
て接続され、前記画素電極と前記デジタルメモリとが第
2のスイッチ素子を介して接続された表示装置に対し
て、前記通常表示期間では前記第1のスイッチ素子を間
欠的にオン、前記第2のスイッチ素子をオフとし、前記
静止画表示期間では前記第1のスイッチ素子をオフ、前
記第2のスイッチ素子をオンとすることを特徴とする。
記第2のスイッチ素子が、前記デジタルメモリの出力端
子及び反転出力端子と前記画素電極との間を接続する2
つのスイッチ素子で構成された前記表示装置に対して、
前記静止画表示期間に、前記2つのスイッチ素子を交互
にオンするとともに、これと同期して前記対向電極の電
位の極性を反転させることを特徴とする。
て、前記第3の映像データが全黒又は全白の2値化され
た映像データであることを特徴とする。
属薄膜で構成された光反射型の画素電極であることを特
徴とする。
は2つのインバータ回路と第3のスイッチ素子により構
成され、前記第3のスイッチ素子は、前記第1のスイッ
チ素子とは逆チャネルのスイッチ素子であり、前記第3
のスイッチ素子のゲートは前記第1のスイッチ素子のゲ
ートと同じ走査線に接続されることを特徴とする。
タは、RGBの各色毎に同一の2値化された映像データ
であることを特徴とする。
の駆動方法を、デジタルメモリを備えたアクティブマト
リクス型液晶表示装置の駆動方法に適用した場合の実施
形態について説明する。
マトリクス型液晶表示装置の回路構成図であり、図4は
図3の概略断面図である。
素10が形成された表示画素部110、走査線駆動回路
120及び信号線駆動回路130とから構成されてい
る。
4)上において、走査線駆動回路120及び信号線駆動
回路130が後述する信号線11、走査線12及び画素
電極13などと一体に形成されている列について示す
が、走査線駆動回路120及び信号線駆動回路130
は、図示しない外部駆動基板上に配置されていてもよ
い。
に複数本の信号線11及びこれと交差する複数本の走査
線12が図示しない絶縁膜を介してマトリクス状に配置
されており、両線の各交差部には表示画素10が配置さ
れている。
イッチ素子14、対向電極15、液晶層16、第2のス
イッチ素子17及びデジタルメモリ(以下、DM)18
により構成されている。
子14のソースは信号線11に、ゲートは走査線12
に、ドレインは画素電極13にそれぞれ接続されてい
る。また画素電極13は第2のスイッチ素子17を介し
てDM18に接続されており、その第2のスイッチ素子
17のゲートは制御信号線19に、ソースは画素電極1
3に、ドレインはDM18にそれぞれ接続されている。
第2のスイッチ素子17及びDM18の構成については
後述する。なお、各画素電極13には電気的に並列に図
示しない補助容量が接続されており、この補助容量と画
素電極13との間に容量Csを形成している。また、制
御信号線19は、後述するように19a,19bとして
2本配置されているが、図3では説明を容易にするため
に1本の制御信号線19として図示している。
され、この画素電極13と相対する対向電極15は対向
基板102(図4)上に形成されている。対向電極15
には、図示しない外部駆動基板上に配置されたコントロ
ールICから所定の対向電位が与えられている。画素電
極13と対向電極15の間には表示層として例えば液晶
層16が狭持され、アレイ基板101及び対向基板10
2の周囲はシール材103により封止されている。
121及び図示しないバッファ回路などで構成されてお
り、図示しない外部駆動回路からコントロール信号とし
て供給されるYクロック信号(垂直クロック信号)、Y
スタート信号(垂直スタート信号)に基づいて、走査線
12に対し一水平走査期間毎に順にオンレベルの走査信
号を出力する。
動画表示時(以下、通常表示時)は制御信号線19をオ
フレベルとし、通常のアクティブマトリクス型液晶表示
装置と同様に上から順に走査線12に走査信号を出力す
る。また静止画表示時には、全ての走査線12をオフレ
ベルとし、制御信号線19をオンレベルとする。なお、
制御信号線19には図示しない外部駆動回路から、走査
線駆動回路120を介さずに、直接、コントロール信号
を入力してもよい。
131、ASW(アナログスイッチ)132などで構成
されており、図示しないコントロールICからコントロ
ール信号としてXクロック信号(水平クロック信号)、
Xスタート信号(水平スタート信号)が供給されると共
に、同じくコントロールICからビデオバス133を通
じて静止画データ又は動画データ(通常表示時の映像デ
ータ)が供給されている。信号線駆動回路130では、
Xクロック/Xスタート信号に基づいて、シフトレジス
タ131からASW132にオン・オフ信号を供給する
ことにより、ビデオバス133から供給される静止画デ
ータ又は動画データを所定のタイミングで信号線11に
サンプリングする。
晶表示装置として駆動する場合の基本的な動作について
簡単に説明する。
査信号を出力して、各走査線12を一水平走査期間毎に
上から順に走査し、これと同期して信号線11に動画デ
ータをサンプリングすると、走査された走査線12に接
続するすべての第1のスイッチ素子14は一水平走査期
間だけオン状態となり、信号線11にサンプリングされ
ていた動画データは第1のスイッチ素子14を通じて画
素電極13に書き込まれる。この動画データは画素電極
13と対向電極15(及び図示しない補助容量)との間
に信号電圧として充電され、この信号電圧の大きさに応
じて液晶層16が応答することで各表示画素10からの
透過光量が制御される。このような動作を一フレーム期
間内にすべての走査線12について実施することによ
り、一画面の映像が出来上がる。
各スイッチ素子の回路構成について説明する。
り、図3と同等部分を同一符号で示している。第2のス
イッチ素子17は、DM18の出力端子及び反転出力端
子と、画素電極13との間に挿入された2つのスイッチ
素子21、22で構成されている。このうち、スイッチ
素子21のゲートは制御信号線19aに接続され、スイ
ッチ素子22のゲートは制御信号線19bにそれぞれ接
続されており、それぞれの制御信号線に対し走査線駆動
回路120からオン又はオフレベルの制御信号が供給さ
れることで、2つのスイッチ素子21、22は独立して
制御される。この第2のスイッチ素子17と第1のスイ
ッチ素子14は、ともにMOSトランジスタで構成され
ている。
24と、第3のスイッチ素子25で構成されている。こ
のうち、第3のスイッチ素子25は、第1のスイッチ素
子14とは逆チャネルのスイッチ素子であり、第1のス
イッチ素子14と相補型のMOSトランジスタで構成さ
れている。また、第3のスイッチ素子25のゲートは、
第1のスイッチ素子14のゲートと同じ走査線12に接
続されている。
100の動作を図1に示す信号波形のタイミングチャー
トを参照しながら説明する。
19a、19bをともにオフレベルとし、第2のスイッ
チ素子17の機能を停止する。この間は、走査線駆動回
路120及び信号線駆動回路130に対し、それぞれX
/Yのクロック信号、スタート信号、及び動画データを
供給して、通常のアクティブマトリクス型液晶表示装置
と同様に駆動を行うことにより、フルカラーによる高画
質な中間調/動画表示を行う。なお、図中の1V期間と
は一垂直走査期間であり、この1V期間毎に出力される
Yスタート信号に同期して走査線駆動回路120からオ
ンレベルの走査信号が出力される。
る際は、通常表示から静止画表示に移行する最後の1フ
レーム(静止画書き込み期間)において、制御信号線1
9aをオンレベルとする(制御信号線19bはオフレベ
ル)。そして、第1のスイッチ素子14がオンレベルの
走査信号によりオンしている間に、信号線11に2値化
された静止画データをサンプリングし、これを第1のス
イッチ素子14及びスイッチ素子21を通じてDM18
に書き込む。この2値化された静止画データは、静止画
表示時に表示するマルチカラー画像用の映像データであ
る。
時間であればこの状態で保持することもできるが、長時
間保持すると直流成分により液晶層16が劣化するた
め、交流駆動する必要がある。この実施形態では、静止
画表示期間において、一定の周期で制御信号線19a、
同19bを交互にオンレベルとすることによって、スイ
ッチ素子21、22を交互にオンし、同時に対応電極1
5の電位(図1では図示を省略)を反転させることで交
流駆動を実現している。
2を交互にオンすることで、画素電極13の電位はハイ
電源/ロー電源が交互に出力され、これと同期させて対
向電極15の電位をハイ電源/ロー電源間でシフトする
ことにより、対向電極15と極性が同じ表示画素10で
は液晶層16に電圧がかからず、逆極性の表示画素10
では液晶層16に電圧がかかるため、2値表示(マルチ
カラー表示)を行うことができる。このとき、表示画素
部110で動作しているのは、低周波数の制御信号線1
9と対向電極15だけであるため、静止画表示期間で
は、低消費電力でマルチカラー表示を行うことができ
る。
た光反射型の画素電極とした場合はバックライトが不要
となるため、バックライトを用いた透過型の構成に比べ
て、さらに低消費電力での駆動が可能となる。ちなみ
に、対角5cm、25万画素の液晶パネルについてフレ
ーム周波数60Hzで静止画表示を行ったところ、消費
電力を5mWとすることができた。
る際は、静止画表示期間の最後に1フレーム分だけ設定
されたデジタルメモリリセット期間において、静止画書
き込み期間と同様に制御信号線19aをオンレベルとし
(制御信号線19bはオフレベル)、第1のスイッチ素
子14がオンレベルの走査信号によりオンしている間
に、信号線11に一画面の全てが全黒表示又は全白表示
となる2値化された映像データ(以下、全黒/全白デー
タ)をサンプリングし、これを第1のスイッチ素子14
及びスイッチ素子21を通じてDM18に書き込む。こ
こで、先にDM18に書き込まれていた静止画データは
全黒/全白データに更新されることになる。
2本の制御信号線19a、19bをともにオフレベルと
し、走査線駆動回路120及び信号線駆動回路130に
対し、それぞれX/Yのクロック信号、スタート信号及
び動画データを供給する。
8に書き込まれた全黒/全白データは、次に静止画表示
に切り替わるまでの間DM18に保持される。ここで、
DM18に書き込まれた全黒/全白データの電位を保つ
ために、一定時間毎に電荷の書き込みを行うようにして
もよい。
データが書き込まれた状態において、通常表示から静止
画表示に切り替える際は、静止画書き込み期間に新たな
静止画データがDM18に書き込まれるが、この書き込
みが完了するまでの間は、前回書き込まれた全黒/全白
データが表示される。この全黒/全白データは静止画書
き込み期間のみ表示され、その後の静止画表示期間では
新たに書き込まれた静止画データによりマルチカラー表
示が行われる。
から静止画表示に切り替わった際に、一画面が全黒表示
又は全白表示となり、前回の静止画データが表示される
ことはない。したがって、表示切り替え時に無関係な前
回の静止画データが表示される場合に比べて、観察者が
画像の変化に違和感を感じることがなく、表示切り替え
時の画像の変化が画像の乱れとして認識されることもな
くなることから、表示切り替え時においても優れた表示
品位を得ることができる。
リセット期間において、全てのDM18に2値化された
全黒/全白データを書き込み、静止画書き込み期間では
全黒又は全白の表示を行うようにしているが、RGBの
各色毎に同一の2値化された映像データを書き込み、静
止画書き込み期間では色ラスター表示を行うようにして
もよい。
表示装置の駆動方法によれば、通常表示から静止画表示
に切り替わった際に、無関係な前回の静止画データが表
示されることがないので、観察者が画像の変化に違和感
を感じることがなく、表示切り替え時の画像の変化が画
像の乱れとして認識されることもなくなるため、表示切
り替え時においても優れた表示品位を得ることができ
る。
グチャート。
表示装置の回路構成図。
画素電極、14…第1のスイッチ素子、15…対向電
極、17…第2のスイッチ素子、18…デジタルメモリ
(DM)、19…制御信号線、21,22…スイッチ素
子、23,24…インバータ回路、25…第3のスイッ
チ素子、110…表示画素部、120…走査線駆動回
路、130…信号線駆動回路
Claims (4)
- 【請求項1】 マトリクス状に配置された複数の走査
線、信号線、画素電極及びデジタルメモリを有する第1
の電極基板と、前記画素電極と対向して形成された対向
電極を有する第2の電極基板と、前記2つの電極基板間
に狭持された表示層とを備えた表示装置に対して、通常
表示期間では、前記信号線に供給された第1の映像デー
タを前記画素電極に書き込むことで表示を行い、静止画
表示期間では、前記信号線に供給された第2の映像デー
タを前記デジタルメモリに保持させ、前記デジタルメモ
リに保持させた前記第2の映像データを前記画素電極に
書き込むことで表示を行う表示装置の駆動方法におい
て、 前記静止画表示期間から前記通常表示期間へ切り替える
際に、前記複数のデジタルメモリに第3の映像データを
保持させた後に前記通常表示期間に切り替えることを特
徴とする表示装置の駆動方法。 - 【請求項2】 前記画素電極と前記信号線とが第1のス
イッチ素子を介して接続され、前記画素電極と前記デジ
タルメモリとが第2のスイッチ素子を介して接続された
前記表示装置に対して、 前記通常表示期間では前記第1のスイッチ素子を間欠的
にオン、前記第2のスイッチ素子をオフとし、前記静止
画表示期間では前記第1のスイッチ素子をオフ、前記第
2のスイッチ素子をオンとすることを特徴とする請求項
1に記載の表示装置の駆動方法。 - 【請求項3】 前記第2のスイッチ素子が、前記デジタ
ルメモリの出力端子及び反転出力端子と前記画素電極と
の間を接続する2つのスイッチ素子で構成された前記表
示装置に対して、 前記静止画表示期間に、前記2つのスイッチ素子を交互
にオンするとともに、これと同期して前記対向電極の電
位の極性を反転させることを特徴とする請求項2に記載
の表示装置の駆動方法。 - 【請求項4】 前記第3の映像データが全黒又は全白の
2値化された映像データであることを特徴とする請求項
1乃至3に記載の表示装置の駆動方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371825A JP4754064B2 (ja) | 2000-12-06 | 2000-12-06 | 表示装置の駆動方法 |
TW090106142A TW494382B (en) | 2000-03-22 | 2001-03-16 | Display apparatus and driving method of display apparatus |
US09/812,571 US6771247B2 (en) | 2000-03-22 | 2001-03-21 | Display and method of driving display |
EP01106418A EP1136978A3 (en) | 2000-03-22 | 2001-03-21 | Display and method of driving display |
KR10-2001-0014556A KR100418536B1 (ko) | 2000-03-22 | 2001-03-21 | 표시 장치 및 표시 장치의 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000371825A JP4754064B2 (ja) | 2000-12-06 | 2000-12-06 | 表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002175051A true JP2002175051A (ja) | 2002-06-21 |
JP4754064B2 JP4754064B2 (ja) | 2011-08-24 |
Family
ID=18841482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000371825A Expired - Lifetime JP4754064B2 (ja) | 2000-03-22 | 2000-12-06 | 表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4754064B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207453A (ja) * | 2001-01-04 | 2002-07-26 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
JP2008139764A (ja) * | 2006-12-05 | 2008-06-19 | Seiko Epson Corp | 液晶装置、アクティブマトリクス基板および電子機器 |
WO2011033813A1 (ja) | 2009-09-16 | 2011-03-24 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
US8775842B2 (en) | 2009-09-16 | 2014-07-08 | Sharp Kabushiki Kaisha | Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device |
JP2015018229A (ja) * | 2013-06-14 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 情報処理システム、およびその駆動方法 |
JP2022097563A (ja) * | 2009-10-16 | 2022-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPS59154493A (ja) * | 1983-02-21 | 1984-09-03 | セイコーエプソン株式会社 | メモリ−型アクテイブパネル用集積回路基板 |
JPS59214075A (ja) * | 1983-05-19 | 1984-12-03 | セイコーエプソン株式会社 | アクテイブパネル用集積回路基板 |
JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
-
2000
- 2000-12-06 JP JP2000371825A patent/JP4754064B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPS59154493A (ja) * | 1983-02-21 | 1984-09-03 | セイコーエプソン株式会社 | メモリ−型アクテイブパネル用集積回路基板 |
JPS59214075A (ja) * | 1983-05-19 | 1984-12-03 | セイコーエプソン株式会社 | アクテイブパネル用集積回路基板 |
JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002207453A (ja) * | 2001-01-04 | 2002-07-26 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
JP4552069B2 (ja) * | 2001-01-04 | 2010-09-29 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
JP2008139764A (ja) * | 2006-12-05 | 2008-06-19 | Seiko Epson Corp | 液晶装置、アクティブマトリクス基板および電子機器 |
KR101413872B1 (ko) | 2006-12-05 | 2014-06-30 | 재팬 디스프레이 웨스트 인코포레이트 | 액정 장치 및 전자 기기 |
WO2011033813A1 (ja) | 2009-09-16 | 2011-03-24 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
US8743042B2 (en) | 2009-09-16 | 2014-06-03 | Sharp Kabushiki Kaisha | Display device and drive method for display device |
US8775842B2 (en) | 2009-09-16 | 2014-07-08 | Sharp Kabushiki Kaisha | Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device |
JP2022097563A (ja) * | 2009-10-16 | 2022-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP7214026B2 (ja) | 2009-10-16 | 2023-01-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2015018229A (ja) * | 2013-06-14 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 情報処理システム、およびその駆動方法 |
JP2019053327A (ja) * | 2013-06-14 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2020126273A (ja) * | 2013-06-14 | 2020-08-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4754064B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW567453B (en) | Active matrix liquid crystal display and method of driving the same | |
US6853371B2 (en) | Display device | |
KR100678544B1 (ko) | 액정 표시 장치 | |
TW589503B (en) | Liquid crystal display device | |
JP2004004244A (ja) | 液晶表示装置およびその制御方法、ならびに携帯端末 | |
JP2002278523A (ja) | 表示装置の駆動方法および表示装置 | |
JP2002091396A (ja) | 表示装置及びその制御方法 | |
JP3305931B2 (ja) | 液晶表示装置 | |
JP2003263137A (ja) | 液晶表示装置 | |
KR100549321B1 (ko) | 평면표시장치와 그 제조방법 | |
JP2007011283A (ja) | 電気光学装置、電気光学装置の駆動方法、および、電子機器 | |
JP4754064B2 (ja) | 表示装置の駆動方法 | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
JP2001305511A (ja) | 液晶表示装置及び携帯電話機 | |
JP2001296554A (ja) | 液晶表示装置及び情報携帯機器 | |
JP2004077742A (ja) | 表示装置 | |
US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
JP2002175058A (ja) | 液晶表示装置 | |
JP2010107739A (ja) | 液晶表示装置 | |
JP2003058126A (ja) | 表示装置及びその駆動方法 | |
JP2002328661A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
JPH11202292A (ja) | アクティブマトリクス形液晶表示装置の駆動方法 | |
JP2002162947A (ja) | 表示装置 | |
JP2003076343A (ja) | 液晶表示装置及びその駆動方法 | |
JP2003228080A (ja) | 表示画素回路および平面表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100628 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4754064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |