JP2002175041A

JP2002175041A - 自発光装置およびその駆動方法

Info

Publication number: JP2002175041A
Application number: JP2001268299A
Authority: JP
Inventors: Jun Koyama; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-09-08
Filing date: 2001-09-05
Publication date: 2002-06-21
Anticipated expiration: 2021-09-05
Also published as: JP4776829B2

Abstract

(57)【要約】【課題】自発光素子の劣化を補正する機能を有し、輝
度ムラのない均一な画面を得ることの出来る自発光装置
を提供する。【解決方法】カウンタ１０２は、第１の映像信号１０
１Ａより、各画素の累積点灯時間または累積点灯時間と
点灯強度とをカウントし、揮発性メモリ１０３あるいは
不揮発性メモリ１０４に格納する。補正回路１０５で
は、当該累積点灯時間または、累積点灯時間と点灯強度
とから、各自発光素子の劣化の程度に合わせて、あらか
じめ補正データ格納部１０６に格納してある補正データ
に基づいて第１の映像信号に補正を行い、第２の映像信
号１０１Ｂを得る。当該第２の映像信号１０１Ｂによっ
て、表示装置１０７においては、一部の画素における自
発光素子が劣化を生じている場合にも、輝度ムラを解消
し均一な画面を得ることが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自発光装置、特に
アクティブマトリクス型自発光装置に関する。その中で
特に、画素部に有機エレクトロルミネッセンス(ＥＬ)素
子を始めとする自発光素子を用いたアクティブマトリク
ス型自発光装置に関する。

【０００２】

【従来の技術】近年、ガラス基板上等の絶縁体上に半導
体薄膜を形成した自発光装置、特にＴＦＴを用いたアク
ティブマトリクス型自発光装置の普及が顕著となってい
る。ＴＦＴを使用したアクティブマトリクス型自発光装
置は、マトリクス状に配置された画素部に数十万から数
百万のＴＦＴを有しており、各画素の電荷を制御するこ
とによって画像の表示を行っている。

【０００３】さらに最近の技術として、画素を構成する
画素ＴＦＴの他に、画素部の周辺にＴＦＴを用いて駆動
回路を同時形成するポリシリコンＴＦＴに関する技術が
発展してきており、装置の小型化、低消費電力化に大い
に貢献し、それに伴って、近年その応用分野の拡大が著
しいモバイル機器の表示部等に、自発光装置は不可欠な
デバイスとなってきている。

【０００４】また、ＬＣＤ(液晶ディスプレイ)に替わる
フラットディスプレイとして、有機ＥＬ等の自発光材料
を応用した自発光装置が注目を集めており、活発な研究
が行われている。

【０００５】図１５(Ａ)に、通常の自発光装置の概略を
示す。本明細書においては、自発光素子の例として、有
機ＥＬ(以降、単にＥＬと記す)を用いて説明する。絶縁
体(例えばガラス等)の基板１５０１の中央に画素部１５
０４が配置されている。画素部１５０４には、ソース信
号線、ゲート信号線に加え、ＥＬ素子に電流を供給する
ための電流供給線１５０５が配置されている。画素部１
５０４の上側には、ソース信号線を制御するための、ソ
ース信号線駆動回路１５０２が、画素部１５０４の左右
には、ゲート信号線を制御するための、ゲート信号線駆
動回路１５０３が配置されている。なお、図１５(Ａ)に
おいては、ゲート信号線駆動回路１５０３は、画素部の
左右両側に配置されているが、これは片側のみに配置し
ても良い。ただし、両側配置とすることにより、駆動効
率、信頼性の面から見て望ましい。ソース信号線駆動回
路１５０２およびゲート信号線駆動回路１５０３への信
号の入力は、外部からフレキシブルプリント基板(Flexi
ble Print Circuit：ＦＰＣ)１５０６を経て行われる。

【０００６】図１５(Ａ)内、点線枠１５００で囲まれた
部分の拡大図を図１５(Ｂ)に示す。画素部は、この図に
示すように各画素がマトリクス状に配置されている。図
１５(Ｂ)中、さらに点線枠１５１０で囲まれた部分が１
画素であり、ソース信号線１５１１、ゲート信号線１５
１２、電流供給線１５１３、スイッチング用ＴＦＴ１５
１４、ＥＬ駆動用ＴＦＴ１５１５、保持容量１５１６、
ＥＬ素子１５１７等を有している。

【０００７】次に、同図１５(Ｂ)を参照して、アクティ
ブマトリクス型自発光装置の動作について説明する。ま
ず、ゲート信号線１５１２が選択されると、スイッチン
グ用ＴＦＴ１５１４のゲート電極に電圧が印加され、ス
イッチング用ＴＦＴ１５１４が導通状態になる。する
と、ソース信号線１５１１の信号(電圧)が保持容量１５
１６に蓄積される。保持容量１５１６の電圧は、ＥＬ駆
動用ＴＦＴ１５１５のゲート・ソース間電圧Ｖ_GSとなる
ため、保持容量１５１６の電圧に応じた電流がＥＬ駆動
用ＴＦＴ１５１５とＥＬ素子１５１７に流れる。その結
果、ＥＬ素子１５１７が発光する。

【０００８】ＥＬ素子１５１７の輝度、つまりＥＬ素子
１５１７を流れる電流量は、ＥＬ駆動用ＴＦＴ１５１５
のＶ_GSによって制御出来る。Ｖ_GSは、保持容量１５１６
の電圧であり、それはソース信号線１５１１に入力され
る信号(電圧)である。つまり、ソース信号線１５１１に
入力される信号(電圧)を制御することによって、ＥＬ素
子１５１７の輝度を制御する。最後に、ゲート信号線１
５１２を非選択状態にして、スイッチング用ＴＦＴ１５
１４のゲートを閉じ、スイッチング用ＴＦＴ１５１４を
非導通状態にする。その時、保持容量１５１６に蓄積さ
れた電荷は保持される。よって、ＥＬ駆動用ＴＦＴ１５
１５のＶ_GSは、そのまま保持され、Ｖ_GSに応じた電流
が、ＥＬ駆動用ＴＦＴ１５１５を経由してＥＬ素子１５
１７に流れ続ける。

【０００９】ＥＬ素子の駆動等に関しては、SID99 Dige
st : P372 :“Current Status andfuture of Light-Emi
tting Polymer Display Driven by Poly-Si TFT”、ASI
A DISPLAY98 : P217 :“High Resolution Light Emitti
ng Polymer Display Drivenby Low Temperature Polysi
licon Thin Film Transistor with Integrated Drive
r”、Euro Display99 Late News : P27 :“3.8 Green O
LED with Low Temperature Poly-Si TFT”などに報告さ
れている。

【００１０】次に、ＥＬ素子１５１７の階調表示の方式
について述べる。前述のような、ＥＬ駆動用ＴＦＴ１５
１５のゲート・ソース間電圧Ｖ_GSによってＥＬ素子１５
１７の輝度を制御するアナログ階調方式は、ＥＬ駆動用
ＴＦＴ１５１５の電流特性のばらつきに弱いという欠点
がある。つまり、ＥＬ駆動用ＴＦＴ１５１５の電流特性
が異なると、同じゲート電圧を印可しても、ＥＬ駆動用
ＴＦＴ１５１５とＥＬ素子１５１７を流れる電流値が変
わってしまう。その結果、ＥＬ素子１５１７の輝度、つ
まり階調が変わってしまう。

【００１１】そこで、ＥＬ駆動用ＴＦＴ１５１５の特性
ばらつきの影響を小さくし、均一な画面を得るために、
デジタル階調方式と呼ぶ方式が考案されている。この方
式は、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電
圧の絶対値｜Ｖ_GS｜が点灯開始電圧以下の状態(ほとん
ど電流が流れない)と、輝度飽和電圧よりも大きい状態
(最大に近い電流が流れている)、という２つの状態で階
調を制御する方式である。この場合、ＥＬ駆動用ＴＦＴ
１５１５の｜Ｖ_GS｜を輝度飽和電圧よりも十分大きくし
ておけば、ＥＬ駆動用ＴＦＴ１５１５の電流特性がばら
ついても、電流値はＩ_MAXに近くなる。よって、ＥＬ駆
動用ＴＦＴ１５１５のばらつきの影響を非常に小さく出
来る。以上のように、ＯＮ状態(最大電流が流れている
ため明るい)とＯＦＦ状態(電流が流れないため暗い)の
２つの状態で階調を制御するため、この方式はデジタル
階調方式と呼ばれている。

【００１２】しかしながら、デジタル階調方式の場合、
このままでは２階調しか表示できない。そこで、別の方
式と組み合わせて、多階調化を図る技術が複数提案され
ている。

【００１３】多階調化を図る方式の一つとして、時間階
調方式がある。時間階調方式とは、ＥＬ素子８１７が点
灯している時間を制御して、その点灯時間の長短によっ
て階調を出す方式である。つまり、１フレーム期間を、
複数のサブフレーム期間に分割し、点灯しているサブフ
レーム期間の数や長さを制御して、階調を表現してい
る。

【００１４】図９を参照する。図９は、時間階調方式の
タイミングチャートを簡単に示している。フレーム周波
数を６０[Ｈｚ]とし、時間階調方式によって３ビットの
階調を得る例である。

【００１５】図９(Ａ)に示すように、１フレーム期間
を、階調ビット数分のサブフレーム期間に分割する。こ
こでは３ビットであるので、３つのサブフレーム期間Ｓ
Ｆ₁〜ＳＦ₃に分割している。１つのサブフレーム期間
は、さらにアドレス期間(Ｔａ_#)とサステイン(点灯)期
間(Ｔｓ_#)に分けられる。ＳＦ₁でのサステイン期間をＴ
ｓ ₁と呼ぶことにする。ＳＦ₂、ＳＦ₃の場合においても
同様に、Ｔｓ₂、Ｔｓ₃と呼ぶことにする。アドレス期間
Ｔａ₁〜Ｔａ₃は、それぞれ１フレーム分の映像信号を画
素に書き込む期間であるので、いずれのサブフレーム期
間においても長さが等しい。サステイン期間は、ここで
はＴｓ₁：Ｔｓ₂：Ｔｓ₃＝２²：２¹：２⁰＝４：２：１と
いうように、２のべき乗の比を有する。ただし、サステ
イン期間の長さの比が、前述のように２のべき乗となっ
ていなくても、階調の表現は可能である。

【００１６】階調表示の方法としては、Ｔｓ₁からＴｓ₃
までのサステイン(点灯)期間において、ＥＬ素子を点灯
させるか点灯させないかのいずれかの状態に制御するこ
とにより、１フレーム期間内の総点灯時間の長短によっ
て輝度を制御している。この例では、点灯するサステイ
ン(点灯)期間の組み合わせにより、図９(Ｂ)に示すよう
に、２³＝８通りの点灯時間の長さを決定することが出
来るため、０(全黒表示)〜７(全白表示)までの８階調を
表示できる。時間階調方式においては、以上のようにし
て階調表現を行う。もちろん、カラー表示の自発光装置
においても、同様の階調表現が可能である。

【００１７】さらに階調数を増やす場合は、１フレーム
期間の分割数を増やしていけばよい。１フレーム期間を
n個のサブフレームに期間に分割した場合、サステイン
(点灯)期間の長さの比率はＴｓ₁：Ｔｓ₂：・・・・・Ｔ
ｓ_(n-1)：Ｔｓ_n＝２^(n-1)：２ ^(n-2)：・・・・・２¹：
２⁰となり、２ⁿ通りの階調を表現することが可能とな
る。なお、サブフレーム期間の順番は、ＳＦ₁〜ＳＦ_nま
でがランダムに現れるようにしても良い。

【００１８】

【発明が解決しようとする課題】ところで、ＥＬ素子等
の自発光素子を用いた自発光装置に関する問題点につい
て述べる。前述のように、ＥＬ素子が点灯している期間
は、常に電流が供給され、ＥＬ素子内を電流が流れてい
る。これにより、長時間の点灯によって、ＥＬ素子自体
の性質が劣化し、これを原因として輝度特性が変化す
る。つまり、劣化したＥＬ素子と劣化していないＥＬ素
子とでは、同じ電流供給源から同じ電圧で電流を供給し
たとしても、その輝度に差が生ずることになる。

【００１９】具体例を挙げて説明する。図１０(Ａ)は、
自発光装置を用いた携帯端末機器等のディスプレイ画面
であり、操作用のアイコン等１００１が表示されてい
る。通常、このような機器の用途では、図１０(Ａ)に示
すような静止画表示の割合が大きい。このとき、背景よ
りも明るい色(階調)でアイコン等が表示されているとす
ると、アイコン等が表示されている部分の画素における
ＥＬ素子は、背景表示部分のＥＬ素子よりも長い時間点
灯していることになるため、より速く劣化が進行する。

【００２０】このような条件でＥＬ素子の劣化が進行し
たとする。劣化後の自発光装置の表示例を図１０(Ｂ)
(Ｃ)に示す。まず、図１０(B)のような黒表示の場合で
あるが、ＥＬ素子を始めとする自発光素子は、素子に電
圧が印加されていない状態で黒を表現することになるの
で、黒表示の時には劣化は問題とはなりにくい。しか
し、白表示の場合には、長時間の点灯によって劣化した
ＥＬ素子(この場合はアイコン等を表示していた部分の
ＥＬ素子)においては、同じ電流を供給したとしても、
図１０(Ｃ)において１０１１で示すように、輝度が不足
してムラが生ずる。

【００２１】この輝度ムラを解決するには、劣化したＥ
Ｌ素子に印加する電圧を上げる方法があるが、通常、自
発光装置においては電流供給線は単一配線で構成されて
おり、また、マトリクス状に配置された中での特定の１
画素におけるＥＬ素子への印加電圧を変えるための回路
を画素部で構成するのは容易でない。さらに、前述のよ
うに、ＥＬ駆動用ＴＦＴのばらつき等があるため、この
ような補正方法は望ましいとは言えない。

【００２２】また、カラー表示の自発光装置において
は、Ｒ，Ｇ、Ｂを表示する素子によって、その輝度およ
び劣化の程度が異なる場合がある。このような原因によ
る輝度ばらつきを補正する方法がいくつか提案されてい
るが、同じ色の画素によっても、その劣化、輝度のばら
つきが生ずる場合もあり、このような場合、前述の方法
では対応できない。

【００２３】問題を解決する他の方法としては、長時間
の点灯に耐えられる特性を有するＥＬ素子を用いるとい
った方法も考えられるが、現状でのＥＬ素子の寿命は十
分とはいえない。よって本発明では、画面内の素子に劣
化が生じた場合にも、輝度ムラのない正常な映像表示の
可能な自発光装置の提供を課題とする。

【００２４】

【課題を解決するための手段】前述の課題を解決するた
めに、本発明においては以下のような手段を講じた。

【００２５】本発明の、劣化補正機能を有した自発光装
置においては、各画素の点灯時間または、点灯時間と点
灯強度とを、映像信号を定期的にサンプリングすること
によって検出し、その検出値の累積と、あらかじめ記憶
してあるＥＬ素子の輝度特性の経時変化のデータとを参
照して、ＥＬ素子の劣化した画素を駆動するための映像
信号をそのつど補正し、一部の画素におけるＥＬ素子が
劣化した自発光装置においても、輝度ムラを生ずること
なく、画面の均一性を保つことが出来る。

【００２６】以下に、本発明の自発光装置の構成につい
て記載する。

【００２７】請求項１に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置におい
て、各画素の累積点灯時間を検出する手段と、前記累積
点灯時間を記憶する手段と、前記記憶された累積点灯時
間に応じて前記映像信号を補正する手段とを有し、前記
補正された映像信号を用いて映像を表示することを特徴
としている。

【００２８】請求項２に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置におい
て、各画素の累積点灯時間と点灯強度とを検出する手段
と、前記累積点灯時間と点灯強度とを記憶する手段と、
前記記憶された累積点灯時間と点灯強度とに応じて前記
映像信号を補正する手段とを有し、前記補正された映像
信号を用いて映像を表示することを特徴としている。

【００２９】請求項３に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置におい
て、第１の映像信号をサンプリングし、各画素の自発光
素子の点灯時間を定期的に検出するカウンタ部と、前記
カウンタ部によって検出された前記各画素の自発光素子
の点灯時間を、累積して記憶する記憶回路と、前記記憶
回路に累積して記憶された、前記各画素の自発光素子の
累積点灯時間に応じて前記第１の映像信号の補正を行
い、第２の映像信号を出力する信号補正部と、を有する
劣化補正装置と、前期第２の映像信号によって映像の表
示を行う表示装置と、を有することを特徴としている。

【００３０】請求項４に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置におい
て、第１の映像信号をサンプリングし、各画素の点灯時
間と点灯強度とを、定期的に検出するカウンタ部と、前
記カウンタ部によって検出された前記各画素の自発光素
子の点灯時間と点灯強度とを、累積して記憶する記憶回
路と、前記記憶回路に累積して記憶された、前記各画素
の自発光素子の累積点灯時間と点灯強度とに応じて前記
第１の映像信号の補正を行い、第２の映像信号を出力す
る信号補正部と、を有する劣化補正装置と、前期第２の
映像信号によって映像の表示を行う表示装置と、を有す
ることを特徴としている。

【００３１】請求項５に記載の本発明の自発光装置は、
請求項１乃至請求項４のいずれか１項に記載の自発光装
置において、ｎビット(ｎは自然数、ｎ≧２)階調の表示
を行う自発光装置は、ｎ＋ｍビット(ｍは自然数)の信号
処理を行う駆動回路を有し、劣化の生じていない自発光
素子を有する画素に書き込まれる映像信号は、ｎビット
の映像信号によって階調の表示を行い、劣化の生じた自
発光素子を有する画素に書き込まれる映像信号には、ｍ
ビットの信号を用いて階調の補正を行うことによって、
前記劣化の生じていない自発光素子と、前記劣化の生じ
た自発光素子との間で等しい輝度を得ることを特徴とし
ている。

【００３２】請求項６に記載の本発明の自発光装置は、
請求項１乃至請求項４のいずれか１項に記載の自発光装
置において、劣化の生じた自発光素子を有する画素に書
き込まれる映像信号には、劣化の生じていない自発光素
子を有する画素に書き込まれる映像信号に対し、相対的
に加算処理を行うことを特徴としている。

【００３３】請求項７に記載の本発明の自発光装置は、
請求項１乃至請求項４のいずれか１項に記載の自発光装
置において、表示範囲内において、劣化の小さい自発光
素子を有する画素あるいは劣化を生じていない自発光素
子を有する画素に書き込まれる映像信号には、最も劣化
の大きい自発光素子を有する画素に書き込まれる映像信
号に対し、相対的に減算処理を行うことを特徴としてい
る。

【００３４】請求項８に記載の本発明の自発光装置は、
請求項１乃至請求項７のいずれか１項に記載の自発光装
置において、前記記憶手段または前記記憶回路はスタテ
ィック型記憶回路(ＳＲＡＭ)であることを特徴としてい
る。

【００３５】請求項９に記載の本発明の自発光装置は、
請求項１乃至請求項７のいずれか１項に記載の自発光装
置において、前記記憶手段または前記記憶回路はダイナ
ミック型記憶回路(ＤＲＡＭ)であることを特徴としてい
る。

【００３６】請求項１０に記載の本発明の自発光装置
は、請求項１乃至請求項７のいずれか１項に記載の自発
光装置において、前記記憶手段または記憶回路は強誘電
体記憶回路(ＦｅＲＡＭ)であることを特徴としている。

【００３７】請求項１１に記載の本発明の自発光装置
は、請求項１乃至請求項７のいずれか１項に記載の自発
光装置において、前記記憶手段または記憶回路は、電気
的に書き込み、読み出し、消去が可能な不揮発性メモリ
(ＥＥＰＲＯＭ)であることを特徴としている。

【００３８】請求項１２に記載の本発明の自発光装置
は、請求項１または請求項２に記載の自発光装置におい
て、前記検出手段と、前記記憶手段と、前記補正手段と
は、前記自発光装置の外部の回路によって構成されるこ
とを特徴としている。

【００３９】請求項１３に記載の本発明の自発光装置
は、請求項１または請求項２に記載の自発光装置におい
て、前記検出手段と、前記記憶手段と、前記補正手段と
は、前記自発光装置と同一の絶縁体上に形成されること
を特徴としている。

【００４０】請求項１４に記載の本発明の自発光装置
は、請求項３乃至請求項１１に記載の自発光装置におい
て、前記カウンタ部と、前記記憶回路と、前記信号補正
部とは、前記自発光装置の外部の回路によって構成され
ることを特徴としている。

【００４１】請求項１５に記載の本発明の自発光装置
は、請求項３乃至請求項１１に記載の自発光装置におい
て、前記カウンタ部と、前記記憶回路と、前記信号補正
部とは、前記自発光装置と同一の絶縁体上に形成される
ことを特徴としている。

【００４２】請求項１６に記載の本発明の自発光装置
は、請求項１乃至請求項１５のいずれか１項に記載の自
発光装置において、前記自発光装置はＥＬディスプレイ
であることを特徴としている。

【００４３】請求項１７に記載の本発明の自発光装置
は、請求項１乃至請求項１５のいずれか１項に記載の自
発光装置において、前記自発光装置はＰＤＰディスプレ
イであることを特徴としている。

【００４４】請求項１８に記載の本発明の自発光装置
は、請求項１乃至請求項１５のいずれか１項に記載の自
発光装置において、前記自発光装置はＦＥＤディスプレ
イであることを特徴としている。

【００４５】請求項１９に記載の本発明の自発光装置の
駆動方法は、映像信号を入力して映像を表示する自発光
装置の駆動方法であって、第１の映像信号をサンプリン
グし、カウンタ部において各画素の自発光素子の点灯時
間を定期的に検出し、前記カウンタ部によって検出され
た前記各画素の自発光素子の点灯時間を、記憶回路にお
いて累積して記憶し、前記記憶回路に累積して記憶され
た、前記各画素の自発光素子の累積点灯時間に応じて、
信号補正部は前記第１の映像信号を補正して第２の映像
信号を出力し、前期第２の映像信号によって映像の表示
を行うことを特徴としている。

【００４６】請求項２０に記載の本発明の自発光装置の
駆動方法は、映像信号を入力して映像を表示する自発光
装置の駆動方法であって、第１の映像信号をサンプリン
グし、カウンタ部において各画素の自発光素子の点灯時
間と点灯強度と定期的に検出し、前記カウンタ部によっ
て検出された前記各画素の自発光素子の点灯時間と点灯
強度とを、記憶回路において累積して記憶し、前記記憶
回路に累積して記憶された、前記各画素の自発光素子の
累積点灯時間と点灯強度とに応じて、信号補正部は前記
第１の映像信号を補正して第２の映像信号を出力し、前
期第２の映像信号によって映像の表示を行うことを特徴
としている。

【００４７】請求項２１に記載の本発明の自発光装置の
駆動方法は、請求項１９または請求項２０に記載の自発
光装置の駆動方法において、ｎビット(ｎは自然数、ｎ
≧２)階調の表示を行う自発光装置は、ｎ＋ｍビット(ｍ
は自然数)の信号処理を行う駆動回路を有し、劣化の生
じていない自発光素子を有する画素に書き込まれる映像
信号は、ｎビットの映像信号によって階調の表示を行
い、劣化の生じた自発光素子を有する画素に書き込まれ
る映像信号には、ｍビットの信号を用いて階調の補正を
行うことによって、前記劣化の生じていない自発光素子
と、前記劣化の生じた自発光素子との間で等しい輝度を
得ることを特徴としている。

【００４８】請求項２２に記載の本発明の自発光装置の
駆動方法は、請求項１９乃至請求項２１のいずれか１項
に記載の自発光装置において、劣化の生じた自発光素子
を有する画素に書き込まれる映像信号には、劣化の生じ
ていない自発光素子を有する画素に書き込まれる映像信
号に対し、相対的に加算処理を行うことを特徴としてい
る。

【００４９】請求項２３に記載の本発明の自発光装置の
駆動方法は、請求項１９乃至請求項２１のいずれか１項
に記載の自発光装置において、表示範囲内において、劣
化の小さい自発光素子を有する画素あるいは劣化を生じ
ていない自発光素子を有する画素に書き込まれる映像信
号には、最も劣化の大きい自発光素子を有する画素に書
き込まれる映像信号に対し、相対的に減算処理を行うこ
とを特徴としている。

【００５０】

【発明の実施の形態】図１を参照する。図１は、本発明
の劣化補正機能を有する自発光装置のブロック図を示し
ている。本発明の基幹である劣化補正装置は、I：カウ
ンタ部、II：記憶回路部、III：信号補正部からなる。I
はカウンタ１０２を有し、IIは揮発性メモリ１０３およ
び不揮発性メモリ１０４を有し、IIIは補正回路１０５
および補正データ格納部１０６を有している。

【００５１】表示装置１０７におけるソース信号線駆動
回路の回路図を図１４(Ａ)に示す。ここでは、デジタル
映像信号に対応した表示装置を例としている。ソース信
号線駆動回路は、シフトレジスタ(ＳＲ)１４０１、第１
のラッチ回路(ＬＡＴ１)１４０２、第２のラッチ回路
(ＬＡＴ２)１４０３等を有する。１４０４は画素、１４
０５は、図１に示した劣化補正装置である。

【００５２】各部の動作について説明する。クロック信
号(ＣＬＫ)、スタートパルス(ＳＰ)にしたがって、シフ
トレジスタからサンプリングパルスが順次出力される。
第１のラッチ回路では、サンプリングパルスのタイミン
グに従って、デジタル映像信号の保持を行う。図１４
(Ａ)に示すように、この時点では既に映像信号は補正が
完了し、第２の映像信号となっている。第１のラッチ回
路において、１水平期間分の保持が終了すると、ラッチ
パルスが出力されて第２のラッチ回路へのデジタル映像
信号の転送が行われる。その後、第２のラッチ回路から
画素への書き込みが行われる。同時に、再びシフトレジ
スタからのサンプリングパルスにしたがって、第１のラ
ッチ回路ではデジタル映像信号の保持が行われる。

【００５３】続いて、劣化補正装置全体の動作について
説明する。まず、自発光装置に用いるＥＬ素子につい
て、その輝度特性の経時変化のデータを、補正データ格
納部１０６にあらかじめ記憶させておく。このデータ
は、後に説明するが、主に各画素のＥＬ素子の劣化の程
度にしたがって信号の補正を行う際のマップとして用い
る。

【００５４】続いて、定期的に(例えば１秒毎に)第１の
映像信号１０１Ａをサンプリングし、その信号より、各
画素での点灯、非点灯をカウンタ１０２がカウントす
る。ここでカウントされた各画素における点灯回数は、
順次、記憶回路部に記憶されていく。ここで、この点灯
回数は累積していくため、記憶回路は不揮発性メモリを
用いて構成するのが望ましいが、不揮発性メモリは一般
的にその書き込みの回数が限られているため、図１に示
すように、自発光装置の動作中は揮発性メモリ１０３を
用いて記憶を行い、一定時間毎に(例えば１時間毎、あ
るいは電源のシャットダウン時など)不揮発性メモリ１
０４に書き込むようにしても良い。

【００５５】また、ＥＬ素子を用いての階調表現が輝度
制御によっても行われる場合には、そのときのＥＬ素子
の点灯強度を共に検出し、点灯時間と点灯強度との両方
から劣化の状態を判断すると良い。この場合は、補正用
のデータもそれに合わせて作成する。

【００５６】また、記憶回路に用いるメモリの種類とし
ては、スタティック型メモリ(ＳＲＡＭ)、ダイナミック
型メモリ(ＤＲＡＭ)、強誘電体メモリ(ＦｅＲＡＭ)、Ｅ
ＥＰＲＯＭ、フラッシュメモリ等が挙げられるが、本発
明はこれらを限定することはなく、一般に用いられてい
るものを用いて構成すれば良い。ただし、揮発性メモリ
にＤＲＡＭを用いる場合には、定期的なリフレッシュ機
能を付加する必要がある。

【００５７】次に、映像信号の補正動作に移る。再び図
１を参照する。補正回路１０５には、第１の映像信号１
０１Ａと、各画素の累積点灯時間または、累積点灯時間
と点灯強度とのデータとが入力される。補正回路１０５
は、あらかじめ補正データ格納部に記憶された映像信号
補正用のマップと、各画素の累積点灯時間または、累積
点灯時間と点灯強度とを参照し、各画素の劣化の程度に
あわせて、入力された映像信号の補正を行う。このよう
にして補正が行われた第２の映像信号１０１Ｂが、表示
装置１０７へと入力され、画像の表示を行う。

【００５８】電源遮断時には、揮発性の記憶回路に記憶
されている各画素のＥＬ素子の累積点灯時間または、累
積点灯時間と点灯強度を、不揮発性の記憶回路に記憶さ
れている累積点灯時間または、累積点灯時間と点灯強度
に加算して記憶しておく。これにより、次回の電源投入
後、継続してＥＬ素子の点灯時間または、点灯時間と点
灯強度の累積カウントが行われる。

【００５９】以上のようにして、定期的にＥＬ素子の点
灯時間の検出を行い、累積点灯時間または、累積点灯時
間と点灯強度を記憶しておくことで、あらかじめ記憶し
てあるＥＬ素子の輝度特性の経時変化のデータとを参照
して、映像信号をそのつど補正し、劣化したＥＬ素子に
は、劣化していないものと同等の輝度が達成できるよう
に映像信号に補正を加えることが出来る。よって、輝度
ムラを生ずることなく、画面の均一性を保つことが出来
る。

【００６０】また、本発明の自発光装置において用いて
いる補正方法によると、ユーザによる操作を必要としな
いため、エンドユーザに渡った後も継続して補正を続け
ることにより、製品としての長寿命化が見込める。

【００６１】以上は、自発光装置としてＥＬ素子を用い
たものを例に挙げて説明したが、本発明の自発光装置
は、ＥＬに限らずＰＤＰ、ＦＥＤなど、他の自発光装置
であっても良い。

【実施例】以下に本発明の実施例について記述する。

【００６２】[実施例１]本実施例においては、信号補正
部における、デジタル映像信号の補正方法について説明
する。

【００６３】劣化したＥＬ素子の輝度を信号レベルで補
完する方法の１つとして、入力されるデジタル映像信号
にある補正値を加算し、実質的に数階調上の信号に変換
することによって、劣化前と同等の輝度を達成する方法
が挙げられる。これを回路設計で最も簡単に実現するに
は、上乗せ用の階調を処理出来るだけの回路をあらかじ
め用意しておけばよい。具体的には、例えば本発明の劣
化補正機能を有する６ビットデジタル階調(６４階調)仕
様の自発光装置の場合、補正を行うための上乗せ用とし
て１ビット分の処理能力を追加し、実質７ビットデジタ
ル階調(１２８階調)として設計、作成し、通常の動作に
おいては、下位６ビットを使用しておき、ＥＬ素子に劣
化が生じた場合には、通常のデジタル映像信号に補正値
を加算し、その加算分の信号処理は、前述の上乗せ用１
ビットを用いて行う。この場合、最上位ビット(Most Si
gnificant Bit：ＭＳＢ)は信号補正用としてのみ用いら
れ、実際の表示階調は６ビットである。

【００６４】また、上位ビットを補正に用いる場合、特
に最上位の１ビットでなくとも良い。つまり、通常表示
を６ビットで行う場合、８ビット以上の処理能力を有す
る駆動回路を用いていても操作は同様である。 [実施例２]本実施例においては、実施例１とは異なった
デジタル映像信号の補正方法について説明する。

【００６５】図１および図２を参照する。図２(Ａ)は、
図１における表示装置１０７の画素の一部を示してい
る。ここで、画素２０１〜２０３の３画素について考え
る。まず、画素２０１は、劣化の生じていない画素であ
り、画素２０２、２０３はいずれも、各々ある程度の劣
化を生じているとする。このとき、劣化の程度が画素２
０２よりも画素２０３の方が大きいとすると、当然なが
ら劣化に伴う輝度の低下も大きくなる。つまり、ある中
間調を表示すると、図２(B)のように輝度ムラが生ず
る。画素２０１の輝度に対し、画素２０２の輝度は低く
なり、さらに画素２０３の輝度は低くなる。

【００６６】次に、実際の補正動作について説明する。
ＥＬ素子の点灯時間または、点灯時間および点灯強度
と、劣化に伴う輝度低下との関係をあらかじめ測定し、
累積点灯時間に対する補正量を設定したマップを用意し
て、補正データ格納部１０６に記憶しておく。一例を図
２(Ｃ)に示す。２００で示すブロック内の数字は、デジ
タル映像信号の補正量を表す。つまり、ＥＬ素子の劣化
がａの段階まで累積した画素に入力されるデジタル映像
信号には、常に１が加えられ、１階調分明るくした信号
に補正される。同様に、ｂの段階においては２階調、ｃ
の段階では３階調の補正が加えられることになる。累積
点灯時間もしくは累積点灯時間と点灯強度と劣化に伴う
輝度低下は、必ずしも正比例関係とはならない場合もあ
り、映像信号の補正幅は、１階調ごとのステップで近似
される。

【００６７】図１において、補正回路１０５には、デジ
タル映像信号(第１の映像信号)１０１Ａの入力と、記憶
回路部に記憶されている各画素の累積点灯時間の読み出
しが行われる。読み込まれた各画素の累積点灯時間また
は、累積点灯時間と点灯強度とを前述した補正用マップ
に照らし合わせて、各々のデジタル映像信号の補正値が
決定される。図２(Ａ)を用いて具体的に説明すると、画
素２０１は、その累積点灯時間または、累積点灯時間と
点灯強度より、劣化が生じていないと判断され、映像信
号の補正は行われない。画素２０２が、図２(Ｂ)におい
て、ａの段階まで劣化が進んでいると判断されると、画
素２０２を点灯させるデジタル映像信号には、図２(Ｄ)
に示すように、＋１階調の加算処理による補正が加えら
れる。同様に、画素２０３が、ｂの段階まで劣化が進ん
でいると判断されると、画素２０３を点灯させるデジタ
ル映像信号には、＋２階調の加算処理による補正が加え
られる。以上のように、加算処理による補正によって、
図２(Ｅ)に示すように均一な輝度の画面を得ることが出
来る。

【００６８】続いて、減算処理による補正方法について
述べる。図１、図３を参照する。図３(Ａ)〜(Ｃ)に関し
ては図２(Ａ)〜(Ｃ)と同様であるので、ここでは説明を
省略する。

【００６９】図３(Ｃ)に示した補正量を設定したマップ
に、各画素における累積点灯時間または、累積点灯時間
と点灯強度とを照らし合わせて、各々のデジタル映像信
号の補正値が決定される。このとき、基準となる画素、
つまり補正を行わないでオリジナルのデジタル映像信号
がそのまま入力される画素は、その累積点灯時間また
は、累積点灯時間と点灯強度より、劣化が最も進行して
いると判断された画素である。具体的には、図３(Ｂ)に
おける画素３０３がそれに該当する。これを基準とし
て、他の画素に入力されるデジタル映像信号を、その劣
化の程度に応じて補正する。図３(Ｄ)に示すように、最
も劣化の進んだ(図３(Ｃ)中、ｂの段階まで進んでいる
とする)画素３０３には、オリジナルのデジタル映像信
号が入力され、画素３０３よりも１段階劣化の程度が軽
い(図３(Ｃ)中、ａの段階まで進んでいるとする)画素３
０２には、−１階調の補正が加えられたデジタル映像信
号が入力され、その累積点灯時間または、累積点灯時間
と点灯強度から、劣化が生じていないと判断される画素
３０１には、−２階調の補正が加えられたデジタル映像
信号が入力される。

【００７０】しかしながら、上述の手段によって補正を
行うと、画面全体の輝度が数階調(オリジナルのデジタ
ル映像信号による階調と、ＥＬ素子に劣化の生じていな
い画素に書き込まれる第２の映像信号による階調との
差)分だけ低下することになる。よって同時に、図３
(Ｄ)に示すように、電流供給線の電位を変化させること
により、ＥＬ素子の両極間の電圧Ｖ_ELをやや高くしてや
る(Ｖ_EL1＋δ→Ｖ_EL2)ことによって画面全体の輝度を補
完する。

【００７１】前者の加算処理による補正の場合、デジタ
ル映像信号の処理のみによって輝度ムラの補正が可能で
あるというのに対し、白表示における補正が利かない
(具体的には、例えば６ビットデジタル映像信号とし
て、"１１１１１１"が入力された場合、これ以上の加算
が出来ない)という欠点がある。また、後者の減算処理
による補正の場合、輝度補完のための電流供給線の電位
制御が加わるが、加算処理による補正とは逆に、補正の
利かない範囲が黒表示の範囲であるため、ほとんど影響
がない(具体的には、例えば６ビットデジタル映像信号
として、"００００００"が入力された場合、これ以上の
減算を行う必要なく、通常のＥＬ素子と劣化したＥＬ素
子との間で正確な黒表示(単にＥＬ素子を非点灯状態と
しておけばよい)が可能である。また、黒近辺の数階調
も、表示装置の対応ビット数がある程度高ければほとん
ど問題とならない)という特徴がある。両者とも、多階
調化に有利な方法である。

【００７２】また例えば、ある階調を境界として、加算
処理と減算処理の両方の補正方法を併用することで、双
方のデメリットを補うことも有効な手段といえる。

【００７３】[実施例３]本発明の劣化補正機能を有する
自発光装置において、実施形態にて示した例(図１)で
は、劣化補正装置は表示装置１０７の外部に置かれ、デ
ジタル映像信号(第１の映像信号)１０１Ａはまず補正回
路１０５に入力されて直ちに補正が行われ、補正済みの
デジタル映像信号(第２の映像信号)１０１Ｂが表示装置
１０７にＦＰＣを介して入力されていた。このような方
法によるメリットとしては、劣化補正装置のユニット化
による互換性(従来の自発光装置を、表示装置１０７と
してそのまま用いることも出来る)が挙げられるが、一
方で、劣化補正装置および表示装置を同一基板上に一体
形成することで、部品点数の大幅削減による低コスト
化、省スペース化、高速駆動を実現しうる。

【００７４】本発明の劣化補正機能を有する自発光装置
において、劣化補正装置を表示装置と同一の基板上に一
体形成した例を図４(Ａ)に示す。基板４０１上に、ソー
ス信号線駆動回路４０２、ゲート信号線駆動回路４０
３、画素部４０４、電流供給線４０５、ＦＰＣ４０６を
有する表示装置と、劣化補正装置４０７とが一体形成さ
れている。図４(Ｂ)は、図４(Ａ)における劣化補正装置
４０７の内部ブロック図の一例である。無論、基板上の
レイアウトは図の例に限定しないが、信号線等の配置、
配線長等を考慮しつつ、ブロックごとに近接配置するの
が望ましい。

【００７５】デジタル映像信号(第１の映像信号)４１１
Ａは、外部の映像ソースからＦＰＣ４０６を介して劣化
補正装置４０７内の補正回路４１５に入力される。その
後、実施形態および実施例１〜２において示した方法に
よって補正が行われた、補正済みデジタル映像信号(第
２の映像信号)４１１Ｂが、ソース信号線駆動回路４０
２に入力される。

【００７６】なお、図４では示していないが、劣化補正
装置には、必要な制御信号を入力すれば良い。図４(Ａ)
に示した例では、ＦＰＣ４０６とソース信号線駆動回路
４０２との間に劣化補正装置４０７を配置しており、制
御信号の引き回しが容易となっている。

【００７７】[実施例４]図１３を参照する。本発明の劣
化補正機能を有する自発光装置においては、その表示装
置がアナログ映像信号に対応したものである場合にも容
易に適用が可能である。そのような場合には、I：カウ
ンタ部、II：記憶回路部、III：信号補正部からなる劣
化補正装置から出力される第２の映像信号(デジタル映
像信号)は、Ｄ／Ａ変換回路１３０７によってアナログ
映像信号へと変換され、アナログ映像信号に対応した表
示装置１３０８へと入力されて画像の表示が行われる。

【００７８】図１３における表示装置１３０８における
ソース信号線駆動回路の回路図を図１４(Ｂ)に示す。こ
こでは、アナログ映像信号に対応した表示装置を例とし
ている。ソース信号線駆動回路は、シフトレジスタ(Ｓ
Ｒ)１４１１、レベルシフタ１４１２、バッファ１４１
３、サンプリングスイッチ１４１４等を有する。１４１
５は画素、１４１６は、図１３に示した劣化補正装置、
１４１７はＤ／Ａ変換回路である。

【００７９】各部の動作について説明する。クロック信
号(ＣＬＫ)、スタートパルス(ＳＰ)にしたがって、シフ
トレジスタからサンプリングパルスが順次出力される。
その後、レベルシフタによってパルスの電圧振幅が拡大
され、バッファを経由して出力される。デジタル映像信
号は、劣化補正装置においてそれぞれ補正が行われ、Ｄ
／Ａ変換回路においてアナログ映像信号へと変換され、
ビデオ信号線へと入力される。その後サンプリングパル
スのタイミングにしたがってサンプリングスイッチが開
き、ビデオ信号線に入力されているアナログ映像信号を
サンプリングし、電圧情報を画素に書き込むことによっ
て画像の表示を行う。

【００８０】なお、図１３に示した例では、劣化補正装
置は表示装置の外部に設けられているが、実施例３で述
べたとおり、これらを同一基板上に一体形成しても良
い。

【００８１】[実施例５]本実施例では、本発明の自発光
装置の画素部とその周辺に設けられる駆動回路部(ソー
ス信号線側駆動回路、ゲート信号線側駆動回路、画素選
択信号線側駆動回路)のＴＦＴを同時に作製する方法に
ついて説明する。但し、説明を簡単にするために、駆動
回路部に関しては基本単位であるＣＭＯＳ回路を図示す
ることとする。

【００８２】図５(Ａ)を参照する。まず、本実施例では
コーニング社の＃７０５９ガラスや＃１７３７ガラスな
どに代表されるバリウムホウケイ酸ガラス、またはアル
ミノホウケイ酸ガラスなどのガラスからなる基板５００
０を用いる。なお、基板５０００としては、透光性を有
する基板であれば限定されず、石英基板を用いても良
い。また、本実施例の処理温度に耐えうる耐熱性を有す
るプラスチック基板を用いてもよい。

【００８３】次いで、基板５０００上に酸化珪素膜、窒
化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下
地膜５００１を形成する。本実施例では下地膜５００１
として２層構造を用いるが、前記絶縁膜の単層膜または
２層以上積層させた構造を用いても良い。下地膜５００
１の１層目としては、プラズマＣＶＤ法を用い、ＳｉＨ
₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化
窒化珪素膜５００１ａを１０〜２００[nm](好ましくは
５０〜１００[nm])形成する。本実施例では、膜厚５０
[nm]の酸化窒化珪素膜５００１ａ(組成比Ｓｉ＝３２
[％]、Ｏ＝２７[％]、Ｎ＝２４[％]、Ｈ＝１７[％])を
形成した。次いで、下地膜５００１の２層目としては、
プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガ
スとして成膜される酸化窒化珪素膜５００１ｂを５０〜
２００[nm](好ましくは１００〜１５０[nm])の厚さに積
層形成する。本実施例では、膜厚１００[nm]の酸化窒化
珪素膜５００１ｂ(組成比Ｓｉ＝３２[％]、Ｏ＝５９
[％]、Ｎ＝７[％]、Ｈ＝２[％])を形成した。

【００８４】次いで、下地膜上に半導体層５００２〜５
００５を形成する。半導体層５００２〜５００５は、非
晶質構造を有する半導体膜を公知の手段(スパッタ法、
ＬＰＣＶＤ法、またはプラズマＣＶＤ法等)により成膜
した後、公知の結晶化処理(レーザー結晶化法、熱結晶
化法、またはニッケルなどの触媒を用いた熱結晶化法
等)を行って得られた結晶質半導体膜を所望の形状にパ
ターニングして形成する。この半導体層５００２〜５０
０５は、２５〜８０[nm](好ましくは３０〜６０[nm])の
厚さで形成する。結晶質半導体膜の材料に限定はない
が、好ましくは珪素(シリコン)またはシリコンゲルマニ
ウム(Ｓｉ_XＧｅ_1-X(Ｘ＝０．０００１〜０．０２))合金
などで形成すると良い。本実施例では、プラズマＣＶＤ
法を用い、５５[nm]の非晶質珪素膜を成膜した後、ニッ
ケルを含む溶液を非晶質珪素膜上に保持させた。この非
晶質珪素膜に脱水素化(５００[℃]、１時間)を行った
後、熱結晶化(５５０[℃]、４時間)を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質珪素膜を形成した。そして、この結晶質珪素膜から、
フォトリソグラフィ法を用いたパターニング処理によっ
て、半導体層５００２〜５００５を形成した。

【００８５】また、半導体層５００２〜５００５を形成
した後、ＴＦＴのしきい値を制御するために微量な不純
物元素(ボロンまたはリン)のドーピングを行ってもよ
い。

【００８６】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３０[Hz]とし、レーザーエネルギー密度を１００〜４０
０[mJ/cm²](代表的には２００〜３００[mJ/cm²])とす
る。また、ＹＡＧレーザーを用いる場合にはその第２高
調波を用いパルス発振周波数１〜１０ｋＨｚとし、レー
ザーエネルギー密度を３００〜６００[mJ/cm²] (代表的
には３５０〜５００[mJ/cm²])とすると良い。そして幅
１００〜１０００[μm]、例えば４００[μm]で線状に集
光したレーザー光を基板全面に渡って照射し、この時の
線状レーザー光の重ね合わせ率(オーバーラップ率)を５
０〜９０[％]として行えばよい。

【００８７】次いで、半導体層５００２〜５００５を覆
うゲート絶縁膜５００６を形成する。ゲート絶縁膜５０
０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さ
を４０〜１５０[nm]として珪素を含む絶縁膜で形成す
る。本実施例では、プラズマＣＶＤ法により１１０[nm]
の厚さで酸化窒化珪素膜(組成比Ｓｉ＝３２[％]、Ｏ＝
５９[％]、Ｎ＝７[％]、Ｈ＝２[％])で形成した。勿
論、ゲート絶縁膜は酸化窒化珪素膜に限定されるもので
なく、他の珪素を含む絶縁膜を単層または積層構造とし
て用いても良い。

【００８８】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orthosilicate)と
Ｏ₂とを混合し、反応圧力４０[Pa]、基板温度３００〜
４００[℃]とし、高周波(１３．５６[MHz])電力密度
０．５〜０．８[W/cm₂]で放電させて形成することがで
きる。このようにして作製される酸化珪素膜は、その後
４００〜５００[℃]の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。

【００８９】次いで、ゲート絶縁膜５００６上に膜厚２
０〜１００[nm]の第１の導電膜５００７と、膜厚１００
〜４００[nm]の第２の導電膜５００８とを積層形成す
る。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第
１の導電膜５００７と、膜厚３７０[nm]のＷ膜からなる
第２の導電膜５００８を積層形成した。ＴａＮ膜はスパ
ッタ法で形成し、Ｔａのターゲットを用い、窒素を含む
雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲッ
トを用いたスパッタ法で形成した。その他に６フッ化タ
ングステン(ＷＦ₆)を用いる熱ＣＶＤ法で形成すること
もできる。いずれにしてもゲート電極として使用するた
めには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０
[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大
きくすることで低抵抗率化を図ることができるが、Ｗ膜
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。従って本実施例では、高純度のＷ
(純度９９．９９９９[％])のターゲットを用いたスパッ
タ法で、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０[μΩcm]を実現することができた。

【００９０】なお、本実施例では、第１の導電膜５００
７をＴａＮ、第２の導電膜５００８をＷとしたが、特に
限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃ
ｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶
珪素膜に代表される半導体膜を用いてもよい。また、Ａ
ｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第
１の導電膜をＴａ膜で形成し、第２の導電膜をＷ膜とす
る組み合わせ、第１の導電膜をＴｉＮ膜で形成し、第２
の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化
タンタル(ＴａＮ)膜で形成し、第２の導電膜をＡｌ膜と
する組み合わせ、第１の導電膜をＴａＮ膜で形成し、第
２の導電膜をＣｕ膜とする組み合わせとしてもよい。

【００９１】次に、図５(Ｂ)に示すようにフォトリソグ
ラフィ法を用いてレジストからなるマスク５００９を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。第１のエッチング処理では第１及び第２の
エッチング条件で行う。本実施例では第１のエッチング
条件として、ＩＣＰ(Inductively Coupled Plasma：誘
導結合型プラズマ)エッチング法を用い、エッチング用
ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流
量比を２５／２５／１０[sccm]とし、１[Pa]の圧力でコ
イル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電
力を投入してプラズマを生成してエッチングを行った。
ここでは、松下電器産業(株)製のＩＣＰを用いたドライ
エッチング装置(Model Ｅ６４５−□ＩＣＰ)を用い
た。基板側(試料ステージ)にも１５０[Ｗ]のＲＦ(１
３．５６[MHz])電力を投入し、実質的に負の自己バイア
ス電圧を印加する。この第１のエッチング条件によりＷ
膜をエッチングして第１の導電層の端部をテーパー形状
とする。第１のエッチング条件でのＷに対するエッチン
グ速度は２００．３９[nm/min.]、ＴａＮに対するエッ
チング速度は８０．３２[nm/min.]であり、ＴａＮに対
するＷの選択比は約２．５である。また、この第１のエ
ッチング条件によって、Ｗのテーパー角は、約２６°と
なる。

【００９２】この後、図５(Ｂ)に示すようにレジストか
らなるマスク５００９を除去せずに第２のエッチング条
件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、
それぞれのガス流量比を３０／３０[sccm]とし、１[Pa]
の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５
６[MHz])電力を投入してプラズマを生成して約３０秒程
度のエッチングを行った。基板側(試料ステージ)にも２
０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的
に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混
合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも
同程度にエッチングされる。第２のエッチング条件での
Ｗに対するエッチング速度は５８．９７[nm/min.]、Ｔ
ａＮに対するエッチング速度は６６．４３[nm/min.]で
ある。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、１０〜２０[％]程度の割合でエッ
チング時間を増加させると良い。

【００９３】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。こうし
て、第１のエッチング処理により第１の導電層と第２の
導電層から成る第１の形状の導電層５０１０〜５０１４
(第１の導電層５０１０ａ〜５０１４ａと第２の導電層
５０１０ｂ〜５０１４ｂ)を形成する。ゲート絶縁膜５
００６においては、第１の形状の導電層５０１０〜５０
１４で覆われない領域は２０〜５０[nm]程度エッチング
され薄くなった領域が形成される。

【００９４】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する(図５(Ｂ))。ドーピング処
理はイオンドープ法、若しくはイオン注入法で行えば良
い。イオンドープ法の条件はドーズ量を１×１０¹³〜５
×１０¹⁵ [atoms/cm²]とし、加速電圧を６０〜１００[k
eV]として行う。本実施例ではドーズ量を１．５×１０
¹⁵[atoms/cm²]とし、加速電圧を８０[keV]として行っ
た。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン(Ｐ)または砒素(Ａｓ)を用いるが、
ここではリン(Ｐ)を用いた。この場合、第１の形状の導
電層５０１０〜５０１４がｎ型を付与する不純物元素に
対するマスクとなり、自己整合的に高濃度不純物領域５
０１５〜５０１８が形成される。高濃度不純物領域５０
１５〜５０１８には１×１０²⁰〜１×１０²¹[atoms/c
m³]の濃度範囲でｎ型を付与する不純物元素を添加す
る。

【００９５】次いで、図５(Ｃ)に示すようにレジストか
らなるマスクを除去せずに第２のエッチング処理を行
う。ここでは、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂
とを用い、それぞれのガス流量比を２０／２０／２０[s
ccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]
のＲＦ(１３．５６[MHz])電力を投入してプラズマを生
成してエッチングを行った。基板側(試料ステージ)にも
２０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質
的に負の自己バイアス電圧を印加する。第２のエッチン
グ処理でのＷに対するエッチング速度は１２４．[nm/mi
n.]、ＴａＮに対するエッチング速度は２０．[nm/min.]
であり、ＴａＮに対するＷの選択比は６．０５である。
従って、Ｗ膜が選択的にエッチングされる。この第２の
エッチングによりＷのテーパー角は７０°となった。こ
の第２のエッチング処理により第２の導電層５０１９ｂ
〜５０２３ｂを形成する。一方、第１の導電層５０１０
ａ〜５０１４ａは、ほとんどエッチングされず、第１の
導電層５０１９ａ〜５０２３ａを形成する。

【００９６】次いで、第２のドーピング処理を行う。ド
ーピングは第２の導電層５０１９ｂ〜５０２３ｂを不純
物元素に対するマスクとして用い、第１の導電層のテー
パー部下方の半導体層に不純物元素が添加されるように
ドーピングする。本実施例では、不純物元素としてＰ
(リン)を用い、ドーズ量１．５×１０¹⁴[atoms/cm²]、
電流密度０．５[μA]、加速電圧９０[keV]にてプラズマ
ドーピングを行った。こうして、第１の導電層と重なる
低濃度不純物領域３２９〜３３３を自己整合的に形成す
る。この低濃度不純物領域５０２４〜５０２７へ添加さ
れたリン(Ｐ)の濃度は、１×１０１７〜５×１０１８[a
toms/cm³]であり、且つ、第１の導電層のテーパー部の
膜厚に従って緩やかな濃度勾配を有している。なお、第
１の導電層のテーパー部と重なる半導体層において、第
１の導電層のテーパー部の端部から内側に向かって若
干、不純物濃度が低くなっているものの、ほぼ同程度の
濃度である。また、高濃度不純物領域５０１５〜５０１
８にも不純物元素が添加される(図６(Ａ))。

【００９７】次いで、図６(Ｂ)に示すようにレジストか
らなるマスクを除去してからフォトリソグラフィ法を用
いて、第３のエッチング処理を行う。この第３のエッチ
ング処理では第１の導電層のテーパー部を部分的にエッ
チングして、第２の導電層と重なる形状にするために行
われる。ただし、第３のエッチングを行わない領域に
は、レジスト５０２８からなるマスクを形成する。

【００９８】第３のエッチング処理におけるエッチング
条件は、エッチングガスとしてＣｌ ₂とＳＦ₆とを用い、
それぞれのガス流量比を１０／５０[sccm]として第１及
び第２のエッチングと同様にＩＣＰエッチング法を用い
て行う。なお、第３のエッチング処理でのＴａＮに対す
るエッチング速度は、１１１．２[nm/min.]であり、ゲ
ート絶縁膜に対するエッチング速度は、１２．８[nm/mi
n.]である。

【００９９】本実施例では、１．３[Pa]の圧力でコイル
型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を
投入してプラズマを生成してエッチングを行った。基板
側(試料ステージ)にも１０[Ｗ]のＲＦ(１３．５６[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加する。以上により、第１の導電層５０２９ａ〜５０３
２ａが形成される。

【０１００】上記第３のエッチングによって、第１の導
電層５０２９ａ〜５０３２ａと重ならない不純物領域
(ＬＤＤ領域)５０３３〜５０３５が形成される。なお、
不純物領域(ＧＯＬＤ領域)５０２４は、第１の導電層５
０１９ａと重なったままである。

【０１０１】また、第１の導電層５０１９ａと第２の導
電層５０１９ｂとで形成された電極は、最終的に駆動回
路のｎチャネル型ＴＦＴのゲート電極となり、また、第
１の導電層５０２９ａと第２の導電層５０２９ｂとで形
成された電極は、最終的に駆動回路のｐチャネル型ＴＦ
Ｔのゲート電極となる。

【０１０２】同様に、第１の導電層５０３０ａ〜５０３
１ａと第２の導電層５０３０ｂ〜５０３１ｂとで形成さ
れた電極は、最終的に画素部のｎチャネル型ＴＦＴのゲ
ート電極となり、第１の導電層５０３２ａと第２の導電
層５０３２ｂとで形成された電極は、最終的に画素部の
ｐチャネル型ＴＦＴのゲート電極となる。

【０１０３】このようにして、本実施例は、第１の導電
層５０２９ａ〜５０３２ａと重ならない不純物領域(Ｌ
ＤＤ領域)５０３３〜５０３５と、第１の導電層５０１
９ａと重なる不純物領域(ＧＯＬＤ領域)５０２４を同時
に形成することができ、ＴＦＴ特性に応じた作り分けが
可能となる。

【０１０４】次いで、レジストからなるマスクを除去し
た後、ゲート絶縁膜５００６をエッチング処理する。こ
こでのエッチング処理は、エッチングガスにＣＨＦ₃を
用い、反応性イオンエッチング法(ＲＩＥ法)を用いて行
う。本実施例では、チャンバー圧力６．７[Pa]、ＲＦ電
力８００[Ｗ]、ＣＨＦ₃ガス流量３５[sccm]で第３のエ
ッチング処理を行った。これにより、高濃度不純物領域
５０１５〜５０１８の一部は露呈し、ゲート絶縁膜５０
０６ａ〜５００６ｄが形成される。

【０１０５】次に、新たにレジストからなるマスク５０
３６を形成して第３のドーピング処理を行う。この第３
のドーピング処理により、ｐチャネル型ＴＦＴの活性層
となる半導体層に前記第１の導電型(ｎ型)とは逆の第２
の導電型(ｐ型)を付与する不純物元素が添加された不純
物領域５０３７〜５０４０を形成する。(図３(Ｃ))第１
の導電層５０２９ａおよび５０３２ａを不純物元素に対
するマスクとして用い、ｐ型を付与する不純物元素を添
加して自己整合的に不純物領域を形成する。

【０１０６】本実施例では、不純物領域５０３７〜５０
４０はジボラン(Ｂ₂Ｈ₆)を用いたイオンドープ法で形成
する。なお、この第３のドーピング処理の際には、ｎチ
ャネル型ＴＦＴを形成する半導体層はレジストからなる
マスク５０３６で覆われている。第１のドーピング処理
及び第２のドーピング処理によって、不純物領域５０３
７〜５０４０にはそれぞれ異なる濃度でリンが添加され
ているが、そのいずれの領域においてもｐ型を付与する
不純物元素の濃度が２×１０²⁰〜２×１０²¹[atoms/c
m³]となるようにドーピング処理することにより、ｐチ
ャネル型ＴＦＴのソース領域およびドレイン領域として
機能するために何ら問題は生じない。

【０１０７】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。なお、本実施例では、ゲート絶
縁膜をエッチングした後で不純物(Ｂ)のドーピングを行
う方法を示したが、ゲート絶縁膜をエッチングしないで
不純物のドーピングを行っても良い。

【０１０８】次いで、レジストからなるマスク５０３６
を除去して図７(Ａ)に示すように第１の層間絶縁膜５０
４１を形成する。この第１の層間絶縁膜５０４１として
は、プラズマＣＶＤ法またはスパッタ法を用い、厚さを
１００〜２００[nm]として珪素を含む絶縁膜で形成す
る。本実施例では、プラズマＣＶＤ法により膜厚１５０
[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶
縁膜５０４１は酸化窒化珪素膜に限定されるものでな
く、他の珪素を含む絶縁膜を単層または積層構造として
用いても良い。

【０１０９】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が１[ppm]以下、
好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜
７００[℃]、代表的には５００〜５５０[℃]で行えばよ
く、本実施例では５５０[℃]、４時間の熱処理で活性化
処理を行った。なお、熱アニール法の他に、レーザーア
ニール法、またはラピッドサーマルアニール法(ＲＴＡ
法)を適用することができる。

【０１１０】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したＮｉが高濃度の
Ｐを含む不純物領域(５０１５、５０１７、５０３７〜
５０３８)にゲッタリングされ、主にチャネル形成領域
となる半導体層中のニッケル濃度が低減される。このよ
うにして作製したチャネル形成領域を有するＴＦＴはオ
フ電流値が下がり、結晶性が良いことから高い電界効果
移動度が得られ、良好な特性を達成することができる。

【０１１１】また、第１の層間絶縁膜５０４１を形成す
る前に活性化処理を行っても良い。ただし、用いた配線
材料が熱に弱い場合には、本実施例のように配線等を保
護するため層間絶縁膜５０４１(シリコンを主成分とす
る絶縁膜、例えば窒化珪素膜)を形成した後で活性化処
理を行うことが好ましい。

【０１１２】その他、活性化処理を行った後でドーピン
グ処理を行い、第１の層間絶縁膜５０４１を形成させて
も良い。

【０１１３】さらに、３〜１００[％]の水素を含む雰囲
気中で、３００〜５５０[℃]で１〜１２時間の熱処理を
行い、半導体層を水素化する工程を行う。本実施例では
水素を約３[％]の含む窒素雰囲気中で４１０[℃]、１時
間の熱処理を行った。この工程は層間絶縁膜５０４１に
含まれる水素により半導体層のダングリングボンドを終
端する工程である。水素化の他の手段として、プラズマ
水素化(プラズマにより励起された水素を用いる)を行っ
ても良い。

【０１１４】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【０１１５】次いで、図７(Ｂ)に示すように第１の層間
絶縁膜５０４１上に有機絶縁物材料から成る第２の層間
絶縁膜５０４２を形成する。本実施例では膜厚１．６
[μm]のアクリル樹脂膜を形成した。次いで、各不純物
領域５０１５、５０１７、５０３７〜５０３８に達する
コンタクトホールを形成するためのパターニングを行
う。

【０１１６】第２の層間絶縁膜５０４２としては、珪素
を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を
含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化
珪素を用いることができ、また有機樹脂としては、ポリ
イミド、ポリアミド、アクリル、ＢＣＢ(ベンゾシクロ
ブテン)などを用いることができる。

【０１１７】本実施例では、プラズマＣＶＤ法により形
成された酸化窒化珪素膜を形成した。なお、酸化窒化珪
素膜の膜厚として好ましくは１〜５[μm](さらに好まし
くは２〜４[μm])とすればよい。酸化窒化珪素膜は、膜
自身に含まれる水分が少ないためにＥＬ素子の劣化を抑
える上で有効である。また、コンタクトホールの形成に
は、ドライエッチングまたはウエットエッチングを用い
ることができるが、エッチング時における静電破壊の問
題を考えると、ウエットエッチング法を用いるのが望ま
しい。

【０１１８】さらに、ここでのコンタクトホールの形成
において、第１層間絶縁膜５０４１及び第２層間絶縁膜
５０４２を同時にエッチングするため、コンタクトホー
ルの形状を考えると第２層間絶縁膜５０４２を形成する
材料は、第１層間絶縁膜５０４１を形成する材料よりも
エッチング速度の速いものを用いるのが好ましい。

【０１１９】そして、各不純物領域５０１５、５０１
７、５０３７〜５０３８とそれぞれ電気的に接続する配
線５０４３〜５０４９を形成する。ここでは、膜厚５０
[nm]のＴｉ膜と、膜厚５００[nm]の合金膜(ＡｌとＴｉ
との合金膜)との積層膜をパターニングして形成する
が、他の導電膜を用いても良い。

【０１２０】次いで、その上に透明導電膜を８０〜１２
０[nm]の厚さで形成し、パターニングすることによって
画素電極５０５０を形成する(図７(Ｂ))。なお、本実施
例では、画素電極５０５０には、酸化インジウム・スズ
(ＩＴＯ)膜や酸化インジウムに２〜２０[％]の酸化亜鉛
(ＺｎＯ)を混合した透明導電膜を用いる。

【０１２１】また、画素電極５０５０は、ドレイン配線
５０４８と接して重ねて形成することによってＥＬ駆動
用ＴＦＴのドレイン領域と電気的な接続が形成される。

【０１２２】次に、図８(Ａ)に示すように、珪素を含む
絶縁膜(本実施例では酸化珪素膜)を５００[nm]の厚さに
形成し、透明電極５０５０に対応する位置に開口部を形
成して、バンクとして機能する第３の層間絶縁膜５０５
１を形成する。開口部を形成する際、ウエットエッチン
グ法を用いることで容易にテーパー形状の側壁とするこ
とが出来る。開口部の側壁が十分になだらかでないと段
差に起因するＥＬ層の劣化が顕著な問題となってしまう
ため、注意が必要である。

【０１２３】なお、本実施例においては、第３の層間絶
縁膜５０５１として酸化珪素膜を用いているが、場合に
よっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
(ベンゾシクロブテン)といった有機樹脂膜を用いること
もできる。

【０１２４】次に、図８(Ａ)で示すようにＥＬ層５０５
２を蒸着法により形成し、更に蒸着法により陰極電極
(ＭｇＡｇ電極)５０５３および保護電極５０５４を形成
する。このときＥＬ層５０５２及び陰極電極５０５３を
形成するに先立って画素電極５０５０に対して熱処理を
施し、水分を完全に除去しておくことが望ましい。な
お、本実施例ではＥＬ素子の陰極電極としてＭｇＡｇ電
極を用いているが、公知の他の材料であっても良い。

【０１２５】なお、ＥＬ層５０５２としては、公知の材
料を用いることができる。本実施例では正孔輸送層(Hol
e transporting layer)及び発光層(Emitting layer)で
なる２層構造をＥＬ層とするが、正孔注入層、電子注入
層若しくは電子輸送層のいずれかを設ける場合もある。
このように組み合わせは既に様々な例が報告されてお
り、そのいずれの構成を用いても構わない。

【０１２６】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０[％]分子分散さ
せたものを蒸着法により形成し、緑色の発光中心として
クマリン６を約１[％]添加している。

【０１２７】また、保護電極５０５４でもＥＬ層５０５
２を水分や酸素から保護することは可能であるが、さら
に好ましくはパッシベーション膜５０５５を設けると良
い。本実施例ではパッシベーション膜５０５５として３
００[nm]厚の窒化珪素膜を設ける。このパッシベーショ
ン膜も保護電極５０５４形成の後に大気解放しないで連
続的に形成しても構わない。

【０１２８】また、保護電極５０５４は陰極電極５０５
３の劣化を防ぐために設けられ、アルミニウムを主成分
とする金属膜が代表的である。勿論、他の材料でも良
い。また、ＥＬ層５０５２、陰極電極５０５３は非常に
水分に弱いので、保護電極５０５４までを大気解放しな
いで連続的に形成し、外気からＥＬ層５０５２を保護す
ることが望ましい。

【０１２９】なお、ＥＬ層５０５２の膜厚は１０〜４０
０[nm](典型的には６０〜１５０[nm])、陰極電極５０５
３の厚さは８０〜２００[nm](典型的には１００〜１５
０[nm])とすれば良い。

【０１３０】こうして図８(Ａ)に示すような構造のＥＬ
モジュールが完成する。なお、本実施例におけるＥＬモ
ジュールの作製工程においては、回路の構成および工程
の関係上、ゲート電極を形成している材料であるＴａ、
Ｗによってソース信号線を形成し、ソース、ドレイン電
極を形成している配線材料であるＡｌによってゲート信
号線を形成しているが、異なる材料を用いても良い。

【０１３１】また、本実施例によって、ｎチャネル型Ｔ
ＦＴ５１０１及びｐチャネル型ＴＦＴ５１０２を有する
駆動回路と、スイッチング用ＴＦＴ５１０３、ＥＬ駆動
用ＴＦＴ５１０４とを有する画素部とを同一基板上に形
成することができる。

【０１３２】なお、本実施例においては、ＥＬ素子の素
子構成から下面出射(光の出射方向はＴＦＴ基板側であ
る)となるためスイッチング用ＴＦＴ５１０３にｎチャ
ネル型ＴＦＴ、ＥＬ駆動用ＴＦＴ５１０４にｐチャネル
型ＴＦＴを用いるという構成を示したが、本実施例は、
好ましい１形態にすぎず、これに限られる必要はない。

【０１３３】なお、本実施例においては、画素電極(陽
極)５０５０上にＥＬ層５０５２を形成させた後、陰極
電極５０５３を形成させる構造を示したが、画素電極
(陰極)上にＥＬ層及び陽極を形成させる構造としても良
い。ただし、この場合には、これまで説明した下面出射
と異なり、上面出射の形態をとる。また、この時、スイ
ッチング用ＴＦＴおよびＥＬ駆動用ＴＦＴは、本実施例
で説明した低濃度不純物領域(ＬＤＤ領域)を有するｎチ
ャネル型ＴＦＴで形成するのが望ましい。

【０１３４】[実施例６]本発明において、三重項励起子
からの燐光を発光に利用できるＥＬ材料を用いること
で、外部発光量子効率を飛躍的に向上させることができ
る。これにより、ＥＬ素子の低消費電力化、長寿命化、
および軽量化が可能になる。

【０１３５】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,(E
lsevier Sci.Pub., Tokyo,1991)p.437.) 上記の論文により報告されたＥＬ材料(クマリン色素)の
分子式を以下に示す。

【０１３６】

【化１】

【０１３７】(M.A.Baldo, D.F.O’Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natu
re 395(1998)p.151.) 上記の論文により報告されたＥＬ材料(Ｐｔ錯体)の分子
式を以下に示す。

【０１３８】

【化２】

【０１３９】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75(199
9)p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn.Appl.Phys., 38(12B)(1999)L1502.) 上記の論文により報告されたＥＬ材料(Ｉｒ錯体)の分子
式を以下に示す。

【０１４０】

【化３】

【０１４１】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、実施例１〜
実施例９のいずれの構成とも自由に組みあせて実施する
ことが可能である。

【０１４２】[実施例７]本発明の自発光装置を応用した
ＥＬディスプレイは、自発光型であるため液晶ディスプ
レイに比べて明るい場所での視認性に優れ、しかも視野
角が広い。従って、様々な電子機器の表示部として用い
ることが出来る。

【０１４３】なお、ＥＬディスプレイには、パソコン用
表示装置、ＴＶ放送受信用表示装置、広告表示用表示装
置等の全ての情報表示用表示装置が含まれる。また、そ
の他にも様々な電子機器の表示部に本発明の自発光装置
を用いることが出来る。

【０１４４】その様な本発明の電子機器としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッ
ドマウントディスプレイ)、ナビゲーションシステム、
音響再生装置(カーオーディオ、オーディオコンポ等)、
ノート型パーソナルコンピュータ、ゲーム機器、携帯情
報端末(モバイルコンピュータ、携帯電話、携帯型ゲー
ム機または電子書籍等)、記録媒体を備えた画像再生装
置(具体的にはデジタルビデオディスク(ＤＶＤ)等の記
録媒体を再生し、その画像を表示しうるディスプレイを
備えた装置)などが挙げられる。特に、斜め方向から見
ることの多い携帯情報端末は視野角の広さが重要視され
るため、ＥＬディスプレイを用いることが望ましい。そ
れら電子機器の具体例を図１１および図１２に示す。

【０１４５】図１１(Ａ)はＥＬディスプレイであり、筐
体３３０１、支持台３３０２、表示部３３０３等を含
む。本発明の自発光装置は表示部３３０３にて用いるこ
とが出来る。ＥＬディスプレイは自発光型であるためバ
ックライトが必要なく、液晶ディスプレイよりも薄い表
示部とすることが出来る。

【０１４６】図１１(Ｂ)はビデオカメラであり、本体３
３１１、表示部３３１２、音声入力部３３１３、操作ス
イッチ３３１４、バッテリー３３１５、受像部３３１６
等を含む。本発明の自発光装置は表示部３３１２にて用
いることが出来る。

【０１４７】図１１(Ｃ)はヘッドマウントＥＬディスプ
レイの一部(右片側)であり、本体３３２１、信号ケーブ
ル３３２２、頭部固定バンド３３２３、表示部３３２
４、光学系３３２５、表示装置３３２６等を含む。本発
明の自発光装置は表示装置３３２６にて用いることが出
来る。

【０１４８】図１１(Ｄ)は記録媒体を備えた画像再生装
置(具体的にはＤＶＤ再生装置)であり、本体３３３１、
記録媒体(ＤＶＤ等)３３３２、操作スイッチ３３３３、
表示部(ａ)３３３４、表示部(ｂ)３３３５等を含む。表
示部(ａ)３３３４は主として画像情報を表示し、表示部
(ｂ)３３３５は主として文字情報を表示するが、本発明
の自発光装置はこれら表示部(ａ)３３３４、表示部(ｂ)
３３３５にて用いることが出来る。なお、記録媒体を備
えた画像再生装置には家庭用ゲーム機器なども含まれ
る。

【０１４９】図１１(Ｅ)はゴーグル型表示装置(ヘッド
マウントディスプレイ)であり、本体３３４１、表示部
３３４２、アーム部３３４３を含む。本発明の自発光装
置は表示部３３４２にて用いることが出来る。

【０１５０】図１１(Ｆ)はパーソナルコンピュータであ
り、本体３３５１、筐体３３５２、表示部３３５３、キ
ーボード３３５４等を含む。本発明の自発光装置は表示
部３３５３にて用いることが出来る。

【０１５１】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型あるいはリア型のプロジェクターに用
いることも可能となる。

【０１５２】また、上記電子機器はインターネットやＣ
ＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配
信された情報を表示することが多くなり、特に動画情報
を表示する機会が増してきている。ＥＬ材料の応答速度
は非常に高いため、ＥＬディスプレイは動画表示に好ま
しい。

【０１５３】また、ＥＬディスプレイは発光している部
分が電力を消費するため、省消費電力化のためには発光
部分が極力少なくなるように情報を表示することが望ま
しい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部にＥＬディスプ
レイを用いる場合には、非発光部分を背景として文字情
報を発光部分で形成するように駆動することが望まし
い。

【０１５４】図１２(Ａ)は携帯電話であり、本体３４０
１、音声出力部３４０２、音声入力部３４０３、表示部
３４０４、操作スイッチ３４０５、アンテナ３４０６を
含む。本発明の自発光装置は表示部３４０４にて用いる
ことが出来る。なお、表示部３４０４は黒色の背景に白
色の文字を表示することで携帯電話の消費電力を抑える
ことが出来る。

【０１５５】図１２(Ｂ)は音響再生装置、具体的にはカ
ーオーディオであり、本体３４１１、表示部３４１２、
操作スイッチ３４１３、３４１４を含む。本発明の自発
光装置は表示部３４１２にて用いることが出来る。ま
た、本実施例では車載用オーディオを示すが、携帯型や
家庭用の音響再生装置に用いても良い。なお、表示部３
４１４は黒色の背景に白色の文字を表示することで消費
電力を抑えられる。これは携帯型の音響再生装置におい
て特に有効である。

【０１５６】図１２(Ｃ)はデジタルカメラであり、本体
３５０１、表示部(Ａ)３５０２、接眼部３５０３、操作
スイッチ３５０４、表示部(Ｂ)３５０５、バッテリー３
５０６を含む。本発明の電気光学装置は、表示部(Ａ)３
５０２、表示部(Ｂ)３５０５にて用いることが出来る。

【０１５７】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜実施例５に
示したいずれの構成を適用しても良い。

【発明の効果】本発明の自発光装置によって、点灯時間
の差によるＥＬ素子の劣化を回路側で補正し、輝度ムラ
のない均一な画面の表示が可能な自発光装置を提供する
ことが出来る。

【図面の簡単な説明】

【図１】本発明の劣化補正機能を有する自発光装置
のブロック図。

【図２】加算処理による補正方法を示した図。

【図３】減算処理による補正方法を示した図。

【図４】表示装置と信号補正装置とを同一基板上に
一体形成した場合の自発光装置の一例を示したブロック
図。

【図５】アクティブマトリクス型自発光装置の作成
工程例を示した図。

【図６】アクティブマトリクス型自発光装置の作成
工程例を示した図。

【図７】アクティブマトリクス型自発光装置の作成
工程例を示した図。

【図８】アクティブマトリクス型自発光装置の作成
工程例を示した図。

【図９】時間階調方式について説明した図。

【図１０】発光素子の劣化による画面の輝度ムラの
発生を示した図。

【図１１】本発明の劣化補正機能を有する自発光装
置の電子機器への応用例を示した図。

【図１２】本発明の劣化補正機能を有する自発光装
置の電子機器への応用例を示した図。

【図１３】本発明の劣化補正機能を有する自発光装
置のブロック図。

【図１４】本発明の劣化補正機能を有する自発光装
置における、デジタル映像信号入力方式およびアナログ
信号入力方式のソース信号線駆動回路のブロック図。

【図１５】従来の自発光装置の一例を示した図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/30 Ｈ０５Ｂ 33/08 Ｈ０５Ｂ 33/08 33/14 Ａ 33/14 Ｇ０９Ｇ 3/28 Ｋ

Claims

【特許請求の範囲】

【請求項１】映像信号を入力して映像を表示する自発光
装置において、各画素の累積点灯時間を検出する手段と、前記累積点灯時間を記憶する手段と、前記記憶された累積点灯時間に応じて前記映像信号を補
正する手段とを有し、前記補正された映像信号を用いて映像を表示することを
特徴とする自発光装置。
【請求項２】映像信号を入力して映像を表示する自発光
装置において、各画素の累積点灯時間と点灯強度とを検出する手段と、前記累積点灯時間と点灯強度とを記憶する手段と、前記記憶された累積点灯時間と点灯強度とに応じて前記
映像信号を補正する手段とを有し、前記補正された映像信号を用いて映像を表示することを
特徴とする自発光装置。
【請求項３】映像信号を入力して映像を表示する自発光
装置において、第１の映像信号をサンプリングし、各画素の自発光素子
の点灯時間を定期的に検出するカウンタ部と、前記カウンタ部によって検出された前記各画素の自発光
素子の点灯時間を、累積して記憶する記憶回路と、前記記憶回路に累積して記憶された、前記各画素の自発
光素子の累積点灯時間に応じて前記第１の映像信号の補
正を行い、第２の映像信号を出力する信号補正部と、を
有する劣化補正装置と、前期第２の映像信号によって映像の表示を行う表示装置
と、を有することを特徴とする自発光装置。
【請求項４】映像信号を入力して映像を表示する自発光
装置において、第１の映像信号をサンプリングし、各画素の点灯時間と
点灯強度とを、定期的に検出するカウンタ部と、前記カウンタ部によって検出された前記各画素の自発光
素子の点灯時間と点灯強度とを、累積して記憶する記憶
回路と、前記記憶回路に累積して記憶された、前記各画素の自発
光素子の累積点灯時間と点灯強度とに応じて前記第１の
映像信号の補正を行い、第２の映像信号を出力する信号
補正部と、を有する劣化補正装置と、前期第２の映像信号によって映像の表示を行う表示装置
と、を有することを特徴とする自発光装置。
【請求項５】請求項１乃至請求項４のいずれか１項に記
載の自発光装置において、ｎビット(ｎは自然数、ｎ≧２)階調の表示を行う自発光
装置は、ｎ＋ｍビット(ｍは自然数)の信号処理を行う駆
動回路を有し、劣化の生じていない自発光素子を有する画素に書き込ま
れる映像信号は、ｎビットの映像信号によって階調の表
示を行い、劣化の生じた自発光素子を有する画素に書き込まれる映
像信号には、ｍビットの信号を用いて階調の補正を行う
ことによって、前記劣化の生じていない自発光素子と、前記劣化の生じ
た自発光素子との間で等しい輝度を得ることを特徴とす
る自発光装置。
【請求項６】請求項１乃至請求項４のいずれか１項に記
載の自発光装置において、劣化の生じた自発光素子を有する画素に書き込まれる映
像信号には、劣化の生じていない自発光素子を有する画
素に書き込まれる映像信号に対し、相対的に加算処理を
行うことを特徴とする自発光装置。
【請求項７】請求項１乃至請求項４のいずれか１項に記
載の自発光装置において、表示範囲内において、劣化の小さい自発光素子を有する
画素あるいは劣化を生じていない自発光素子を有する画
素に書き込まれる映像信号には、最も劣化の大きい自発
光素子を有する画素に書き込まれる映像信号に対し、相
対的に減算処理を行うことを特徴とする自発光装置。
【請求項８】請求項１乃至請求項７のいずれか１項に記
載の自発光装置において、前記記憶手段または前記記憶回路はスタティック型記憶
回路(ＳＲＡＭ)であることを特徴とする自発光装置。
【請求項９】請求項１乃至請求項７のいずれか１項に記
載の自発光装置において、前記記憶手段または前記記憶回路はダイナミック型記憶
回路(ＤＲＡＭ)であることを特徴とする自発光装置。
【請求項１０】請求項１乃至請求項７のいずれか１項に
記載の自発光装置において、前記記憶手段または記憶回路は強誘電体記憶回路(Ｆｅ
ＲＡＭ)であることを特徴とする自発光装置。
【請求項１１】請求項１乃至請求項７のいずれか１項に
記載の自発光装置において、前記記憶手段または記憶回路は、電気的に書き込み、読
み出し、消去が可能な不揮発性メモリ(ＥＥＰＲＯＭ)で
あることを特徴とする自発光装置。
【請求項１２】請求項１または請求項２に記載の自発光
装置において、前記検出手段と、前記記憶手段と、前記補正手段とは、
前記自発光装置の外部の回路によって構成されることを
特徴とする自発光装置。
【請求項１３】請求項１または請求項２に記載の自発光
装置において、前記検出手段と、前記記憶手段と、前記補正手段とは、
前記自発光装置と同一の絶縁体上に形成されることを特
徴とする自発光装置。
【請求項１４】請求項３乃至請求項１１に記載の自発光
装置において、前記カウンタ部と、前記記憶回路と、前記信号補正部と
は、前記自発光装置の外部の回路によって構成されるこ
とを特徴とする自発光装置。
【請求項１５】請求項３乃至請求項１１に記載の自発光
装置において、前記カウンタ部と、前記記憶回路と、前記信号補正部と
は、前記自発光装置と同一の絶縁体上に形成されること
を特徴とする自発光装置。
【請求項１６】請求項１乃至請求項１５のいずれか１項
に記載の自発光装置において、前記自発光装置はＥＬディスプレイであることを特徴と
する自発光装置。
【請求項１７】請求項１乃至請求項１５のいずれか１項
に記載の自発光装置において、前記自発光装置はＰＤＰディスプレイであることを特徴
とする自発光装置。
【請求項１８】請求項１乃至請求項１５のいずれか１項
に記載の自発光装置において、前記自発光装置はＦＥＤディスプレイであることを特徴
とする自発光装置。
【請求項１９】映像信号を入力して映像を表示する自発
光装置の駆動方法であって、第１の映像信号をサンプリングし、カウンタ部において
各画素の自発光素子の点灯時間を定期的に検出し、前記カウンタ部によって検出された前記各画素の自発光
素子の点灯時間を、記憶回路において累積して記憶し、前記記憶回路に累積して記憶された、前記各画素の自発
光素子の累積点灯時間に応じて、信号補正部は前記第１
の映像信号を補正して第２の映像信号を出力し、前期第２の映像信号によって映像の表示を行うことを特
徴とする自発光装置の駆動方法。
【請求項２０】映像信号を入力して映像を表示する自発
光装置の駆動方法であって、第１の映像信号をサンプリングし、カウンタ部において
各画素の自発光素子の点灯時間と点灯強度と定期的に検
出し、前記カウンタ部によって検出された前記各画素の自発光
素子の点灯時間と点灯強度とを、記憶回路において累積
して記憶し、前記記憶回路に累積して記憶された、前記各画素の自発
光素子の累積点灯時間と点灯強度とに応じて、信号補正
部は前記第１の映像信号を補正して第２の映像信号を出
力し、前期第２の映像信号によって映像の表示を行うことを特
徴とする自発光装置の駆動方法。
【請求項２１】請求項１９または請求項２０に記載の自
発光装置の駆動方法において、ｎビット(ｎは自然数、ｎ≧２)階調の表示を行う自発光
装置は、ｎ＋ｍビット(ｍは自然数)の信号処理を行う駆
動回路を有し、劣化の生じていない自発光素子を有する画素に書き込ま
れる映像信号は、ｎビットの映像信号によって階調の表
示を行い、劣化の生じた自発光素子を有する画素に書き込まれる映
像信号には、ｍビットの信号を用いて階調の補正を行う
ことによって、前記劣化の生じていない自発光素子と、前記劣化の生じ
た自発光素子との間で等しい輝度を得ることを特徴とす
る自発光装置の駆動方法。
【請求項２２】請求項１９乃至請求項２１のいずれか１
項に記載の自発光装置において、劣化の生じた自発光素子を有する画素に書き込まれる映
像信号には、劣化の生じていない自発光素子を有する画
素に書き込まれる映像信号に対し、相対的に加算処理を
行うことを特徴とする自発光装置の駆動方法。
【請求項２３】請求項１９乃至請求項２１のいずれか１
項に記載の自発光装置において、表示範囲内において、劣化の小さい自発光素子を有する
画素あるいは劣化を生じていない自発光素子を有する画
素に書き込まれる映像信号には、最も劣化の大きい自発
光素子を有する画素に書き込まれる映像信号に対し、相
対的に減算処理を行うことを特徴とする自発光装置の駆
動方法。
【請求項２４】請求項１乃至請求項２３のいずれか１項
に記載の自発光装置または自発光装置の駆動方法を用い
ることを特徴とする電子機器。