JP3865209B2 - 自発光装置、電子機器 - Google Patents
自発光装置、電子機器 Download PDFInfo
- Publication number
- JP3865209B2 JP3865209B2 JP2001278722A JP2001278722A JP3865209B2 JP 3865209 B2 JP3865209 B2 JP 3865209B2 JP 2001278722 A JP2001278722 A JP 2001278722A JP 2001278722 A JP2001278722 A JP 2001278722A JP 3865209 B2 JP3865209 B2 JP 3865209B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- self
- photoelectric conversion
- conversion element
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、自発光装置、特にアクティブマトリクス型自発光装置に関する。その中で特に、画素部に有機エレクトロルミネッセンス（ＥＬ）素子を始めとする自発光素子を用いたアクティブマトリクス型自発光装置に関する。
【０００２】
【従来の技術】
近年、ガラス基板等の絶縁体上に半導体薄膜を形成した自発光装置、特に薄膜トランジスタ（以下ＴＦＴと記す）を用いたアクティブマトリクス型自発光装置の普及が顕著となっている。ＴＦＴを使用したアクティブマトリクス型自発光装置は、マトリクス状に配置された画素部に数十万から数百万のＴＦＴを有しており、各画素の電荷を制御することによって画像の表示を行っている。
【０００３】
さらに最近の技術として、画素を構成する画素ＴＦＴの他に、画素部の周辺にＴＦＴを用いて駆動回路を同時形成するポリシリコンＴＦＴに関する技術が発展してきており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル機器の表示部等に、自発光装置は不可欠なデバイスとなってきている。
【０００４】
また、ＬＣＤ（液晶ディスプレイ）に替わるフラットディスプレイとして、有機ＥＬ等の自発光材料を応用した自発光装置が注目を集めており、活発な研究が行われている。
【０００５】
図１５（Ａ）に、通常の自発光装置の概略を示す。本明細書においては、自発光素子の一例として、有機ＥＬ素子（以降、単にＥＬ素子と記す）を用いて説明する。絶縁体（例えばガラス等）の基板１５０１の中央に画素部１５０４が配置されている。画素部１５０４には、ソース信号線、ゲート信号線に加え、ＥＬ素子に電流を供給するための電流供給線１５０５が配置されている。画素部１５０４の上側には、ソース信号線を制御するための、ソース信号線駆動回路１５０２が、画素部１５０４の左右には、ゲート信号線を制御するための、ゲート信号線駆動回路１５０３が配置されている。なお、図１５（Ａ）においては、ゲート信号線駆動回路１５０３は、画素部の左右両側に配置されているが、これは片側のみに配置しても良い。ただし、両側配置とすることにより、駆動効率、信頼性の面から見て望ましい。ソース信号線駆動回路１５０２およびゲート信号線駆動回路１５０３への信号の入力は、外部からフレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）１５０６を経て行われる。
【０００６】
図１５（Ａ）内、点線枠１５００で囲まれた部分の拡大図を図１５（Ｂ）に示す。画素部は、この図に示すように各画素がマトリクス状に配置されている。図１５（Ｂ）中、さらに点線枠１５１０で囲まれた部分が１画素であり、ソース信号線１５１１、ゲート信号線１５１２、電流供給線１５１３、スイッチング用ＴＦＴ１５１４、ＥＬ駆動用ＴＦＴ１５１５、保持容量１５１６、ＥＬ素子１５１７等を有している。
【０００７】
次に、同図１５（Ｂ）を参照して、アクティブマトリクス型自発光装置の動作について説明する。まず、ゲート信号線１５１２が選択されると、スイッチング用ＴＦＴ１５１４のゲート電極に電圧が印加され、スイッチング用ＴＦＴ１５１４が導通状態になる。すると、ソース信号線１５１１の信号（電圧信号）が保持容量１５１６に電荷として蓄積される。保持容量１５１６に蓄積された電荷によって、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧ＶGSが決定し、保持容量１５１６の電圧に応じた電流がＥＬ駆動用ＴＦＴ１５１５とＥＬ素子１５１７に流れる。その結果、ＥＬ素子１５１７が発光する。
【０００８】
ＥＬ素子１５１７の輝度、つまりＥＬ素子１５１７を流れる電流量は、ＥＬ駆動用ＴＦＴ１５１５のソース・ドレイン間を流れる電流量に等しく、ＥＬ駆動用ＴＦＴ１５１５のＶGSによって制御出来る。ＶGSは、保持容量１５１６の電圧であり、それはソース信号線１５１１に入力される信号（電圧）である。つまり、ソース信号線１５１１に入力される信号（電圧）を制御することによって、ＥＬ素子１５１７の輝度を制御する。最後に、ゲート信号線１５１２を非選択状態にして、スイッチング用ＴＦＴ１５１４のゲートを閉じ、スイッチング用ＴＦＴ１５１４を非導通状態にする。その時、保持容量１５１６に蓄積された電荷は保持される。よって、ＥＬ駆動用ＴＦＴ１５１５のＶGSは、そのまま保持され、ＶGSに応じた電流が、ＥＬ駆動用ＴＦＴ１５１５を経由してＥＬ素子１５１７に流れ続ける。
【０００９】
ＥＬ素子の駆動等に関しては、SID99 Digest : P372 :"Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT"、ASIA DISPLAY98 : P217 :"High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver"、Euro Display99 Late News : P27 :"3.8 Green OLED with Low Temperature Poly-Si TFT"などに報告されている。
【００１０】
次に、ＥＬ素子１５１７の階調表示の方式について述べる。前述のような、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧ＶGSによってＥＬ素子１５１７の輝度を制御するアナログ階調方式は、ＥＬ駆動用ＴＦＴ１５１５の電流特性のばらつきに弱いという欠点がある。つまり、ＥＬ駆動用ＴＦＴ１５１５の電流特性が異なると、同じゲート電圧を印可しても、ＥＬ駆動用ＴＦＴ１５１５とＥＬ素子１５１７を流れる電流値が変わってしまう。その結果、ＥＬ素子１５１７の輝度、つまり階調が変わってしまう。
【００１１】
そこで、ＥＬ駆動用ＴＦＴ１５１５の特性ばらつきの影響を小さくし、均一な画面を得るために、デジタル階調方式と呼ぶ方式が考案されている。この方式は、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧の絶対値｜ＶGS｜が点灯開始電圧以下の状態（ほとんど電流が流れない）と、輝度飽和電圧よりも大きい状態（最大に近い電流が流れている）、という２つの状態で階調を制御する方式である。この場合、ＥＬ駆動用ＴＦＴ１５１５の｜ＶGS｜を輝度飽和電圧よりも十分大きくしておけば、ＥＬ駆動用ＴＦＴ１５１５の電流特性がばらついても、電流値はＩMAXに近くなる。よって、ＥＬ駆動用ＴＦＴ１５１５のばらつきの影響を非常に小さく出来る。以上のように、ＯＮ状態（最大電流が流れているため明るい）とＯＦＦ状態（電流が流れないため暗い）の２つの状態で階調を制御するため、この方式はデジタル階調方式と呼ばれている。
【００１２】
しかしながら、デジタル階調方式の場合、この方法では２階調しか表示できない。そこで、別の方式と組み合わせて、多階調化を図る技術が複数提案されている。
【００１３】
多階調化を図る方式の一つとして、時間階調方式がある。時間階調方式とは、ＥＬ素子１５１７が点灯している時間を制御して、その点灯時間の長短によって階調を出す方式である。つまり、１フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブフレーム期間の数や長さを制御して、階調を表現している。
【００１４】
図９を参照する。図９は、時間階調方式のタイミングチャートを簡単に示している。フレーム周波数を６０[Ｈｚ]とし、時間階調方式によって３ビットの階調を得る例である。
【００１５】
図９（Ａ）に示すように、１フレーム期間を、階調ビット数分のサブフレーム期間に分割する。ここでは３ビットであるので、３つのサブフレーム期間ＳＦ1〜ＳＦ3に分割している。１つのサブフレーム期間は、さらにアドレス期間（Ｔａ#）とサステイン（点灯）期間（Ｔｓ#）に分けられる（図２０（Ｂ））。ＳＦ1でのサステイン期間をＴｓ1と呼ぶことにする。ＳＦ2、ＳＦ3の場合においても同様に、Ｔｓ2、Ｔｓ3と呼ぶことにする。アドレス期間Ｔａ1〜Ｔａ3は、それぞれ１フレーム分の映像信号を画素に書き込む期間であるので、いずれのサブフレーム期間においても長さが等しい。サステイン期間は、ここではＴｓ1：Ｔｓ2：Ｔｓ3＝２2：２1：２0＝４：２：１というように、２のべき乗の比を有する。
【００１６】
階調表示の方法としては、Ｔｓ1からＴｓ3までのサステイン（点灯）期間において、ＥＬ素子を点灯させるか点灯させないかのいずれかの状態に制御することにより、１フレーム期間内の総点灯時間の長短によって輝度を制御している。この例では、点灯するサステイン（点灯）期間の組み合わせにより、図９（Ｂ）に示すように、２3＝８通りの点灯時間の長さを決定することが出来るため、０（全黒表示）〜７（全白表示）までの８階調を表示できる。時間階調方式においては、以上のようにして階調表現を行う。もちろん、カラー表示の自発光装置においても、同様の階調表現が可能である。
【００１７】
さらに階調数を増やす場合は、１フレーム期間の分割数を増やしていけばよい。１フレーム期間をn個のサブフレームに期間に分割した場合、サステイン（点灯）期間の長さの比率はＴｓ1：Ｔｓ2：・・・・・Ｔｓ(n-1)：Ｔｓn＝２(n-1)：２(n-2)：・・・・・２1：２0となり、２n通りの階調を表現することが可能となる。なお、サブフレーム期間の順番は、ＳＦ1〜ＳＦnまでがランダムに現れるようにしても良い。なお、必ずしもサステイン（点灯）期間の長さの比を２のべき乗としなくても、階調表現は可能である。
【００１８】
【発明が解決しようとする課題】
ところで、ＥＬ素子等の自発光素子を用いた自発光装置に関する問題点について述べる。前述のように、ＥＬ素子が点灯している期間は、常に電流が供給され、ＥＬ素子内を電流が流れている。これにより、長時間の点灯によって、ＥＬ素子自体の性質が劣化し、これを原因として輝度特性が変化する。つまり、劣化したＥＬ素子と劣化していないＥＬ素子とでは、同じ電流供給源から同じ電圧で電流を供給したとしても、その輝度に差が生ずることになる。
【００１９】
具体例を挙げて説明する。図１０（Ａ）は、自発光装置を用いた携帯端末機器等のディスプレイ画面であり、操作用のアイコン等１００１が表示されている。通常、このような機器の用途では、図１０（Ａ）に示すような静止画表示の割合が大きい。このとき、背景よりも明るい色（階調）でアイコン等が表示されているとすると、アイコン等が表示されている部分の画素におけるＥＬ素子は、背景表示部分のＥＬ素子よりも長い時間点灯していることになるため、より速く劣化が進行する。
【００２０】
このような条件でＥＬ素子の劣化が進行したとする。劣化後の自発光装置の表示例を図１０（Ｂ）（Ｃ）に示す。まず、図１０（Ｂ）のような黒表示の場合であるが、ＥＬ素子を始めとする自発光素子は、素子に電圧が印加されていない状態、すなわちＥＬ素子が点灯しないことで黒を表現することになるので、黒表示の時には劣化は問題とはなりにくい。しかし、白表示の場合には、長時間の点灯によって劣化したＥＬ素子（この場合はアイコン等を表示していた部分のＥＬ素子）においては、同じ電流を供給したとしても、図１０（Ｃ）において１０１１で示すように、輝度が不足してムラが生ずる。
【００２１】
この輝度ムラを解決するには、劣化したＥＬ素子に印加する電圧を上げる方法があるが、通常、自発光装置においては電流供給線は単一配線で構成されており、また、マトリクス状に配置された中での特定の１画素におけるＥＬ素子への印加電圧を変えるための回路を画素部で構成するのは容易でない。さらに、前述のように、ＥＬ駆動用ＴＦＴのばらつき等があるため、このような補正方法は望ましいとは言えない。
【００２２】
前述の問題点を解決するための方法としては、特願２０００−２７３１３９に記載の技術がある。図１８を用いて以下に簡単に説明する。
【００２３】
図１８は、特願２０００−２７３１３９に記載の、劣化補正機能を有した自発光装置における装置の概略図である。この方法によると、各画素の点灯時間または、点灯時間と点灯強度とを、第１の映像信号１８０１Ａをカウンタ１８０２にて定期的にサンプリングすることによって検出し、メモリ１８０３、１８０４に記憶する。その検出値の累積と、あらかじめ補正データ格納部１８０６に記憶してあるＥＬ素子の輝度特性の経時変化のデータとを参照して、ＥＬ素子の劣化した画素を駆動するための映像信号を、補正回路１８０５における演算によって補正し、第２の映像信号１８０１Ｂを得る。この第２の映像信号１８０１Ｂをもって、映像の表示を行う。これにより、一部の画素におけるＥＬ素子が劣化した表示装置１８０７における輝度ムラを補正し、均一な画面を得られるとしている。
【００２４】
ただし、前述の方法によると、ある時点におけるＥＬ素子の劣化の状態を直接検出しているわけではなく、あくまでもその素子の累積点灯時間または、累積点灯時間と点灯強度から劣化の状態を推算している。ここでいう点灯強度は、ＥＬ素子自体の点灯強度ではなく、入力されるデジタル映像信号の階調を読むことによって得ており、前もって用意されている補正用データに従って映像信号の補正を行うため、すなわち駆動時間に起因しない劣化には対応できないという欠点がある。例えば、温度変化等による劣化から生じた輝度低下には、累積点灯時間のみのカウントでは対応できない。また、素子自体の初期の特性ばらつきによる輝度不良もまた、前述の方法では対応出来ない。
【００２５】
【本発明の目的】
よって、本発明においては、ＥＬ素子の劣化の原因に依存しない方法によって劣化の状態の検出を行い、もって映像信号を補正し、輝度ムラのない均一な画面表示が長期間可能な自発光装置の提供を目的とする。
【００２６】
【課題を解決するための手段】
前述の問題点を解決するために、本発明においては以下のような手段を講じた。
【００２７】
本発明の、輝度補正機能を有する自発光装置においては、各画素はＥＬ素子と光電変換素子とを有し、ある階調にて表示中のＥＬ素子の輝度を、各画素に配置された光電変換素子によって検出する。続いて、光電変換素子で検出された値と、あらかじめ記憶してあるＥＬ素子の同じ階調における基準輝度とを比較することによって輝度の不足分を演算し、補正回路によって映像信号の階調データの補正が行われた後に表示装置に入力される。表示装置は補正後の映像信号によって映像の表示を行う。以上の方法で、ＥＬ素子の輝度不良が生じた自発光装置においても、輝度ムラを生ずることなく、均一な表示を保つことが出来る。
【００２８】
以下に、本発明の自発光装置の構成について記載する。
【００２９】
本発明の自発光装置の第１の特徴は、
映像信号を入力して映像を表示する自発光装置において、
各画素の自発光素子の輝度を検出する手段と、
前記輝度を記憶する手段と、
前記記憶された輝度に応じて前記映像信号を補正する手段とを有し、
前記補正された映像信号を用いて映像を表示することを特徴としている。
【００３０】
本発明の自発光装置の第２の特徴は、
映像信号を入力して映像を表示する自発光装置において、
各画素の自発光素子の輝度を検出する光電変換素子と、
前記光電変換素子によって検出された前記各画素の自発光素子の輝度を記憶する記憶回路と、
前記記憶された各画素の自発光素子の輝度に応じて第１の映像信号の補正を行い、第２の映像信号を出力する信号補正部と、
を有する輝度補正装置と、
前記第２の映像信号によって映像の表示を行う表示装置と、
を有することを特徴としている。
【００３１】
本発明の自発光装置の第３の特徴は、
映像信号を入力して映像を表示する自発光装置において、
各画素の自発光素子の輝度を検出する、ｊ×ｋ個（ｊ、ｋは自然数）の光電変換素子と、
前記光電変換素子によって検出された前記各画素の自発光素子の輝度を記憶する記憶と、
前記記憶された各画素の自発光素子の輝度に応じて第１の映像信号の補正を行い、第２の映像信号を出力する信号補正部と、
を有する輝度補正装置と、
前記第２の映像信号によって映像の表示を行う、ｊ×ｋ画素を有する表示装置と、
を有することを特徴としている。
【００３２】
本発明の自発光装置の第４の特徴は、
本発明の自発光装置において、
ｎビット（ｎは自然数、ｎ≧２）階調の表示を行う自発光装置は、ｎ＋ｍビット（ｍは自然数）の信号処理を行う駆動回路を有し、
輝度の低下を生じていない自発光素子を有する画素は、ｎビットの映像信号によって階調の表示を行い、
輝度の低下を生じた自発光素子を有する画素には、ｎビットの映像信号に対し、ｍビットの信号を用いて映像信号の補正を行うことによって、
前記輝度の低下を生じていない自発光素子と、前記輝度の低下を生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【００３３】
本発明の自発光装置の第５の特徴は、
本発明の自発光装置において、
前記補正手段は、輝度の低下を生じた自発光素子を有する画素に書き込まれる映像信号には、輝度の低下の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【００３４】
本発明の自発光装置の第６の特徴は、
本発明の自発光装置において、
前記補正手段は、表示範囲内において、輝度の低下の小さい自発光素子を有する画素あるいは輝度の低下を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も輝度の低下の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【００３５】
本発明の自発光装置の第７の特徴は、
本発明の自発光装置において、
前記記憶手段はスタティック型記憶回路（ＳＲＡＭ）を用いることを特徴としている。
【００３６】
本発明の自発光装置の第８の特徴は、
本発明の自発光装置において、
前記記憶手段はダイナミック型記憶回路（ＤＲＡＭ）を用いることを特徴としている。
【００３７】
本発明の自発光装置の第９の特徴は、
本発明の自発光装置において、
前記記憶手段は強誘電体記憶回路（ＦｅＲＡＭ）を用いることを特徴としている。
【００３８】
本発明の自発光装置の第１０の特徴は、
本発明の自発光装置において、
前記記憶手段は電気的に書き込み、読み出し、消去が可能な不揮発性メモリ（ＥＥＰＲＯＭ）を用いることを特徴としている。
【００３９】
本発明の自発光装置の第１１の特徴は、
本発明の自発光装置において、
前記輝度検出手段として、前記光電変換素子にはＰＮ型フォトダイオードを用いることを特徴としている。
【００４０】
本発明の自発光装置の第１２の特徴は、
本発明の自発光装置において、
前記輝度検出手段として、前記光電変換素子にはＰＩＮ型フォトダイオードを用いることを特徴としている。
【００４１】
本発明の自発光装置の第１３の特徴は、
本発明の自発光装置において、
前記輝度検出手段として、前記光電変換素子にはアバランシェ型フォトダイオードを用いることを特徴としている。
【００４２】
本発明の自発光装置の第１４の特徴は、
本発明の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置の外部の回路によって構成されることを特徴としている。
【００４３】
本発明の自発光装置の第１５の特徴は、
本発明の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置と同一の絶縁体上に形成されることを特徴としている。
【００４４】
本発明の自発光装置の第１６の特徴は、
本発明の自発光装置において、
前記自発光装置はＥＬディスプレイであることを特徴としている。
【００４５】
本発明の自発光装置の第１７の特徴は、
本発明の自発光装置において、
前記自発光装置はＰＤＰディスプレイであることを特徴としている。
【００４６】
本発明の自発光装置の第１８の特徴は、
本発明の自発光装置において、
前記自発光装置はＦＥＤディスプレイであることを特徴としている。
【００４７】
本発明の自発光装置の駆動方法の第１の特徴は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
各画素の自発光素子の輝度を検出し、
前記検出した各画素の自発光素子の輝度を記憶し、
前記記憶された、各画素の自発光素子の輝度と基準輝度との差に応じて第１の映像信号の補正を行い、第２の映像信号を出力し、
前記第２の映像信号を用いて映像の表示を行うことを特徴としている。
【００４８】
本発明の自発光装置の駆動方法の第２の特徴は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
光電変換素子によって各画素の自発光素子の輝度を検出し、
前記光電変換素子によって検出された前記各画素の自発光素子の輝度を、記憶回路において記憶し、
前記記憶回路に記憶された、各画素の自発光素子の輝度と基準輝度との差に応じて、信号補正部において第１の映像信号の補正を行い、第２の映像信号を出力し、
前記第２の映像信号を用いて映像の表示を行うことを特徴としている。
【００４９】
本発明の自発光装置の駆動方法の第３の特徴は、
本発明の自発光装置の駆動方法において、
ｎビット（ｎは自然数、ｎ≧２）階調の表示を行う自発光装置は、ｎ＋ｍビット（ｍは自然数）の信号処理を行う駆動回路を有し、
輝度の低下を生じていない自発光素子を有する画素は、ｎビットの映像信号によって階調の表示を行い、
輝度の低下を生じた自発光素子を有する画素には、ｎビットの映像信号に対し、ｍビットの信号を用いて映像信号の補正を行うことによって、
前記輝度の低下を生じていない自発光素子と、前記輝度の低下を生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【００５０】
本発明の自発光装置の駆動方法の第４の特徴は、
本発明の自発光装置の駆動方法において、
前記補正手段は、輝度の低下を生じた自発光素子を有する画素に書き込まれる映像信号には、輝度の低下の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【００５１】
本発明の自発光装置の駆動方法の第５の特徴は、
本発明の自発光装置の駆動方法において、
前記補正手段は、表示範囲内において、輝度の低下の小さい自発光素子を有する画素あるいは輝度の低下を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も輝度の低下の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【００５２】
【発明の実施の形態】
図１を参照する。図１は、本発明の輝度補正機能を有する自発光装置のブロック図を示している。本発明の基幹である輝度補正装置は、記憶回路部１００、補正回路１０５、光電変換素子１０６等からなり、記憶回路部１００は、補正用データ格納部１０２、テストパターン１０３等を格納しており、また、検出された輝度を記憶する記憶回路１０４を有する。光電変換素子１０６は、自発光素子１０７の発光面の一部に重なるようにして配置されている。ここで、光電変換素子１０６のサイズが大きい場合、自発光素子１０７の発光面を圧迫することになるため、そのサイズはできるだけ小さくすることが望ましい。自発光素子１０７からの出射光を光電変換した後の信号は微弱なものとなるため、オペアンプ等の増幅回路を経由して電圧振幅を得る。
【００５３】
表示装置１０８におけるソース信号線駆動回路の回路図を図１４（Ａ）に示す。ここでは、デジタル映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ（ＳＲ）１４０１、第１のラッチ回路（ＬＡＴ１）１４０２、第２のラッチ回路（ＬＡＴ２）１４０３等を有する。１４０４は画素、１４０５は、図１に示した輝度補正装置である。
【００５４】
各部の動作について説明する。クロック信号（ＣＬＫ）、スタートパルス（ＳＰ）にしたがって、シフトレジスタからサンプリングパルスが順次出力される。第１のラッチ回路では、サンプリングパルスのタイミングに従って、デジタル映像信号の保持を行う。図１４（Ａ）に示すように、この時点では既に映像信号は補正が完了し、第２の映像信号となっている。第１のラッチ回路において、１水平期間分の保持が終了すると、ラッチパルスが出力されて第２のラッチ回路へのデジタル映像信号の転送が行われる。その後、第２のラッチ回路から画素への書き込みが行われる。同時に、再びシフトレジスタからのサンプリングパルスにしたがって、第１のラッチ回路ではデジタル映像信号の保持が行われる。
【００５５】
続いて、輝度補正装置全体の動作について説明する。まず、自発光装置に用いるＥＬ素子について、ある階調信号の入力に対する輝度を、その基準輝度として補正用データ格納部１０２にあらかじめ記憶させておく。各画素のＥＬ素子は、この基準輝度からのズレに従って、映像信号の補正が行われる。また、この基準輝度は、ある１階調に限定したものでなくともよく、複数の階調において基準輝度をそれぞれ記憶させておいても良い。
【００５６】
次に、テストパターンを表示装置に入力し、画面の表示を行う。このとき、テストパターンは無地の中間調表示あるいは白表示等が望ましい。そして、前述した基準輝度は、その階調における基準輝度である。補正用データ格納部１０２には、基準輝度の他に、あるビット数における１階調あたりの輝度変化量もまた記憶されている。ここで検出された結果は、一旦記憶回路１０４に記憶される。その後、テストパターンに従って、画素部でＥＬ素子が点灯している間に、各画素に設けられた光電変換素子によってその輝度を検出する。例えば、あるＥＬ素子が何らかの原因によって劣化を生じた場合、通常はその輝度が低下する。よって、検出した輝度と基準輝度との間には、同じ階調信号による表示であっても、輝度の差が生ずる。その輝度の差が、現在使用しているデジタル映像信号の何階調分かを演算し、各画素でその階調分だけ、第１の映像信号１０１Ａに補正を加え、第２の映像信号１０１Ｂを得、表示装置に入力する。
【００５７】
記憶回路部１００の構成として、補正用データ格納部１０２、テストパターン１０３には、フラッシュメモリ等を始めとする不揮発性のメモリを用いる必要がある。また、記憶回路１０４については、前述のように、電源の投入ごとに常に輝度の検出結果が更新されるため、揮発性のものを用いれば良い。揮発性メモリとしては、スタティック型メモリ（ＳＲＡＭ）、ダイナミック型メモリ（ＤＲＡＭ）、強誘電体メモリ（ＦＲＡＭ）等を用いて良い。ただし、本発明としては、これらの記憶回路の構成については特に限定しない。
【００５８】
光電変換素子１０６による輝度検出の手順は、望ましくは通常の画像表示時に常に検出して記憶回路１０４の更新を行い、リアルタイムでの映像信号の補正を行うのが望ましいが、光電変換素子１０６の実際の動作を考えると、時間的に困難であるため、方法の１つとしては、自発光装置の電源投入時に、前述の一連の動作を行うといった例が挙げられる。無論、光電変換素子として応答が速いものを用いることができるのであれば、第１の映像信号と、当該第１の映像信号を入力して得られる映像の表示中にリアルタイムに検出される輝度とを比較することによって、ＥＬ素子の輝度低下の程度を知ることが出来るので、映像の表示中に補正動作を行うことも出来る。
【００５９】
なお、本発明の自発光装置に用いる光電変換素子としては、微小、高速応答性、安定性、入射光に対する線形性、高検出感度等が求められる。これらの要求から、本発明の自発光装置においては、フォトダイオードを用いることが望ましい。特に、ＰＮ接合フォトダイオード、ＰＩＮ接合フォトダイオードは、後に実施例にて説明するが、プロセス中で形成が容易であり、微小形成が可能であるため、特に望ましいといえる。なお、その他のフォトダイオードとして、アバランシェ型フォトダイオード等も挙げられるが、本発明においては、これらフォトダイオードのうち、いずれのものを用いて構成しても良い。
【００６０】
また、テストパターンと通常のデジタル映像信号の入力の切り替えには、本実施形態で示した図においては、スイッチ１１３を用いているが、特に限定せず、他の方法によっても良い。
【００６１】
【実施例】
以下に本発明の実施例について記述する。
【００６２】
[実施例１]
【００６３】
劣化したＥＬ素子において不足した輝度を、映像信号レベルで補正する方法の１つとして、入力されるデジタル映像信号にある補正値を加算し、実質的に数階調上の信号に変換することによって、正常なＥＬ素子と同等の輝度を達成する方法が挙げられる。これを回路設計で最も簡単に実現するには、上乗せ用の階調を処理出来るだけの回路をあらかじめ用意しておけばよい。具体的には、例えば本発明の輝度補正機能を有する６ビットデジタル階調（６４階調）仕様の自発光装置の場合、補正を行うための上乗せ用として１ビット分の処理能力を追加し、実質７ビットデジタル階調（１２８階調）として設計、作成し、通常の動作においては、下位６ビットを使用しておき、ＥＬ素子に劣化が生じた場合には、通常のデジタル映像信号に補正値を加算し、その加算分の信号処理は、前述の上乗せ用１ビットを用いて行う。この場合、最上位ビット（Most Significant Bit：ＭＳＢ）は信号補正用としてのみ用いられ、実際の表示階調は６ビットである。
【００６４】
[実施例２]
本実施例においては、実施例１とは異なったデジタル映像信号の補正方法について説明する。
【００６５】
図１および図２を参照する。図２（Ａ）は、図１における表示装置１０８の画素の一部を示している。なお、簡単のため、ここでは画素部に配置された光電変換素子については図示していない。
【００６６】
ここで、画素２０１〜２０３の３画素について考える。まず、画素２０１は、劣化の生じていない画素であり、画素２０２、２０３はいずれも、各々ある程度の劣化を生じているとする。このとき、劣化の程度が画素２０２よりも画素２０３の方が大きいとすると、当然ながら劣化に伴う輝度の低下も大きくなる。つまり、ある中間調を表示すると、図２（B）のように輝度ムラが生ずる。画素２０１の輝度に対し、画素２０２の輝度は低くなり、さらに画素２０３の輝度は低くなる。
【００６７】
次に、実際の補正動作について説明する。まず、加算処理による輝度の補正について説明する。
【００６８】
まず、ある階調信号によって点灯するＥＬ素子の輝度をあらかじめ測定し、基準輝度としたものと、あるデジタル映像信号１階調あたりの輝度変化量とを、補正用データ格納部１０２に記憶しておく。続いて、あるテストパターンによる表示を行い、画面内の各画素について、光電変換素子１０６によって輝度を検出、信号に変換する。基準輝度と各画素における輝度の検出結果は、補正回路１０５に入力される。このとき、各画素における輝度の検出結果は、一旦記憶回路１０４に記憶された後、読み出しによって補正回路１０５に入力される。
【００６９】
その後、補正回路１０５において、入力された各数値から演算を行い、各画素に書き込むデジタル映像信号の補正量を決定し、実際に補正を行う。一例を図２（Ｃ）に示す。ここで、基準輝度Ａに対し、画素２０１の輝度がＢ1、画素２０２の輝度がＢ2、画素２０３の輝度がＢ3であったとする。ここで、デジタル映像信号の補正幅は、基準輝度（Ａ）と検出輝度（Ｂ1〜Ｂ3）の差をとり、その差を単位階調あたりの輝度変化量（Ｘ）で除したもので求められる。ここでは、図２（Ｃ）に示したように、画素２０１では補正量が"０"、画素２０２では補正量が"１"、画素２０３では補正量が"２"となる。輝度の差が１階調以内の場合は、それぞれ近似して補正量を決定する。この場合、例えば０．５階調分の輝度を境界として、切り上げまたは切り捨てを選択しても良いし、いずれかに統一した処理を行うようにしても良い。
【００７０】
補正回路１０５に入力された第１の映像信号１０１Ａは、前述の方法で各画素における補正幅を決定し、逐次階調信号に補正信号を加えることによって輝度の補正を行う。図２（Ｄ）（Ｅ）に示すように、各画素に入力されるデジタル映像信号に、求められた補正幅の分だけ階調を上乗せし、正常なＥＬ素子と同等の輝度を得る。このようにして補正が完了した第２の映像信号１０１Ｂは、表示装置１０８へと入力され、映像の表示を行う。
【００７１】
続いて、減算処理による補正方法について述べる。図１、図３を参照する。図３（Ａ）（Ｂ）については、図２（Ａ）（Ｂ）と同様であるので、ここでは説明を省略する。
【００７２】
前述した加算処理と同様、各画素の輝度を光電変換素子によって検出し、基準輝度とともに補正回路に読み込んでデジタル映像信号の補正を行う。このとき、基準輝度とするのは、画素部において最も劣化の進んだと思われる（最も輝度の低い）画素における輝度である。この基準輝度Ｃに対し、画素３０１の輝度がＢ1、画素３０２の輝度がＢ2、画素３０３の輝度がＢ3であったとする。ここで、デジタル映像信号の補正幅は、基準輝度（Ｃ）と、各画素における検出輝度（Ｂ1〜Ｂ3）の差をとり、その差を単位階調あたりの輝度変化量（Ｘ）で除したもので求められる。図３（Ｃ）で示したように、画素３０１では補正量が"−２"、画素３０２では補正量が"−１"、画素３０３では、補正量が"０"となる。輝度の差が１階調以内の場合は、それぞれ近似して補正量を決定する。この場合、例えば０．５階調分の輝度を境界として、切り上げまたは切り捨てを選択しても良いし、いずれかに統一した処理を行うようにしても良い。
【００７３】
補正回路１０５に入力された第１の映像信号１０１Ａは、前述の方法で各画素における補正幅を決定し、逐次階調信号から補正量分だけデジタル映像信号の階調を下げることによって輝度の補正を行う。図２（Ｄ）（Ｅ）に示すように、各画素に入力されるデジタル映像信号から、求められた補正幅の分だけ階調を落とし、最も輝度の低くなっているＥＬ素子と同等の輝度に抑えられる。このようにして補正が完了した第２の映像信号１０１Ｂは、表示装置１０８へと入力される。
【００７４】
しかしながら、上述の手段によって補正を行うと、画面全体の輝度が数階調（オリジナルのデジタル映像信号による階調と、ＥＬ素子に劣化の生じていない画素に書き込まれる第２の映像信号による階調との差）分だけ低下することになる。よって同時に、図３（Ｄ）に示すように、電流供給線の電位を変化させることにより、ＥＬ素子の両極間の電圧ＶELをやや高くしてやる（ＶEL1＋δ→ＶEL2）ことによって画面全体の輝度を補正することにより、図３（Ｅ）に示すように正常かつ均一な画面を得る。
【００７５】
前者の加算処理による補正の場合、デジタル映像信号の処理のみによって輝度ムラの補正が可能であるというのに対し、白表示における補正が利かない（具体的には、例えば６ビットデジタル映像信号として、"１１１１１１"が入力された場合、これ以上の加算が出来ない）という欠点がある。また、後者の減算処理による補正の場合、輝度補正のための電流供給線の電位制御が加わるが、加算処理による補正とは逆に、補正の利かない範囲が黒表示の範囲であるため、ほとんど影響がない（具体的には、例えば６ビットデジタル映像信号として、"００００００"が入力された場合、これ以上の減算を行う必要なく、通常のＥＬ素子と劣化したＥＬ素子との間で正確な黒表示（単にＥＬ素子を非点灯状態としておけばよい）が可能である。また、黒近辺の数階調も、表示装置の対応ビット数がある程度高ければほとんど問題とならない）という特徴がある。両者とも、多階調化に有利な方法である。
【００７６】
また例えば、ある階調を境界として、加算処理と減算処理の両方の補正方法を併用することで、双方のデメリットを補うことも有効な手段といえる。
【００７７】
一方、一旦電源を投入してテストパターンを表示し、各画素の輝度を検出した後は、映像信号の入力系統は通常のものに切り替わり（本明細書の例では、図１に示すスイッチ１１３が行う）、デジタル映像信号を入力して映像の表示を行う。
【００７８】
[実施例３]
図４を用いて、図１に示した概略図における表示装置１０８の詳細を説明する。図４（Ａ）は表示装置全体の概略図、図４（Ｂ）は画素部の等価回路図である。図４（Ａ）において、基板４００の中央部に、画素部４０５が配置されている。画素部４０５は、後で説明するが、ＥＬ素子、光電変換素子をそれぞれ有する画素４０６がマトリクス状に配置されている。画素部４０５の周囲には、ＥＬ用ソース信号線駆動回路４０１、ＥＬ用ゲート信号線駆動回路４０２、光電変換素子用信号線駆動回路４０３、光電変換素子用走査線駆動回路４０４が配置されている。本実施例では、各駆動回路を１つづつ画素部の周囲に配置しているが、例えばＥＬ用ソース信号線駆動回路４０１と光電変換素子用信号線駆動回路４０３、あるいはＥＬ用ゲート信号線駆動回路４０２と光電変換素子用走査線駆動回路４０４を１つの回路に集積し、画素部に対向して両側配置とするなど、異なる回路配置でも良い。各駆動回路への信号および電源の供給は、ＦＰＣ４０７を介して行われる。
【００７９】
図４（Ｂ）は、画素４０６を拡大したものである。１つの画素は、ソース信号線４１１、ゲート信号線４１２、スイッチング用ＴＦＴ４１３、ＥＬ駆動用ＴＦＴ４１４、保持容量４１５、ＥＬ素子４１６、電流供給線４１７、信号出力線４１８、リセット信号線４１９、走査線４２０、基準電源線４２１、リセット用ＴＦＴ４２２、バッファ用ＴＦＴ４２３、選択用ＴＦＴ４２４、光電変換素子４２５によって構成される。ここで、保持容量４１５は、ＥＬ駆動用ＴＦＴ４１４のゲート電極に与える電荷を保持するために配置しているが、必ずしも配置していなくても良い。
【００８０】
ＥＬ素子の点灯に関しては、前述したのでここでは省略する。各画素での輝度検出時における光電変換素子周辺の動作についてのみ述べる。走査線４２０に選択パルスが入力されると、選択用ＴＦＴ４２４が導通状態となる。この状態で光電変換素子４２５に、ＥＬ素子４１６からの光が入射し、バッファ用ＴＦＴ４２３が、光電変換素子４２５に蓄積された電荷に従って導通し、その輝度に伴った電気信号へと変換されて信号出力線４１８へと出力される。その後、信号線駆動回路４０３においてバッファ、オペアンプ等を用いて増幅され、電圧信号として得られる。その後、Ａ／Ｄ変換等の手段を経て、補正回路へと読み込まれる。
【００８１】
[実施例４]
本発明の輝度補正機能を有する自発光装置において、実施形態にて示した例（図１）では、輝度補正装置は表示装置１０８の外部に置かれ、デジタル映像信号（第１の映像信号）１０１Ａはまず補正回路１０５に入力されて直ちに補正が行われ、補正済みのデジタル映像信号（第２の映像信号）１０１Ｂが表示装置１０８にＦＰＣを介して入力されていた。このような方法によるメリットとしては、各装置のユニット化による互換性の高さ、応用性の良さ等が挙げられるが、一方で、輝度補正装置および表示装置を同一基板上に一体形成することで、部品点数の大幅削減による低コスト化、省スペース化、高速駆動を実現しうる。ここでは、基板上のレイアウトは特に図示しないが、信号線等の配置、配線長等を考慮しつつ、ブロックごとに近接配置するのが望ましい。
【００８２】
[実施例５]
本実施例では、本発明の自発光装置の画素部とその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路、画素選択信号線側駆動回路）のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００８３】
図５（Ａ）を参照する。まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５０００を用いる。なお、基板５０００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００８４】
次いで、基板５０００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜５００１を形成する。本実施例では下地膜５００１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜５００１の１層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成する。本実施例では、膜厚５０[nm]の酸化窒化珪素膜５００１ａ（組成比Ｓｉ＝３２[％]、Ｏ＝２７[％]、Ｎ＝２４[％]、Ｈ＝１７[％]）を形成した。次いで、下地膜５００１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では、膜厚１００[nm]の酸化窒化珪素膜５００１ｂ（組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％]）を形成した。
【００８５】
次いで、下地膜上に半導体層５００２〜５００４を形成する。半導体層５００２〜５００４は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層５００２〜５００４は、２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５[nm]の非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００[℃]、１時間）を行った後、熱結晶化（５５０[℃]、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜から、フォトリソグラフィ法を用いたパターニング処理によって、半導体層５００２〜５００４を形成した。
【００８６】
また、半導体層５００２〜５００４を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００８７】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００[mJ/cm2] (代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０[％]として行えばよい。
【００８８】
次いで、半導体層５００２〜５００４を覆うゲート絶縁膜５００５を形成する。ゲート絶縁膜５００５はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０[nm]の厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％]）で形成した。勿論、ゲート絶縁膜５００５は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）電力密度０．５〜０．８[W/cm2]で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９０】
次いで、ゲート絶縁膜５００５上に膜厚２０〜１００[nm]の第１の導電膜５００６と、膜厚１００〜４００[nm]の第２の導電膜５００７とを積層形成する。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第１の導電膜５００６と、膜厚３７０[nm]のＷ膜からなる第２の導電膜５００７を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って本実施例では、高純度のＷ（純度９９．９９９９[％]）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することができた。
【００９１】
なお、本実施例では、第１の導電膜５００６をＴａＮ、第２の導電膜５００７をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の導電膜をＴａ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜をＴｉＮ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜をＴａＮ膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００９２】
次に、図５（Ｂ）に示すようにフォトリソグラフィ法を用いてレジストからなるマスク５００８を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９[nm/min.]、ＴａＮに対するエッチング速度は８０．３２[nm/min.]であり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００９３】
この後、図５（Ｂ）に示すようにレジストからなるマスク５００８を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７[nm/min.]、ＴａＮに対するエッチング速度は６６．４３[nm/min.]である。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。
【００９４】
上記第１のエッチング処理では、レジストからなるマスク５００８の形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５００９〜５０１３（第１の導電層５００９ａ〜５０１３ａと第２の導電層５００９ｂ〜５０１３ｂ）を形成する。ゲート絶縁膜５００５においては、第１の形状の導電層５００９〜５０１３で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００９５】
そして、レジストからなるマスク５００８を除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図５（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15 [atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。本実施例ではドーズ量を１．５×１０15[atoms/cm2]とし、加速電圧を８０[keV]として行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、第１の形状の導電層５００９〜５０１２がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域５０１４〜５０１６が形成される。高濃度不純物領域５０１４〜５０１６には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。
【００９６】
続いて、図５（Ｃ）に示すようにレジストからなるマスク５００８を除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．[nm/min.]、ＴａＮに対するエッチング速度は２０．[nm/min.]であり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層５０１７ｂ〜５０２１ｂを形成する。一方、第１の導電層５００９ａ〜５０１３ａは、ほとんどエッチングされず、第１の導電層５０１７ａ〜５０２１ａを形成する。
【００９７】
次いで、第２のドーピング処理を行う。ドーピングは第２の導電層５０１７ｂ〜５０２０ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量１．５×１０14[atoms/cm2]、電流密度０．５[μA]、加速電圧９０[keV]にてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域５０２２〜５０２４を自己整合的に形成する。この低濃度不純物領域５０２２〜５０２４へ添加されたリン（Ｐ）の濃度は、１×１０17〜５×１０18[atoms/cm3]であり、且つ、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域５０１４〜５０１６にも不純物元素が添加される（図６（Ａ））。
【００９８】
次いで、図６（Ｂ）に示すように、フォトリソグラフィ法を用いて、第３のエッチング処理を行う。第３のエッチングを行わない領域には、レジストからなるマスク５０２５を形成する。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、第２の導電層と重なる形状にするために行われる。
【００９９】
第３のエッチング処理におけるエッチング条件は、エッチングガスとしてＣｌ2とＳＦ6とを用い、それぞれのガス流量比を１０／５０[sccm]として第１及び第２のエッチングと同様にＩＣＰエッチング法を用いて行う。なお、第３のエッチング処理でのＴａＮに対するエッチング速度は、１１１．２[nm/min.]であり、ゲート絶縁膜に対するエッチング速度は、１２．８[nm/min.]である。
【０１００】
本実施例では、１．３[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第１の導電層５０２６ａ〜５０２８ａが形成される。
【０１０１】
上記第３のエッチングによって、第１の導電層５０２６ａ〜５０２８ａと重ならない不純物領域（ＬＤＤ領域）５０２９〜５０３０が形成される。なお、不純物領域（ＧＯＬＤ領域）５０２２は、第１の導電層５０１７ａと重なったままである。
【０１０２】
このようにして、本実施例は、第１の導電層５０２６ａ〜５０２８ａと重ならない不純物領域（ＬＤＤ領域）５０２９〜５０３０と、第１の導電層５０１７ａと重なる不純物領域（ＧＯＬＤ領域）５０２２を同時に形成することができ、ＴＦＴ特性に応じた作り分けが可能となる。
【０１０３】
次いで、レジストからなるマスク５０２５を除去した後、ゲート絶縁膜５００５をエッチング処理する。ここでのエッチング処理は、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。本実施例では、チャンバー圧力６．７[Pa]、ＲＦ電力８００[Ｗ]、ＣＨＦ3ガス流量３５[sccm]で第３のエッチング処理を行った。これにより、高濃度不純物領域５０１４〜５０１６の一部は露呈し、ゲート絶縁膜５００５ａ〜５００５ｄが形成される。
【０１０４】
次に、新たにレジストからなるマスク５０３１を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記第１の導電型（ｎ型）とは逆の第２の導電型（ｐ型）を付与する不純物元素が添加された不純物領域５０３２〜５０３３を形成する。（図３（Ｃ））第１の導電層５０２８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【０１０５】
本実施例では、不純物領域５０３２〜５０３３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５０３１で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域５０３２〜５０３３にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０20〜２×１０21[atoms/cm3]となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１０６】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物（Ｂ）のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングしないで不純物のドーピングを行っても良い。
【０１０７】
次いで、レジストからなるマスク５０３１を除去して図７（Ａ）に示すように第１の層間絶縁膜５０３４を形成する。この第１の層間絶縁膜５０３４としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５０３４は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１０８】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜５５０[℃]で行えばよく、本実施例では５５０[℃]、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【０１０９】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したＮｉが高濃度のＰを含む不純物領域（５０１４、５０１５、５０３２）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１１０】
また、第１の層間絶縁膜５０３４を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜５０３４（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【０１１１】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜５０３４を形成させても良い。
【０１１２】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜５５０[℃]で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３[％]の含む窒素雰囲気中で４１０[℃]、１時間の熱処理を行った。この工程は層間絶縁膜５０３４に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１３】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【０１１４】
続いて、図７（Ｂ）に示すように、有機樹脂等からなる平坦化膜５０３５を形成する。本実施例では、平坦化に優れるアクリルを用いて、ＴＦＴによって形成される基板上の段差を十分に平坦化しうる膜厚で形成する。好ましくは、平坦化膜の膜厚は１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【０１１５】
次いで、第１の層間絶縁膜５０３４および平坦化膜５０３５にコンタクトホールを形成し、配線５０３６〜５０４１を形成する。本実施例においては、膜厚５０[nm]のＴｉ膜と、膜厚５００[nm]の合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成するが、他の導電膜を用いても良い。またこのとき、配線と同材料で、ゲート信号線５０４２も同時に形成される。
【０１１６】
次いで、プラズマＣＶＤ法により、珪素を含む絶縁材料や有機樹脂からなる第２の層間絶縁膜５０４３を形成する。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）などを用いることができる。なお、酸化窒化珪素膜の膜厚として好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにＥＬ素子の劣化を抑える上で有効である。
【０１１７】
その後、配線５０３７に達するコンタクトホールを形成し、光電変換素子のカソード電極５０４４を形成する。本実施例においては、この金属膜にスパッタ法によるアルミニウムを用いているが、その他の金属、例えばＴｉ、Ｔａ、Ｗ、Ｃｕ等を用いることができる。また、単層でなく、複数の金属膜からなる積層構造によって形成しても良い。
【０１１８】
次に、水素を含有する非晶質珪素膜を成膜、パターニングし、光電変換層５０４５を形成する。続いて、透明導電膜からなるカソード電極５０４６を、同様に全面成膜の後、パターニングを行って形成する。
【０１１９】
次に、図８（Ａ）に示すように、第３の層間絶縁膜５０４７を形成する。第３の層間絶縁膜５０４７としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることが出来る。本実施例においては、膜厚０．７[μm]のポリイミド膜を形成した。
【０１２０】
次いで、配線５０４０に達するコンタクトホールの形成後、透明導電膜を８０〜１２０[nm]の厚さで形成し、パターニングすることによって画素電極５０４８を形成する（図８（Ａ））。なお、本実施例では、画素電極５０４８には、酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【０１２１】
次に、ＥＬ層５０４９を蒸着法により形成し、更に蒸着法により陰極電極（ＭｇＡｇ電極）５０５０を形成する。このときＥＬ層５０４９及び陰極電極５０５０を形成するに先立って画素電極５０４８に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＥＬ素子の陰極電極としてＭｇＡｇ電極を用いているが、公知の他の材料であっても良い。
【０１２２】
なお、ＥＬ層５０４９としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造をＥＬ層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１２３】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０[％]分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１[％]添加している。
【０１２４】
また、ＥＬ層５０４９を酸素や水分から保護するために、保護膜等を形成することが望ましい。本実施例ではパッシベーション膜５０５１として３００[nm]厚の窒化珪素膜を設ける。このパッシベーション膜５０５１も陰極電極５０５０形成の後に大気解放しないで連続的に形成しても構わない。
【０１２５】
なお、ＥＬ層５０４９の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極電極５０５０の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１２６】
こうして図８（Ａ）に示すような構造のＥＬモジュールが完成する。なお、本実施例におけるＥＬモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１２７】
図１６は、本実施例にて説明した工程に従って作成される自発光装置における、画素部の回路配置の例である。各部に付されている番号は、等価回路である図４に付したものと同一である。図５〜図８中α−α'、β−β'、γ−γ'とあるのは、本図１６中の同符号部分の断面に該当する。
【０１２８】
本実施例によって、ＴＦＴからなる駆動回路と、図８（Ａ）に示した画素部とを同一基板上に形成することができる。
【０１２９】
なお、本実施例においては、ＥＬ素子の素子構成から下面出射（光の出射方向はＴＦＴ基板側である）となるためスイッチング用ＴＦＴ４１３にｎチャネル型ＴＦＴ、ＥＬ駆動用ＴＦＴ４１４にｐチャネル型ＴＦＴを用いるという構成を示したが、本実施例は、好ましい１形態にすぎず、これに限られる必要はない。
【０１３０】
なお、本実施例においては、画素電極（陽極）５０４８上にＥＬ層５０４９を形成させた後、陰極電極５０５０を形成させる構造を示したが、画素電極（陰極）上にＥＬ層及び陽極を形成させる構造としても良い。また、この時、スイッチング用ＴＦＴおよびＥＬ駆動用ＴＦＴは、本実施例で説明した低濃度不純物領域（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【０１３１】
ただし、この場合には、これまで説明した下面出射（ＥＬからの出射光がＴＦＴを形成しているアクティブマトリクス基板側に照射される）と異なり、上面出射の形態をとる。一例を図１７に示す。この場合は、ＥＬ素子の発光方向に合わせて、光電変換素子の受光部もまた、本実施例とは逆の構造とする。さらに工程の順序も、第２の層間絶縁膜５０４３の形成後、先にＥＬ層を形成し、続いて第３の層間絶縁膜５０４７を形成し、その後で光電変換素子を形成する工程順序をとる。
【０１３２】
[実施例６]
図１３を参照する。本発明の輝度補正機能を有する自発光装置においては、その表示装置がアナログ映像信号に対応したものである場合にも容易に適用が可能である。そのような場合には、補正回路１３０５から出力される第２の映像信号（デジタル映像信号）は、Ｄ／Ａ変換回路１３１４によってアナログ映像信号へと変換され、アナログ映像信号に対応した表示装置１３０８へと入力されて画像の表示が行われる。
【０１３３】
図１３における表示装置１３０８におけるソース信号線駆動回路の回路図を図１４（Ｂ）に示す。ここでは、アナログ映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ（ＳＲ）１４１１、レベルシフタ１４１２、バッファ１４１３、サンプリングスイッチ１４１４等を有する。１４１５は画素、１４１６は、図１３に示した輝度補正装置、１４１７はＤ／Ａ変換回路である。
【０１３４】
各部の動作について説明する。クロック信号（ＣＬＫ）、スタートパルス（ＳＰ）にしたがって、シフトレジスタからサンプリングパルスが順次出力される。その後、レベルシフタによってパルスの電圧振幅が拡大され、バッファを経由して出力される。デジタル映像信号は、輝度補正装置においてそれぞれ補正が行われ、Ｄ／Ａ変換回路においてアナログ映像信号へと変換され、ビデオ信号線へと入力される。その後サンプリングパルスのタイミングにしたがってサンプリングスイッチが開き、ビデオ信号線に入力されているアナログ映像信号をサンプリングし、電圧情報を画素に書き込むことによって画像の表示を行う。
【０１３５】
なお、図１３に示した例では、輝度補正装置は表示装置の外部に設けられているが、実施例４で述べたとおり、これらを同一基板上に一体形成しても良い。
【０１３６】
[実施例７]
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０１３７】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
（T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda,（Elsevier Sci.Pub., Tokyo,1991）p.437.）
上記の論文により報告されたＥＬ材料（クマリン色素）の分子式を以下に示す。
【０１３８】
【化１】
【０１３９】
（M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395（1998）p.151.）
上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の分子式を以下に示す。
【０１４０】
【化２】
【０１４１】
（M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75（1999）p.4.）
（T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38（12B）（1999）L1502.）
上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の分子式を以下に示す。
【０１４２】
【化３】
【０１４３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組みあせて実施することが可能である。
【０１４４】
[実施例８]
本発明の自発光装置を応用したＥＬディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。
【０１４５】
なお、ＥＬディスプレイには、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部に本発明の自発光装置を用いることが出来る。
【０１４６】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬディスプレイを用いることが望ましい。それら電子機器の具体例を図１１および図１２に示す。
【０１４７】
図１１（Ａ）はＥＬディスプレイであり、筐体３３０１、支持台３３０２、表示部３３０３等を含む。本発明の自発光装置は表示部３３０３にて用いることが出来る。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【０１４８】
図１１（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明の自発光装置は表示部３３１２にて用いることが出来る。
【０１４９】
図１１（Ｃ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、表示部３３２４、光学系３３２５、表示装置３３２６等を含む。本発明の自発光装置は表示装置３３２６にて用いることが出来る。
【０１５０】
図１１（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３３３１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３３３、表示部（ａ）３３３４、表示部（ｂ）３３３５等を含む。表示部（ａ）３３３４は主として画像情報を表示し、表示部（ｂ）３３３５は主として文字情報を表示するが、本発明の自発光装置はこれら表示部（ａ）３３３４、表示部（ｂ）３３３５にて用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１５１】
図１１（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明の自発光装置は表示部３３４２にて用いることが出来る。
【０１５２】
図１１（Ｆ）はパーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明の自発光装置は表示部３３５３にて用いることが出来る。
【０１５３】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０１５４】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬディスプレイは動画表示に好ましい。
【０１５５】
また、ＥＬディスプレイは発光している部分が電力を消費するため、省消費電力化のためには発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１５６】
図１２（Ａ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明の自発光装置は表示部３４０４にて用いることが出来る。なお、表示部３４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０１５７】
図１２（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の自発光装置は表示部３４１２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部３４１４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１５８】
図１２（Ｃ）はデジタルカメラであり、本体３５０１、表示部（Ａ）３５０２、接眼部３５０３、操作スイッチ３５０４、表示部（Ｂ）３５０５、バッテリー３５０６を含む。本発明の電気光学装置は、表示部（Ａ）３５０２、表示部（Ｂ）３５０５にて用いることが出来る。
【０１５９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜実施例７に示したいずれの構成を適用しても良い。
【発明の効果】
本発明の自発光装置によって、ＥＬ素子の劣化あるいは他の原因による輝度の不足を回路側で補正し、輝度ムラのない均一な画面の表示が可能な自発光装置を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の輝度検出、補正機能を有する自発光装置のブロック図。
【図２】 加算処理による補正方法を示した図。
【図３】 減算処理による補正方法を示した図。
【図４】 本発明の輝度検出、補正機能を有する自発光装置における表示装置のブロック図および画素部の等価回路図。
【図５】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図６】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図７】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図８】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図９】 時間階調方式について説明した図。
【図１０】 自発光素子の劣化による画面の輝度ムラの発生を示した図。
【図１１】 本発明の輝度検出、補正機能を有する自発光装置の電子機器への応用例を示した図。
【図１２】 本発明の輝度検出、補正機能を有する自発光装置の電子機器への応用例を示した図。
【図１３】 本発明の輝度検出、補正機能を有する自発光装置のブロック図。
【図１４】 本発明の輝度検出、補正機能を有する自発光装置における、デジタル映像信号入力方式およびアナログ信号入力方式のソース信号線駆動回路のブロック図。
【図１５】 従来の自発光装置の一例を示した図。
【図１６】 本発明の輝度検出、補正機能を有する自発光装置における画素部の配線パターンの一例を示した図。
【図１７】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図１８】 特願２０００−２７３１３９に記載の、補正機能を有する自発光装置のブロック図。
【発明の属する技術分野】
本発明は、自発光装置、特にアクティブマトリクス型自発光装置に関する。その中で特に、画素部に有機エレクトロルミネッセンス（ＥＬ）素子を始めとする自発光素子を用いたアクティブマトリクス型自発光装置に関する。
【０００２】
【従来の技術】
近年、ガラス基板等の絶縁体上に半導体薄膜を形成した自発光装置、特に薄膜トランジスタ（以下ＴＦＴと記す）を用いたアクティブマトリクス型自発光装置の普及が顕著となっている。ＴＦＴを使用したアクティブマトリクス型自発光装置は、マトリクス状に配置された画素部に数十万から数百万のＴＦＴを有しており、各画素の電荷を制御することによって画像の表示を行っている。
【０００３】
さらに最近の技術として、画素を構成する画素ＴＦＴの他に、画素部の周辺にＴＦＴを用いて駆動回路を同時形成するポリシリコンＴＦＴに関する技術が発展してきており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル機器の表示部等に、自発光装置は不可欠なデバイスとなってきている。
【０００４】
また、ＬＣＤ（液晶ディスプレイ）に替わるフラットディスプレイとして、有機ＥＬ等の自発光材料を応用した自発光装置が注目を集めており、活発な研究が行われている。
【０００５】
図１５（Ａ）に、通常の自発光装置の概略を示す。本明細書においては、自発光素子の一例として、有機ＥＬ素子（以降、単にＥＬ素子と記す）を用いて説明する。絶縁体（例えばガラス等）の基板１５０１の中央に画素部１５０４が配置されている。画素部１５０４には、ソース信号線、ゲート信号線に加え、ＥＬ素子に電流を供給するための電流供給線１５０５が配置されている。画素部１５０４の上側には、ソース信号線を制御するための、ソース信号線駆動回路１５０２が、画素部１５０４の左右には、ゲート信号線を制御するための、ゲート信号線駆動回路１５０３が配置されている。なお、図１５（Ａ）においては、ゲート信号線駆動回路１５０３は、画素部の左右両側に配置されているが、これは片側のみに配置しても良い。ただし、両側配置とすることにより、駆動効率、信頼性の面から見て望ましい。ソース信号線駆動回路１５０２およびゲート信号線駆動回路１５０３への信号の入力は、外部からフレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）１５０６を経て行われる。
【０００６】
図１５（Ａ）内、点線枠１５００で囲まれた部分の拡大図を図１５（Ｂ）に示す。画素部は、この図に示すように各画素がマトリクス状に配置されている。図１５（Ｂ）中、さらに点線枠１５１０で囲まれた部分が１画素であり、ソース信号線１５１１、ゲート信号線１５１２、電流供給線１５１３、スイッチング用ＴＦＴ１５１４、ＥＬ駆動用ＴＦＴ１５１５、保持容量１５１６、ＥＬ素子１５１７等を有している。
【０００７】
次に、同図１５（Ｂ）を参照して、アクティブマトリクス型自発光装置の動作について説明する。まず、ゲート信号線１５１２が選択されると、スイッチング用ＴＦＴ１５１４のゲート電極に電圧が印加され、スイッチング用ＴＦＴ１５１４が導通状態になる。すると、ソース信号線１５１１の信号（電圧信号）が保持容量１５１６に電荷として蓄積される。保持容量１５１６に蓄積された電荷によって、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧ＶGSが決定し、保持容量１５１６の電圧に応じた電流がＥＬ駆動用ＴＦＴ１５１５とＥＬ素子１５１７に流れる。その結果、ＥＬ素子１５１７が発光する。
【０００８】
ＥＬ素子１５１７の輝度、つまりＥＬ素子１５１７を流れる電流量は、ＥＬ駆動用ＴＦＴ１５１５のソース・ドレイン間を流れる電流量に等しく、ＥＬ駆動用ＴＦＴ１５１５のＶGSによって制御出来る。ＶGSは、保持容量１５１６の電圧であり、それはソース信号線１５１１に入力される信号（電圧）である。つまり、ソース信号線１５１１に入力される信号（電圧）を制御することによって、ＥＬ素子１５１７の輝度を制御する。最後に、ゲート信号線１５１２を非選択状態にして、スイッチング用ＴＦＴ１５１４のゲートを閉じ、スイッチング用ＴＦＴ１５１４を非導通状態にする。その時、保持容量１５１６に蓄積された電荷は保持される。よって、ＥＬ駆動用ＴＦＴ１５１５のＶGSは、そのまま保持され、ＶGSに応じた電流が、ＥＬ駆動用ＴＦＴ１５１５を経由してＥＬ素子１５１７に流れ続ける。
【０００９】
ＥＬ素子の駆動等に関しては、SID99 Digest : P372 :"Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT"、ASIA DISPLAY98 : P217 :"High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver"、Euro Display99 Late News : P27 :"3.8 Green OLED with Low Temperature Poly-Si TFT"などに報告されている。
【００１０】
次に、ＥＬ素子１５１７の階調表示の方式について述べる。前述のような、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧ＶGSによってＥＬ素子１５１７の輝度を制御するアナログ階調方式は、ＥＬ駆動用ＴＦＴ１５１５の電流特性のばらつきに弱いという欠点がある。つまり、ＥＬ駆動用ＴＦＴ１５１５の電流特性が異なると、同じゲート電圧を印可しても、ＥＬ駆動用ＴＦＴ１５１５とＥＬ素子１５１７を流れる電流値が変わってしまう。その結果、ＥＬ素子１５１７の輝度、つまり階調が変わってしまう。
【００１１】
そこで、ＥＬ駆動用ＴＦＴ１５１５の特性ばらつきの影響を小さくし、均一な画面を得るために、デジタル階調方式と呼ぶ方式が考案されている。この方式は、ＥＬ駆動用ＴＦＴ１５１５のゲート・ソース間電圧の絶対値｜ＶGS｜が点灯開始電圧以下の状態（ほとんど電流が流れない）と、輝度飽和電圧よりも大きい状態（最大に近い電流が流れている）、という２つの状態で階調を制御する方式である。この場合、ＥＬ駆動用ＴＦＴ１５１５の｜ＶGS｜を輝度飽和電圧よりも十分大きくしておけば、ＥＬ駆動用ＴＦＴ１５１５の電流特性がばらついても、電流値はＩMAXに近くなる。よって、ＥＬ駆動用ＴＦＴ１５１５のばらつきの影響を非常に小さく出来る。以上のように、ＯＮ状態（最大電流が流れているため明るい）とＯＦＦ状態（電流が流れないため暗い）の２つの状態で階調を制御するため、この方式はデジタル階調方式と呼ばれている。
【００１２】
しかしながら、デジタル階調方式の場合、この方法では２階調しか表示できない。そこで、別の方式と組み合わせて、多階調化を図る技術が複数提案されている。
【００１３】
多階調化を図る方式の一つとして、時間階調方式がある。時間階調方式とは、ＥＬ素子１５１７が点灯している時間を制御して、その点灯時間の長短によって階調を出す方式である。つまり、１フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブフレーム期間の数や長さを制御して、階調を表現している。
【００１４】
図９を参照する。図９は、時間階調方式のタイミングチャートを簡単に示している。フレーム周波数を６０[Ｈｚ]とし、時間階調方式によって３ビットの階調を得る例である。
【００１５】
図９（Ａ）に示すように、１フレーム期間を、階調ビット数分のサブフレーム期間に分割する。ここでは３ビットであるので、３つのサブフレーム期間ＳＦ1〜ＳＦ3に分割している。１つのサブフレーム期間は、さらにアドレス期間（Ｔａ#）とサステイン（点灯）期間（Ｔｓ#）に分けられる（図２０（Ｂ））。ＳＦ1でのサステイン期間をＴｓ1と呼ぶことにする。ＳＦ2、ＳＦ3の場合においても同様に、Ｔｓ2、Ｔｓ3と呼ぶことにする。アドレス期間Ｔａ1〜Ｔａ3は、それぞれ１フレーム分の映像信号を画素に書き込む期間であるので、いずれのサブフレーム期間においても長さが等しい。サステイン期間は、ここではＴｓ1：Ｔｓ2：Ｔｓ3＝２2：２1：２0＝４：２：１というように、２のべき乗の比を有する。
【００１６】
階調表示の方法としては、Ｔｓ1からＴｓ3までのサステイン（点灯）期間において、ＥＬ素子を点灯させるか点灯させないかのいずれかの状態に制御することにより、１フレーム期間内の総点灯時間の長短によって輝度を制御している。この例では、点灯するサステイン（点灯）期間の組み合わせにより、図９（Ｂ）に示すように、２3＝８通りの点灯時間の長さを決定することが出来るため、０（全黒表示）〜７（全白表示）までの８階調を表示できる。時間階調方式においては、以上のようにして階調表現を行う。もちろん、カラー表示の自発光装置においても、同様の階調表現が可能である。
【００１７】
さらに階調数を増やす場合は、１フレーム期間の分割数を増やしていけばよい。１フレーム期間をn個のサブフレームに期間に分割した場合、サステイン（点灯）期間の長さの比率はＴｓ1：Ｔｓ2：・・・・・Ｔｓ(n-1)：Ｔｓn＝２(n-1)：２(n-2)：・・・・・２1：２0となり、２n通りの階調を表現することが可能となる。なお、サブフレーム期間の順番は、ＳＦ1〜ＳＦnまでがランダムに現れるようにしても良い。なお、必ずしもサステイン（点灯）期間の長さの比を２のべき乗としなくても、階調表現は可能である。
【００１８】
【発明が解決しようとする課題】
ところで、ＥＬ素子等の自発光素子を用いた自発光装置に関する問題点について述べる。前述のように、ＥＬ素子が点灯している期間は、常に電流が供給され、ＥＬ素子内を電流が流れている。これにより、長時間の点灯によって、ＥＬ素子自体の性質が劣化し、これを原因として輝度特性が変化する。つまり、劣化したＥＬ素子と劣化していないＥＬ素子とでは、同じ電流供給源から同じ電圧で電流を供給したとしても、その輝度に差が生ずることになる。
【００１９】
具体例を挙げて説明する。図１０（Ａ）は、自発光装置を用いた携帯端末機器等のディスプレイ画面であり、操作用のアイコン等１００１が表示されている。通常、このような機器の用途では、図１０（Ａ）に示すような静止画表示の割合が大きい。このとき、背景よりも明るい色（階調）でアイコン等が表示されているとすると、アイコン等が表示されている部分の画素におけるＥＬ素子は、背景表示部分のＥＬ素子よりも長い時間点灯していることになるため、より速く劣化が進行する。
【００２０】
このような条件でＥＬ素子の劣化が進行したとする。劣化後の自発光装置の表示例を図１０（Ｂ）（Ｃ）に示す。まず、図１０（Ｂ）のような黒表示の場合であるが、ＥＬ素子を始めとする自発光素子は、素子に電圧が印加されていない状態、すなわちＥＬ素子が点灯しないことで黒を表現することになるので、黒表示の時には劣化は問題とはなりにくい。しかし、白表示の場合には、長時間の点灯によって劣化したＥＬ素子（この場合はアイコン等を表示していた部分のＥＬ素子）においては、同じ電流を供給したとしても、図１０（Ｃ）において１０１１で示すように、輝度が不足してムラが生ずる。
【００２１】
この輝度ムラを解決するには、劣化したＥＬ素子に印加する電圧を上げる方法があるが、通常、自発光装置においては電流供給線は単一配線で構成されており、また、マトリクス状に配置された中での特定の１画素におけるＥＬ素子への印加電圧を変えるための回路を画素部で構成するのは容易でない。さらに、前述のように、ＥＬ駆動用ＴＦＴのばらつき等があるため、このような補正方法は望ましいとは言えない。
【００２２】
前述の問題点を解決するための方法としては、特願２０００−２７３１３９に記載の技術がある。図１８を用いて以下に簡単に説明する。
【００２３】
図１８は、特願２０００−２７３１３９に記載の、劣化補正機能を有した自発光装置における装置の概略図である。この方法によると、各画素の点灯時間または、点灯時間と点灯強度とを、第１の映像信号１８０１Ａをカウンタ１８０２にて定期的にサンプリングすることによって検出し、メモリ１８０３、１８０４に記憶する。その検出値の累積と、あらかじめ補正データ格納部１８０６に記憶してあるＥＬ素子の輝度特性の経時変化のデータとを参照して、ＥＬ素子の劣化した画素を駆動するための映像信号を、補正回路１８０５における演算によって補正し、第２の映像信号１８０１Ｂを得る。この第２の映像信号１８０１Ｂをもって、映像の表示を行う。これにより、一部の画素におけるＥＬ素子が劣化した表示装置１８０７における輝度ムラを補正し、均一な画面を得られるとしている。
【００２４】
ただし、前述の方法によると、ある時点におけるＥＬ素子の劣化の状態を直接検出しているわけではなく、あくまでもその素子の累積点灯時間または、累積点灯時間と点灯強度から劣化の状態を推算している。ここでいう点灯強度は、ＥＬ素子自体の点灯強度ではなく、入力されるデジタル映像信号の階調を読むことによって得ており、前もって用意されている補正用データに従って映像信号の補正を行うため、すなわち駆動時間に起因しない劣化には対応できないという欠点がある。例えば、温度変化等による劣化から生じた輝度低下には、累積点灯時間のみのカウントでは対応できない。また、素子自体の初期の特性ばらつきによる輝度不良もまた、前述の方法では対応出来ない。
【００２５】
【本発明の目的】
よって、本発明においては、ＥＬ素子の劣化の原因に依存しない方法によって劣化の状態の検出を行い、もって映像信号を補正し、輝度ムラのない均一な画面表示が長期間可能な自発光装置の提供を目的とする。
【００２６】
【課題を解決するための手段】
前述の問題点を解決するために、本発明においては以下のような手段を講じた。
【００２７】
本発明の、輝度補正機能を有する自発光装置においては、各画素はＥＬ素子と光電変換素子とを有し、ある階調にて表示中のＥＬ素子の輝度を、各画素に配置された光電変換素子によって検出する。続いて、光電変換素子で検出された値と、あらかじめ記憶してあるＥＬ素子の同じ階調における基準輝度とを比較することによって輝度の不足分を演算し、補正回路によって映像信号の階調データの補正が行われた後に表示装置に入力される。表示装置は補正後の映像信号によって映像の表示を行う。以上の方法で、ＥＬ素子の輝度不良が生じた自発光装置においても、輝度ムラを生ずることなく、均一な表示を保つことが出来る。
【００２８】
以下に、本発明の自発光装置の構成について記載する。
【００２９】
本発明の自発光装置の第１の特徴は、
映像信号を入力して映像を表示する自発光装置において、
各画素の自発光素子の輝度を検出する手段と、
前記輝度を記憶する手段と、
前記記憶された輝度に応じて前記映像信号を補正する手段とを有し、
前記補正された映像信号を用いて映像を表示することを特徴としている。
【００３０】
本発明の自発光装置の第２の特徴は、
映像信号を入力して映像を表示する自発光装置において、
各画素の自発光素子の輝度を検出する光電変換素子と、
前記光電変換素子によって検出された前記各画素の自発光素子の輝度を記憶する記憶回路と、
前記記憶された各画素の自発光素子の輝度に応じて第１の映像信号の補正を行い、第２の映像信号を出力する信号補正部と、
を有する輝度補正装置と、
前記第２の映像信号によって映像の表示を行う表示装置と、
を有することを特徴としている。
【００３１】
本発明の自発光装置の第３の特徴は、
映像信号を入力して映像を表示する自発光装置において、
各画素の自発光素子の輝度を検出する、ｊ×ｋ個（ｊ、ｋは自然数）の光電変換素子と、
前記光電変換素子によって検出された前記各画素の自発光素子の輝度を記憶する記憶と、
前記記憶された各画素の自発光素子の輝度に応じて第１の映像信号の補正を行い、第２の映像信号を出力する信号補正部と、
を有する輝度補正装置と、
前記第２の映像信号によって映像の表示を行う、ｊ×ｋ画素を有する表示装置と、
を有することを特徴としている。
【００３２】
本発明の自発光装置の第４の特徴は、
本発明の自発光装置において、
ｎビット（ｎは自然数、ｎ≧２）階調の表示を行う自発光装置は、ｎ＋ｍビット（ｍは自然数）の信号処理を行う駆動回路を有し、
輝度の低下を生じていない自発光素子を有する画素は、ｎビットの映像信号によって階調の表示を行い、
輝度の低下を生じた自発光素子を有する画素には、ｎビットの映像信号に対し、ｍビットの信号を用いて映像信号の補正を行うことによって、
前記輝度の低下を生じていない自発光素子と、前記輝度の低下を生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【００３３】
本発明の自発光装置の第５の特徴は、
本発明の自発光装置において、
前記補正手段は、輝度の低下を生じた自発光素子を有する画素に書き込まれる映像信号には、輝度の低下の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【００３４】
本発明の自発光装置の第６の特徴は、
本発明の自発光装置において、
前記補正手段は、表示範囲内において、輝度の低下の小さい自発光素子を有する画素あるいは輝度の低下を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も輝度の低下の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【００３５】
本発明の自発光装置の第７の特徴は、
本発明の自発光装置において、
前記記憶手段はスタティック型記憶回路（ＳＲＡＭ）を用いることを特徴としている。
【００３６】
本発明の自発光装置の第８の特徴は、
本発明の自発光装置において、
前記記憶手段はダイナミック型記憶回路（ＤＲＡＭ）を用いることを特徴としている。
【００３７】
本発明の自発光装置の第９の特徴は、
本発明の自発光装置において、
前記記憶手段は強誘電体記憶回路（ＦｅＲＡＭ）を用いることを特徴としている。
【００３８】
本発明の自発光装置の第１０の特徴は、
本発明の自発光装置において、
前記記憶手段は電気的に書き込み、読み出し、消去が可能な不揮発性メモリ（ＥＥＰＲＯＭ）を用いることを特徴としている。
【００３９】
本発明の自発光装置の第１１の特徴は、
本発明の自発光装置において、
前記輝度検出手段として、前記光電変換素子にはＰＮ型フォトダイオードを用いることを特徴としている。
【００４０】
本発明の自発光装置の第１２の特徴は、
本発明の自発光装置において、
前記輝度検出手段として、前記光電変換素子にはＰＩＮ型フォトダイオードを用いることを特徴としている。
【００４１】
本発明の自発光装置の第１３の特徴は、
本発明の自発光装置において、
前記輝度検出手段として、前記光電変換素子にはアバランシェ型フォトダイオードを用いることを特徴としている。
【００４２】
本発明の自発光装置の第１４の特徴は、
本発明の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置の外部の回路によって構成されることを特徴としている。
【００４３】
本発明の自発光装置の第１５の特徴は、
本発明の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置と同一の絶縁体上に形成されることを特徴としている。
【００４４】
本発明の自発光装置の第１６の特徴は、
本発明の自発光装置において、
前記自発光装置はＥＬディスプレイであることを特徴としている。
【００４５】
本発明の自発光装置の第１７の特徴は、
本発明の自発光装置において、
前記自発光装置はＰＤＰディスプレイであることを特徴としている。
【００４６】
本発明の自発光装置の第１８の特徴は、
本発明の自発光装置において、
前記自発光装置はＦＥＤディスプレイであることを特徴としている。
【００４７】
本発明の自発光装置の駆動方法の第１の特徴は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
各画素の自発光素子の輝度を検出し、
前記検出した各画素の自発光素子の輝度を記憶し、
前記記憶された、各画素の自発光素子の輝度と基準輝度との差に応じて第１の映像信号の補正を行い、第２の映像信号を出力し、
前記第２の映像信号を用いて映像の表示を行うことを特徴としている。
【００４８】
本発明の自発光装置の駆動方法の第２の特徴は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
光電変換素子によって各画素の自発光素子の輝度を検出し、
前記光電変換素子によって検出された前記各画素の自発光素子の輝度を、記憶回路において記憶し、
前記記憶回路に記憶された、各画素の自発光素子の輝度と基準輝度との差に応じて、信号補正部において第１の映像信号の補正を行い、第２の映像信号を出力し、
前記第２の映像信号を用いて映像の表示を行うことを特徴としている。
【００４９】
本発明の自発光装置の駆動方法の第３の特徴は、
本発明の自発光装置の駆動方法において、
ｎビット（ｎは自然数、ｎ≧２）階調の表示を行う自発光装置は、ｎ＋ｍビット（ｍは自然数）の信号処理を行う駆動回路を有し、
輝度の低下を生じていない自発光素子を有する画素は、ｎビットの映像信号によって階調の表示を行い、
輝度の低下を生じた自発光素子を有する画素には、ｎビットの映像信号に対し、ｍビットの信号を用いて映像信号の補正を行うことによって、
前記輝度の低下を生じていない自発光素子と、前記輝度の低下を生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【００５０】
本発明の自発光装置の駆動方法の第４の特徴は、
本発明の自発光装置の駆動方法において、
前記補正手段は、輝度の低下を生じた自発光素子を有する画素に書き込まれる映像信号には、輝度の低下の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【００５１】
本発明の自発光装置の駆動方法の第５の特徴は、
本発明の自発光装置の駆動方法において、
前記補正手段は、表示範囲内において、輝度の低下の小さい自発光素子を有する画素あるいは輝度の低下を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も輝度の低下の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【００５２】
【発明の実施の形態】
図１を参照する。図１は、本発明の輝度補正機能を有する自発光装置のブロック図を示している。本発明の基幹である輝度補正装置は、記憶回路部１００、補正回路１０５、光電変換素子１０６等からなり、記憶回路部１００は、補正用データ格納部１０２、テストパターン１０３等を格納しており、また、検出された輝度を記憶する記憶回路１０４を有する。光電変換素子１０６は、自発光素子１０７の発光面の一部に重なるようにして配置されている。ここで、光電変換素子１０６のサイズが大きい場合、自発光素子１０７の発光面を圧迫することになるため、そのサイズはできるだけ小さくすることが望ましい。自発光素子１０７からの出射光を光電変換した後の信号は微弱なものとなるため、オペアンプ等の増幅回路を経由して電圧振幅を得る。
【００５３】
表示装置１０８におけるソース信号線駆動回路の回路図を図１４（Ａ）に示す。ここでは、デジタル映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ（ＳＲ）１４０１、第１のラッチ回路（ＬＡＴ１）１４０２、第２のラッチ回路（ＬＡＴ２）１４０３等を有する。１４０４は画素、１４０５は、図１に示した輝度補正装置である。
【００５４】
各部の動作について説明する。クロック信号（ＣＬＫ）、スタートパルス（ＳＰ）にしたがって、シフトレジスタからサンプリングパルスが順次出力される。第１のラッチ回路では、サンプリングパルスのタイミングに従って、デジタル映像信号の保持を行う。図１４（Ａ）に示すように、この時点では既に映像信号は補正が完了し、第２の映像信号となっている。第１のラッチ回路において、１水平期間分の保持が終了すると、ラッチパルスが出力されて第２のラッチ回路へのデジタル映像信号の転送が行われる。その後、第２のラッチ回路から画素への書き込みが行われる。同時に、再びシフトレジスタからのサンプリングパルスにしたがって、第１のラッチ回路ではデジタル映像信号の保持が行われる。
【００５５】
続いて、輝度補正装置全体の動作について説明する。まず、自発光装置に用いるＥＬ素子について、ある階調信号の入力に対する輝度を、その基準輝度として補正用データ格納部１０２にあらかじめ記憶させておく。各画素のＥＬ素子は、この基準輝度からのズレに従って、映像信号の補正が行われる。また、この基準輝度は、ある１階調に限定したものでなくともよく、複数の階調において基準輝度をそれぞれ記憶させておいても良い。
【００５６】
次に、テストパターンを表示装置に入力し、画面の表示を行う。このとき、テストパターンは無地の中間調表示あるいは白表示等が望ましい。そして、前述した基準輝度は、その階調における基準輝度である。補正用データ格納部１０２には、基準輝度の他に、あるビット数における１階調あたりの輝度変化量もまた記憶されている。ここで検出された結果は、一旦記憶回路１０４に記憶される。その後、テストパターンに従って、画素部でＥＬ素子が点灯している間に、各画素に設けられた光電変換素子によってその輝度を検出する。例えば、あるＥＬ素子が何らかの原因によって劣化を生じた場合、通常はその輝度が低下する。よって、検出した輝度と基準輝度との間には、同じ階調信号による表示であっても、輝度の差が生ずる。その輝度の差が、現在使用しているデジタル映像信号の何階調分かを演算し、各画素でその階調分だけ、第１の映像信号１０１Ａに補正を加え、第２の映像信号１０１Ｂを得、表示装置に入力する。
【００５７】
記憶回路部１００の構成として、補正用データ格納部１０２、テストパターン１０３には、フラッシュメモリ等を始めとする不揮発性のメモリを用いる必要がある。また、記憶回路１０４については、前述のように、電源の投入ごとに常に輝度の検出結果が更新されるため、揮発性のものを用いれば良い。揮発性メモリとしては、スタティック型メモリ（ＳＲＡＭ）、ダイナミック型メモリ（ＤＲＡＭ）、強誘電体メモリ（ＦＲＡＭ）等を用いて良い。ただし、本発明としては、これらの記憶回路の構成については特に限定しない。
【００５８】
光電変換素子１０６による輝度検出の手順は、望ましくは通常の画像表示時に常に検出して記憶回路１０４の更新を行い、リアルタイムでの映像信号の補正を行うのが望ましいが、光電変換素子１０６の実際の動作を考えると、時間的に困難であるため、方法の１つとしては、自発光装置の電源投入時に、前述の一連の動作を行うといった例が挙げられる。無論、光電変換素子として応答が速いものを用いることができるのであれば、第１の映像信号と、当該第１の映像信号を入力して得られる映像の表示中にリアルタイムに検出される輝度とを比較することによって、ＥＬ素子の輝度低下の程度を知ることが出来るので、映像の表示中に補正動作を行うことも出来る。
【００５９】
なお、本発明の自発光装置に用いる光電変換素子としては、微小、高速応答性、安定性、入射光に対する線形性、高検出感度等が求められる。これらの要求から、本発明の自発光装置においては、フォトダイオードを用いることが望ましい。特に、ＰＮ接合フォトダイオード、ＰＩＮ接合フォトダイオードは、後に実施例にて説明するが、プロセス中で形成が容易であり、微小形成が可能であるため、特に望ましいといえる。なお、その他のフォトダイオードとして、アバランシェ型フォトダイオード等も挙げられるが、本発明においては、これらフォトダイオードのうち、いずれのものを用いて構成しても良い。
【００６０】
また、テストパターンと通常のデジタル映像信号の入力の切り替えには、本実施形態で示した図においては、スイッチ１１３を用いているが、特に限定せず、他の方法によっても良い。
【００６１】
【実施例】
以下に本発明の実施例について記述する。
【００６２】
[実施例１]
【００６３】
劣化したＥＬ素子において不足した輝度を、映像信号レベルで補正する方法の１つとして、入力されるデジタル映像信号にある補正値を加算し、実質的に数階調上の信号に変換することによって、正常なＥＬ素子と同等の輝度を達成する方法が挙げられる。これを回路設計で最も簡単に実現するには、上乗せ用の階調を処理出来るだけの回路をあらかじめ用意しておけばよい。具体的には、例えば本発明の輝度補正機能を有する６ビットデジタル階調（６４階調）仕様の自発光装置の場合、補正を行うための上乗せ用として１ビット分の処理能力を追加し、実質７ビットデジタル階調（１２８階調）として設計、作成し、通常の動作においては、下位６ビットを使用しておき、ＥＬ素子に劣化が生じた場合には、通常のデジタル映像信号に補正値を加算し、その加算分の信号処理は、前述の上乗せ用１ビットを用いて行う。この場合、最上位ビット（Most Significant Bit：ＭＳＢ）は信号補正用としてのみ用いられ、実際の表示階調は６ビットである。
【００６４】
[実施例２]
本実施例においては、実施例１とは異なったデジタル映像信号の補正方法について説明する。
【００６５】
図１および図２を参照する。図２（Ａ）は、図１における表示装置１０８の画素の一部を示している。なお、簡単のため、ここでは画素部に配置された光電変換素子については図示していない。
【００６６】
ここで、画素２０１〜２０３の３画素について考える。まず、画素２０１は、劣化の生じていない画素であり、画素２０２、２０３はいずれも、各々ある程度の劣化を生じているとする。このとき、劣化の程度が画素２０２よりも画素２０３の方が大きいとすると、当然ながら劣化に伴う輝度の低下も大きくなる。つまり、ある中間調を表示すると、図２（B）のように輝度ムラが生ずる。画素２０１の輝度に対し、画素２０２の輝度は低くなり、さらに画素２０３の輝度は低くなる。
【００６７】
次に、実際の補正動作について説明する。まず、加算処理による輝度の補正について説明する。
【００６８】
まず、ある階調信号によって点灯するＥＬ素子の輝度をあらかじめ測定し、基準輝度としたものと、あるデジタル映像信号１階調あたりの輝度変化量とを、補正用データ格納部１０２に記憶しておく。続いて、あるテストパターンによる表示を行い、画面内の各画素について、光電変換素子１０６によって輝度を検出、信号に変換する。基準輝度と各画素における輝度の検出結果は、補正回路１０５に入力される。このとき、各画素における輝度の検出結果は、一旦記憶回路１０４に記憶された後、読み出しによって補正回路１０５に入力される。
【００６９】
その後、補正回路１０５において、入力された各数値から演算を行い、各画素に書き込むデジタル映像信号の補正量を決定し、実際に補正を行う。一例を図２（Ｃ）に示す。ここで、基準輝度Ａに対し、画素２０１の輝度がＢ1、画素２０２の輝度がＢ2、画素２０３の輝度がＢ3であったとする。ここで、デジタル映像信号の補正幅は、基準輝度（Ａ）と検出輝度（Ｂ1〜Ｂ3）の差をとり、その差を単位階調あたりの輝度変化量（Ｘ）で除したもので求められる。ここでは、図２（Ｃ）に示したように、画素２０１では補正量が"０"、画素２０２では補正量が"１"、画素２０３では補正量が"２"となる。輝度の差が１階調以内の場合は、それぞれ近似して補正量を決定する。この場合、例えば０．５階調分の輝度を境界として、切り上げまたは切り捨てを選択しても良いし、いずれかに統一した処理を行うようにしても良い。
【００７０】
補正回路１０５に入力された第１の映像信号１０１Ａは、前述の方法で各画素における補正幅を決定し、逐次階調信号に補正信号を加えることによって輝度の補正を行う。図２（Ｄ）（Ｅ）に示すように、各画素に入力されるデジタル映像信号に、求められた補正幅の分だけ階調を上乗せし、正常なＥＬ素子と同等の輝度を得る。このようにして補正が完了した第２の映像信号１０１Ｂは、表示装置１０８へと入力され、映像の表示を行う。
【００７１】
続いて、減算処理による補正方法について述べる。図１、図３を参照する。図３（Ａ）（Ｂ）については、図２（Ａ）（Ｂ）と同様であるので、ここでは説明を省略する。
【００７２】
前述した加算処理と同様、各画素の輝度を光電変換素子によって検出し、基準輝度とともに補正回路に読み込んでデジタル映像信号の補正を行う。このとき、基準輝度とするのは、画素部において最も劣化の進んだと思われる（最も輝度の低い）画素における輝度である。この基準輝度Ｃに対し、画素３０１の輝度がＢ1、画素３０２の輝度がＢ2、画素３０３の輝度がＢ3であったとする。ここで、デジタル映像信号の補正幅は、基準輝度（Ｃ）と、各画素における検出輝度（Ｂ1〜Ｂ3）の差をとり、その差を単位階調あたりの輝度変化量（Ｘ）で除したもので求められる。図３（Ｃ）で示したように、画素３０１では補正量が"−２"、画素３０２では補正量が"−１"、画素３０３では、補正量が"０"となる。輝度の差が１階調以内の場合は、それぞれ近似して補正量を決定する。この場合、例えば０．５階調分の輝度を境界として、切り上げまたは切り捨てを選択しても良いし、いずれかに統一した処理を行うようにしても良い。
【００７３】
補正回路１０５に入力された第１の映像信号１０１Ａは、前述の方法で各画素における補正幅を決定し、逐次階調信号から補正量分だけデジタル映像信号の階調を下げることによって輝度の補正を行う。図２（Ｄ）（Ｅ）に示すように、各画素に入力されるデジタル映像信号から、求められた補正幅の分だけ階調を落とし、最も輝度の低くなっているＥＬ素子と同等の輝度に抑えられる。このようにして補正が完了した第２の映像信号１０１Ｂは、表示装置１０８へと入力される。
【００７４】
しかしながら、上述の手段によって補正を行うと、画面全体の輝度が数階調（オリジナルのデジタル映像信号による階調と、ＥＬ素子に劣化の生じていない画素に書き込まれる第２の映像信号による階調との差）分だけ低下することになる。よって同時に、図３（Ｄ）に示すように、電流供給線の電位を変化させることにより、ＥＬ素子の両極間の電圧ＶELをやや高くしてやる（ＶEL1＋δ→ＶEL2）ことによって画面全体の輝度を補正することにより、図３（Ｅ）に示すように正常かつ均一な画面を得る。
【００７５】
前者の加算処理による補正の場合、デジタル映像信号の処理のみによって輝度ムラの補正が可能であるというのに対し、白表示における補正が利かない（具体的には、例えば６ビットデジタル映像信号として、"１１１１１１"が入力された場合、これ以上の加算が出来ない）という欠点がある。また、後者の減算処理による補正の場合、輝度補正のための電流供給線の電位制御が加わるが、加算処理による補正とは逆に、補正の利かない範囲が黒表示の範囲であるため、ほとんど影響がない（具体的には、例えば６ビットデジタル映像信号として、"００００００"が入力された場合、これ以上の減算を行う必要なく、通常のＥＬ素子と劣化したＥＬ素子との間で正確な黒表示（単にＥＬ素子を非点灯状態としておけばよい）が可能である。また、黒近辺の数階調も、表示装置の対応ビット数がある程度高ければほとんど問題とならない）という特徴がある。両者とも、多階調化に有利な方法である。
【００７６】
また例えば、ある階調を境界として、加算処理と減算処理の両方の補正方法を併用することで、双方のデメリットを補うことも有効な手段といえる。
【００７７】
一方、一旦電源を投入してテストパターンを表示し、各画素の輝度を検出した後は、映像信号の入力系統は通常のものに切り替わり（本明細書の例では、図１に示すスイッチ１１３が行う）、デジタル映像信号を入力して映像の表示を行う。
【００７８】
[実施例３]
図４を用いて、図１に示した概略図における表示装置１０８の詳細を説明する。図４（Ａ）は表示装置全体の概略図、図４（Ｂ）は画素部の等価回路図である。図４（Ａ）において、基板４００の中央部に、画素部４０５が配置されている。画素部４０５は、後で説明するが、ＥＬ素子、光電変換素子をそれぞれ有する画素４０６がマトリクス状に配置されている。画素部４０５の周囲には、ＥＬ用ソース信号線駆動回路４０１、ＥＬ用ゲート信号線駆動回路４０２、光電変換素子用信号線駆動回路４０３、光電変換素子用走査線駆動回路４０４が配置されている。本実施例では、各駆動回路を１つづつ画素部の周囲に配置しているが、例えばＥＬ用ソース信号線駆動回路４０１と光電変換素子用信号線駆動回路４０３、あるいはＥＬ用ゲート信号線駆動回路４０２と光電変換素子用走査線駆動回路４０４を１つの回路に集積し、画素部に対向して両側配置とするなど、異なる回路配置でも良い。各駆動回路への信号および電源の供給は、ＦＰＣ４０７を介して行われる。
【００７９】
図４（Ｂ）は、画素４０６を拡大したものである。１つの画素は、ソース信号線４１１、ゲート信号線４１２、スイッチング用ＴＦＴ４１３、ＥＬ駆動用ＴＦＴ４１４、保持容量４１５、ＥＬ素子４１６、電流供給線４１７、信号出力線４１８、リセット信号線４１９、走査線４２０、基準電源線４２１、リセット用ＴＦＴ４２２、バッファ用ＴＦＴ４２３、選択用ＴＦＴ４２４、光電変換素子４２５によって構成される。ここで、保持容量４１５は、ＥＬ駆動用ＴＦＴ４１４のゲート電極に与える電荷を保持するために配置しているが、必ずしも配置していなくても良い。
【００８０】
ＥＬ素子の点灯に関しては、前述したのでここでは省略する。各画素での輝度検出時における光電変換素子周辺の動作についてのみ述べる。走査線４２０に選択パルスが入力されると、選択用ＴＦＴ４２４が導通状態となる。この状態で光電変換素子４２５に、ＥＬ素子４１６からの光が入射し、バッファ用ＴＦＴ４２３が、光電変換素子４２５に蓄積された電荷に従って導通し、その輝度に伴った電気信号へと変換されて信号出力線４１８へと出力される。その後、信号線駆動回路４０３においてバッファ、オペアンプ等を用いて増幅され、電圧信号として得られる。その後、Ａ／Ｄ変換等の手段を経て、補正回路へと読み込まれる。
【００８１】
[実施例４]
本発明の輝度補正機能を有する自発光装置において、実施形態にて示した例（図１）では、輝度補正装置は表示装置１０８の外部に置かれ、デジタル映像信号（第１の映像信号）１０１Ａはまず補正回路１０５に入力されて直ちに補正が行われ、補正済みのデジタル映像信号（第２の映像信号）１０１Ｂが表示装置１０８にＦＰＣを介して入力されていた。このような方法によるメリットとしては、各装置のユニット化による互換性の高さ、応用性の良さ等が挙げられるが、一方で、輝度補正装置および表示装置を同一基板上に一体形成することで、部品点数の大幅削減による低コスト化、省スペース化、高速駆動を実現しうる。ここでは、基板上のレイアウトは特に図示しないが、信号線等の配置、配線長等を考慮しつつ、ブロックごとに近接配置するのが望ましい。
【００８２】
[実施例５]
本実施例では、本発明の自発光装置の画素部とその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路、画素選択信号線側駆動回路）のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００８３】
図５（Ａ）を参照する。まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５０００を用いる。なお、基板５０００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００８４】
次いで、基板５０００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜５００１を形成する。本実施例では下地膜５００１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜５００１の１層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成する。本実施例では、膜厚５０[nm]の酸化窒化珪素膜５００１ａ（組成比Ｓｉ＝３２[％]、Ｏ＝２７[％]、Ｎ＝２４[％]、Ｈ＝１７[％]）を形成した。次いで、下地膜５００１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では、膜厚１００[nm]の酸化窒化珪素膜５００１ｂ（組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％]）を形成した。
【００８５】
次いで、下地膜上に半導体層５００２〜５００４を形成する。半導体層５００２〜５００４は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層５００２〜５００４は、２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５[nm]の非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００[℃]、１時間）を行った後、熱結晶化（５５０[℃]、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜から、フォトリソグラフィ法を用いたパターニング処理によって、半導体層５００２〜５００４を形成した。
【００８６】
また、半導体層５００２〜５００４を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００８７】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００[mJ/cm2] (代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０[％]として行えばよい。
【００８８】
次いで、半導体層５００２〜５００４を覆うゲート絶縁膜５００５を形成する。ゲート絶縁膜５００５はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０[nm]の厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％]）で形成した。勿論、ゲート絶縁膜５００５は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）電力密度０．５〜０．８[W/cm2]で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９０】
次いで、ゲート絶縁膜５００５上に膜厚２０〜１００[nm]の第１の導電膜５００６と、膜厚１００〜４００[nm]の第２の導電膜５００７とを積層形成する。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第１の導電膜５００６と、膜厚３７０[nm]のＷ膜からなる第２の導電膜５００７を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って本実施例では、高純度のＷ（純度９９．９９９９[％]）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することができた。
【００９１】
なお、本実施例では、第１の導電膜５００６をＴａＮ、第２の導電膜５００７をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の導電膜をＴａ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜をＴｉＮ膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜をＴａＮ膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００９２】
次に、図５（Ｂ）に示すようにフォトリソグラフィ法を用いてレジストからなるマスク５００８を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９[nm/min.]、ＴａＮに対するエッチング速度は８０．３２[nm/min.]であり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００９３】
この後、図５（Ｂ）に示すようにレジストからなるマスク５００８を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７[nm/min.]、ＴａＮに対するエッチング速度は６６．４３[nm/min.]である。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。
【００９４】
上記第１のエッチング処理では、レジストからなるマスク５００８の形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５００９〜５０１３（第１の導電層５００９ａ〜５０１３ａと第２の導電層５００９ｂ〜５０１３ｂ）を形成する。ゲート絶縁膜５００５においては、第１の形状の導電層５００９〜５０１３で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００９５】
そして、レジストからなるマスク５００８を除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図５（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15 [atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。本実施例ではドーズ量を１．５×１０15[atoms/cm2]とし、加速電圧を８０[keV]として行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、第１の形状の導電層５００９〜５０１２がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域５０１４〜５０１６が形成される。高濃度不純物領域５０１４〜５０１６には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。
【００９６】
続いて、図５（Ｃ）に示すようにレジストからなるマスク５００８を除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．[nm/min.]、ＴａＮに対するエッチング速度は２０．[nm/min.]であり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層５０１７ｂ〜５０２１ｂを形成する。一方、第１の導電層５００９ａ〜５０１３ａは、ほとんどエッチングされず、第１の導電層５０１７ａ〜５０２１ａを形成する。
【００９７】
次いで、第２のドーピング処理を行う。ドーピングは第２の導電層５０１７ｂ〜５０２０ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量１．５×１０14[atoms/cm2]、電流密度０．５[μA]、加速電圧９０[keV]にてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域５０２２〜５０２４を自己整合的に形成する。この低濃度不純物領域５０２２〜５０２４へ添加されたリン（Ｐ）の濃度は、１×１０17〜５×１０18[atoms/cm3]であり、且つ、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域５０１４〜５０１６にも不純物元素が添加される（図６（Ａ））。
【００９８】
次いで、図６（Ｂ）に示すように、フォトリソグラフィ法を用いて、第３のエッチング処理を行う。第３のエッチングを行わない領域には、レジストからなるマスク５０２５を形成する。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、第２の導電層と重なる形状にするために行われる。
【００９９】
第３のエッチング処理におけるエッチング条件は、エッチングガスとしてＣｌ2とＳＦ6とを用い、それぞれのガス流量比を１０／５０[sccm]として第１及び第２のエッチングと同様にＩＣＰエッチング法を用いて行う。なお、第３のエッチング処理でのＴａＮに対するエッチング速度は、１１１．２[nm/min.]であり、ゲート絶縁膜に対するエッチング速度は、１２．８[nm/min.]である。
【０１００】
本実施例では、１．３[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１０[Ｗ]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第１の導電層５０２６ａ〜５０２８ａが形成される。
【０１０１】
上記第３のエッチングによって、第１の導電層５０２６ａ〜５０２８ａと重ならない不純物領域（ＬＤＤ領域）５０２９〜５０３０が形成される。なお、不純物領域（ＧＯＬＤ領域）５０２２は、第１の導電層５０１７ａと重なったままである。
【０１０２】
このようにして、本実施例は、第１の導電層５０２６ａ〜５０２８ａと重ならない不純物領域（ＬＤＤ領域）５０２９〜５０３０と、第１の導電層５０１７ａと重なる不純物領域（ＧＯＬＤ領域）５０２２を同時に形成することができ、ＴＦＴ特性に応じた作り分けが可能となる。
【０１０３】
次いで、レジストからなるマスク５０２５を除去した後、ゲート絶縁膜５００５をエッチング処理する。ここでのエッチング処理は、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。本実施例では、チャンバー圧力６．７[Pa]、ＲＦ電力８００[Ｗ]、ＣＨＦ3ガス流量３５[sccm]で第３のエッチング処理を行った。これにより、高濃度不純物領域５０１４〜５０１６の一部は露呈し、ゲート絶縁膜５００５ａ〜５００５ｄが形成される。
【０１０４】
次に、新たにレジストからなるマスク５０３１を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記第１の導電型（ｎ型）とは逆の第２の導電型（ｐ型）を付与する不純物元素が添加された不純物領域５０３２〜５０３３を形成する。（図３（Ｃ））第１の導電層５０２８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【０１０５】
本実施例では、不純物領域５０３２〜５０３３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。なお、この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク５０３１で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域５０３２〜５０３３にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０20〜２×１０21[atoms/cm3]となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１０６】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物（Ｂ）のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングしないで不純物のドーピングを行っても良い。
【０１０７】
次いで、レジストからなるマスク５０３１を除去して図７（Ａ）に示すように第１の層間絶縁膜５０３４を形成する。この第１の層間絶縁膜５０３４としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５０３４は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１０８】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜５５０[℃]で行えばよく、本実施例では５５０[℃]、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【０１０９】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したＮｉが高濃度のＰを含む不純物領域（５０１４、５０１５、５０３２）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１１０】
また、第１の層間絶縁膜５０３４を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜５０３４（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【０１１１】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜５０３４を形成させても良い。
【０１１２】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜５５０[℃]で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３[％]の含む窒素雰囲気中で４１０[℃]、１時間の熱処理を行った。この工程は層間絶縁膜５０３４に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１１３】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【０１１４】
続いて、図７（Ｂ）に示すように、有機樹脂等からなる平坦化膜５０３５を形成する。本実施例では、平坦化に優れるアクリルを用いて、ＴＦＴによって形成される基板上の段差を十分に平坦化しうる膜厚で形成する。好ましくは、平坦化膜の膜厚は１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【０１１５】
次いで、第１の層間絶縁膜５０３４および平坦化膜５０３５にコンタクトホールを形成し、配線５０３６〜５０４１を形成する。本実施例においては、膜厚５０[nm]のＴｉ膜と、膜厚５００[nm]の合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成するが、他の導電膜を用いても良い。またこのとき、配線と同材料で、ゲート信号線５０４２も同時に形成される。
【０１１６】
次いで、プラズマＣＶＤ法により、珪素を含む絶縁材料や有機樹脂からなる第２の層間絶縁膜５０４３を形成する。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）などを用いることができる。なお、酸化窒化珪素膜の膜厚として好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにＥＬ素子の劣化を抑える上で有効である。
【０１１７】
その後、配線５０３７に達するコンタクトホールを形成し、光電変換素子のカソード電極５０４４を形成する。本実施例においては、この金属膜にスパッタ法によるアルミニウムを用いているが、その他の金属、例えばＴｉ、Ｔａ、Ｗ、Ｃｕ等を用いることができる。また、単層でなく、複数の金属膜からなる積層構造によって形成しても良い。
【０１１８】
次に、水素を含有する非晶質珪素膜を成膜、パターニングし、光電変換層５０４５を形成する。続いて、透明導電膜からなるカソード電極５０４６を、同様に全面成膜の後、パターニングを行って形成する。
【０１１９】
次に、図８（Ａ）に示すように、第３の層間絶縁膜５０４７を形成する。第３の層間絶縁膜５０４７としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることが出来る。本実施例においては、膜厚０．７[μm]のポリイミド膜を形成した。
【０１２０】
次いで、配線５０４０に達するコンタクトホールの形成後、透明導電膜を８０〜１２０[nm]の厚さで形成し、パターニングすることによって画素電極５０４８を形成する（図８（Ａ））。なお、本実施例では、画素電極５０４８には、酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【０１２１】
次に、ＥＬ層５０４９を蒸着法により形成し、更に蒸着法により陰極電極（ＭｇＡｇ電極）５０５０を形成する。このときＥＬ層５０４９及び陰極電極５０５０を形成するに先立って画素電極５０４８に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＥＬ素子の陰極電極としてＭｇＡｇ電極を用いているが、公知の他の材料であっても良い。
【０１２２】
なお、ＥＬ層５０４９としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造をＥＬ層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１２３】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０[％]分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１[％]添加している。
【０１２４】
また、ＥＬ層５０４９を酸素や水分から保護するために、保護膜等を形成することが望ましい。本実施例ではパッシベーション膜５０５１として３００[nm]厚の窒化珪素膜を設ける。このパッシベーション膜５０５１も陰極電極５０５０形成の後に大気解放しないで連続的に形成しても構わない。
【０１２５】
なお、ＥＬ層５０４９の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極電極５０５０の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１２６】
こうして図８（Ａ）に示すような構造のＥＬモジュールが完成する。なお、本実施例におけるＥＬモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１２７】
図１６は、本実施例にて説明した工程に従って作成される自発光装置における、画素部の回路配置の例である。各部に付されている番号は、等価回路である図４に付したものと同一である。図５〜図８中α−α'、β−β'、γ−γ'とあるのは、本図１６中の同符号部分の断面に該当する。
【０１２８】
本実施例によって、ＴＦＴからなる駆動回路と、図８（Ａ）に示した画素部とを同一基板上に形成することができる。
【０１２９】
なお、本実施例においては、ＥＬ素子の素子構成から下面出射（光の出射方向はＴＦＴ基板側である）となるためスイッチング用ＴＦＴ４１３にｎチャネル型ＴＦＴ、ＥＬ駆動用ＴＦＴ４１４にｐチャネル型ＴＦＴを用いるという構成を示したが、本実施例は、好ましい１形態にすぎず、これに限られる必要はない。
【０１３０】
なお、本実施例においては、画素電極（陽極）５０４８上にＥＬ層５０４９を形成させた後、陰極電極５０５０を形成させる構造を示したが、画素電極（陰極）上にＥＬ層及び陽極を形成させる構造としても良い。また、この時、スイッチング用ＴＦＴおよびＥＬ駆動用ＴＦＴは、本実施例で説明した低濃度不純物領域（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【０１３１】
ただし、この場合には、これまで説明した下面出射（ＥＬからの出射光がＴＦＴを形成しているアクティブマトリクス基板側に照射される）と異なり、上面出射の形態をとる。一例を図１７に示す。この場合は、ＥＬ素子の発光方向に合わせて、光電変換素子の受光部もまた、本実施例とは逆の構造とする。さらに工程の順序も、第２の層間絶縁膜５０４３の形成後、先にＥＬ層を形成し、続いて第３の層間絶縁膜５０４７を形成し、その後で光電変換素子を形成する工程順序をとる。
【０１３２】
[実施例６]
図１３を参照する。本発明の輝度補正機能を有する自発光装置においては、その表示装置がアナログ映像信号に対応したものである場合にも容易に適用が可能である。そのような場合には、補正回路１３０５から出力される第２の映像信号（デジタル映像信号）は、Ｄ／Ａ変換回路１３１４によってアナログ映像信号へと変換され、アナログ映像信号に対応した表示装置１３０８へと入力されて画像の表示が行われる。
【０１３３】
図１３における表示装置１３０８におけるソース信号線駆動回路の回路図を図１４（Ｂ）に示す。ここでは、アナログ映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ（ＳＲ）１４１１、レベルシフタ１４１２、バッファ１４１３、サンプリングスイッチ１４１４等を有する。１４１５は画素、１４１６は、図１３に示した輝度補正装置、１４１７はＤ／Ａ変換回路である。
【０１３４】
各部の動作について説明する。クロック信号（ＣＬＫ）、スタートパルス（ＳＰ）にしたがって、シフトレジスタからサンプリングパルスが順次出力される。その後、レベルシフタによってパルスの電圧振幅が拡大され、バッファを経由して出力される。デジタル映像信号は、輝度補正装置においてそれぞれ補正が行われ、Ｄ／Ａ変換回路においてアナログ映像信号へと変換され、ビデオ信号線へと入力される。その後サンプリングパルスのタイミングにしたがってサンプリングスイッチが開き、ビデオ信号線に入力されているアナログ映像信号をサンプリングし、電圧情報を画素に書き込むことによって画像の表示を行う。
【０１３５】
なお、図１３に示した例では、輝度補正装置は表示装置の外部に設けられているが、実施例４で述べたとおり、これらを同一基板上に一体形成しても良い。
【０１３６】
[実施例７]
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０１３７】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
（T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda,（Elsevier Sci.Pub., Tokyo,1991）p.437.）
上記の論文により報告されたＥＬ材料（クマリン色素）の分子式を以下に示す。
【０１３８】
【化１】
（M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395（1998）p.151.）
上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の分子式を以下に示す。
【０１４０】
【化２】
（M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75（1999）p.4.）
（T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38（12B）（1999）L1502.）
上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の分子式を以下に示す。
【０１４２】
【化３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組みあせて実施することが可能である。
【０１４４】
[実施例８]
本発明の自発光装置を応用したＥＬディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。
【０１４５】
なお、ＥＬディスプレイには、パソコン用表示装置、ＴＶ放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部に本発明の自発光装置を用いることが出来る。
【０１４６】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬディスプレイを用いることが望ましい。それら電子機器の具体例を図１１および図１２に示す。
【０１４７】
図１１（Ａ）はＥＬディスプレイであり、筐体３３０１、支持台３３０２、表示部３３０３等を含む。本発明の自発光装置は表示部３３０３にて用いることが出来る。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【０１４８】
図１１（Ｂ）はビデオカメラであり、本体３３１１、表示部３３１２、音声入力部３３１３、操作スイッチ３３１４、バッテリー３３１５、受像部３３１６等を含む。本発明の自発光装置は表示部３３１２にて用いることが出来る。
【０１４９】
図１１（Ｃ）はヘッドマウントＥＬディスプレイの一部（右片側）であり、本体３３２１、信号ケーブル３３２２、頭部固定バンド３３２３、表示部３３２４、光学系３３２５、表示装置３３２６等を含む。本発明の自発光装置は表示装置３３２６にて用いることが出来る。
【０１５０】
図１１（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３３３１、記録媒体（ＤＶＤ等）３３３２、操作スイッチ３３３３、表示部（ａ）３３３４、表示部（ｂ）３３３５等を含む。表示部（ａ）３３３４は主として画像情報を表示し、表示部（ｂ）３３３５は主として文字情報を表示するが、本発明の自発光装置はこれら表示部（ａ）３３３４、表示部（ｂ）３３３５にて用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１５１】
図１１（Ｅ）はゴーグル型表示装置（ヘッドマウントディスプレイ）であり、本体３３４１、表示部３３４２、アーム部３３４３を含む。本発明の自発光装置は表示部３３４２にて用いることが出来る。
【０１５２】
図１１（Ｆ）はパーソナルコンピュータであり、本体３３５１、筐体３３５２、表示部３３５３、キーボード３３５４等を含む。本発明の自発光装置は表示部３３５３にて用いることが出来る。
【０１５３】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【０１５４】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬディスプレイは動画表示に好ましい。
【０１５５】
また、ＥＬディスプレイは発光している部分が電力を消費するため、省消費電力化のためには発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１５６】
図１２（Ａ）は携帯電話であり、本体３４０１、音声出力部３４０２、音声入力部３４０３、表示部３４０４、操作スイッチ３４０５、アンテナ３４０６を含む。本発明の自発光装置は表示部３４０４にて用いることが出来る。なお、表示部３４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０１５７】
図１２（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体３４１１、表示部３４１２、操作スイッチ３４１３、３４１４を含む。本発明の自発光装置は表示部３４１２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部３４１４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１５８】
図１２（Ｃ）はデジタルカメラであり、本体３５０１、表示部（Ａ）３５０２、接眼部３５０３、操作スイッチ３５０４、表示部（Ｂ）３５０５、バッテリー３５０６を含む。本発明の電気光学装置は、表示部（Ａ）３５０２、表示部（Ｂ）３５０５にて用いることが出来る。
【０１５９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜実施例７に示したいずれの構成を適用しても良い。
【発明の効果】
本発明の自発光装置によって、ＥＬ素子の劣化あるいは他の原因による輝度の不足を回路側で補正し、輝度ムラのない均一な画面の表示が可能な自発光装置を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の輝度検出、補正機能を有する自発光装置のブロック図。
【図２】 加算処理による補正方法を示した図。
【図３】 減算処理による補正方法を示した図。
【図４】 本発明の輝度検出、補正機能を有する自発光装置における表示装置のブロック図および画素部の等価回路図。
【図５】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図６】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図７】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図８】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図９】 時間階調方式について説明した図。
【図１０】 自発光素子の劣化による画面の輝度ムラの発生を示した図。
【図１１】 本発明の輝度検出、補正機能を有する自発光装置の電子機器への応用例を示した図。
【図１２】 本発明の輝度検出、補正機能を有する自発光装置の電子機器への応用例を示した図。
【図１３】 本発明の輝度検出、補正機能を有する自発光装置のブロック図。
【図１４】 本発明の輝度検出、補正機能を有する自発光装置における、デジタル映像信号入力方式およびアナログ信号入力方式のソース信号線駆動回路のブロック図。
【図１５】 従来の自発光装置の一例を示した図。
【図１６】 本発明の輝度検出、補正機能を有する自発光装置における画素部の配線パターンの一例を示した図。
【図１７】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図１８】 特願２０００−２７３１３９に記載の、補正機能を有する自発光装置のブロック図。
Claims (22)
- 自発光素子と、
前記自発光素子の輝度を検出する光電変換素子と、
前記光電変換素子の出力を記憶する記憶回路と、
前記記憶回路に記憶された前記光電変換素子の出力に応じて、第１の映像信号を補正して第２の映像信号を生成する補正回路と、
前記自発光素子を制御するＥＬ用ソース信号線駆動回路及びＥＬ用ゲート信号線駆動回路と、
前記光電変換素子を制御する光電変換素子用信号線駆動回路及び光電変換素子用走査線駆動回路と、を有し、
前記自発光素子は、前記補正回路から出力された前記第２の映像信号に応じた輝度で発光することを特徴とする自発光装置。 - 自発光素子と、前記自発光素子の輝度を検出する光電変換素子を含む画素を複数有する画素部と、
前記光電変換素子の出力を記憶する記憶回路と、
前記記憶回路に記憶された前記光電変換素子の出力に応じて、第１の映像信号を補正して第２の映像信号を生成する補正回路と、
前記自発光素子を制御するＥＬ用ソース信号線駆動回路及びＥＬ用ゲート信号線駆動回路と、
前記光電変換素子を制御する光電変換素子用信号線駆動回路及び光電変換素子用走査線駆動回路と、を有し、
前記自発光素子は、前記補正回路から出力された前記第２の映像信号に応じた輝度で発光することを特徴とする自発光装置。 - 自発光素子と、前記自発光素子の輝度を検出する光電変換素子とを含む画素を複数有する画素部と、
前記光電変換素子の出力を記憶する第１の記憶回路と、
補正用データを記憶する第２の記憶回路と、
前記第１の記憶回路に記憶された前記光電変換素子の出力と前記第２の記憶回路に記憶された前記補正用データに応じて、第１の映像信号を補正して第２の映像信号を生成する補正回路と、
前記自発光素子を制御するＥＬ用ソース信号線駆動回路及びＥＬ用ゲート信号線駆動回路と、
前記光電変換素子を制御する光電変換素子用信号線駆動回路及び光電変換素子用走査線駆動回路と、を有し、
前記自発光素子は、前記補正回路から出力された前記第２の映像信号に応じた輝度で発光することを特徴とする自発光装置。 - 自発光素子と、前記自発光素子の輝度を検出する光電変換素子とを含む画素を複数有する画素部と、
前記光電変換素子の出力を記憶する第１の記憶回路と、
補正用データを記憶する第２の記憶回路と、
前記第１の記憶回路に記憶された前記光電変換素子の出力と前記第２の記憶回路に記憶された前記補正用データに応じて、第１の映像信号を補正して第２の映像信号を生成する補正回路と、
前記自発光素子を制御するＥＬ用ソース信号線駆動回路及びＥＬ用ゲート信号線駆動回路と、
前記光電変換素子を制御する光電変換素子用信号線駆動回路及び光電変換素子用走査線 駆動回路と、を有し、
前記自発光素子は、前記補正回路から出力された前記第２の映像信号に応じた輝度で発光し、
前記第２の映像信号は、前記第１の映像信号の階調を上げた映像信号又は前記第１の映像信号の階調を下げた映像信号であることを特徴とする自発光装置。 - 自発光素子と、前記自発光素子の輝度を検出する光電変換素子とを含む画素を複数有する画素部と、
前記光電変換素子の出力を記憶する第１の記憶回路と、
補正用データを記憶する第２の記憶回路と、
テストパターンのデータを記憶する第３の記憶回路と、
前記第１の記憶回路に記憶された前記光電変換素子の出力と前記第２の記憶回路に記憶された前記補正用データに応じて、第１の映像信号を補正して第２の映像信号を生成する補正回路と、
前記自発光素子を制御するＥＬ用ソース信号線駆動回路及びＥＬ用ゲート信号線駆動回路と、
前記光電変換素子を制御する光電変換素子用信号線駆動回路及び光電変換素子用走査線駆動回路と、を有し、
前記自発光素子は、前記補正回路から出力された前記第２の映像信号に応じた輝度で発光し、
前記第３の記憶回路に記憶された前記テストパターンのデータに応じて、前記画素部は前記テストパターンを表示し、
前記光電変換素子は、前記画素部が前記テストパターンを表示したとき、前記自発光素子の輝度を検出することを特徴とする自発光装置。 - 自発光素子と、前記自発光素子の輝度を検出する光電変換素子とを含む画素を複数有する画素部と、
前記光電変換素子の出力を記憶する第１の記憶回路と、
補正用データを記憶する第２の記憶回路と、
テストパターンのデータを記憶する第３の記憶回路と、
前記第１の記憶回路に記憶された前記光電変換素子の出力と前記第２の記憶回路に記憶された前記補正用データに応じて、第１の映像信号を補正して第２の映像信号を生成する補正回路と、
前記自発光素子を制御するＥＬ用ソース信号線駆動回路及びＥＬ用ゲート信号線駆動回路と、
前記光電変換素子を制御する光電変換素子用信号線駆動回路及び光電変換素子用走査線駆動回路と、を有し、
前記自発光素子は、前記補正回路から出力された前記第２の映像信号に応じた輝度で発光し、
前記第３の記憶回路に記憶された前記テストパターンのデータに応じて、前記画素部は前記テストパターンを表示し、
前記光電変換素子は、前記画素部が前記テストパターンを表示したとき、前記自発光素子の輝度を検出し、
前記第２の映像信号は、前記第１の映像信号の階調を上げた映像信号又は前記第１の映像信号の階調を下げた映像信号であることを特徴とする自発光装置。 - 請求項１又は請求項２において、
前記記憶回路には、スタティック型記憶回路（ＳＲＡＭ）、ダイナミック型記憶回路（ＤＲＡＭ）、強誘電体記憶回路（ＦｅＲＡＭ）及び不揮発性メモリから選択された１つ又は複数を用いることを特徴とする自発光装置。 - 請求項３又は請求項４において、
前記第１の記憶回路と前記第２の記憶回路の各々には、スタティック型記憶回路（ＳＲＡＭ）、ダイナミック型記憶回路（ＤＲＡＭ）、強誘電体記憶回路（ＦｅＲＡＭ）及び不揮発性メモリから選択された１つ又は複数を用いることを特徴とする自発光装置。 - 請求項５又は請求項６において、
前記第１の記憶回路と前記第２の記憶回路と前記第３の記憶回路の各々には、スタティック型記憶回路（ＳＲＡＭ）、ダイナミック型記憶回路（ＤＲＡＭ）、強誘電体記憶回路（ＦｅＲＡＭ）及び不揮発性メモリから選択された１つ又は複数を用いることを特徴とする自発光装置。 - 請求項１において、
前記発光素子、前記光電変換素子、前記記憶回路及び前記補正回路は、同一の絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項２において、
前記画素部、前記記憶回路及び前記補正回路は、同一の絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項３又は請求項４において、
前記画素部、前記第１の記憶回路、前記第２の記憶回路及び前記補正回路は、同一の絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項５又は請求項６において、
前記画素部、前記第１の記憶回路、前記第２の記憶回路、前記第３の記憶回路及び前記補正回路は、同一の絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項１において、
前記発光素子と前記光電変換素子は、前記記憶回路及び前記補正回路と異なる絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項２において、
前記画素部は、前記記憶回路及び前記補正回路と異なる絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項３又は請求項４において、
前記画素部は、前記第１の記憶回路、前記第２の記憶回路及び前記補正回路と異なる絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項５又は請求項６において、
前記画素部は、前記第１の記憶回路、前記第２の記憶回路、前記第３の記憶回路及び前記補正回路と異なる絶縁表面上に設けられることを特徴とする自発光装置。 - 請求項１乃至請求項１７のいずれか一項において、
前記光電変換素子として、ＰＮ型フォトダイオード、ＰＩＮ型フォトダイオード又はアバランシェ型フォトダイオードを用いることを特徴とする自発光装置。 - 請求項１乃至請求項１８のいずれか一項において、
複数のトランジスタを有することを特徴とする自発光装置。 - 請求項１乃至請求項１８のいずれか一項において、
複数のトランジスタを有し、
前記光電変換素子は前記複数のトランジスタ上に設けられ、
前記自発光素子は前記光電変換素子上に設けられ、
前記光電変換素子の受光面の一部と、前記自発光素子の発光面の一部は重なるように設けられることを特徴とする自発光装置。 - 請求項１乃至請求項１８のいずれか一項において、
複数のトランジスタを有し、
前記自発光素子は前記複数のトランジスタ上に設けられ、
前記光電変換素子は前記自発光素子上に設けられ、
前記光電変換素子の受光面の一部と、前記自発光素子の発光面の一部は重なるように設けられることを特徴とする自発光装置。 - 請求項１乃至請求項２１のいずれか１項に記載の前記自発光装置を用いることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278722A JP3865209B2 (ja) | 2000-09-19 | 2001-09-13 | 自発光装置、電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283584 | 2000-09-19 | ||
| JP2000-283584 | 2000-09-19 | ||
| JP2001278722A JP3865209B2 (ja) | 2000-09-19 | 2001-09-13 | 自発光装置、電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004317768A Division JP5072175B2 (ja) | 2000-09-19 | 2004-11-01 | 自発光装置の駆動方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002169511A JP2002169511A (ja) | 2002-06-14 |
| JP2002169511A5 JP2002169511A5 (ja) | 2005-07-07 |
| JP3865209B2 true JP3865209B2 (ja) | 2007-01-10 |
Family
ID=26600227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278722A Expired - Fee Related JP3865209B2 (ja) | 2000-09-19 | 2001-09-13 | 自発光装置、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3865209B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158483A3 (en) * | 2000-05-24 | 2003-02-05 | Eastman Kodak Company | Solid-state display with reference pixel |
| JP4302901B2 (ja) | 2001-02-27 | 2009-07-29 | 三星モバイルディスプレイ株式會社 | 発光体および発光システム |
| GB2381643A (en) * | 2001-10-31 | 2003-05-07 | Cambridge Display Tech Ltd | Display drivers |
| GB2381644A (en) | 2001-10-31 | 2003-05-07 | Cambridge Display Tech Ltd | Display drivers |
| KR20030044661A (ko) * | 2001-11-30 | 2003-06-09 | 오리온전기 주식회사 | 칼라 유기 ｅｌ 소자의 전류·전압 측정 장치 |
| GB2389952A (en) | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Driver circuits for electroluminescent displays with reduced power consumption |
| GB2389951A (en) * | 2002-06-18 | 2003-12-24 | Cambridge Display Tech Ltd | Display driver circuits for active matrix OLED displays |
| US8111222B2 (en) * | 2002-11-21 | 2012-02-07 | Koninklijke Philips Electronics N.V. | Method of improving the output uniformity of a display device |
| JP3950845B2 (ja) * | 2003-03-07 | 2007-08-01 | キヤノン株式会社 | 駆動回路及びその評価方法 |
| WO2004086345A1 (ja) * | 2003-03-27 | 2004-10-07 | Sanyo Electric Co., Ltd. | 表示むら補正方法 |
| JP2004326102A (ja) * | 2003-04-11 | 2004-11-18 | Semiconductor Energy Lab Co Ltd | 表示装置、車両用表示装置及び電子機器 |
| JP2007501953A (ja) * | 2003-08-08 | 2007-02-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセント表示装置 |
| GB0318613D0 (en) * | 2003-08-08 | 2003-09-10 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| KR100601368B1 (ko) * | 2003-09-08 | 2006-07-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 특성평가수단 |
| US6995519B2 (en) | 2003-11-25 | 2006-02-07 | Eastman Kodak Company | OLED display with aging compensation |
| JP4678134B2 (ja) * | 2004-03-19 | 2011-04-27 | 日本電気株式会社 | ディスプレイ焼付防止装置およびディスプレイ |
| JP2005292503A (ja) | 2004-03-31 | 2005-10-20 | Dainippon Printing Co Ltd | 有機ｅｌ表示装置 |
| US6989636B2 (en) * | 2004-06-16 | 2006-01-24 | Eastman Kodak Company | Method and apparatus for uniformity and brightness correction in an OLED display |
| JP2006091462A (ja) * | 2004-09-24 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4956955B2 (ja) * | 2005-10-07 | 2012-06-20 | ソニー株式会社 | 画像入出力装置、画像補正装置、画像補正プログラムおよび画像補正方法 |
| JP2007140325A (ja) * | 2005-11-22 | 2007-06-07 | Seiko Epson Corp | 発光制御装置、表示装置、電子機器、および発光装置の制御方法 |
| KR100759682B1 (ko) * | 2006-03-30 | 2007-09-17 | 삼성에스디아이 주식회사 | 유기 전계 발광표시장치 |
| JP4752624B2 (ja) * | 2006-05-31 | 2011-08-17 | セイコーエプソン株式会社 | 画像処理回路、画像表示装置、電子機器及び画像処理方法 |
| WO2008004290A1 (fr) * | 2006-07-05 | 2008-01-10 | Hitachi Plasma Display Limited | Écran plat |
| JP5408856B2 (ja) * | 2007-08-30 | 2014-02-05 | キヤノン株式会社 | 有機ｅｌ表示装置 |
| JP5213554B2 (ja) | 2008-07-10 | 2013-06-19 | キヤノン株式会社 | 表示装置及びその駆動方法 |
| JP5272885B2 (ja) * | 2009-05-12 | 2013-08-28 | ソニー株式会社 | 表示装置、光検出動作の制御方法 |
| KR101188053B1 (ko) * | 2010-08-06 | 2012-10-05 | 한국과학기술원 | 유기 발광 다이오드 구동 장치 |
| KR101101594B1 (ko) | 2010-08-20 | 2012-01-02 | 한국과학기술원 | 유기 발광 다이오드 구동 장치 |
| JP5312435B2 (ja) * | 2010-12-03 | 2013-10-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2013128565A1 (ja) * | 2012-02-28 | 2013-09-06 | 株式会社日本マイクロニクス | 照明補正装置 |
| JPWO2013128565A1 (ja) * | 2012-02-28 | 2015-07-30 | 株式会社日本マイクロニクス | 照明補正装置 |
| CN110364119B (zh) * | 2018-03-26 | 2021-08-31 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
| CN110070841B (zh) * | 2019-03-26 | 2020-11-27 | 深圳市嘉利达专显科技有限公司 | 一种显示屏的调校方法、装置及电子设备 |
| WO2020222061A1 (ja) * | 2019-04-29 | 2020-11-05 | 株式会社半導体エネルギー研究所 | 表示装置の動作方法 |
| WO2021166162A1 (ja) * | 2020-02-20 | 2021-08-26 | シャープ株式会社 | 表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181880A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Electric Equip Corp | 映像表示装置 |
| JP3280176B2 (ja) * | 1994-12-08 | 2002-04-30 | キヤノン株式会社 | 電子ビーム発生装置，画像表示装置並びにそれら装置の駆動方法 |
| JP2689917B2 (ja) * | 1994-08-10 | 1997-12-10 | 日本電気株式会社 | アクティブマトリクス型電流制御型発光素子の駆動回路 |
| JPH0943627A (ja) * | 1995-05-19 | 1997-02-14 | Sharp Corp | 液晶表示装置およびその製造方法 |
| EP0923067B1 (en) * | 1997-03-12 | 2004-08-04 | Seiko Epson Corporation | Pixel circuit, display device and electronic equipment having current-driven light-emitting device |
| JPH11109918A (ja) * | 1997-10-03 | 1999-04-23 | Futaba Corp | 有機ｅｌディスプレイ装置 |
| JP3267218B2 (ja) * | 1997-11-27 | 2002-03-18 | 松下電器産業株式会社 | 画像読み取り機能付き液晶表示装置 |
| JPH11282420A (ja) * | 1998-03-31 | 1999-10-15 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP2000227608A (ja) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | 液晶表示装置 |
-
2001
- 2001-09-13 JP JP2001278722A patent/JP3865209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002169511A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3865209B2 (ja) | 自発光装置、電子機器 | |
| JP4776829B2 (ja) | 自発光装置 | |
| US6774578B2 (en) | Self light emitting device and method of driving thereof | |
| JP6736599B2 (ja) | 表示装置 | |
| US9236005B2 (en) | Spontaneous light emitting device and driving method thereof | |
| JP6223523B2 (ja) | 発光装置 | |
| JP3732477B2 (ja) | 画素回路、発光装置および電子機器 | |
| JP4498669B2 (ja) | 半導体装置、表示装置、及びそれらを具備する電子機器 | |
| JP5358641B2 (ja) | 表示装置及び電子機器 | |
| JP4637958B2 (ja) | 半導体装置、表示装置、及び電子機器 | |
| JP5127099B2 (ja) | 電子装置、表示装置 | |
| JP2002304156A (ja) | 発光装置 | |
| JP5072175B2 (ja) | 自発光装置の駆動方法 | |
| JP4044568B2 (ja) | 画素回路、発光装置及び半導体装置 | |
| JP2008033367A (ja) | 半導体装置、発光装置 | |
| JP2005352511A (ja) | 半導体回路及び電子機器 | |
| JP2006072376A (ja) | 画素回路、発光装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |