JP2002173781A - Ulsi用の貴金属薄膜電極の製造方法 - Google Patents

Ulsi用の貴金属薄膜電極の製造方法

Info

Publication number
JP2002173781A
JP2002173781A JP2000369529A JP2000369529A JP2002173781A JP 2002173781 A JP2002173781 A JP 2002173781A JP 2000369529 A JP2000369529 A JP 2000369529A JP 2000369529 A JP2000369529 A JP 2000369529A JP 2002173781 A JP2002173781 A JP 2002173781A
Authority
JP
Japan
Prior art keywords
thin film
noble metal
film electrode
wafer
plating solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000369529A
Other languages
English (en)
Inventor
Masatsugu Kida
勝継 来田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP2000369529A priority Critical patent/JP2002173781A/ja
Priority to PCT/JP2001/010609 priority patent/WO2002046493A1/ja
Publication of JP2002173781A publication Critical patent/JP2002173781A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • C23C18/44Coating with noble metals using reducing agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【解決課題】ステップカバレッジに優れ、低コストでU
LSI用の貴金属薄膜電極を製造することのできる方法
を提供することを目的とする。 【解決手段】本発明は、少なくとも貴金属イオンと還元
剤とを含んでなる無電解貴金属めっき液とウエハーと接
触させることにより、貴金属を析出させるULSI用の
薄膜電極の製造方法である。本発明は、白金、イリジウ
ム、ルテニウム及びこれらの合金の薄膜電極の製造に好
適である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、DRAM等のUL
SI用の薄膜電極を製造する方法に関する。詳しくは、
ステップカバレッジの良好な高品質の貴金属薄膜電極を
高効率且つ低コストで製造することができる方法に関す
る。
【0002】
【従来の技術】近年の電子機器の小型化、高性能化への
要求に応えるべく、これらに搭載されるDRAM等いわ
ゆるULSIの微小化、高密度化が急速に進んでいる。
このようなULSIの微小化、高密度化に際しては、一
般的には構造上の設計変更により対応されるものである
が、近年では構造的改良のみでは十分に対応できないた
め、その材料の変更が検討されており、現在では構造的
改良と材質変更の双方の観点からの改良が試みられてい
る。
【0003】白金、ルテニウム、イリジウム等の貴金属
及びこれらの合金は、科学的特性のみならず電気的特性
にも特徴があり、高誘電材料又は強誘電材料として上記
ULSIの電極材料としての利用が期待されている。例
えば白金は、これら貴金属の中でも現在のところ試用例
のある金属であり、今後の利用が期待されている。
【0004】従来、薄膜電極の製造にあたっては、スパ
ッタリング法又はCVD法(化学気相蒸着法)が適用さ
れることが多く、貴金属薄膜電極についても同様である
が、これら従来の薄膜形成技術を用いた電極作製には次
のような問題がある。
【0005】スパッタリング法は、比較的高純度の薄膜
を製造することができるという利点がある。しかし、ス
パッタリング法はステップカバレッジ(段差被覆能)に
劣るという問題がある。これは、スパッタリング法では
ターゲットからはじき飛ばされる金属原子の運動が直線
的であるからであり、これは特に、凹凸を有する基板に
対しては陰部分の薄膜形成は困難とするものである。こ
れに対し、近年のULSIの電極構造は上述のように構
造的改良により、トレンチ(溝)構造、スタック構造と
いった立体構造が採用されていることが多いことから、
スパッタリング法は今後のULSIの電極製造に適用す
るのは困難であると考えられる。
【0006】一方、CVD法は、ステップカバレッジは
スパッタリング法に比べて良好であるが、薄膜純度の制
御が困難であり薄膜中に微量の炭素のコンタミネーショ
ンが生じる場合がある。この炭素のコンタミネーション
は薄膜の比抵抗に影響を与えることから、CVD法によ
り製造される薄膜電極にはその電気特性に問題が生じる
おそれがある。
【0007】また、CVD法で使用される原料ソース
(プレカーサー)には、一般に低融点で高い蒸気圧を有
する有機金属化合物が使用されることが多いが、貴金属
の有機化合物は高価である。これは、貴金属自体が高価
であることに加えて、CVD法に適用可能な有機金属化
合物の合成が困難であることによる。そして、これに加
えてCVD法における原料利用率(投入された原料ソー
ス量に対して薄膜として消費された原料ソースの量)は
低く、大半が廃棄物として処理されていることを併せて
考えると、CVD法による薄膜の製造コストは比較的高
価であるという問題がある。このことは、ULSIの量
産に際しその製造コストを上昇させることが懸念され
る。
【0008】
【発明が解決しようとする課題】以上を鑑みれば、今後
のULSIの小型化、高密度化への要求及びその量産に
対して応えるためには、その薄膜電極作製技術につい
て、ステップカバレッジに優れると共に、より低コスト
で実施可能な技術の確立が望まれるといえる。
【0009】本発明は以上のような背景の下になされた
ものであり、ステップカバレッジに優れ、低コストで貴
金属薄膜電極を製造することのできる方法を提供するこ
とを目的とする。
【0010】
【課題を解決するための手段】本発明者等は、上記課題
を解決すべく検討を行なった結果、ステップカバレッジ
に優れる薄膜形成技術としてのめっき法に着目した。め
っき法は、液体(めっき液)と基板との相互作用及びめ
っき液の自己触媒性により、めっき液中の金属イオンを
還元させて析出・堆積させる湿式の薄膜形成技術である
が、このような湿式法ならば微小なトレンチや複雑形状
の物体にもめっき液が浸透し、均一な薄膜形成が可能で
あると考えられるからである。
【0011】そして、本発明者は、めっき法を薄膜電極
作製に適用する場合においては、無電解めっき法が適当
であるとした。本発明者が電解めっき法を考慮しなかっ
たのは、電解めっき法によっても当然に貴金属を析出さ
せることは可能ではあるが、貴金属の電解めっきは、大
量の水素ガスが発生することが多く、この水素ガスが薄
膜に浸入しボイドの原因となり、薄膜の形態を悪化させ
ると共にその物性も悪化させ、薄膜電極の生産歩留まり
を悪化させることが懸念されるからである。そして、本
発明者によれば、この水素ガス発生による薄膜中のボイ
ド形成は、本発明が目的とする立体構造の薄膜を形成す
る場合に顕著であると考えられたからである。
【0012】即ち、本発明は、少なくとも貴金属イオン
と還元剤とを含んでなる無電解貴金属めっき液とウエハ
ーと接触させることにより、貴金属を析出させるULS
I用の薄膜電極の製造方法である。
【0013】ここで、本発明は、貴金属の薄膜電極を製
造するものであるが、本発明は、貴金属として特に、白
金、イリジウム、ルテニウムといった貴金属及びこれら
の貴金属合金の薄膜電極製造に好適である。そして、こ
れらの貴金属薄膜を製造するための無電解めっき液とし
ては、白金めっき液については、ジニトロジアミン白金
溶液、テトラアンミン白金水酸塩溶液、ヘキサアミノ白
金水酸塩溶液等を適用することができる。また、イリジ
ウムめっき液については硫酸イリジウム溶液、ペンタア
ンミンアクアイリジウム塩酸等が適用される。そして、
ルテニウムめっき液としては、硫酸ルテニウム溶液、テ
トラアンミンジアクアルテニウムリン酸塩溶液が適用で
きる。これらのめっき液の原料となる貴金属塩は、合成
も比較的容易であり、その価格はCVD法で使用される
有機金属化合物よりもかなり安価である。従って、これ
らのめっき液を適用することにより貴金属薄膜電極を安
価に製造することができる。
【0014】また、これらの無電解めっき液に添加され
る還元剤としては、ヒドラジン、シュウ酸、ギ酸、次亜
リン酸、ジメチルアミンボロンハイドライド等が添加さ
れる。これらの還元剤は、めっき液の種類に応じて、ま
た、めっき液の安定性を害さない程度に添加される。
【0015】尚、これらの無電解めっき液を用いた薄膜
電極製造においては、めっき進行中に液組成の分解が生
じるのを抑制するため適宜に安定化剤を添加しても良
い。この安定化剤としては、有機硫黄化合物、有機カル
ボン酸、有機アミン化合物がある。また、本発明が対象
とする薄膜電極はnmオーダーの極めて微小な範囲での
膜厚制御が要求されるものであることから、製造される
薄膜のモホロジーを良好とするために、レベリング剤
(平滑剤)を添加しても良い。このレベリング剤として
は、イオン系、非イオン系の界面活性剤が適用できる。
【0016】ここで、めっき液をウエハーに接触させる
方法としては、被めっき物であるウエハーをめっき液が
充填されためっき槽に浸漬する浸漬法により行なうのが
一般的である。これに対し、より効率的で高品質の薄膜
電極の作製を考慮すれば、ウエハーを回転させながらこ
れにめっき液を滴下して、めっき液を接触させるのが好
ましい。ウエハーを回転させることによりその表面に均
一にめっき液が行き渡り均一な薄膜を形成することがで
きるからである。また、微細なトレンチや立体構造を有
するウエハーに対しても所望の箇所にめっき液を浸透さ
せ確実に薄膜を形成することができる。
【0017】また、本発明における薄膜電極製造法にお
いては、ウエハー上の電極作製を行なう箇所について、
触媒処理、即ち、予め電極とする貴金属と同じ貴金属を
触媒層として生成させておくのが好ましい。この触媒層
の厚さは薄いもので良く、数nm程度で良い。また、触
媒層の形成方法は、スパッタリング法、CVD法により
形成するのが好ましい。
【0018】
【発明の実施の形態】以下、本発明の好適な実施形態を
図面と共に説明する。
【0019】第1実施形態:本実施形態では、予めトレ
ンチが刻まれたSiウエハーに無電解めっき処理を行な
って白金電極を作製し、その白金純度及びステップカバ
レッジを確認することとした。幅0.5μm、深さ1.
5μmのトレンチが刻まれたシリコンウエハーに、スパ
ッタリングにてチタンを10nm蒸着した後、触媒層と
して白金5nmをスパッタリングで蒸着した。そして、
このウエハーを下記に示す組成の無電解白金めっきに浸
漬して白金薄膜を製造した。めっき液への浸漬時間は、
1分30秒とした。
【0020】 テトラアンミン白金水酸塩 2g/L(Pt換算) 28%アンモニア水 50mL/L ヒドラジン一水和物 3mL/L pH 11.0 液温 60℃
【0021】この結果、析出速度2μm/hで50nm
の白金薄膜が得られ、その純度は99.96%であっ
た。また、その厚さも均一で、ステップカバレッジは1
00%と極めて良好な値であることが確認された。図1
は、この際製造された白金薄膜電極のSEM像を示すも
のである。図1中の白色部分が白金を示すものである
が、トレンチ内部壁面も白金で被覆されており、良好な
ステップカバレッジを有することが確認された。
【0022】第2実施形態:本実施形態では、第1実施
形態と同様のSiウエハーを下記組成の無電解白金めっ
き液に浸漬して、白金薄膜電極を製造した。Siウエハ
ーの前処理は第1実施形態と同様である。また、めっき
液への浸漬時間は、1分40秒とした。
【0023】 ジニトロアンミン白金水酸塩 2g/L(Pt換算) 28%アンモニア水 50mL/L ヒドラジン一水和物 3mL/L pH 11.0 液温 60℃
【0024】この結果、析出速度1.8μm/hで50
nmの白金薄膜が得られ、その純度は99.97%であ
った。また、その厚さも均一で、ステップカバレッジは
100%と極めて良好な値であることが確認された。
【0025】第3実施形態:本実施形態では、第1実施
形態と同様のSiウエハーを下記組成の無電解イリジウ
ムめっき液に浸漬して、イリジウム薄膜電極を製造し
た。Siウエハーの前処理は第1実施形態と同様であ
る。めっき液への浸漬時間は、10分とした。
【0026】 硫酸イリジウム 4g/L(Ir換算) 硫酸 10mL/L シュウ酸 30g/L pH 1.0以下 液温 60℃
【0027】この結果、析出速度0.3μm/hで50
nmのイリジウム薄膜が得られ、その純度は99.96
%で、その厚さも均一であった。
【0028】第4実施形態:本実施形態では、第1実施
形態と同様のSiウエハーを下記組成の無電解イリジウ
ムめっき液に浸漬して、イリジウム薄膜電極を製造し
た。Siウエハーの前処理は第1実施形態と同様であ
る。めっき液への浸漬時間は、2分30秒とした。
【0029】 ペンタアンミンアクアイリジウム塩酸 3g/L(Ir換算) アンモニア水 50mL/L ヒドラジン一水和物 3mL/L pH 11.0 液温 60℃
【0030】この結果、析出速度1.2μm/hで50
nmのイリジウム薄膜が得られ、その純度は99.96
%で、その厚さも均一であった。
【0031】第5実施形態:本実施形態では、第1実施
形態と同様のSiウエハーを下記組成の無電解ルテニウ
ムめっき液に浸漬して、ルテニウム薄膜電極を製造し
た。Siウエハーの前処理は第1実施形態と同様であ
る。めっき液への浸漬時間は、3分45秒とした。
【0032】 テトラアンミンジアクアルテニウムリン酸塩 2g/L(Ru換算) 28%アンモニア水 50mL/L ヒドラジン一水和物 3mL/L pH 11.0 液温 60℃
【0033】この結果、析出速度1.6μm/hで50
nmのルテニウム薄膜が得られ、その純度は99.97
%で、その厚さも均一であった。
【0034】第6実施形態:本実施形態では、第1実施
形態と同様のSiウエハーを下記組成の無電解ルテニウ
ムめっき液に浸漬して、ルテニウム薄膜電極を製造し
た。Siウエハーの前処理は第1実施形態と同様であ
る。めっき液への浸漬時間は、10分とした。
【0035】 硫酸ルテニウム 2g/L(Ru換算) 硫酸 20mL/L ギ酸 50mL/L pH 1.0以下 液温 80℃
【0036】この結果、析出速度0.5μm/hで50
nmのルテニウム薄膜が得られ、その純度は99.97
%で、その厚さも均一であった。
【0037】第7実施形態:本実施形態では、第1実施
形態で製造した無電解白金めっき液を用いて、図2に示
す薄膜電極製造装置1を用いて、白金薄膜の製造を行な
った。図2において、調製タンク2から導入させるめっ
き液は、ヒーター3にて加熱され所定温度となった後フ
ィルター4を通過してウエハー5上に滴下される。ウエ
ハー5は、回転板(スピンコーター)6上に載置されて
回転している。そして、滴下されためっき液はウエハー
5に付着しつつ拡散して白金を析出させる。尚、未反応
のめっき液及び反応後のめっき液は、回収タンク7で回
収し、調整タンク2に戻され再利用される。また、調製
タンク2では、白金濃度、還元剤濃度。pHを分析して
これらの値が適正値となるようにめっき液の補充がなさ
れる。
【0038】そして、この薄膜電極製造装置1におい
て、めっき液の滴下速度を500mL/h、スピンコー
ターの回転速度を100rpm、めっき時間5分として
めっき処理を行なったところ、第1実施形態と同様にト
レンチ内部にまで白金薄膜が生成しているのが確認され
た。
【0039】
【発明の効果】以上説明したように本発明によれば、ス
テップカバレッジを良好な状態でULSI用の貴金属薄
膜電極を効率的に製造することができる。特に、本発明
は、今後立体構造の採用に伴うULSIの高密度化に対
応可能なものである。また、本発明は比較的安価な無電
解めっき液を基に白金を析出させて薄膜電極とする方法
であるから、薄膜の製造コストを低減化することができ
る。従って、本発明によれば、今後のULSIの量産化
による製造コストの低減という要求にも応えることがで
きる。
【図面の簡単な説明】
【図1】 第1実施形態で製造された白金薄膜電極のS
EM像。
【図2】 第7実施形態で使用した電極作製装置の概略
図。
【符号の説明】
1 薄膜電極製造装置 2 調製タンク 3 ヒーター 4 フィルター 5 ウエハー 6 スピンコーター 7 回収タンク
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K022 AA05 BA18 BA31 BA32 CA06 DA01 DB18 DB26 DB28 DB29 DB30 4M104 AA01 BB04 BB14 CC01 DD06 DD15 DD28 DD37 DD53 FF13 FF22 FF27 GG16 HH13 HH20 5F083 AD00 FR00 GA27 GA30 JA38 ZA30

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも貴金属イオンと還元剤とを含
    んでなる無電解貴金属めっき液とウエハーと接触させる
    ことにより、貴金属を析出させるULSI用の薄膜電極
    の製造方法。
  2. 【請求項2】ウエハーを回転させると共に、該ウエハー
    上にめっき液を滴下して貴金属を析出させる請求項1記
    載のULSI用の薄膜電極の製造方法。
  3. 【請求項3】ウエハー上の電極を製造する部位に、電極
    と同一の金属からなる触媒層を形成した後に、貴金属を
    析出させる請求項1又は請求項2記載のULSI用の薄
    膜電極の製造方法。
  4. 【請求項4】貴金属は、白金、イリジウム、ルテニウム
    及びこれらの合金である請求項1〜請求項3記載のUL
    SI用の薄膜電極の製造方法。
JP2000369529A 2000-12-05 2000-12-05 Ulsi用の貴金属薄膜電極の製造方法 Pending JP2002173781A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000369529A JP2002173781A (ja) 2000-12-05 2000-12-05 Ulsi用の貴金属薄膜電極の製造方法
PCT/JP2001/010609 WO2002046493A1 (fr) 2000-12-05 2001-12-05 Fabrication d'une electrode a couche mince de metal noble pour systemes de super-integration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000369529A JP2002173781A (ja) 2000-12-05 2000-12-05 Ulsi用の貴金属薄膜電極の製造方法

Publications (1)

Publication Number Publication Date
JP2002173781A true JP2002173781A (ja) 2002-06-21

Family

ID=18839549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000369529A Pending JP2002173781A (ja) 2000-12-05 2000-12-05 Ulsi用の貴金属薄膜電極の製造方法

Country Status (2)

Country Link
JP (1) JP2002173781A (ja)
WO (1) WO2002046493A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016089203A (ja) * 2014-10-31 2016-05-23 石福金属興業株式会社 無電解白金めっき浴

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3318001A1 (de) * 1982-05-20 1983-11-24 General Electric Co., Schenectady, N.Y. Verfahren zum stromlosen abscheiden von platin auf silicium
JP3341401B2 (ja) * 1993-10-22 2002-11-05 松下電器産業株式会社 めっき法による配線金属膜形成方法
JPH0978250A (ja) * 1995-09-11 1997-03-25 Kao Corp 導電性パターンの形成方法
JPH11186697A (ja) * 1997-12-19 1999-07-09 Fuji Film Olin Kk 金属画像の形成方法
JP2000064087A (ja) * 1998-08-17 2000-02-29 Dainippon Screen Mfg Co Ltd 基板メッキ方法及び基板メッキ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016089203A (ja) * 2014-10-31 2016-05-23 石福金属興業株式会社 無電解白金めっき浴

Also Published As

Publication number Publication date
WO2002046493A1 (fr) 2002-06-13

Similar Documents

Publication Publication Date Title
US5240497A (en) Alkaline free electroless deposition
CN100348775C (zh) 无电镀敷法和在其上形成金属镀层的半导体晶片
JP3332668B2 (ja) 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JP3654354B2 (ja) 超lsi配線板及びその製造方法
US8980420B2 (en) Composite material comprising silicon matrix and method of producing the same
US5017516A (en) Method of manufacturing a semiconductor device
JP2003514115A (ja) パターン基板およびパターンなし基板上に金属および金属合金被膜を形成するための化学流体被着
TW444238B (en) A method of making thin film
JP4861436B2 (ja) コバルト系列合金無電解鍍金溶液及び無電解鍍金方法
US20100144144A1 (en) Electroless plating bath composition and method of use
US20120028073A1 (en) Process for electroplating of copper
TWI509104B (zh) 釕之無電沈積用之鍍覆溶液
JP2002173781A (ja) Ulsi用の貴金属薄膜電極の製造方法
TW521325B (en) Seed layer deposition
US20040005468A1 (en) Method of providing a metallic contact on a silicon solar cell
CN102471918A (zh) 无电沉积溶液和工艺控制
US4910049A (en) Conditioning a dielectric substrate for plating thereon
JP2833393B2 (ja) 無電解銅メッキ法
US7780772B2 (en) Electroless deposition chemical system limiting strongly adsorbed species
JP3461293B2 (ja) 成膜方法
KR101100084B1 (ko) 구리배선 형성방법
KR100406592B1 (ko) 반도체 금속막 형성방법
TW202336273A (zh) 無電解電鍍液及配線基板之製造方法
TWI283272B (en) Method of processing a substrate
Shacham-Diamand et al. Electrochemical Study and Material Characterization of Electroless CoNiWPB Thin Films