JP2002158335A - 半導体装置の配線構造およびその設計方法 - Google Patents
半導体装置の配線構造およびその設計方法Info
- Publication number
- JP2002158335A JP2002158335A JP2000355495A JP2000355495A JP2002158335A JP 2002158335 A JP2002158335 A JP 2002158335A JP 2000355495 A JP2000355495 A JP 2000355495A JP 2000355495 A JP2000355495 A JP 2000355495A JP 2002158335 A JP2002158335 A JP 2002158335A
- Authority
- JP
- Japan
- Prior art keywords
- line
- wiring
- power supply
- clock
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 クロックノイズを確実に遮断しながらレイア
ウト面積を縮小できる半導体装置の配線構造およびその
設計方法を提供する。 【解決手段】 クロック線１０と、格子形状を有するＶ
ＤＤ線１２およびＧＮＤ線１４とを備える半導体装置の
配線構造において、ＶＤＤ線１２およびＧＮＤ線１４の
うち内部配線部１２Ｖ，１４Ｖおよび１２Ｐ，１４Ｐを
クロック線１０に平行に、かつ、クロック線１０を間に
挟む配線対にして配設し、電源を供給するとともにクロ
ック信号に起因するノイズを遮断するシールド兼用配線
部としても機能させる。
ウト面積を縮小できる半導体装置の配線構造およびその
設計方法を提供する。 【解決手段】 クロック線１０と、格子形状を有するＶ
ＤＤ線１２およびＧＮＤ線１４とを備える半導体装置の
配線構造において、ＶＤＤ線１２およびＧＮＤ線１４の
うち内部配線部１２Ｖ，１４Ｖおよび１２Ｐ，１４Ｐを
クロック線１０に平行に、かつ、クロック線１０を間に
挟む配線対にして配設し、電源を供給するとともにクロ
ック信号に起因するノイズを遮断するシールド兼用配線
部としても機能させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＬＳＩのレイアウトにおける電源線およびク
ロックシールド線の配線手法を対象とする。
し、特に、ＬＳＩのレイアウトにおける電源線およびク
ロックシールド線の配線手法を対象とする。
【０００２】
【従来の技術】従来の技術による半導体装置の配線設計
方法について図３のレイアウト図を参照しながら説明す
る。図３に示す半導体装置１００は、多層配線の構造で
形成され、これらの配線には、ＶＤＤ線１０２と、ＧＮ
Ｄ線１０４と、クロック線１１０と、クロックシールド
線１１２，１１４とが含まれる。ＶＤＤ線１０２および
ＧＮＤ線１０４は、いずれも格子の平面形状を有するよ
うに形成される。また、クロックシールド線１１２，１
１４は、クロック線１１０を両側から挟み込むようにク
ロック線１１０に平行に配設され、それぞれＶＤＤとＧ
ＮＤにバイアスされている。このように、従来は、クロ
ックシールド線１１２，１１４を各電源配線１０２，１
０４に独立して配設することにより、クロック信号によ
るノイズを遮断して誤動作の発生を防止していた。
方法について図３のレイアウト図を参照しながら説明す
る。図３に示す半導体装置１００は、多層配線の構造で
形成され、これらの配線には、ＶＤＤ線１０２と、ＧＮ
Ｄ線１０４と、クロック線１１０と、クロックシールド
線１１２，１１４とが含まれる。ＶＤＤ線１０２および
ＧＮＤ線１０４は、いずれも格子の平面形状を有するよ
うに形成される。また、クロックシールド線１１２，１
１４は、クロック線１１０を両側から挟み込むようにク
ロック線１１０に平行に配設され、それぞれＶＤＤとＧ
ＮＤにバイアスされている。このように、従来は、クロ
ックシールド線１１２，１１４を各電源配線１０２，１
０４に独立して配設することにより、クロック信号によ
るノイズを遮断して誤動作の発生を防止していた。
【０００３】
【発明が解決しようとする課題】しかしながら、近年、
半導体装置の高速化がより一層向上し、これに伴ってク
ロック線の配線ピッチも一層狭くなり、シールド配線が
配線領域内に占める割合が大きくなってきている。この
結果、一般信号の配線領域が少なくなり、レイアウト面
積が却って増大する、という問題があった。
半導体装置の高速化がより一層向上し、これに伴ってク
ロック線の配線ピッチも一層狭くなり、シールド配線が
配線領域内に占める割合が大きくなってきている。この
結果、一般信号の配線領域が少なくなり、レイアウト面
積が却って増大する、という問題があった。
【０００４】本発明は上記事情に鑑みてなされたもので
あり、その目的は、クロックノイズを確実に遮断しなが
らレイアウト面積を縮小できる半導体装置の配線構造お
よびその設計方法を提供することにある。
あり、その目的は、クロックノイズを確実に遮断しなが
らレイアウト面積を縮小できる半導体装置の配線構造お
よびその設計方法を提供することにある。
【０００５】
【課題を解決するための手段】従来、クロックシールド
線は、各電源配線に独立して配設されていながら、各電
源配線とそれぞれ同一の電位にバイアスされている。本
願発明者は、この点に着目し、上記課題の解決のため
に、電源配線の一部に電源を供給する機能とクロックノ
イズを遮断する機能とを持たせることに想到した。
線は、各電源配線に独立して配設されていながら、各電
源配線とそれぞれ同一の電位にバイアスされている。本
願発明者は、この点に着目し、上記課題の解決のため
に、電源配線の一部に電源を供給する機能とクロックノ
イズを遮断する機能とを持たせることに想到した。
【０００６】即ち、本発明によれば、クロック信号を供
給するクロック線と、上記クロック線に隣接して上記ク
ロック線に平行に配設されて電源を供給するとともに上
記クロック信号に起因するノイズを遮断するシールド兼
用配線部を含む電源配線と、を備える半導体装置の配線
構造が提供される。
給するクロック線と、上記クロック線に隣接して上記ク
ロック線に平行に配設されて電源を供給するとともに上
記クロック信号に起因するノイズを遮断するシールド兼
用配線部を含む電源配線と、を備える半導体装置の配線
構造が提供される。
【０００７】上記半導体の配線構造によれば、電源を供
給するとともに上記クロック信号に起因するノイズを遮
断するシールド兼用配線部を含む電源配線を備えるの
で、従来の技術においてシールド専用線に用いられてき
た配線領域を一般信号の配線のために用いることができ
る。これにより、上記専用線に用いられてきた分だけ、
レイアウトの面積を縮小することができる。
給するとともに上記クロック信号に起因するノイズを遮
断するシールド兼用配線部を含む電源配線を備えるの
で、従来の技術においてシールド専用線に用いられてき
た配線領域を一般信号の配線のために用いることができ
る。これにより、上記専用線に用いられてきた分だけ、
レイアウトの面積を縮小することができる。
【０００８】本発明にかかる半導体装置の配線構造の好
適な実施態様において、上記電源配線は、格子の平面形
状をなすように配設される。
適な実施態様において、上記電源配線は、格子の平面形
状をなすように配設される。
【０００９】また、本発明によれば、クロック信号を供
給するクロック線と、格子の平面形状で配置される電源
配線と、を備える半導体装置の配線構造の設計方法であ
って、電源仕様に基づいて決定される上記電源配線が第
１の幅の配線幅を有し、かつ上記電源配線のピッチと、
クロック仕様に基づいて決定される上記クロック線の対
応するピッチとの間に差異がある場合に、上記電源配線
のピッチを上記クロック線の対応するピッチに合致させ
るとともに、上記電源仕様を満たす範囲内で上記電源配
線の配線幅を上記差異に応じた分だけ上記第１の幅より
も狭くし、上記格子の周辺を除く形状部分に対応する上
記電源配線の内部配線部を上記クロック線に隣接して平
行に配置する、半導体装置の配線構造の設計方法が提供
される。
給するクロック線と、格子の平面形状で配置される電源
配線と、を備える半導体装置の配線構造の設計方法であ
って、電源仕様に基づいて決定される上記電源配線が第
１の幅の配線幅を有し、かつ上記電源配線のピッチと、
クロック仕様に基づいて決定される上記クロック線の対
応するピッチとの間に差異がある場合に、上記電源配線
のピッチを上記クロック線の対応するピッチに合致させ
るとともに、上記電源仕様を満たす範囲内で上記電源配
線の配線幅を上記差異に応じた分だけ上記第１の幅より
も狭くし、上記格子の周辺を除く形状部分に対応する上
記電源配線の内部配線部を上記クロック線に隣接して平
行に配置する、半導体装置の配線構造の設計方法が提供
される。
【００１０】上記半導体装置の配線構造の設計方法によ
れば、上記電源配線のピッチを上記クロック配線の対応
するピッチに合致させ、電源配線の内部配線部を上記ク
ロック線に隣接して平行に配置させるので、上記内部配
線部について、電源を供給するだけでなく、上記クロッ
ク信号に起因するノイズを遮断するシールド兼用配線部
としても機能させることができる。この結果、従来、シ
ールド専用線に用いられてきた配線領域を一般信号の配
線のために用いることができるので、その分だけレイア
ウトの面積を縮小することができる。この一方、上記電
源仕様を満たす範囲内で上記電源配線の配線幅を上記差
異に応じた分だけ上記第１の幅よりも狭くするので、半
導体装置全体に占める電源配線の領域は変化しない。
れば、上記電源配線のピッチを上記クロック配線の対応
するピッチに合致させ、電源配線の内部配線部を上記ク
ロック線に隣接して平行に配置させるので、上記内部配
線部について、電源を供給するだけでなく、上記クロッ
ク信号に起因するノイズを遮断するシールド兼用配線部
としても機能させることができる。この結果、従来、シ
ールド専用線に用いられてきた配線領域を一般信号の配
線のために用いることができるので、その分だけレイア
ウトの面積を縮小することができる。この一方、上記電
源仕様を満たす範囲内で上記電源配線の配線幅を上記差
異に応じた分だけ上記第１の幅よりも狭くするので、半
導体装置全体に占める電源配線の領域は変化しない。
【００１１】本発明にかかる半導体装置の配線構造また
はその設計方法において、上記電源配線は、ＶＤＤ線も
しくはＧＮＤ線、または、ＶＤＤ線およびＧＮＤ線を含
み、さらに、上記電源配線がＶＤＤ線およびＧＮＤ線を
含む場合は、上記ＶＤＤ線のシールド兼用配線部と上記
ＧＮＤ線のシールド兼用配線部とは、上記クロック線を
間に挟むように配設される。
はその設計方法において、上記電源配線は、ＶＤＤ線も
しくはＧＮＤ線、または、ＶＤＤ線およびＧＮＤ線を含
み、さらに、上記電源配線がＶＤＤ線およびＧＮＤ線を
含む場合は、上記ＶＤＤ線のシールド兼用配線部と上記
ＧＮＤ線のシールド兼用配線部とは、上記クロック線を
間に挟むように配設される。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態のいく
つかについて図面を参照しながら説明する。
つかについて図面を参照しながら説明する。
【００１３】（１）第１の実施形態 図１は、本発明にかかる半導体装置の配線構造の第１の
実施の形態の概略構成を説明する配線レイアウト図であ
る。同図に示す半導体装置１は、格子の平面形状を有す
るＶＤＤ線１２と、このＶＤＤ線１２と同一ピッチの格
子の平面形状を有するＧＮＤ線１４と、クロック線１０
とを備える。ＶＤＤ線１２を構成する配線部のうち、周
辺の配線部を１２Ｒ、内部の配線部を１２Ｖ（紙面上下
方向）および１２Ｐ（紙面左右方向）とし、また、ＧＮ
Ｄ線１４についても同様に、周辺の配線部を１４Ｒ、内
部の配線部を１４Ｖ（紙面上下方向）および１４Ｐ（紙
面左右方向）とすると、クロック線１０は、対をなすＶ
ＤＤ線１２とＧＮＤ線１４のうち、周辺部１２Ｒ，１４
Ｒを除く格子内部の配線対１２Ｖ，１４Ｖ、および１２
Ｐ，１４Ｐにそれぞれ挟まれるようにこれらの配線対１
２Ｖ，１４Ｖ、および１２Ｐ，１４Ｐにそれぞれ平行に
配設される。
実施の形態の概略構成を説明する配線レイアウト図であ
る。同図に示す半導体装置１は、格子の平面形状を有す
るＶＤＤ線１２と、このＶＤＤ線１２と同一ピッチの格
子の平面形状を有するＧＮＤ線１４と、クロック線１０
とを備える。ＶＤＤ線１２を構成する配線部のうち、周
辺の配線部を１２Ｒ、内部の配線部を１２Ｖ（紙面上下
方向）および１２Ｐ（紙面左右方向）とし、また、ＧＮ
Ｄ線１４についても同様に、周辺の配線部を１４Ｒ、内
部の配線部を１４Ｖ（紙面上下方向）および１４Ｐ（紙
面左右方向）とすると、クロック線１０は、対をなすＶ
ＤＤ線１２とＧＮＤ線１４のうち、周辺部１２Ｒ，１４
Ｒを除く格子内部の配線対１２Ｖ，１４Ｖ、および１２
Ｐ，１４Ｐにそれぞれ挟まれるようにこれらの配線対１
２Ｖ，１４Ｖ、および１２Ｐ，１４Ｐにそれぞれ平行に
配設される。
【００１４】このように、本実施形態によれば、周辺部
分を除く格子の内部において対をなすＶＤＤ線およびＧ
ＮＤ線１２Ｖ，１４Ｖ、１２Ｐ，１４Ｐにそれぞれ挟ま
れるようにクロック線１０を配設するので、これらＶＤ
Ｄ線およびＧＮＤ線１２Ｖ，１４Ｖ、１２Ｐ，１４Ｐが
トランジスタなどの素子に電源を供給する電源線として
機能するだけでなく、クロック線１０のシールド線とし
ても機能する。これにより、従来は、クロックノイズを
遮断するための専用線に用いられてきた配線領域を一般
信号の配線のために用いることができる。この結果、そ
の分だけレイアウトの面積を縮小することができる。な
お、本実施形態において、クロック線１０に隣接してこ
れに平行に配設する配線部を含む電源配線として、一方
にＶＤＤ線１２、他方にＧＮＤ線１４を設けたが、これ
に限ることなく、双方ともにＶＤＤ線１２または双方と
もにＧＮＤ線１４を設けても良い。
分を除く格子の内部において対をなすＶＤＤ線およびＧ
ＮＤ線１２Ｖ，１４Ｖ、１２Ｐ，１４Ｐにそれぞれ挟ま
れるようにクロック線１０を配設するので、これらＶＤ
Ｄ線およびＧＮＤ線１２Ｖ，１４Ｖ、１２Ｐ，１４Ｐが
トランジスタなどの素子に電源を供給する電源線として
機能するだけでなく、クロック線１０のシールド線とし
ても機能する。これにより、従来は、クロックノイズを
遮断するための専用線に用いられてきた配線領域を一般
信号の配線のために用いることができる。この結果、そ
の分だけレイアウトの面積を縮小することができる。な
お、本実施形態において、クロック線１０に隣接してこ
れに平行に配設する配線部を含む電源配線として、一方
にＶＤＤ線１２、他方にＧＮＤ線１４を設けたが、これ
に限ることなく、双方ともにＶＤＤ線１２または双方と
もにＧＮＤ線１４を設けても良い。
【００１５】（２）第２の実施形態 図２は、本発明にかかる半導体装置の配線構造の第２の
実施の形態の概略構成を説明する配線レイアウト図であ
る。図２に示す半導体装置２は、格子の平面形状を有す
るＶＤＤ線２２と、このＶＤＤ線２２と同一ピッチの格
子の平面形状を有するＧＮＤ線２４と、クロック線２０
とを備える。本実施形態は、クロック仕様により要求さ
れるクロック線の配線ピッチが電源仕様により決定され
る電源配線の配線ピッチよりも狭い場合に、本発明にか
かる配線構造の設計方法を用いて構成された一形態を示
す。図１に示す半導体装置の縦方向（紙面上下方向）の
配線ピッチＰ１（例えば配線部１２Ｐ相互間の距離）が
電源仕様に従ったピッチであるとすると、図２に示す半
導体装置２において、クロック線２０の縦方向（紙面上
下方向）のクロック仕様による配線ピッチＰ２は、電源
配線２２，２４の縦方向における本来の配線ピッチＰ１
よりも小さくなっている。このような場合に、電源線２
２，２４の配線ピッチＰ１をクロック線２０の配線ピッ
チＰ２に合致させる一方、電源仕様を満たす範囲内で電
源線２２，２４の配線幅をピッチが狭くなった分だけ本
来の配線幅よりも狭くする。このようにしてクロック線
２０のピッチとこれに対応する電源配線２２，２４のピ
ッチとを合致させた上で、格子内部に位置するＶＤＤ配
線部２２Ｖ，２２ＰとＧＮＤ配線部２４Ｖ，２４Ｐとを
クロック線２０を間に挟むように配設する。これによ
り、上述した第１の実施形態と同様に、ＶＤＤ線２２の
内部配線部２２Ｖ，２２ＰとＧＮＤ線２４の内部配線部
２４Ｖ，２４Ｐとを電源配線としてのみならず、シール
ド配線としても機能させることができる。これにより、
従来専用線に用いられてきた配線領域の分だけレイアウ
トの面積を縮小することができる。電源配線２２，２４
のピッチは、クロック線２０のピッチ２に合致させたた
めにもとの配線ピッチＰ１よりも狭くなっているが、そ
の分に対応して電源配線２２，２４の配線幅を電源仕様
を満たす範囲内で狭くしているので、半導体装置全体に
占める電源配線の領域は変化しない。なお、本実施形態
においても、クロック線２０に隣接してこれに平行に配
設する配線部を含む電源配線として、一方にＶＤＤ線２
２、他方にＧＮＤ線２４を設けたが、これに限ることな
く、双方ともにＶＤＤ線２２、または双方ともにＧＮＤ
線２４を設けても良い。
実施の形態の概略構成を説明する配線レイアウト図であ
る。図２に示す半導体装置２は、格子の平面形状を有す
るＶＤＤ線２２と、このＶＤＤ線２２と同一ピッチの格
子の平面形状を有するＧＮＤ線２４と、クロック線２０
とを備える。本実施形態は、クロック仕様により要求さ
れるクロック線の配線ピッチが電源仕様により決定され
る電源配線の配線ピッチよりも狭い場合に、本発明にか
かる配線構造の設計方法を用いて構成された一形態を示
す。図１に示す半導体装置の縦方向（紙面上下方向）の
配線ピッチＰ１（例えば配線部１２Ｐ相互間の距離）が
電源仕様に従ったピッチであるとすると、図２に示す半
導体装置２において、クロック線２０の縦方向（紙面上
下方向）のクロック仕様による配線ピッチＰ２は、電源
配線２２，２４の縦方向における本来の配線ピッチＰ１
よりも小さくなっている。このような場合に、電源線２
２，２４の配線ピッチＰ１をクロック線２０の配線ピッ
チＰ２に合致させる一方、電源仕様を満たす範囲内で電
源線２２，２４の配線幅をピッチが狭くなった分だけ本
来の配線幅よりも狭くする。このようにしてクロック線
２０のピッチとこれに対応する電源配線２２，２４のピ
ッチとを合致させた上で、格子内部に位置するＶＤＤ配
線部２２Ｖ，２２ＰとＧＮＤ配線部２４Ｖ，２４Ｐとを
クロック線２０を間に挟むように配設する。これによ
り、上述した第１の実施形態と同様に、ＶＤＤ線２２の
内部配線部２２Ｖ，２２ＰとＧＮＤ線２４の内部配線部
２４Ｖ，２４Ｐとを電源配線としてのみならず、シール
ド配線としても機能させることができる。これにより、
従来専用線に用いられてきた配線領域の分だけレイアウ
トの面積を縮小することができる。電源配線２２，２４
のピッチは、クロック線２０のピッチ２に合致させたた
めにもとの配線ピッチＰ１よりも狭くなっているが、そ
の分に対応して電源配線２２，２４の配線幅を電源仕様
を満たす範囲内で狭くしているので、半導体装置全体に
占める電源配線の領域は変化しない。なお、本実施形態
においても、クロック線２０に隣接してこれに平行に配
設する配線部を含む電源配線として、一方にＶＤＤ線２
２、他方にＧＮＤ線２４を設けたが、これに限ることな
く、双方ともにＶＤＤ線２２、または双方ともにＧＮＤ
線２４を設けても良い。
【００１６】
【発明の効果】以上詳述したとおり、本発明は、以下の
効果を奏する。
効果を奏する。
【００１７】即ち、本発明にかかる半導体装置の配線構
造によれば、クロック線に隣接して平行に配設され、電
源を供給するとともにクロック信号に起因するノイズを
遮断するシールド兼用配線部を含む電源配線を備えるの
で、従来の技術においてシールド専用線に用いられてき
た配線領域を一般信号の配線のために用いることができ
る。これにより、上記専用線に用いられてきた分だけ、
レイアウトの面積を縮小することができる。
造によれば、クロック線に隣接して平行に配設され、電
源を供給するとともにクロック信号に起因するノイズを
遮断するシールド兼用配線部を含む電源配線を備えるの
で、従来の技術においてシールド専用線に用いられてき
た配線領域を一般信号の配線のために用いることができ
る。これにより、上記専用線に用いられてきた分だけ、
レイアウトの面積を縮小することができる。
【００１８】また、本発明にかかる半導体装置の配線構
造の設計方法によれば、電源配線のピッチをクロック配
線の対応するピッチに合致させ、電源配線の内部配線部
を上記クロック線に隣接して平行に配置させるので、上
記内部配線部について、電源を供給するだけでなく、シ
ールド兼用配線部としても機能させることができる。こ
れにより、クロック仕様によるクロック線のピッチと電
源仕様による電源配線のピッチに差異がある場合でも、
レイアウトの面積を縮小することができる。さらに、上
記電源仕様を満たす範囲内で上記電源配線の配線幅を上
記ピッチの差異に応じた分だけ狭くするので、半導体装
置全体に占める電源配線の領域は変化しない。
造の設計方法によれば、電源配線のピッチをクロック配
線の対応するピッチに合致させ、電源配線の内部配線部
を上記クロック線に隣接して平行に配置させるので、上
記内部配線部について、電源を供給するだけでなく、シ
ールド兼用配線部としても機能させることができる。こ
れにより、クロック仕様によるクロック線のピッチと電
源仕様による電源配線のピッチに差異がある場合でも、
レイアウトの面積を縮小することができる。さらに、上
記電源仕様を満たす範囲内で上記電源配線の配線幅を上
記ピッチの差異に応じた分だけ狭くするので、半導体装
置全体に占める電源配線の領域は変化しない。
【図１】本発明にかかる半導体装置の配線構造の第１の
実施の形態の概略構成を説明する配線レイアウト図であ
る。
実施の形態の概略構成を説明する配線レイアウト図であ
る。
【図２】本発明にかかる半導体装置の配線構造の第２の
実施の形態の概略構成を説明する配線レイアウト図であ
る。
実施の形態の概略構成を説明する配線レイアウト図であ
る。
【図３】従来の技術による電源およびクロックシールド
線の設計方法を説明する配線レイアウト図である。
線の設計方法を説明する配線レイアウト図である。
１ 半導体装置 １０，２０ クロック線 １２，２２ ＶＤＤ線 １２Ｖ，１２Ｐ，２２Ｖ，２２Ｐ ＶＤＤ線の内部配線
部 １４，２４ ＧＮＤ線 １４Ｖ，１４Ｐ，２４Ｖ，２４Ｐ ＧＮＤ線の内部配線
部
部 １４，２４ ＧＮＤ線 １４Ｖ，１４Ｐ，２４Ｖ，２４Ｐ ＧＮＤ線の内部配線
部
Claims (4)
- 【請求項１】クロック信号を供給するクロック線と、 前記クロック線に隣接して前記クロック線に平行に配設
されて、電源を供給するとともに前記クロック信号に起
因するノイズを遮断するシールド兼用配線部を含む電源
配線と、を備える半導体装置の配線構造。 - 【請求項２】前記電源配線は、ＶＤＤ線およびＧＮＤ線
を含み、 前記ＶＤＤ線のシールド兼用配線部と前記ＧＮＤ線のシ
ールド兼用配線部とは、前記クロック線を間に挟むよう
に配設されることを特徴とする請求項１に記載の半導体
装置の配線構造。 - 【請求項３】クロック信号を供給するクロック線と、格
子の平面形状で配置される電源配線と、を備える半導体
装置の配線構造の設計方法であって、 電源仕様に基づいて決定される前記電源配線が第１の幅
の配線幅を有し、かつ前記電源配線のピッチと、クロッ
ク仕様に基づいて決定される前記クロック線の対応する
ピッチとの間に差異がある場合に、 前記電源配線のピッチを前記クロック線の対応するピッ
チに合致させるとともに、前記電源仕様を満たす範囲内
で前記電源配線の配線幅を前記差異に応じた分だけ前記
第１の幅よりも狭くし、 前記格子の周辺を除く形状部分に対応する前記電源配線
の内部配線部を前記クロック線に隣接して平行に配置す
る、半導体装置の配線構造の設計方法。 - 【請求項４】前記電源配線は、ＶＤＤ線およびＧＮＤ線
を含み、 前記ＶＤＤ線の内部配線部と前記ＧＮＤ線の内部配線部
とは、前記クロック線を間に挟むように配設されること
を特徴とする請求項３に記載の半導体装置の配線構造の
設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000355495A JP2002158335A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置の配線構造およびその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000355495A JP2002158335A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置の配線構造およびその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158335A true JP2002158335A (ja) | 2002-05-31 |
Family
ID=18827901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000355495A Withdrawn JP2002158335A (ja) | 2000-11-22 | 2000-11-22 | 半導体装置の配線構造およびその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521811A (ja) * | 2005-12-29 | 2009-06-04 | モスエイド テクノロジーズ インコーポレイテッド | クロックおよび電源グリッドスタンダードセルを用いたａｓｉｃデザイン |
| CN113516947A (zh) * | 2021-04-22 | 2021-10-19 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
-
2000
- 2000-11-22 JP JP2000355495A patent/JP2002158335A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009521811A (ja) * | 2005-12-29 | 2009-06-04 | モスエイド テクノロジーズ インコーポレイテッド | クロックおよび電源グリッドスタンダードセルを用いたａｓｉｃデザイン |
| CN113516947A (zh) * | 2021-04-22 | 2021-10-19 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538368B2 (en) | Standard cell, standard cell library, and semiconductor integrated circuit with suppressed variation in characteristics | |
| US10748933B2 (en) | Semiconductor device | |
| US7786513B2 (en) | Semiconductor integrated circuit device and power source wiring method therefor | |
| JP3026387B2 (ja) | 半導体集積回路 | |
| JPH04216668A (ja) | 半導体集積回路 | |
| JPH11168177A (ja) | 半導体集積回路、その素子配置方法およびその製造方法 | |
| JP2002158335A (ja) | 半導体装置の配線構造およびその設計方法 | |
| JPH09134967A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2005032737A (ja) | プリント配線板の配線構造 | |
| WO2023112682A1 (ja) | 半導体集積回路装置 | |
| JP2001203270A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
| JPH06310827A (ja) | 表面実装部品配置構造 | |
| WO2021192265A1 (ja) | 半導体集積回路装置 | |
| JP3302947B2 (ja) | 半導体集積回路 | |
| JP2000040809A (ja) | 半導体装置 | |
| JP2000040810A (ja) | 半導体装置 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JP3262426B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JPH01125952A (ja) | マスタスライス集積回路 | |
| JP2022058887A (ja) | 半導体装置 | |
| JP2002185151A (ja) | 多層プリント配線板 | |
| JP2000138289A (ja) | 半導体集積回路装置 | |
| JPH03222457A (ja) | 標準セルおよび自動配置配線方法 | |
| JPH09283631A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |