JP2002136754A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 電源供給の開始時において遊技機の遊技状態
を正確に制御することができる遊技機を提供することに
ある。 【解決手段】 電源ＡＣの復電時には、主基板１５の起
動開始を遅延時間Ｔだけ払出し制御基板１６及びサブ基
板１７の起動開始よりも遅延させる。即ち、前記両基板
１６，１７が主基板１５から出力される制御信号に基づ
き遊技機における各種構成部材の作動制御を実行できる
状態となった後に、前記主基板１５が前記両基板１６，
１７に対し制御信号を出力するように前記主基板１５の
起動開始を遅延させる。従って、両基板１６，１７では
主基板１５が出力した制御信号に基づき前記構成部材の
作動制御を行い、遊技状態を正確に制御することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技状態を制御す
る主制御手段が出力した各種制御信号に基づきサブ制御
手段が遊技機の各種構成部材を作動制御する遊技機に関
するものである。

【０００２】

【従来の技術】従来から、例えば、パチンコ遊技機など
の各種遊技機では、遊技状態を制御する主制御手段がサ
ブ制御手段（例えば、パチンコ遊技機の場合、払出し制
御手段、ランプ制御手段や音声制御手段など）に対し各
種制御信号を出力している。そして、前記制御信号を入
力したサブ制御手段では、当該制御信号に基づき遊技機
の各種構成部材（例えば、パチンコ遊技機の場合、球払
出装置、ランプなどの表示部材やスピーカなど）を作動
制御するようになっている。このような遊技機では、例
えば、遊技店の営業開始に伴い前記遊技機に電源電圧
（例えば、ＡＣ２４Ｖ）が供給されると、前記主制御手
段及び前記サブ制御手段の起動を開始し、前記各制御手
段は所定の制御が実行できる状態とされる。

【０００３】

【発明が解決しようとする課題】ところが、従来の遊技
機では、電源電圧の供給に基づき前記主制御手段及びサ
ブ制御手段が同時に起動を開始するようになっていた。
そのため、例えば、コネクタの接続不良による電源供給
の遅延などが原因で前記サブ制御手段の起動が前記主制
御手段の起動よりも遅延した場合には、遊技機の遊技状
態を正確に制御できない恐れがあった。即ち、前記主制
御手段が前記制御信号を出力しても前記サブ制御手段が
各種構成部材の作動制御を実行できる状態となっていな
い場合、前記サブ制御手段では前記制御信号を入力する
ことができず、当該制御信号に基づき前記構成部材を正
確に作動制御させることができなかった。

【０００４】この発明は、このような従来の技術に存在
する問題点に着目してなされたものであり、その目的
は、電源供給の開始時において遊技機の遊技状態を正確
に制御することができる遊技機を提供することにある。

【０００５】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明は、遊技状態を制御するために各種制御信
号を出力する主制御手段と、前記主制御手段からの制御
信号に基づき遊技機の各種構成部材を作動制御するサブ
制御手段とを備えた遊技機において、電源供給の開始
時、前記主制御手段の起動を前記サブ制御手段の起動よ
りも所定の遅延時間だけ遅延させる遅延手段とを備えて
いる。

【０００６】また、前記遅延時間は、前記サブ制御手段
が前記制御信号に基づき前記構成部材の作動制御を実行
できる状態となった後に、前記主制御手段が前記サブ制
御手段に対し前記制御信号を出力するように決定されて
いる。

【０００７】また、前記遅延手段は、前記主制御手段に
対しその起動を規制する規制信号を用いて前記主制御手
段の起動を遅延させるようになっている。

【０００８】

【発明の実施の形態】以下、本発明を遊技機の一種であ
るパチンコ遊技機（以下、「遊技機」という。）に具体
化した一実施形態を図１〜図６に基づき詳細に説明す
る。

【０００９】最初に、図１を用いて遊技機の機内部に配
設された各種制御基板の構成について詳細に説明する
と、遊技場の電源ＡＣ（本実施形態ではＡＣ２４Ｖ）は
電源基板１０に供給されている。そして、前記電源基板
１０には、供給された前記電源ＡＣを遊技機への供給電
圧として電源電圧Ｖ１（本実施形態ではＤＣ３０Ｖ）に
変換処理する電源回路１１が備えられている。また、前
記電源回路１１には、後述する主制御手段としての主基
板１５、所定のサブ制御手段としての払出し制御基板１
６及びサブ制御手段としてのサブ基板１７が接続されて
いる。そして、前記電源回路１１は、前記電源電圧Ｖ１
を前記各基板１５〜１７に各別に対応する供給すべき電
源電圧Ｖ２〜Ｖ４に変換処理し、前記各基板１５〜１７
に供給するようになっている。

【００１０】また、前記電源回路１１には電源監視回路
１２が接続されており、当該電源監視回路１２には前記
電源回路１１からの前記電源電圧Ｖ１が供給されると共
に、当該電源電圧Ｖ１の電圧値を監視している。即ち、
前記電源監視回路１２は前記電源電圧Ｖ１が電源電圧Ｖ
（例えば、２０Ｖ）に降下したか否かを判定している。
また、前記電源監視回路１２にはリセット信号回路１３
が接続されており、前記電源監視回路１２における判定
結果が肯定である場合に前記電源電圧Ｖ１が電源電圧Ｖ
に降下したことを示す電源断信号Ｓが入力されるように
なっている。そして、前記リセット信号回路１３には、
電源供給の開始時、即ち、電源投入時または復電時に前
記リセット信号回路１３の動作可能電圧Ｖ５（本実施形
態では５Ｖ）が前記電源回路１１から供給された場合、
あるいは、前記電源断信号Ｓを入力すると、前記各基板
１５〜１７に対し規制信号としてのリセット信号Ｒｅを
出力するようになっている。また、前記電源基板１０に
は、例えば、電気二重層コンデンサからなるバックアッ
プ用電源１４が配設されている。

【００１１】そして、前記主基板１５は、遊技機におけ
る遊技状態制御のために各種制御信号を前記各基板１
６、１７などに出力する制御基板であって、前記主基板
１５にはＣＰＵ１５ａが備えられている。また、前記Ｃ
ＰＵ１５ａには遊技状態（大当たり状態、リーチ状態、
図柄変動状態など）に応じて逐次変更される制御情報を
記憶するためのＲＡＭ１５ｂが接続されている。なお、
前記制御情報としてＲＡＭ１５ｂには、例えば、始動保
留球数及び普通図柄保留球数の記憶値、始動入賞口への
遊技球の入賞に伴い抽出された各種乱数（大当たり、リ
ーチ、表示図柄に関する。）に基づく各種制御信号（例
えば、表示図柄に関する制御信号）などが記憶されてい
る。また、前記ＲＡＭ１５ｂには、遊技盤に配設された
各入賞口への遊技球の入賞に伴い当該入賞口に各別に対
応する賞球数を合算した主基板用賞球総数が記憶されて
いる。そして、前記ＲＡＭ１５ｂには前記電源基板１０
のバックアップ用電源１４が接続されており、前記電源
電圧Ｖ１（電源ＡＣ）の遮断時において前記バックアッ
プ用電源１４から供給された電源ＶＢに基づき前記制御
情報を記憶保持できるようになっている。

【００１２】また、前記ＣＰＵ１５ａには前記電源基板
１０の電源監視回路１２が接続されており、当該電源監
視回路１２の判定結果が肯定である場合に前記電源断信
号Ｓが入力されるようになっている。そして、前記電源
断信号Ｓを入力した前記ＣＰＵ１５ａは、前記ＲＡＭ１
５ｂに記憶された各種制御情報を前記電源ＡＣの遮断後
に記憶保持するためのバックアップ処理を実行するよう
になっている。また、前記ＣＰＵ１５ａにはリセット入
力回路１５ｃが接続されており、前記リセット信号回路
１３から入力した前記リセット信号Ｒｅを所定時間（後
述する起動待機時間Ｔ１＋遅延時間Ｔ）の間だけ前記Ｃ
ＰＵ１５ａに継続して出力するようになっている。そし
て、前記ＣＰＵ１５ａは、前記リセット入力回路１５ｃ
を介して入力された前記リセット信号Ｒｅによりその動
作（主基板１５の起動や遊技機の遊技状態制御など）が
規制されるようになっている。

【００１３】また、前記払出し制御基板１６は、前記主
基板１５からの制御信号（例えば、賞球制御信号）に基
づき図示しない球払出装置（遊技機の各種構成部材）を
作動制御するための制御基板であって、前記払出し制御
基板１６にはＣＰＵ１６ａが備えられている。なお、前
記賞球制御信号は、前記賞球数に各別に対応する制御信
号である。また、前記ＣＰＵ１６ａには遊技球の払出し
状態に応じて逐次変更される制御情報を記憶するための
ＲＡＭ１６ｂが接続されている。そして、前記制御情報
としてＲＡＭ１６ｂには、前記主基板１５から入力した
前記賞球制御信号に対応した賞球数を逐次加算し、前記
球払出装置の駆動制御回数に対応する賞球数を合算した
払出し制御基板用賞球総数が記憶されている。さらに、
前記ＲＡＭ１６ｂには前記電源基板１０のバックアップ
用電源１４が接続されており、前記電源電圧Ｖ１の遮断
時において前記バックアップ用電源１４から供給された
電源ＶＢに基づき前記制御情報を記憶保持できるように
なっている。

【００１４】また、前記ＣＰＵ１６ａには前記電源基板
１０の電源監視回路１２が接続されており、当該電源監
視回路１２の判定結果が肯定である場合に前記電源断信
号Ｓが入力されるようになっている。そして、前記電源
断信号Ｓを入力した前記ＣＰＵ１６ａは、前記ＲＡＭ１
６ｂに記憶された各種制御情報を前記電源ＡＣの遮断後
に記憶保持するためのバックアップ処理を実行するよう
になっている。また、前記ＣＰＵ１６ａにはリセット入
力回路１６ｃが接続されており、前記リセット信号回路
１３から入力した前記リセット信号Ｒｅを所定時間（起
動待機時間Ｔ１）の間、前記ＣＰＵ１６ａに継続して出
力するようになっている。そして、前記ＣＰＵ１６ａ
は、前記リセット入力回路１６ｃを介して入力された前
記リセット信号Ｒｅによりその動作（払出し制御基板１
６の起動や前記球払出装置の作動制御など）が規制され
るようになっている。

【００１５】また、前記サブ基板１７は前記主基板１５
からの制御信号に基づき遊技機の各種構成部材（例え
ば、特別図柄表示装置、ランプなどの表示部材、スピー
カなど）を作動制御するための制御基板であって、前記
サブ基板１７にはＣＰＵ１７ａが備えられている。そし
て、遊技機には前記サブ基板１７として、例えば、特別
図柄表示基板、ランプ制御基板や音声制御基板などが配
設されている。また、前記ＣＰＵ１７ａにはリセット入
力回路１７ｂが接続されており、前記リセット信号回路
１３から入力した前記リセット信号Ｒｅを所定時間（起
動待機時間Ｔ１）の間、前記ＣＰＵ１７ａに継続して出
力するようになっている。そして、前記ＣＰＵ１７ａ
は、前記リセット入力回路１７ｂを介して入力された前
記リセット信号Ｒｅによりその動作（サブ基板１７の起
動や遊技機の各種構成部材の作動制御など）が規制され
るようになっている。

【００１６】次に、このように構成された遊技機におい
て、前記電源ＡＣの遮断後に復電した場合の各基板１５
〜１７における動作態様を図２（ａ）に示すタイミング
チャートに基づき説明する。

【００１７】通常時、前記電源基板１０には遊技場の電
源ＡＣが供給されると共に、各基板１５〜１７には前記
電源ＡＣに基づく電源電圧Ｖ２〜Ｖ４が供給されてい
る。このとき、通常処理として前記主基板１５では遊技
機の遊技状態制御（各基板１６，１７に対する制御信号
の出力処理を含む）が、前記払出し制御基板１６では遊
技球の払出し制御が、前記サブ基板１７では前記制御信
号に基づく遊技機の各種構成部材の作動制御が行われて
いる。そして、前記電源監視回路１２により前記電源電
圧Ｖ１が電源電圧Ｖに降下したことが検出されると、前
記電源監視回路１２は前記電源基板１０のリセット信号
回路１３及び前記各基板１５，１６に対し前記電源断信
号Ｓを出力する。その結果、前記主基板１５及び払出し
制御基板１６では、前記各ＲＡＭ１５ｂ，１６ｂに記憶
された各種制御情報を電源ＡＣの遮断後に記憶保持する
ためのバックアップ処理を実行する。その後、前記電源
ＡＣが完全に遮断されると、前記各ＲＡＭ１５ｂ，１６
ｂに記憶された前記制御情報は前記バックアップ用電源
１４からの電源ＶＢにより記憶保持される。

【００１８】そして、前記電源ＡＣが復電されると、前
記リセット信号回路１３には電源ＡＣに基づく電圧が徐
々に供給され、当該電圧が前記リセット信号回路１３の
動作可能電圧Ｖ５になると、前記リセット信号回路１３
は前記各基板１５〜１７に対しリセット信号Ｒｅを出力
する。このとき、前記リセット信号Ｒｅを入力した前記
各リセット入力回路１５ｃ，１６ｃ，１７ｂでは、前記
各基板１５〜１７の各ＣＰＵ１５ａ〜１７ａに対し起動
待機時間Ｔ１（例えば、４００ｍｓ〜１８００ｍｓ）の
間だけ前記リセット信号Ｒｅを継続して出力する。従っ
て、前記各ＣＰＵ１５ａ〜１７ａは、前記リセット信号
Ｒｅにより前記各基板１５〜１７の起動が規制され待機
状態となる。なお、前記起動待機時間Ｔ１は、遊技機に
供給される電源ＡＣに基づく電源電圧Ｖ１が安定して供
給されるまで各基板１５〜１７の起動を待機させる時間
である。即ち、前記電源電圧Ｖ１が安定して供給されて
いない場合、前記各基板１５〜１７を正常に起動・動作
させることができない。

【００１９】そして、前記起動待機時間Ｔ１が経過する
と、前記払出し制御基板１６のリセット入力回路１６ｃ
及びサブ基板１７のリセット入力回路１７ｂは、前記Ｃ
ＰＵ１６ａ，１７ａに対しリセット信号Ｒｅの出力を停
止する。従って、前記払出し制御基板１６のＣＰＵ１６
ａは、前記リセット信号ＲｅがＯＮ状態からＯＦＦ状態
になったことで前記払出し制御基板１６の起動を開始す
る。即ち、前記ＣＰＵ１６ａは、最初に、払出し制御基
板１６の不正処理状態を検査する動作チェックをチェッ
ク時間Ｔ２だけ実行する。そして、前記動作チェックが
完了した後、前記ＣＰＵ１６ａは初期設定、即ち、前記
ＲＡＭ１６ｂに記憶保持された制御情報の設定、あるい
は、遊技を再開させるために必要な各種設定を起動時間
Ｔ４の間に実行する。その結果、前記払出し制御基板１
６は、通常処理として前記主基板１５からの制御信号を
入力し、当該制御信号に基づき球払出装置の作動制御や
前記払出し制御基板用賞球総数の書き換えなどが実行で
きる状態となる。

【００２０】また、前記サブ基板１７のＣＰＵ１７ａで
も同様に、前記リセット信号ＲｅがＯＮ状態からＯＦＦ
状態になったことで前記サブ基板１７の起動を開始す
る。即ち、前記ＣＰＵ１７ａは、レジスタやスタックポ
インタなどの初期設定を起動時間Ｔ５の間に実行する。
その結果、前記サブ基板１７は、通常処理として前記主
基板１５からの制御信号を入力し、当該制御信号に基づ
き遊技機における各種構成部材の作動制御などが実行で
きる状態となる。

【００２１】これに対し、前記主基板１５のリセット入
力回路１５ｃは、前記起動待機時間Ｔ１が経過し前記各
基板１６，１７の起動が開始しても、さらに遅延時間Ｔ
の間だけ前記ＣＰＵ１５ａに対しリセット信号Ｒｅを継
続して出力する。従って、前記ＣＰＵ１５ａは、前記リ
セット信号Ｒｅの入力により主基板１５の起動が規制さ
れる。そして、前記遅延時間Ｔが経過すると、前記リセ
ット入力回路１５ｃは、前記ＣＰＵ１５ａに対しリセッ
ト信号Ｒｅの出力を停止する。従って、前記ＣＰＵ１５
ａは、前記リセット信号ＲｅがＯＮ状態からＯＦＦ状態
になったことで前記主基板１５の起動を開始する。

【００２２】即ち、前記ＣＰＵ１５ａは、最初に、主基
板１５の不正処理状態を検査する動作チェックをチェッ
ク時間Ｔ２だけ実行する。そして、前記動作チェックが
完了した後、前記ＣＰＵ１５ａは初期設定、即ち、前記
ＲＡＭ１５ｂに記憶保持された制御情報の設定、あるい
は、遊技を再開させるために必要な各種設定を起動時間
Ｔ３の間に実行する。そして、前記初期設定を開始した
前記ＣＰＵ１５ａでは、前記各基板１６，１７に対し各
種制御信号を出力する。即ち、図２（ａ）に示すよう
に、前記遅延時間Ｔは、前記各基板１６，１７が通常処
理を開始した後に、前記主基板１５の初期設定が開始
（制御信号の出力開始）するように決定されている。従
って、前記各基板１６，１７では、主基板１５が初期設
定時に出力した制御信号の入力ができるようになってい
る。そして、起動時間Ｔ３が経過すると、前記主基板１
５は、遊技状態を制御するための通常処理を実行する。

【００２３】次に、前記電源ＡＣの投入時または復電時
に前記主基板１５及び払出し制御基板１６で実行される
初期設定の処理プログラムを図３〜図６に示すフローチ
ャートに基づきさらに詳細に説明する。

【００２４】最初に、図３，図４に基づき主基板１５の
処理プログラムを説明すると、前記ＣＰＵ１５ａは、通
常処理として遊技中、所定周期毎に実行される主基板用
遊技プログラムの割込みを禁止に設定する（ステップＭ
１）。即ち、前記遊技プログラムの実行を待機状態とす
る。なお、前記ＣＰＵ１５ａは前記遊技プログラムの実
行により、例えば、入賞検知信号や球払出し信号などの
入力、あるいは、賞球制御信号などの出力に関する処
理、各種乱数の処理、特別図柄／普通図柄の処理、大入
賞口や普通電動役物の動作処理、あるいは、エラー処理
などを行うようになっている。そして、前記ＣＰＵ１５
ａは、レジスタ、ウォッチドックタイマ、あるいは、ポ
ートなどの各種デバイスの初期設定を行う（ステップＭ
２）。また、前記ＣＰＵ１５ａは、ＲＡＭ１５ｂに記憶
保持された前記制御情報を人為的にクリアするためのＲ
ＡＭクリアスイッチがＯＮ状態に設定されているか否か
を判定する（ステップＭ３）。そして、この判定結果が
肯定の場合、前記ＣＰＵ１５ａは、前記ＲＡＭ１５ｂに
記憶保持された前記制御情報を全てクリアする（ステッ
プＭ４）。

【００２５】次に、前記ＣＰＵ１５ａは、遊技を再開さ
せるために遊技状態に係る制御情報として前記ＲＡＭ１
５ｂに初期値を設定すると共に（ステップＭ５）、スタ
ックポインタを初期設定する（ステップＭ６）。そし
て、前記ＣＰＵ１５ａは、前記ＲＡＭ１５ｂに記憶した
前記初期値に基づく各種制御信号を各基板１６，１７に
対し出力する（ステップＭ７）。即ち、具体的に例示す
れば、前記払出し制御基板１６に対し遊技球の払出し停
止を解除するための制御信号を、前記サブ基板１７に対
し音声出力を停止するための制御信号や初期状態（図柄
組み合わせゲームが開始されていない状態）において表
示部材（ランプ）などを点灯・消灯させるための制御信
号などを出力する。このとき、前記各基板１６，１７で
は、通常処理が実行できる状態となっているため、前記
制御信号を入力し遊技機における各種構成部材の作動制
御を実行することができる。

【００２６】また、前記ＣＰＵ１５ａは、前記遊技プロ
グラムの実行周期（例えば、２ｍｓ）を設定する（ステ
ップＭ８）。そして、前記ＣＰＵ１５ａは、前記ステッ
プＭ１で禁止した前記遊技プログラムの割込みを許可に
設定する（ステップＭ９）。また、前記ＣＰＵ１５ａ
は、大当たりに直接関与しない乱数（例えば、リーチ振
分け乱数やはずれ図柄乱数など）の更新を実行し（ステ
ップＭ１０）、前記ステップＭ９に移行する。そして、
前記ＣＰＵ１５ａは、前記遊技プログラムの割込みが発
生するまで前記ステップＭ９及びステップＭ１０を繰り
返し実行する。

【００２７】一方、前記ステップＭ３の判定結果が否
定、即ち、前記ＲＡＭクリアスイッチがＯＦＦ状態であ
る場合、前記ＣＰＵ１５ａはＲＡＭ１５ｂに記憶保持さ
れた制御情報が異常であるか否かを判定する（ステップ
Ｍ１１）。なお、前記ＣＰＵ１５ａは、前記バックアッ
プ処理においてＲＡＭ１５ｂに設定（記憶）されたバッ
クアップフラグ（制御情報）が正常な情報となっている
か否かを判定している。そして、その判定結果が肯定、
即ち、制御情報に異常がある場合、前記ＣＰＵ１５ａは
ＲＡＭ１５ｂに記憶保持された前記主基板用賞球総数に
関する制御情報を除いて前記ＲＡＭ１５ｂに記憶保持さ
れた各種制御情報をクリアする（ステップＭ１２）。そ
の後、前記ＣＰＵ１５ａは前記ステップＭ５に移行し、
ＲＡＭ１５ｂに初期値を設定する。なお、このとき、前
記賞球総数を除く制御情報として初期値が設定される
が、遊技機においては前記賞球総数に基づき遊技球の払
出しが再開される。

【００２８】そして、前記ステップＭ１１の判定結果が
否定、即ち、制御情報が正常である場合、前記ＣＰＵ１
５ａは前記制御情報として記憶保持されたスタックポイ
ンタを復帰設定する（ステップＭ１３）。また、前記Ｃ
ＰＵ１５ａは、ＲＡＭ１５ｂに記憶保持された前記バッ
クアップフラグをクリアする（ステップＭ１４）。そし
て、前記ＣＰＵ１５ａは、遊技機のエラー中における電
源断であったか否かを判定する（ステップＭ１５）。な
お、前記ＣＰＵ１５ａは、エラー発生に伴い前記ＲＡＭ
１５ｂに設定（記憶）されるフラグ（制御情報）に基づ
きその判定処理を行っている。そして、この判定結果が
肯定、即ち、エラー中の電源断であった場合、前記ＣＰ
Ｕ１５ａは前記サブ基板１７（音声制御基板）に対しエ
ラー音を出力するための制御信号（エラー音声コマン
ド）を出力する（ステップＭ１６）。このとき、前記サ
ブ基板１７（音声制御基板）は通常処理が実行できる状
態となっているため、前記制御信号を入力しエラー音を
外部に出力させることができる。また、前記ステップＭ
１５の判定結果が否定、即ち、通常遊技中（エラーでは
ない遊技状態）である場合、前記ＣＰＵ１５ａは前記払
出し制御基板１６に対し遊技球の払出し停止を解除する
ための制御信号（払出し停止解除コマンド）を出力する
（ステップＭ１７）。このとき、前記払出し制御基板１
６は通常処理が実行できる状態となっているため、前記
制御信号を入力し前記球払出装置の作動制御による遊技
球の払出しを再開させることができる。

【００２９】次に、前記ＣＰＵ１５ａは、前記ＲＡＭ１
５ｂに記憶保持された制御情報に基づき前記サブ基板１
７に対し復電用の制御信号を出力する（ステップＭ１
８）。即ち、具体的に例示すれば、前記サブ基板１７
（ランプ表示基板）に対し始動保留球数や普通図柄保留
球数の記憶値に基づき各表示部材（ランプ）を点灯させ
るための制御信号を出力する。また、サブ基板１７（特
別図柄表示基板）に対し表示図柄に関する制御信号（例
えば、表示図柄の指定に係る制御信号）を出力する。

【００３０】次に、前記ＣＰＵ１５ａは、特別図柄の変
動中における電源断であったか否かを判定する（ステッ
プＭ１９）。なお、前記ＣＰＵ１５ａは、特別図柄の変
動開始に伴い前記ＲＡＭ１５ｂに設定（記憶）されるフ
ラグ（制御情報）に基づきその判定処理を行っている。
そして、この判定結果が否定、即ち、特別図柄の変動が
行われていない場合、前記ＣＰＵ１５ａは前記サブ基板
１７（特別図柄表示基板）に対し全図柄を停止するため
の制御信号（全図柄停止コマンド）を出力する（ステッ
プＭ２０）。このとき、前記サブ基板１７では通常処理
が実行できる状態となっているため、前記制御信号を入
力し特別図柄表示装置の作動制御に基づき全図柄を停止
させることができる。また、前記ステップＭ１９の判定
結果が肯定である場合、前記ＣＰＵ１５ａはステップＭ
２１に移行する。

【００３１】次に、前記ＣＰＵ１５ａは、前記主基板用
賞球総数の値が前記ＲＡＭ１５ｂに記憶保持されている
か否かを判定する（ステップＭ２１）。即ち、前記ＣＰ
Ｕ１５ａは、前記主基板用賞球総数の値に基づき払出す
べき遊技球があるか否かを判定する。そして、この判定
結果が肯定、即ち、遊技球の払出しがある場合、前記Ｃ
ＰＵ１５ａは、前記サブ基板１７（ランプ制御基板）に
対し賞球ＬＥＤ（表示部材）を点灯するための制御信号
（賞球ＬＥＤ点灯コマンド）を出力する（ステップＭ２
２）。また、前記ステップＭ２１の判定結果が否定、即
ち、遊技球の払出しがない場合（主基板用賞球総数＝
０）、前記ＣＰＵ１５ａは、前記サブ基板１７（ランプ
制御基板）に対し前記賞球ＬＥＤを消灯するための制御
信号（賞球ＬＥＤ消灯コマンド）を出力する。このと
き、前記サブ基板１７は通常処理が実行できる状態とな
っているため、前記制御信号を入力し表示部材の作動制
御（点灯・消灯）を行うことができる。

【００３２】次に、前記ＣＰＵ１５ａは、前記遊技プロ
グラムの実行周期（例えば、２ｍｓ）を設定する（ステ
ップＭ２４）。また、前記ＣＰＵ１５ａは、遊技球の払
出しに係る制御信号のポート出力を復帰させる（ステッ
プＭ２５）。即ち、前記ＣＰＵ１５ａは、前記払出し制
御基板１６に出力していない前記賞球制御信号がＲＡＭ
１５ｂに記憶保持されている場合、前記払出し制御基板
１６に対し前記賞球制御信号を出力する。このとき、前
記払出し制御基板１６は通常処理が実行できる状態とな
っているため、前記制御信号を入力しＲＡＭ１６ｂに記
憶された払出し制御基板用賞球総数の値を書き換えるこ
とができる。そして、前記ＣＰＵ１５ａは、前記ＲＡＭ
１５ｂに記憶保持された制御情報に基づきレジスタを復
帰する（ステップＭ２６）。

【００３３】次に、前記ＣＰＵ１５ａは、球払出装置を
構成する球計数センサにおける遊技球の検出動作中に電
源断があったか否かを判定する（ステップＭ２７）。な
お、前記ＣＰＵ１５ａは、遊技球の検出動作の開始（遊
技球の払出し開始）に伴い前記ＲＡＭ１５ｂに設定（記
憶）されるフラグ（制御情報）に基づきその判定処理を
行っている。そして、この判定結果が肯定の場合、前記
ＣＰＵ１５ａは、前記遊技プログラムの戻り番地（復帰
番地）を球計数センサにおける遊技球の検出動作処理後
として設定する（ステップＭ２８）。また、前記ステッ
プＭ２７の判定結果が否定の場合、前記ＣＰＵ１５ａ
は、前記遊技プログラムの戻り番地としてＲＡＭ１５ｂ
に記憶保持された制御情報に基づき電源断前の戻り番地
を設定する（ステップＭ２９）。そして、前記ＣＰＵ１
５ａは、前記ステップＭ２８、あるいは、ステップＭ２
９で設定された戻り番地に基づき前記遊技プログラムを
再開させると共に主基板１５の処理プログラムを終了
し、以降は前記遊技プログラムに基づき遊技機の遊技状
態を制御する。

【００３４】次に、図５，図６に基づき払出し制御基板
１６の処理プログラムを説明すると、前記ＣＰＵ１６ａ
は通常処理として遊技中、所定周期毎に実行される払出
し制御基板用遊技プログラムの割込みを禁止に設定する
（ステップＳ１）。即ち、前記遊技プログラムの実行を
待機状態とする。なお、前記ＣＰＵ１６ａは、前記遊技
プログラムの実行により、例えば、賞球制御信号や球払
出し信号（球計数センサが出力する）などの入力、ある
いは、遊技球の払出しに係る制御信号の出力に関する処
理、遊技球（賞球用／払出し用）の払出し制御に関する
処理、あるいは、エラー処理などを行うようになってい
る。そして、前記ＣＰＵ１６ａは、レジスタ、ウォッチ
ドックタイマ、あるいは、ポートなどの各種デバイスの
初期設定を行う（ステップＳ２）。また、前記ＣＰＵ１
６ａは、前記ＲＡＭクリアスイッチがＯＮ状態に設定さ
れているか否かを判定する（ステップＳ３）。そして、
この判定結果が肯定の場合、前記ＣＰＵ１５ａは、前記
ＲＡＭ１５ｂに記憶保持された前記制御情報を全てクリ
アする（ステップＳ４）。

【００３５】次に、前記ＣＰＵ１６ａは遊技を再開させ
るために、例えば、球払出装置の作動制御に係る制御情
報として前記ＲＡＭ１６ｂに初期値を設定すると共に
（ステップＳ５）、スタックポインタを初期設定する
（ステップＳ６）。そして、前記ＣＰＵ１６ａは、前記
遊技プログラムの実行周期（例えば、１ｍｓ）を設定す
る（ステップＳ７）。そして、前記ＣＰＵ１６ａは、前
記遊技プログラムの実行中に割込まれるコマンド割込み
処理の実行を許可に設定する（ステップＳ８）。なお、
前記ＣＰＵ１６ａは、前記コマンド割込み処理の実行に
より主基板１５が出力した各種制御信号（例えば、賞球
制御信号、遊技球の払出しを開始・停止する制御信号）
を入力し、当該制御信号に基づき払出し制御基板用賞球
総数の書き換えや球払出装置の作動制御を行うようにな
っている。そして、前記ＣＰＵ１６ａは、前記ステップ
Ｓ１で禁止した前記遊技プログラムの割込みを許可に設
定する（ステップＳ９）。そして、前記ＣＰＵ１６ａ
は、前記遊技プログラムあるいはコマンド割込み処理が
開始されるまで前記ステップＳ９を繰り返し実行する。

【００３６】一方、前記ステップＳ３の判定結果が否
定、即ち、前記ＲＡＭクリアスイッチがＯＦＦ状態であ
る場合、前記ＣＰＵ１６ａはＲＡＭ１６ｂに記憶保持さ
れた制御情報が異常であるか否かを判定する（ステップ
Ｓ１０）。なお、前記ＣＰＵ１６ａは、前記バックアッ
プ処理においてＲＡＭ１６ｂに設定（記憶）されたバッ
クアップフラグ（制御情報）が正常な情報となっている
か否かを判定している。そして、その判定結果が肯定、
即ち、制御情報に異常がある場合、前記ＣＰＵ１６ａは
ＲＡＭ１６ｂに記憶保持された前記払出し制御基板用賞
球総数に関する制御情報を除いて前記ＲＡＭ１６ｂに記
憶保持された各種制御情報をクリアする（ステップＳ１
１）。そして、前記ＣＰＵ１６ａは、球払出装置の作動
制御に基づく遊技球の払出しを許可状態とする（ステッ
プＳ１２）。その後、前記ＣＰＵ１６ａは前記ステップ
Ｓ５に移行し、ＲＡＭ１６ｂに初期値を設定する。な
お、このとき、前記賞球総数を除く制御情報として初期
値が設定されるが、前記ＣＰＵ１６ａは前記賞球総数に
基づき球払出装置の作動制御を行い遊技球の払出しを再
開させる。

【００３７】そして、前記ステップＳ１０の判定結果が
否定、即ち、制御情報が正常である場合、前記ＣＰＵ１
６ａは前記制御情報として記憶保持されたスタックポイ
ンタを復帰設定する（ステップＳ１３）。また、前記Ｃ
ＰＵ１６ａは、ＲＡＭ１６ｂに記憶保持された前記バッ
クアップフラグをクリアする（ステップＳ１４）。そし
て、前記ＣＰＵ１６ａは、ＲＡＭ１６ｂに記憶保持され
たエラーフラグをクリアする（ステップＳ１５）。即
ち、前記遊技プログラムのエラー処理で検出される球払
出装置のエラーに関する制御情報（エラーフラグ）をク
リアする。

【００３８】次に、前記ＣＰＵ１６ａは、コマンド割込
み処理中における電源断であったか否かを判定する（ス
テップＳ１６）。なお、前記ＣＰＵ１６ａは、コマンド
割込み処理の開始に伴い前記ＲＡＭ１６ｂに設定（記
憶）されるフラグ（制御信号）に基づきその判定処理を
行っている。そして、この判定結果が否定、即ち、コマ
ンド割込み処理が実行されていない場合、前記ＣＰＵ１
６ａは、主基板１５のバックアップ処理中に出力され、
前記ＲＡＭ１６ｂに記憶保持した制御信号を処理する
（ステップＳ１７）。即ち、例えば、賞球制御信号が記
憶保持されている場合は、当該制御信号に基づき払出し
制御基板用賞球総数の書き換えを行う。また、前記ステ
ップＳ１６の判定結果が肯定である場合、前記ＣＰＵ１
６ａはステップＳ１８に移行する。

【００３９】次に、前記ＣＰＵ１６ａは、前記遊技プロ
グラムの実行周期（例えば、１ｍｓ）を設定する（ステ
ップＳ１８）。また、前記ＣＰＵ１６ａは、前記コマン
ド割込み処理の実行を許可に設定する（ステップＳ１
９）。そして、前記ＣＰＵ１６ａは、前記球計数センサ
における遊技球の検出動作中に電源断があったか否かを
判定する（ステップＳ２０）。なお、前記ＣＰＵ１６ａ
は、遊技球の検出動作の開始に伴い前記ＲＡＭ１６ｂに
設定（記憶）されるフラグ（制御情報）に基づきその判
定処理を行っている。そして、この判定結果が肯定の場
合、前記ＣＰＵ１６ａは、前記ＲＡＭ１６ｂに記憶保持
された制御情報に基づき裏レジスタの復帰（ステップＳ
２１）、レジスタの交換・復帰（ステップＳ２２、ステ
ップＳ２３）を行う。また、前記ＣＰＵ１６ａは、前記
遊技プログラムの戻り番地を球計数センサにおける遊技
球の検出動作処理後として設定する（ステップＳ２
４）。

【００４０】一方、前記ステップＳ２０の判定結果が否
定の場合、前記ＣＰＵ１６ａは、前記ＲＡＭ１６ｂに記
憶保持された制御情報に基づき裏レジスタの復帰（ステ
ップＳ２５）、レジスタの交換・復帰（ステップＳ２
６、ステップＳ２７）を行う。また、前記ＣＰＵ１６ａ
は、前記遊技プログラムの割込み許可状態中の電源断で
あったか否かを判定する（ステップＳ２８）。そして、
この判定結果が肯定の場合、前記ＣＰＵ１６ａは前記ス
テップＳ１で禁止された前記遊技プログラムの割込みを
許可する（ステップＳ２９）。また、前記ステップＳ２
８の判定結果が否定の場合、前記ＣＰＵ１６ａはステッ
プＳ３０に移行する。そして、前記ＣＰＵ１６ａは、前
記遊技プログラムの戻り番地として前記ＲＡＭ１６ｂに
記憶保持された制御情報に基づき電源断前の戻り番地を
設定する（ステップＳ３０）。その後、前記ＣＰＵ１６
ａは、前記ステップＳ２４、あるいは、ステップＳ３０
で設定された戻り番地から遊技プログラムを再開させる
と共に払出し制御基板１６の処理プログラムを終了し、
以降は前記遊技プログラムに基づき遊技機の遊技状態を
制御する。

【００４１】従って、本実施形態によれば、以下に示す
効果を得ることができる。 （１）復電時、主基板１５の起動開始を払出し制御基板
１６及びサブ基板１７の起動開始に比して遅延時間Ｔだ
け遅延させている。そのため、主基板１５の初期設定に
伴い出力される各種制御信号を前記各基板１６，１７に
おいて入力することができ、前記各基板１６，１７では
当該制御信号に基づき遊技機における各種構成部材の作
動制御を実行することができる。従って、遊技機の遊技
状態を正確に制御することができ、電源断前と同じ遊技
状態で遊技を再開させることができる。

【００４２】（２）また、前記遅延時間Ｔは、各基板１
６，１７の通常処理が実行できる状態となった後に、前
記主基板１５の起動が開始されるように設定されてい
る。そのため、例えば、コネクタの接続不良による電源
供給の遅延、あるいは、ＣＰＵ１６ａ，１７ａに対する
水晶発振器からの発信信号不良（周波数変動）などによ
り各基板１６，１７の起動時間が延長しても、主基板１
５が制御信号を出力する前に各基板１６，１７が通常処
理を開始することができる。即ち、前記各基板１６，１
７が起動するまでに遅延時間Ｔ分だけ余裕を持たせるこ
とができる。従って、遊技機の遊技状態を正確に制御す
ることができる。

【００４３】（３）主基板１５のＣＰＵ１５ａに対しリ
セット信号Ｒｅを継続して出力することで遅延時間Ｔを
確保している。そのため、ＣＰＵ１５ａの起動特性とし
て起動時にオンオフ入力するリセット信号Ｒｅを遅延時
間Ｔの確保のために有効に利用することができる。従っ
て、遅延時間Ｔを確保するために新規な構成を追加する
ことなく容易に対応することができる。

【００４４】なお、上記実施形態は以下のように変更し
てもよい。 ・前記実施形態では、払出し制御基板１６における通常
処理の開始後に主基板１５が起動を開始するように遅延
時間Ｔを決定しているが、例えば、図２（ｂ）に示すよ
うに、払出し制御基板１６の動作チェック中あるいは初
期設定中に前記主基板１５の起動を開始するように遅延
時間Ｔを決定しても良い。即ち、前記遅延時間Ｔは、各
基板１６，１７における通常処理が開始した後に、主基
板１５の初期設定が開始（即ち、制御信号の出力開始）
されるように決定されれば良い。

【００４５】・前記実施形態では、払出し制御基板１６
の起動時間（Ｔ２＋Ｔ４）に基づき遅延時間Ｔが決定さ
れているが、サブ基板１７の起動時間に基づき遅延時間
Ｔを決定しても良い。即ち、遅延時間Ｔは、最も起動時
間を要する基板１６，１７に基づき決定されるものであ
り、例えば、サブ基板１７である特別図柄表示基板が最
も起動時間を要するのであれば、当該基板に併せて遅延
時間Ｔは決定される。

【００４６】・前記実施形態では、各リセット入力回路
１５ｃ，１６ｃ，１７ｂがリセット信号Ｒｅを所定時間
（例えば、起動待機時間Ｔ１）だけ継続して出力するこ
とで、各ＣＰＵ１５ａ〜１７ａの起動開始を規制してい
るが、その規制の仕方は任意に変更可能である。例え
ば、リセット入力回路１５ｃ，１６ｃ，１７ｂにタイマ
（計数手段）を設け、リセット信号回路１３から入力し
たリセット信号Ｒｅを対応するＣＰＵ１５ａ〜１７ａに
出力するタイミングを計数しても良い。即ち、リセット
入力回路１５ｃでは起動待機時間Ｔ１＋遅延時間Ｔを、
リセット入力回路１６ｃ，１７ｂでは起動待機時間Ｔ１
を計数した後に各ＣＰＵ１５ａ〜１７ａにリセット信号
Ｒｅを出力しても良い。この場合、前記リセット信号回
路１３側にタイマを設けても良い。また、前記リセット
信号回路１３側に２種類の異なる時間を計数するタイマ
を設け、起動待機時間Ｔ１を計数すると前記リセット入
力回路１６ｃ，１７ｂにリセット信号Ｒｅを出力し、起
動待機時間Ｔ１＋遅延時間Ｔを計数すると前記リセット
入力回路１５ｃにリセット信号Ｒｅを出力しても良い。

【００４７】・前記実施形態では、電源ＡＣの遮断後に
復電した場合の各基板１５〜１７の動作態様を説明した
が、例えば、遊技店の営業開始に伴い前記遊技機に電源
ＡＣが供給、即ち、電源投入時において主基板１５の起
動を払出し制御基板１６及びサブ基板１７に対し遅延時
間Ｔだけ遅延させる場合でも前記実施形態と同様に適用
することができる。

【００４８】・前記実施形態では、各ＣＰＵ１５ａ〜１
７ａがリセット信号ＲｅのＯＮ→ＯＦＦに基づきその動
作を開始しているが、リセット信号Ｒｅの入力（ＯＮ）
に基づきその動作を開始するタイプのＣＰＵであっても
良い。即ち、リセット信号Ｒｅを主基板１５のＣＰＵに
出力するタイミングを遅延時間Ｔだけ遅延させれば良
い。そして、このようなＣＰＵでも前記リセット信号Ｒ
ｅによりその動作が規制されていることになる。

【００４９】・前記実施形態で記載した各時間や電圧
値、ＲＡＭ１５ｂ，１６ｂに記憶保持される制御情報
は、実施形態に記載した内容に限定されるものではな
い。即ち、これらの数値や制御情報は、遊技機や遊技機
の各種構成部材の仕様などに基づき遊技機メーカーが適
宜決定するものである。

【００５０】・前記実施形態では、パチンコ遊技機に適
用した場合を説明したが、パチンコ遊技機以外の遊技機
（例えば、アレンジボール遊技機やスロットマシン遊技
機など）にも前記実施形態と同様に適用することができ
る。

【００５１】次に上記実施形態及び別例から把握できる
請求項に記載した以外の技術的思想について以下に記載
する。 （イ）前記遅延手段は、前記遅延時間の間、前記主制御
手段に対し前記規制信号を継続して出力する請求項３に
記載の遊技機。

【００５２】（ロ）前記遅延手段には、前記主制御手段
に対し前記規制信号を出力するタイミングを計数するた
めの計数手段が設けられている請求項３に記載の遊技
機。 （ハ）遊技状態を制御するために各種制御信号を出力す
る主制御手段と、前記主制御手段からの制御信号に基づ
き遊技機の各種構成部材を作動制御するサブ制御手段と
を備え、前記主制御手段及び所定のサブ制御手段が、遊
技機に供給される電源電圧の遮断時には遊技機の遊技状
態に係る各種制御情報を記憶保持し、復電時には記憶保
持した前記制御情報に基づき遊技を再開させる遊技機に
おいて、復電時、前記主制御手段の起動を前記サブ制御
手段の起動よりも所定の遅延時間だけ遅延させる遅延手
段とを備えた遊技機。

【００５３】

【発明の効果】本発明によれば、電源供給の開始時にお
いて遊技機の遊技状態を正確に制御することができる。

【図面の簡単な説明】

【図１】 遊技機に配設された各種基板の接続態様を示
すブロック図。

【図２】 復電時における各種基板の動作態様を示すタ
イミングチャート。

【図３】 電源投入時または復電時に主基板で実行され
る初期設定の処理プログラムを示すフローチャート。

【図４】 同じく、主基板で実行される初期設定の処理
プログラムを示すフローチャート。

【図５】 電源投入時または復電時に払出し制御基板で
実行される初期設定の処理プログラムを示すフローチャ
ート。

【図６】 同じく、払出し制御基板で実行される初期設
定の処理プログラムを示すフローチャート。

【符号の説明】

Ｒｅ…リセット信号（規制信号）、１５…主基板（主制
御手段）、１５ｃ…リセット入力回路（遅延手段）、１
６…払出し制御基板（所定のサブ制御手段）、１７…サ
ブ基板（サブ制御手段）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩本 勲 名古屋市中村区烏森町３丁目56番地 株式 会社ニューギン内 (72)発明者 柳澤 一徳 名古屋市中村区烏森町３丁目56番地 株式 会社ニューギン内 Ｆターム(参考） 2C088 BC56 BC58 BC60 CA13 DA23

Claims (3)

【特許請求の範囲】
1. 【請求項１】 遊技状態を制御するために各種制御信号
   を出力する主制御手段と、前記主制御手段からの制御信
   号に基づき遊技機の各種構成部材を作動制御するサブ制
   御手段とを備えた遊技機において、 電源供給の開始時、前記主制御手段の起動を前記サブ制
   御手段の起動よりも所定の遅延時間だけ遅延させる遅延
   手段とを備えた遊技機。
2. 【請求項２】 前記遅延時間は、前記サブ制御手段が前
   記制御信号に基づき前記構成部材の作動制御を実行でき
   る状態となった後に、前記主制御手段が前記サブ制御手
   段に対し前記制御信号を出力するように決定されている
   請求項１に記載の遊技機。
3. 【請求項３】 前記遅延手段は、前記主制御手段に対し
   その起動を規制する規制信号を用いて前記主制御手段の
   起動を遅延させる請求項１又は請求項２に記載の遊技
   機。