JP2006333950A - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP2006333950A JP2006333950A JP2005159483A JP2005159483A JP2006333950A JP 2006333950 A JP2006333950 A JP 2006333950A JP 2005159483 A JP2005159483 A JP 2005159483A JP 2005159483 A JP2005159483 A JP 2005159483A JP 2006333950 A JP2006333950 A JP 2006333950A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- signal
- reset signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims description 43
- 230000007704 transition Effects 0.000 claims description 32
- 230000002265 prevention Effects 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 abstract description 33
- 230000000694 effects Effects 0.000 description 26
- 230000008569 process Effects 0.000 description 26
- 238000000034 method Methods 0.000 description 22
- 238000012545 processing Methods 0.000 description 21
- 238000012544 monitoring process Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 238000005034 decoration Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
【解決手段】指示回路Iは、発振回路53が出力する内部クロックの更新周期毎にカウンタ値を更新する第1カウンタ54と、リセット信号Re(又は不正リセット信号Re1)の信号レベルが異なる状態に遷移したときに第1カウンタ54のカウンタ値を記憶するレジスタ55を備える。また、指示回路Iは、カウンタ値がレジスタ55に記憶されたときから更新用クロック信号の周期毎に判定値を更新する第2カウンタ56を備える。また、指示回路Iは、第2カウンタ56が更新する判定値がカウンタ値に達したときに、メインCPUにリセット信号Reの信号レベルを異なる状態に遷移させる遅延回路52を備える。
【選択図】 図4
Description
図1には、パチンコ機10の機表側が略示されており、機体の外郭をなす外枠11の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠12が開閉及び着脱自在に組み付けられている。また、中枠12の前面側には、機内部に配置された遊技盤13を透視保護するためのガラス枠を備えた前枠14と上球皿15が共に横開き状態で開閉可能に組み付けられている。また、前枠14の前面側及び遊技盤13の遊技領域13aには、点灯(点滅)又は消灯し、発光装飾に基づく発光演出を行う装飾ランプ40が設けられている。また、上球皿15の前面側には、各種音声(効果音)を出力し、音声出力に基づく音声演出を行うスピーカ41が設けられている。中枠12の下部には、下球皿16及び発射装置17が装着されている。
パチンコ機10の機裏側には、遊技場の電源(例えば、AC24V)を、パチンコ機10を構成する各種構成部材に供給する電源基板21が装着されている。また、パチンコ機10の機裏側には、パチンコ機10全体を制御する主制御基板22が装着されている。主制御基板22は、パチンコ機10全体を制御するための各種処理を実行し、該処理結果に応じて遊技を制御するための各種の制御信号(制御コマンド)を演算処理し、該制御信号(制御コマンド)を出力する。また、機裏側には、サブ制御基板23が装着されている。サブ制御基板23は、主制御基板22が出力した制御信号(制御コマンド)に基づき、表示装置18の可変表示器Hの表示態様(図柄、背景、文字などの表示画像)、装飾ランプ40の発光態様(点灯(点滅)/消灯のタイミングなど)、及びスピーカ41の音声出力態様(音声出力のタイミングなど)とを制御する。なお、主制御基板22は、主制御基板22に不正基板を装着できないようにするために、ケースカバーに収容されて機裏側に装着されている。
電源基板21には、遊技場の電源をパチンコ機10への供給電圧として電源電圧V1(例えば、DC30V)に変換処理する電源回路24が設けられている。電源回路24には、主制御基板22及びサブ制御基板23が接続されている。そして、電源回路24は、変換処理された後の電源電圧V1を主制御基板22及びサブ制御基板23に対応する供給すべき所定の電源電圧V2,V3にさらに変換処理し、変換後の電源電圧V2,V3を主制御基板22及びサブ制御基板23に供給するようになっている。
主制御基板22には、メインCPU22aと、ROM22bと、RAM22cとが設けられている。メインCPU22aには、ROM22bと、RAM22cと、入賞検知センサSEが接続されている。メインCPU22aは、起動後、大当り判定に使用する大当り判定用乱数などの各種乱数の値を所定の周期(例えば、2ms)毎に順次更新し、更新後の値をRAM22cの設定領域に設定して更新前の値を書き換えている。ROM22bには、パチンコ機10を制御するための各種制御プログラム(メイン制御プログラム、割込み処理プログラム、電源断処理プログラムなど)や、複数種類の変動パターンなどが記憶されている。RAM22cには、パチンコ機10の動作中に適宜書き換えられる各種の情報(大当り判定用乱数の値など)が記憶(設定)されるようになっている。なお、本実施形態のメインCPU22aには、外部クロック信号を生成し、出力する外部発振回路70が接続されており、当該外部発振回路70が出力する外部クロック信号の周期に基づき、各種乱数を更新するようになっている。
まず、電源断処理プログラムに基づく処理について説明する。主制御基板22(メインCPU22a)は、電源断監視回路25から電源断信号Sを入力すると、電源断処理プログラムに基づき、バックアップ処理を実行する。即ち、メインCPU22aは、電源断信号Sの入力を契機に電源断処理プログラムを実行し、電源断信号Sを入力していない場合には電源断処理プログラムを実行しない(バックアップ処理を実行しない)。バックアップ処理にてメインCPU22aは、RAM22cに記憶保持されている大当り判定用乱数の値などの各種制御情報に加えて、新たにレジスタ55及びスタックポインタなどの制御情報をRAM22cに記憶保持させる。また、メインCPU22aは、RAM22cにバックアップフラグ(電源投入時にRAM22cに記憶保持されている制御情報が正しいか否かを判定するためのフラグ)を設定する。その後、メインCPU22aは、RAM22cへのアクセスを禁止し、リセット入力回路22d(リセット信号回路26)から出力されたリセット信号Reが入力される(ハイレベル状態になる)まで待機する。そして、リセット信号Reを入力すると、メインCPU22aの動作は規制される。
主制御基板22のリセット入力回路22dは、電源供給の開始に伴いリセット信号回路26から出力されたリセット信号Reを入力すると、メインCPU22aに対して所定の規制時間の間、リセット信号Reを継続出力する(ハイレベル状態に維持する)。そして、リセット入力回路22dからのリセット信号Reの出力が停止され(ローレベル状態に遷移され)、メインCPU22aへのリセット信号Reの入力が停止すると(ローレベル状態に遷移すると)、メインCPU22aは起動し、メイン制御プログラム(図3参照)を実行する。
メインCPU22aは、割込み処理プログラムに基づき、大当り判定用乱数の更新、大当り判定、最終的に表示させる最終停止図柄の決定、及び変動パターンの決定などの各種処理を実行するようになっている。例えば、メインCPU22aは、入賞検知センサSEからの遊技球が入賞検知されたことを示す入賞検知信号を入力すると、そのタイミングでRAM22cに記憶されている大当り判定用乱数の値を取得する。そして、メインCPU22aは、図柄組み合わせゲームを開始する際、遊技球の入賞検知時に取得した大当り判定用乱数の値がROM22bに記憶されている所定の大当り判定値(例えば、「7」と「511」)と一致するか否かを判定することにより、大当り判定を行う。なお、メインCPU22aは、大当り判定の判定結果が肯定(一致)の場合に大当り遊技状態を付与するようになっている。また、大当り判定用乱数の数値が「0」〜「630」(全631通り)であるので、前記大当り値を「7」と「511」に定めた場合、パチンコ機10の大当り確率は、315.5分の1(=631分の2)となる。
サブ制御基板23には、サブCPU23aと、ROM23bと、RAM23cとが設けられている。サブCPU23aには、ROM23bと、RAM23cとが接続されている。ROM23bには、遊技演出(表示演出、発光演出、音声演出)を制御するための遊技演出制御プログラムなどが記憶されている。また、RAM23cには、パチンコ機10の動作中に適宜書き換えられる各種の情報(各種制御フラグ、各種タイマの値など)が記憶(設定)されるようになっている。
入力回路71は、指示回路Iに入力されるリセット信号Reが指示回路Iに入力されると同時に入力されるようにリセット入力回路22dに接続されている。すなわち、リセット入力回路22dは、指示回路I及び入力回路71と接続しており、指示回路I及び入力回路71に対して同時にリセット信号Reを出力するように構成されている。また、入力回路71は、指示回路Iと接続されており、指示回路Iが出力するリセット信号Reを入力するように構成されている。
パチンコ機10へ電源投入がされると(時点A1)、リセット信号回路26は、リセット入力回路22dを介してリセット信号Reを入力回路71及び指示回路Iに出力する。すなわち、入力回路71及び指示回路Iに入力されるリセット信号Reの信号レベルは、ローレベル状態からハイレベル状態に遷移する。これにより、入力回路71は、指示回路Iからリセット信号Reの入力が開始されていなくても、リセット入力回路22dからリセット信号Reの入力が開始されれば、メインCPU22aへリセット信号Reの入力を即座に開始する。すなわち、指示回路Iから入力回路71に入力されるリセット信号Reがローレベル状態であっても、リセット入力回路22dから入力回路71に入力されるリセット信号Reがハイレベル状態であれば、入力回路71からメインCPU22aに入力されるリセット信号Reは、ローレベル状態から即座にハイレベル状態に遷移する。これにより、メインCPU22aの起動が規制される。
不正基板が出力した不正リセット信号Re1は、ケースカバーにて保護されている主制御基板22に直接取り付けることができないため、リセット入力回路22dを介して入力回路71及び指示回路Iに入力される(時点A5)。この入力を受けて、入力回路71は、メインCPU22aへ不正リセット信号Re1の入力を開始する(ハイレベル状態に遷移させる)。これにより、メインCPU22aの起動が規制される。
(1)指示回路Iは、リセット信号Re(又は不正リセット信号Re1)の入力開始時(又は入力終了時)にレジスタ55が取得したカウンタ値と、リセット信号Re(又は不正リセット信号Re1)入力開始時(又は入力終了時)から第2カウンタ56が更新する判定値とが一致した場合に、入力回路71にリセット信号Reを出力する。このため、主制御基板22の外部に設けられた回路(すなわち、リセット信号回路26又は不正基板)がリセット信号Reの出力を開始した時(又は出力を終了した時)から所定時間遅延して、指示回路Iは入力回路71へリセット信号Reの出力を開始(又は終了)する。入力回路71は、指示回路I及び主制御基板22の外部に設けられた回路のうち少なくとも何れか一方の回路からリセット信号Reを入力しているとき、メインCPU22aに対してリセット信号Reを出力する。そして、第1カウンタ54が内部クロック信号の周期毎に更新するカウンタ値に基づき遅延するため、遅延する時間は一定でなくなる。すなわち、メインCPU22aに入力回路71から入力されるリセット信号Reの入力終了時が一定でなくなる。
○上記実施形態において、リセット信号Re(及び不正リセット信号Re1)が入力回路71及び指示回路Iを介して主制御基板22に入力されるならば、指示回路Iを主制御基板22に設けなくても良い。
○上記実施形態では、バックアップ処理が実行可能に構成されていたが、バックアップ処理ができなくてもよい。この場合、電源遮断時には、必ず初期化処理がなされることとなる。
○上記実施形態では、メインCPU22aと、指示回路Iは、外部発振回路70から同じ周期の外部クロック信号を入力していたが、メインCPU22aと指示回路Iは、異なる周期の信号をそれぞれ入力しても良い。このようにすれば、大当たり判定用乱数の更新周期と、判定値の更新周期とが非同期となる。そして、主制御基板22の外部からこれらの2つの異なる周期を把握することは、困難であるため、不正リセット信号Re1の入力による不正を防止できる。
次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
Claims (5)
- 起動を指示する起動指示信号の入力を契機に起動し、起動してから大当り判定用乱数の値を所定の周期毎に更新し、始動入賞手段への遊技球の入賞を契機に取得した大当り判定用乱数の値を用いて大当りか否かを判定する大当り判定を行う制御装置を備え、前記大当り判定の判定結果が肯定である場合に大当り遊技状態を付与する遊技機において、
前記制御装置は、前記制御装置が設けられた基板と同一基板上に設けられた入力回路及び不正防止回路を介して起動指示信号を入力するようになっており、
前記不正防止回路は、第1信号生成手段により出力された信号の周期毎にカウンタ値を更新する更新手段と、前記起動指示信号の入力を開始したとき又は終了したときに前記カウンタ値を取得する取得手段と、前記取得手段が前記カウンタ値を取得した後から第2信号生成手段により出力された信号の周期毎に判定値を更新する計測手段と、前記判定値がカウンタ値に至ったときに前記起動指示信号を出力している場合には前記起動指示信号の出力を終了する一方、前記起動指示信号を出力していない場合には前記起動指示信号の出力を開始する出力手段を備え、
前記入力回路は、前記制御装置が設けられた基板の外部に設けられた回路から前記不正防止回路に入力される前記起動指示信号が同時に入力されるように構成されており、前記外部に設けられた回路及び前記不正防止回路のうち少なくとも何れか一方から前記起動指示信号を入力しているときに、前記制御装置に対して前記起動指示信号を出力することを特徴とする遊技機。 - 前記制御装置は、前記入力回路から前記起動指示信号の入力が開始されると起動が規制され、前記入力回路から前記起動指示信号の入力が終了すると起動を開始するように構成されており、
前記入力回路は、
前記不正防止回路及び前記入力回路に前記起動指示信号の入力が開始されると同時に前記制御装置への前記起動指示信号の入力を開始して前記制御装置の起動を規制し、
前記不正防止回路及び前記入力回路への起動指示信号の入力が終了した場合、前記不正防止回路からの前記起動指示信号の入力に応じて前記判定値が前記カウンタ値に至るまでの時間だけ前記制御装置への前記起動指示信号の入力終了時を遅延させて、前記制御装置の起動開始時を遅延させることを特徴とする請求項1に記載の遊技機。 - 前記更新手段は、大当り判定用乱数の更新周期とは異なる所定の周期毎に前記カウンタ値を更新することを特徴とする請求項1又は請求項2に記載の遊技機。
- 前記起動指示信号は、その信号レベルとしてハイレベル状態及びローレベル状態を示す2値信号であり、
前記制御装置は、入力した起動指示信号の信号レベルが、ローレベル状態からハイレベル状態に遷移した場合又はハイレベル状態からローレベル状態に遷移した場合のうちいずれか一方の場合のみに起動するように構成されており、
前記取得手段は、入力した起動指示信号の信号レベルが異なる状態に遷移した場合に前記カウンタ値を取得し、
前記出力手段は、前記判定値がカウンタ値に至ったときに、出力する前記起動指示信号の信号レベルを異なる状態に遷移することを特徴とする請求項1〜請求項3のうちいずれか一項に記載の遊技機。 - 前記不正防止回路は、前記第1信号生成手段を備え、前記第1信号生成手段は、所定の周期を有するクロック信号を生成し、出力することを特徴とする請求項1〜請求項4のうちいずれか一項に記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159483A JP4732803B2 (ja) | 2005-05-31 | 2005-05-31 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159483A JP4732803B2 (ja) | 2005-05-31 | 2005-05-31 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006333950A true JP2006333950A (ja) | 2006-12-14 |
JP4732803B2 JP4732803B2 (ja) | 2011-07-27 |
Family
ID=37555017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005159483A Expired - Fee Related JP4732803B2 (ja) | 2005-05-31 | 2005-05-31 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4732803B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009183540A (ja) * | 2008-02-07 | 2009-08-20 | Newgin Co Ltd | 遊技機 |
JP2010179001A (ja) * | 2009-02-06 | 2010-08-19 | Kyoraku Sangyo Kk | 遊技機 |
JP2013090983A (ja) * | 2013-02-20 | 2013-05-16 | Daito Giken:Kk | 遊技台 |
JP2014076313A (ja) * | 2013-09-19 | 2014-05-01 | Daito Giken:Kk | 遊技台 |
JP2015077440A (ja) * | 2014-12-22 | 2015-04-23 | 株式会社大都技研 | 遊技台 |
JP2017029770A (ja) * | 2016-10-04 | 2017-02-09 | 株式会社大都技研 | 遊技台 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08280878A (ja) * | 1995-04-10 | 1996-10-29 | J T:Kk | 遊技台用の入賞検出装置 |
JPH1176582A (ja) * | 1997-09-04 | 1999-03-23 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
JPH11207004A (ja) * | 1998-01-20 | 1999-08-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
JP2000167216A (ja) * | 1998-12-01 | 2000-06-20 | L Shoji:Kk | パチンコ台の公正付加装置 |
JP2002136754A (ja) * | 2000-11-02 | 2002-05-14 | Newgin Corp | 遊技機 |
JP2003310997A (ja) * | 2002-04-24 | 2003-11-05 | Newgin Corp | 遊技機 |
-
2005
- 2005-05-31 JP JP2005159483A patent/JP4732803B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08280878A (ja) * | 1995-04-10 | 1996-10-29 | J T:Kk | 遊技台用の入賞検出装置 |
JPH1176582A (ja) * | 1997-09-04 | 1999-03-23 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
JPH11207004A (ja) * | 1998-01-20 | 1999-08-03 | Daiichi Shokai Co Ltd | 遊技機の制御装置 |
JP2000167216A (ja) * | 1998-12-01 | 2000-06-20 | L Shoji:Kk | パチンコ台の公正付加装置 |
JP2002136754A (ja) * | 2000-11-02 | 2002-05-14 | Newgin Corp | 遊技機 |
JP2003310997A (ja) * | 2002-04-24 | 2003-11-05 | Newgin Corp | 遊技機 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009183540A (ja) * | 2008-02-07 | 2009-08-20 | Newgin Co Ltd | 遊技機 |
JP2010179001A (ja) * | 2009-02-06 | 2010-08-19 | Kyoraku Sangyo Kk | 遊技機 |
JP2013090983A (ja) * | 2013-02-20 | 2013-05-16 | Daito Giken:Kk | 遊技台 |
JP2014076313A (ja) * | 2013-09-19 | 2014-05-01 | Daito Giken:Kk | 遊技台 |
JP2015077440A (ja) * | 2014-12-22 | 2015-04-23 | 株式会社大都技研 | 遊技台 |
JP2017029770A (ja) * | 2016-10-04 | 2017-02-09 | 株式会社大都技研 | 遊技台 |
Also Published As
Publication number | Publication date |
---|---|
JP4732803B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4335846B2 (ja) | 遊技機 | |
JP4732803B2 (ja) | 遊技機 | |
JP5451583B2 (ja) | 遊技機 | |
JP4732866B2 (ja) | 遊技機 | |
JP5508821B2 (ja) | 遊技機 | |
JP4394063B2 (ja) | 遊技機 | |
JP4335861B2 (ja) | 遊技機 | |
JP4842622B2 (ja) | 遊技機 | |
JP2001327666A (ja) | 遊技機 | |
JP2001340606A (ja) | 遊技機 | |
JP5210651B2 (ja) | 遊技機 | |
JP5763465B2 (ja) | 遊技機 | |
JP5150289B2 (ja) | 遊技機 | |
JP5738114B2 (ja) | 遊技機 | |
JP6989954B2 (ja) | 遊技機 | |
JP6605529B2 (ja) | 遊技機 | |
JP6605525B2 (ja) | 遊技機 | |
JP6167122B2 (ja) | 遊技機 | |
JP4177593B2 (ja) | 遊技機 | |
JP2007295971A (ja) | 遊技機 | |
JP3096495U (ja) | 遊技機 | |
JP4024625B2 (ja) | 遊技機 | |
JP6605526B2 (ja) | 遊技機 | |
JP2004337567A (ja) | 遊技機 | |
JP6605528B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4732803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |