JP2002132203A

JP2002132203A - パネル駆動用半導体回路装置

Info

Publication number: JP2002132203A
Application number: JP2000324785A
Authority: JP
Inventors: Hiroyuki Kageyama; 博行景山; Mamoru Seike; 守清家; Toru Suyama; 透須山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-10-25
Filing date: 2000-10-25
Publication date: 2002-05-09

Abstract

(57)【要約】【課題】パネル駆動用半導体回路装置において、シフ
トレジスタを構成するフリップフロップ回路数の削減、
制御回路のトランジスタ規模の削減、配線領域の削減な
どにより多出力化、低コスト化できるものを提供するこ
とを目的とする。【解決手段】シフトレジスタの構成を２出力に１つの
フリップフロップで構成することにより、フリップフロ
ップの数を、出力数に対して約半分とし、また、ラッチ
回路に取り込むデータの選択回路において、２つのトラ
イステートインバータで構成される入出力回路とトラン
スファーゲートで構成されるスイッチ回路で構成される
ことを特徴とし、回路規模の削減を可能とし、ＬＳＩの
面積を削減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶パネルやＰＤ
Ｐなどの表示パネルを駆動する半導体回路装置にかかわ
り、そのシフトレジスタ回路、データ取り込み回路の技
術に関するものである。

【０００２】

【従来の技術】表示パネル１００は、図３（ａ）に示す
ように表示パネル１００の複数の走査電極ライン１０１
に接続される複数の走査線ドライバ１０２と、表示パネ
ル１００の複数の表示データ電極ライン１０３に接続さ
れる複数の表示データ線ドライバ１０４とによって駆動
されている。

【０００３】走査線ドライバ１０２は、図３（ｂ）に示
すように入力回路１０２ａ，シフトレジスタ１０２ｂ，
コントロール回路１０２ｃと表示パネル１００の走査電
極ライン１０１に接続される出力端子を有する出力回路
１０２ｄとで構成されており、前記シフトレジスタ１０
２ｂのシフト動作により、複数の走査電極ラインを順次
アクティブにして、液晶パネルの表示画面を垂直方向に
スキャンしていく。

【０００４】表示データ線ドライバ１０４は、図３
（ｃ）に示すように入力回路１０４ｄ，シフトレジスタ
１０４ｃ，ラッチ回路１０４ｂと表示パネル１００の表
示データ電極ライン１０３に接続される出力端子を有す
る出力回路１０４ａとで構成されている。

【０００５】図４（ａ）は、走査線ドライバ１０２にお
けるシフトレジスタ１０２ｂを示す。フリップフロップ
回路ＦＦ３１，ＦＦ３２，・・・は、立ち上がりエッジ
で動作するものとする。初段のフリップフロップ回路Ｆ
Ｆ３１は、外部からのスタートパルス信号ＩＮＳがデー
タ入力に入力されており、スタートパルス信号ＩＮＳを
クロック信号ＩＮＣに同期して取り込み出力へ転送す
る。その出力信号Ｑ３１は、次段のフリップフロップ回
路ＦＦ３２のデータ入力と、出力制御回路としてのＮＡ
ＮＤ回路ＮＡ３１へ接続される。ＮＡＮＤ回路ＮＡ３１
の出力は信号反転回路ＩＮＶ３１を介して出力される。

【０００６】フリップフロップ回路ＦＦ３２は、フリッ
プフロップ回路ＦＦ３１と同様な動作を行い、その出力
信号Ｑ３２はフリップフロップ回路ＦＦ３１の出力信号
Ｑ３１に対して１クロック周期だけ遅れた信号となる。

【０００７】以上の動作を、順次フリップフロップ回路
ＦＦ３３，ＦＦ３４，ＦＦ３５・・・と実行して、順次
データが転送されていく。フリップフロップ回路ＦＦ３
２，ＦＦ３３，・・・の出力信号Ｑ３２，Ｑ３３，・・
・も同様に、ＮＡＮＤ回路ＮＡ３２，ＮＡ３３，・・・
及び信号反転回路ＩＮＶ３２，ＩＮＶ３３，・・・を介
して出力段へ転送されていく。

【０００８】ＮＡＮＤ回路ＮＡ３１，ＮＡ３２，・・・
は、信号反転回路ＩＮＶ３１，ＩＮＶ３２，・・・の出
力信号Ｏ１，Ｏ２，・・・を出力固定制御信号ＩＮＯに
よりＬレベルに固定する制御回路である。

【０００９】以上の動作を説明したものが、図４（ｂ）
のタイミングチャート図であり、スタートパルス信号Ｉ
ＮＳが入力されると、クロック信号ＩＮＣにより取り込
まれ、各フリップフロップ回路ＦＦ３１，ＦＦ３２，・
・・により、その出力信号Ｑ３１，Ｑ３２，・・・は、
順次データをシフトしていく。また、出力固定制御信号
ＩＮＯがＬレベルであれば、フリップフロップ回路出力
信号Ｑ３１，Ｑ３２，・・・は、出力Ｏ１，Ｏ２，・・
・へは転送されず、Ｈレベルであれば転送されることに
なる。なお、シフトレジスタ１０４ｃも同様に構成され
ている。

【００１０】図５（ａ）は、表示データ線ドライバ１０
４におけるラッチ回路１０４ｂを示す。複数のデータ信
号を選択して各出力の出力信号を制御する機能を搭載し
たこのドライバは、シフト方向切り替え機能、入力デー
タビット数切り替え機能を搭載しているドライバがあ
り、各機能に対して各出力に取り込まれる、すなわち出
力されるデータの制御回路を有し、駆動方法、表示画面
に沿って出力されるものとする。ここでは２種類のデー
タ入力とシフトレジスタの転送方向切り換え制御ができ
る。図４（ａ）との関係は、出力Ｏ１のシフトパルスが
ラッチ信号として図５（ａ）のラッチ信号ＩＮＬとして
供給されている。図４（ａ）の出力Ｏ２，Ｏ３，・・・
についても同様にそれぞれのデータ選択制御回路にラッ
チ信号ＩＮＬとして供給されている。

【００１１】図５（ａ）において、データ入力切換スイ
ッチ回路ＳＷ４１，ＳＷ４２は、Ａビット入力またはＢ
ビット入力を選択するもので、ここではデータ入力切換
制御信号ＩＮＤがＨレベルであればＡビット入力、Ｌレ
ベルであればＢビット入力が有効な入力信号となる。次
に、シフト方向切換スイッチＳＷ４３によりシフト方向
が選択される。シフト方向切換制御信号ＩＮＲＬがＨレ
ベルであればＹシフト方向、ＬレベルであればＸシフト
方向の入力が有効になり、各４モードのデータ入出力信
号ＩＮ４１，ＩＮ４２，ＩＮ４３，ＩＮ４４の内、いず
れか１つのデータ入出力信号がラッチ回路ＬＴ４ｎのデ
ータ入力信号として有効となり、ラッチ信号ＩＮＬによ
りそれぞれの出力に応じたデータがラッチされ、ラッチ
回路ＬＴ４ｎの出力信号Ｑ４ｎは、出力回路へと転送さ
れる。

【００１２】また、ラッチ回路ＬＴ４ｎのラッチ信号Ｉ
ＮＬは、図４（ａ）の出力Ｏ１，Ｏ２，Ｏ３，・・・の
ようなシフトパルスだけでなく、クロック信号が入力さ
れ、ラッチ回路ＬＴ４ｎの出力信号Ｑ４ｎが次段のラッ
チ回路にデータ入力することによりデータを順次転送
し、全出力分のラッチが終了すると、クロック信号を停
止し、各出力毎にラッチされたデータに基づいた出力を
表示データ線ドライバから表示パネルへ出力もするよう
な回路としても使用される。

【００１３】以上の動作を説明したものが図５（ｂ）の
真理値表である。データ入力切換制御回路ＩＮＤとシフ
ト方向切換制御回路ＩＮＲＬの制御信号により、有効な
入力信号が選択される各制御信号の状態がデータ入力切
換制御回路ＩＮＤがＨレベルでかつ、シフト方向切換制
御回路ＩＮＲＬもＨレベルであればＡビット入力かつＹ
シフト方向となり、データ入力信号ＩＮ４１が、シフト
方向切換制御回路ＩＮＲＬがＬレベルであればＡビット
入力かつＸシフト方向動作となり、データ入力信号ＩＮ
４３が有効な入力信号となる。

【００１４】また、データ入力切換制御回路ＩＮＤがＬ
レベルで、かつ、シフト方向切換制御回路ＩＮＲＬがＨ
レベルであればＢビット入力かつＹシフト方向動作とな
り、データ入力信号ＩＮ４２が、シフト方向切換制御回
路ＩＮＲＬがＬレベルであればＢビット入力かつＸシフ
ト方向動作となり、データ入力信号ＩＮ４４がそれぞれ
有効な入力信号となる。

【００１５】

【発明が解決しようとする課題】現在、液晶パネルなど
のパネル駆動用半導体回路装置は、多出力化、低コスト
が求められている。多出力になれば、内部回路のシフト
レジスタ数、各出力に必要な制御回路などは出力数分だ
け必要となり、多出力化が困難となってきており、かつ
パネル駆動用半導体回路装置の面積が大きくなってしま
い低コスト化が図れないなどの問題がある。

【００１６】本発明は、上記従来の問題を解決するもの
で、シフトレジスタを構成するフリップフロップ回路数
の削減、制御回路のトランジスタ規模の削減、配線領域
の削減などにより多出力化、低コスト化を実現できるパ
ネル駆動用半導体回路装置を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】本発明の請求項１記載の
パネル駆動用半導体回路装置は、複数の出力端子を有
し、シフトレジスタを構成している複数のフリップフロ
ップ回路を、２出力端子に１つのフリップフロップ回路
を設けて構成したので、トランジスタの素子数を削減
し、回路規模を削減できる。

【００１８】本発明の請求項２記載のパネル駆動用半導
体回路装置は、請求項１において、フリップフロップ回
路からの出力を各出力に設けたＡＮＤもしくはＮＡＮＤ
回路に接続し、一方には、各出力端子の出力シフト動
作、または、各出力端子から出力される信号を決定する
入力データを順次出力毎に取り込むための動作を行う信
号を発生するために、フリップフロップ回路の同期クロ
ックの分周信号を入力することにより、順次シフトする
ような動作を得ることができ、トランジスタの素子数を
削減し、回路規模を削減できる。

【００１９】本発明の請求項３記載のパネル駆動用半導
体回路装置は、シフト方向切り替え、入力データビット
数切り替えなどの機能を搭載した半導体回路装置におい
て、前記機能毎に取り込むデータを制御する回路を、２
つの入出回路と２つのスイッチ回路で構成することによ
り、従来のように３つのセレクタ回路により構成するよ
りもトランジスタの素子数を削減することができ、配線
本数を半分で実現することが可能となる。このことによ
り、回路規模の削減、配線領域の削減を可能とすること
ができる。

【００２０】本発明の請求項４記載のパネル駆動用半導
体回路装置は、請求項３において、入出力回路を２つの
極性の異なるトライステートインバータで構成し、スイ
ッチ回路を２つの極性の異なるトランジスタで構成する
ことにより、機能制御を可能とし、回路規模の削減、配
線領域の削減を可能とすることができる。

【００２１】

【発明の実施の形態】以下、本発明の各実施の形態を、
液晶表示パネル用ドライバのシフトレジスタ、データ選
択制御回路を例に挙げ、図面に基づいて説明する。

【００２２】（実施の形態１）図１（ａ）は、本発明の
パネル駆動用半導体回路装置におけるシフトレジスタの
概略構成図を示し、図４（ａ）と比較して分かるように
必要なフリップフロップ回路の数が減少している。

【００２３】この液晶表示パネル走査線ドライバは、フ
リップフロップ回路ＦＦ１１，ＦＦ１２，・・・で構成
されるシフトレジスタと、出力固定制御用ＮＡＮＤ回路
ＮＡ１１，ＮＡ１２，・・・とに加えて、信号反転回路
ＩＮＶ１１，ＩＮＶ１２，・・・を備えている。

【００２４】ＩＮＳはスタートパルス信号、ＩＮＣは初
段のフリップフロップ回路ＦＦ１１の取込クロック、Ｉ
Ｎ２Ｃはクロック信号ＩＮＣを２分周したものであり、
２段目以降のフリップフロップ回路の取込クロックで、
かつ出力Ｏ２，Ｏ４，・・・のラインのＮＡＮＤ回路Ｎ
Ａ１２，ＮＡ１４，・・・へ接続されている。

【００２５】／ＩＮ２ＣはＩＮ２Ｃの反転信号であり、
Ｏ３，Ｏ５，・・・のラインのＮＡＮＤ回路ＮＡ１３，
ＮＡ１５，・・・へ接続されている。本回路は、初段の
フリップフロップ回路ＦＦ１１にデータ取込スタート信
号ＩＮＳが入力されると、出力Ｏ１→Ｏ２→Ｏ３→・・
・と順に転送されていくように構成されている。

【００２６】このように構成された液晶表示パネル走査
線ドライバにおけるシフトレジスタの動作を図１（ｂ）
のタイミングチャートも含めて説明する。フリップフロ
ップ回路ＦＦ１１，ＦＦ１２，・・・は、立ち上がりエ
ッジで動作するものとする。

【００２７】初段のフリップフロップ回路ＦＦ１１は、
外部からのスタートパルス信号ＩＮＳをクロック信号Ｉ
ＮＣで同期して取り込み、その出力信号Ｑ１１を次段の
フリップフロップ回路ＦＦ１２の入力と出力制御回路と
してのＮＡＮＤ回路ＮＡ１１へ接続され、信号反転回路
ＩＮＶ１１を介して出力Ｏ１により出力回路へ転送され
る。

【００２８】フリップフロップ回路ＦＦ１２は、フリッ
プフロップ回路ＦＦ１１の出力信号Ｑ１１を受けてクロ
ック信号ＩＮＣの２分周クロック信号ＩＮ２Ｃに同期し
て出力される。その出力信号Ｑ１２は、クロック信号Ｉ
ＮＣの２クロック分、すなわち２出力分の信号となる。
出力信号Ｑ１２は、出力２及び出力３のラインのＮＡＮ
Ｄ回路ＮＡ１２，ＮＡ１３にそれぞれ接続され、スター
トパルス信号ＩＮＳがＨレベルの時、ＮＡＮＤ回路ＮＡ
１２は、ＦＦ１２の取込クロック信号ＩＮ２ＣのＨレベ
ル分がＮＡＮＤ回路ＮＡ１２の出力となり、出力回路へ
信号反転回路ＩＮＶ１２を介して出力Ｏ２として転送さ
れる。

【００２９】同様に、ＮＡＮＤ回路ＮＡ１３は、ＩＮ２
Ｃの反転信号／ＩＮ２ＣのＨレベル分が出力となり、出
力回路へ信号反転回路ＩＮＶ１３を介して出力Ｏ３とし
て転送される。以降、同様な動作により、フリップフロ
ップ回路ＦＦ１３は、フリップフロップ回路ＦＦ１２の
出力信号Ｑ１２を受けて２分周クロック信号ＩＮ２Ｃに
同期して取り込まれ、順次フリップフロップＦＦ１４，
ＦＦ１５，・・・とデータ転送され、それぞれフリップ
フロップ回路ＦＦ１３，ＦＦ１４，・・・の出力信号Ｑ
１３，Ｑ１４，・・・は、ＮＡＮＤ回路ＮＡ１４，ＮＡ
１５，・・・及び信号反転回路ＩＮＶ１４，１５，・・
・を介して出力段へ転送される。また、ＮＡＮＤ回路Ｎ
Ａ１１，ＮＡ１２，・・・は、出力固定制御信号ＩＮＯ
により、全出力Ｏ１，Ｏ２，・・・をフリップフロップ
回路の出力信号Ｑ１１，Ｑ１２，・・・にかかわらずＬ
レベルに固定できる。

【００３０】この構成により、本発明のパネル駆動用半
導体回路装置は、複数の各出力のラインに有していたフ
リップフロップ回路を、２出力に１つのフリップフロッ
プ回路で構成しているので、そのフリップフロップ回路
の出力とクロックの分周信号により、複数の各出力に有
していた場合と同じ動作を実現することができ、回路規
模を削減できる。

【００３１】（実施の形態２）図２（ａ）は、（実施の
形態２）の液晶表示パネル用ドライバにおけるデータ入
力制御回路を示している。具体例としては、このデータ
入力制御回路は、図４または図１に示したシフトレジス
タの出力Ｏ１をラッチ信号として動作する。図４または
図１における出力Ｏ２，Ｏ３，・・・をラッチ信号とし
て動作するデータ入力制御回路についても同様である。

【００３２】この図２（ａ）のデータ入力制御回路は、
複数の出力端子を有しており、各出力毎にスイッチ回路
ＳＷ２１，２２と入出力回路ＩＯ２１，ＩＯ２２を備え
ている。入出力回路ＩＯ２１，ＩＯ２２は、極性の異な
る２つのトライステートインバータで構成し、スイッチ
回路ＳＷ２１，ＳＷ２２は極性の異なる２つのトランジ
スタで構成されている。

【００３３】シフト方向切換制御信号ＩＮＲＬ、データ
入力切換制御信号ＩＮＤ、前記反転信号／ＩＮＤによ
り、各入力モードに対応したデータ入力が選択され、各
出力に対応したデータをラッチ回路ＬＴ２ｎにより保持
され、出力ｎへ転送される。ラッチ回路ＬＴ２ｎはフリ
ップフロップ回路により構成され、クロックＩＮＣの立
ち上がり、または立ち下がりのタイミングで前記選択さ
れたデータ入力が保持される。

【００３４】また、ラッチ回路ＬＴ２ｎはフリップフロ
ップ回路だけでなく、例えばレベルラッチ回路としてク
ロックＩＮＣのＬレベルまたはＨレベル時にデータを出
力ｎへ転送するような回路としても使用される。クロッ
クＩＮＣは前述のシフトレジスタ回路において説明した
図１（ａ）（ｂ）のフリップフロップ回路の出力Ｑ１
１，Ｑ１２，Ｑ１３，・・・・のように順次シフトして
いく信号が接続されることにより、液晶表示用パネルド
ライバの各出力に対応したデータを順次ラッチし、液晶
表示用パネルドライバ全出力のデータをすべてラッチす
ると、駆動方法、表示画面に沿ってＬＳＩから出力され
る。

【００３５】また、データ信号は、モード毎に入力また
は出力信号となり、３本のデータ入出力信号ＩＮ２１，
ＩＮ２２，ＩＮ２３を有している。次に複数のデータ入
出力信号ＩＮ２１，ＩＮ２２，ＩＮ２３の選択回路につ
いて説明する。

【００３６】スイッチ回路ＳＷ２１，ＳＷ２２は、デー
タ入力切換制御信号ＩＮＤがＨレベルの時、ＳＷ２２が
導通状態となりデータ入出力信号ＩＮ２３が有効とな
り、Ｌレベルの時には、ＳＷ２１が導通状態となりデー
タ入出力信号ＩＮ２２が有効となる。

【００３７】また、入出力回路ＩＯ２１，ＩＯ２２は、
シフト方向切換制御信号ＩＮＲＬがＨレベル時は、デー
タ入出力信号ＩＮ２２またはデータ入出力信号ＩＮ２３
が入力信号としてラッチ回路ＬＴ２ｎのデータに入力さ
れ、データ入出力信号ＩＮ２１は出力信号となり、Ｌレ
ベル時はデータ入出力信号ＩＮ２１が入力信号として、
ラッチ回路ＬＴ２ｎのデータに入力され、データ入出力
信号ＩＮ２２またはデータ入出力信号ＩＮ２３が出力信
号となるような制御回路である。例えば、Ａビット入力
かつＹシフト方向転送の場合、データ入力切換制御信号
ＩＮＤがＨレベルの時、シフト方向切換制御信号ＩＮＲ
ＬがＨレベルになるとする。スイッチ回路の状態は、Ｓ
Ｗ２１が非導通、ＳＷ２２が導通状態となる。また、入
出力回路は、ＩＯ２１がラッチ回路ＬＴ２ｎからの出力
信号Ｑ２ｎをデータ入出力信号ＩＮ２１へ出力し、ＩＯ
２２は、データ入出力信号ＩＮ２３から入力信号をラッ
チ回路ＬＴ２ｎへデータ入力される。

【００３８】次に、Ａビット入力かつＸシフト方向転送
の場合、データ入力切換制御信号ＩＮＤがＨレベルの
時、シフト方向切換制御信号ＩＮＲＬがＬレベルになる
とする。スイッチ回路の状態は、ＳＷ２１が非導通、Ｓ
Ｗ２２が導通状態となる。また、入出力回路は、ＩＯ２
２がラッチ回路ＬＴ２ｎからの出力信号Ｑ２ｎをデータ
入出力信号ＩＮ２３へ出力し、ＩＯ２１はデータ入出力
信号ＩＮ２１からの入力信号をラッチ回路ＬＴ２ｎへデ
ータ入力される。

【００３９】同様に、Ｂビット入力かつＹまたはＸシフ
ト方向転送の場合には、スイッチ回路ＳＷ２１が導通状
態、ＳＷ２２が非導通状態となり、データ入出力信号Ｉ
Ｎ２１，ＩＮ２２がそれぞれデータの入力または出力と
なる。ラッチ回路ＬＴ２ｎは、上記で説明した通りいず
れかのデータをラッチ信号ＩＮＬにより、それぞれの出
力に応じたデータがラッチされ、ラッチ回路ＬＴ２ｎの
出力信号Ｑ２ｎは、出力回路へと転送される。

【００４０】また、ラッチ回路ＬＴ２ｎのラッチ信号Ｉ
ＮＬに、図５（ａ）で説明したようにシフトパルスでは
なく、クロック信号を入力するような回路として使用し
た場合、データ入出力信号ＩＮ２１，ＩＮ２２，ＩＮ２
３が、それぞれ次段のラッチ回路にデータ入力される。

【００４１】この動作を説明したものが、図２（ｂ）の
真理値表である。データ入力切換制御信号ＩＮＤがＨレ
ベルかつシフト方向切換制御信号ＩＮＲＬがＨレベルの
時、Ａビット入力かつＹシフト方向動作となり、データ
入出力信号ＩＮ２３が、シフト方向切換制御信号ＩＮＲ
ＬがＬレベルの時は、Ａビット入力かつＸシフト方向動
作となり、データ入出力信号ＩＮ２１が有効となりラッ
チ回路ＬＴ２ｎに入力される。次にデータ入力切換制御
信号ＩＮＤがＬレベルかつシフト方向切換制御信号ＩＮ
ＲＬがＨレベルの時には、Ｂビット入力かつＹシフト方
向動作となり、データ入出力信号ＩＮ２２が、シフト方
向切換制御信号ＩＮＲＬがＬレベルの時には、Ｂビット
入力かつＸシフト方向動作となり、データ入出力信号Ｉ
Ｎ２１がそれぞれ有効な入力信号となりラッチ回路ＬＴ
２ｎに入力される。また、出力信号は、Ａビット入力か
つＹシフト方向動作時は、データ入出力信号ＩＮ２１、
Ａビット入力かつＸシフト方向動作時は、データ入出力
信号ＩＮ２３、Ｂビット入力かつＹシフト方向動作時
は、データ入出力信号ＩＮ２１、Ｂビット入力かつＸシ
フト方向動作時は、データ入出力信号ＩＮ２２がそれぞ
れ有効な出力信号としてラッチ回路ＬＴ２ｎに入力され
る。

【００４２】このような回路構成により、本発明のパネ
ル駆動用半導体回路装置は、シフト方向切り替え、入力
データビット数切り替え機能などを有した半導体回路装
置では、データ制御部の回路規模の削減と各機能に対す
るデータの入力配線、またシフトレジスタを用いて、デ
ータを順次シフトしていく回路構成の場合、フリップフ
ロップ回路から次段への信号配線を入力、出力の共用化
をすることで、配線領域の削減が可能となる。

【００４３】

【発明の効果】以上のように本発明のパネル駆動用半導
体回路装置によれば、多出力化、低コスト化の要望に対
して、フリップフロップ回路、制御回路などの回路規模
の削減、データ信号、複数のデータ取り込み回路間での
配線などの配線領域の削減を実現することができる。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）のパネル駆動用半導
体回路装置におけるシフトレジスタの構成図とその真理
値表

【図２】本発明の（実施の形態２）のパネル駆動用半導
体回路装置におけるデータ選択制御回路の構成図とその
タイミングチャート図

【図３】一般的な表示装置の構成図とそれに使用されて
いるドライバの構成図

【図４】パネル駆動用半導体回路装置における従来のシ
フトレジスタの構成図とそのタイミングチャート図

【図５】パネル駆動用半導体回路装置における従来のデ
ータ選択制御回路の構成図とその真理値表

【符号の説明】

Ｏ１〜Ｏ５出力回路への信号ＮＡ１１〜ＮＡ１５，ＮＡ３１〜ＮＡ３５ＮＡＮ
Ｄ回路ＩＮＶ１１〜ＩＮＶ１５，ＩＮＶ３１〜ＩＮＶ３５
信号反転回路ＦＦ１１〜ＦＦ１３，ＦＦ３１〜ＦＦ３５フリッ
プフロップ回路ＬＴ２ｎ、ＬＴ４ｎラッチ回路Ｑ１１〜Ｑ１３，Ｑ３１〜Ｑ３５フリップフロッ
プ回路出力信号Ｑ２ｎ、Ｑ４ｎラッチ回路出力信号ＩＮＯ出力固定制御信号ＩＮＳスタートパルス信号ＩＮＣクロック信号ＩＮ２ＣＩＮＣの２分周クロック信号／ＩＮ２ＣＩＮ２Ｃの反転クロック信号ＳＷ２１，ＳＷ２２，ＳＷ４１〜ＳＷ４３スイッ
チ回路ＩＯ２１，ＩＯ２２入出力回路ＩＮＲＬシフト方向切換制御信号ＩＮＤデータ入力切換制御信号／ＩＮＤＩＮＤの反転信号ＩＮ２１〜ＩＮ２３データ入出力信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者須山透大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H093 NC16 NC22 NC26 ND34 ND49 ND54 5C006 BB11 BC03 BC11 BF03 FA25 FA43 5C080 AA10 BB05 DD22 FF12 GG12 JJ02 JJ03 JJ04 5J055 AX46 AX47 AX62 BX16 CX30 DX12 DX56 DX72 DX83 EX07 EX21 EY21 EZ07 EZ25 EZ31 FX12 FX17 GX01 GX04

Claims

【特許請求の範囲】

【請求項１】複数の出力端子を有し、順次データをシフ
トしていくシフトレジスタを有するパネル駆動用半導体
回路装置において、前記シフトレジスタを、２出力に１
つのフリップフロップ回路で構成したパネル駆動用半導
体回路装置。
【請求項２】前記フリップフロップ回路の出力を、出力
固定制御信号との論理積回路の入力に接続し、前記論理
積回路の出力から出力信号を得る請求項１記載のパネル
駆動用半導体回路装置。
【請求項３】複数の出力端子を有し、順次データをシフ
トしていくシフトレジスタを有するパネル駆動用半導体
回路装置において、各出力に対応したフリップフロップ回路またはラッチ回
路の入力データを２つの入出力回路と２つのスイッチ回
路で構成されたデータ制御回路により入力データを選択
するように構成された回路を備えたパネル駆動用半導体
回路装置。
【請求項４】前記入出力回路を極性の異なる２つのトラ
イステートインバータで構成し、前記スイッチ回路を極
性の異なる２つのトランジスタで構成した請求項３記載
のパネル駆動用半導体回路装置。