JP2002118402A - アイソレータの製造方法 - Google Patents

アイソレータの製造方法

Info

Publication number
JP2002118402A
JP2002118402A JP2000308797A JP2000308797A JP2002118402A JP 2002118402 A JP2002118402 A JP 2002118402A JP 2000308797 A JP2000308797 A JP 2000308797A JP 2000308797 A JP2000308797 A JP 2000308797A JP 2002118402 A JP2002118402 A JP 2002118402A
Authority
JP
Japan
Prior art keywords
housing
isolator
assembly
input
resonance capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000308797A
Other languages
English (en)
Inventor
Taro Miura
太郎 三浦
Kazuaki Suzuki
和明 鈴木
Shusuke Ohata
秀典 大波多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000308797A priority Critical patent/JP2002118402A/ja
Publication of JP2002118402A publication Critical patent/JP2002118402A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

(57)【要約】 【課題】 端子基板の占有面積を減少するか皆無として
アイソレータの小型化を図ることができるアイソレータ
の製造方法を提供する。 【解決手段】 積層技術によりサーキュレータ素子を形
成し、あらかじめ形成したアイソレータ構成部品を形成
したサーキュレータ素子の電極にはんだ付けで一体的に
実装する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アイソレータの製
造方法に関し、特に、積層技術を用いて構成されるサー
キュレータ素子を用いた小型化可能な集中定数型アイソ
レータの製造方法に関する。
【0002】
【従来の技術】現在広く使用されている集中定数型アイ
ソレータは、三端子集中定数型サーキュレータ素子の一
端子に終端抵抗を接続して構成される。
【0003】図1は、サーキュレータ素子をこのように
用いて構成された従来のアイソレータの構造を概略的に
示す分解斜視図である。
【0004】同図において、10は積層技術を用いて構
成されたサーキュレータ素子、11はこのサーキュレー
タ素子10をその貫通孔内に支持する樹脂製の端子基
板、12は励磁用永久磁石、13は金属筐体、14は金
属上蓋、15は外枠、16は端子基板11上に形成され
た共振容量用の電極、17は同じく端子基板11上に形
成された終端抵抗、18は固有値調整用容量の誘電体を
それぞれ示している。
【0005】端子基板11上には、共振容量用の電極1
6や終端抵抗17が形成されており、さらに、図1には
明確に表されていないが入出力端子電極が形成されてい
る。
【0006】
【発明が解決しようとする課題】この種のアイソレータ
を小型化する場合、共振容量電極16や終端抵抗17が
その上に形成され、かつ入出力端子電極を支持している
端子基板11の容積をあまり小さくできないことが大き
な問題となる。
【0007】従来のアイソレータでは、端子基板11に
入出力端子電極を埋め込んで成型してから組み立て工程
に流すため、端子基板11には、「入出力端子電極をア
イソレータ素子に取り付けない状態で破損しない程度の
機械的強度」を有することが要求されている。しかしな
がら、実際にアイソレータを製造する場合、入出力端子
電極はアイソレータ素子の電極にはんだ付けされるか
ら、その段階以降は相応の機械的強度が得られているの
である。即ち、端子基板11が当初保有していた機械的
強度は必ずしも必要ではないこととなる。
【0008】このように製造の過程でのみ必要な余分な
強度を与えるべく端子基板を大容積化すること、及び共
振容量電極や終端抵抗をその上に形成することにより端
子基板を大面積化することが、アイソレータの小型化を
大きく妨げていた。
【0009】従って本発明の目的は、端子基板の占有面
積を減少するか皆無としてアイソレータの小型化を図る
ことができるアイソレータの製造方法を提供することに
ある。
【0010】
【課題を解決するための手段】本発明によれば、積層技
術によりサーキュレータ素子を形成し、あらかじめ形成
したアイソレータ構成部品を形成したサーキュレータ素
子の電極にはんだ付けで一体的に実装したアイソレータ
の製造方法が提供される。
【0011】例えば、共振容量、入出力電極及び終端抵
抗等のアイソレータ構成部品は、あらかじめ完成された
部品となっており、これらがサーキュレータ素子の電極
にはんだ付けされて実装されるので、端子基板を設ける
必要はなくなる。その結果、この端子基板の分だけ、ア
イソレータの大幅な小型化を図ることができる。
【0012】アイソレータ構成部品が、共振容量とこの
共振容量に接続された入出力端子電極とからなる共振容
量−入出力端子電極素子を含むことが好ましい。さら
に、共振容量とこの共振容量に接続された終端抵抗とか
らなる共振容量−終端抵抗素子を含むことがより好まし
い。また、アイソレータ構成部品が、共振容量−入出力
端子電極素子の付加容量素子を含むことも好ましい。
【0013】アイソレータ構成部品をサーキュレータ素
子に一体的に実装してサーキュレータ素子−アイソレー
タ構成部品組立体を形成した後、磁気回路を構成する筐
体内に組立体及び励磁用永久磁石を組み込むことが好ま
しい。
【0014】筐体内への組立体及び励磁用永久磁石の組
み込みが、この組立体をキャリアマウント上に載置した
後、その上に励磁用永久磁石を載置し、さらに筐体を被
着させた後、はんだリフローすることによって行われる
ことが好ましい。
【0015】このはんだリフローの後に、一部を残して
キャリアマウントを切り離すことによって、キャリアマ
ウントの残された一部を入出力端子として用いることも
より好ましい。
【0016】筐体内への組み込みが、組立体と筐体との
間にアイソレータの固有値調整用容量素子を挟んで行わ
れることも好ましい。
【0017】この筐体内への組み込みの後、筐体の開口
面を覆うように樹脂を注入することも好ましい。
【0018】筐体の開口面におけるその開口面から組立
体表面までの距離が、0.1〜0.2mmであることが
好ましい。
【0019】励磁用永久磁石の側面と筐体との間に空隙
が設けられるように組み込みを行うことが好ましい。
【0020】空隙に樹脂を注入して充填することも好ま
しい。
【0021】筐体の底面にU字型の打ち抜きが設けられ
ており、打ち抜き部の内側が接地端子として構成される
ことが好ましい。
【0022】
【発明の実施の形態】図2は本発明の一実施形態におけ
る(A)共振容量−終端抵抗素子、(B)共振容量−入
出力端子電極素子、(C)サーキュレータ素子、並びに
(D)固有値調整用容量素子の構造をそれぞれ概略的に
示す斜視図である。
【0023】同図(C)は積層技術によって形成された
サーキュレータ素子を表しており、20は矩形の平面形
状を有する磁性体ブロック(輪郭のみで表示)、21、
22及び23は磁性体ブロック20内に形成された第
1、第2及び第3の駆動線路、24及び25は磁性体ブ
ロック20の互いに異なる側面(対向する側面)に形成
された第1及び第2の入出力電極、26は磁性体ブロッ
ク20の第1及び第2の入出力電極24及び25とは異
なる側面(直交する側面)に形成されたアイソレーショ
ン電極、27、28及び29は同じく磁性体ブロック2
0の互いに異なる側面に形成された第1、第2及び第3
の接地電極、30は磁性体ブロック20の底面に形成さ
れた地導体をそれぞれ示している。第1、第2及び第3
の接地電極27、28及び29は、地導体30に接続さ
れている。
【0024】同図(B)は磁性体ブロック20の側面形
状に合わせた形状に形成された共振容量−入出力端子電
極素子を表しており、31は誘電体平板、32は誘電体
平板31の一方の面内に形成された接地側電極、33は
誘電体平板31の他方の面から側面を回り込んで一方の
面にも形成されたホット側電極をそれぞれ示している。
誘電体平板31を挟んで接地側電極32及びホット側電
極33が形成されることにより、接地側電極32及びホ
ット側電極33間に容量が形成される。ホット側電極3
3は入出力端子電極となる。ホット側電極の構造は異な
るが、類似の共振容量素子については、本出願人による
特許第3064798号公報に記載されている。
【0025】実装された際に、この共振容量−入出力端
子電極素子の接地側電極32は、サーキュレータ素子の
第1又は第2の接地電極27又は28に接続されるよう
に構成されており、ホット側電極33は、サーキュレー
タ素子の第1又は第2の入出力電極25又は26に接続
されるように構成されている。
【0026】同図(A)は磁性体ブロック20の側面形
状に合わせた形状に形成された共振容量−終端抵抗素子
を表しており、34は誘電体平板、35は誘電体平板3
4の一方の面内に形成された接地側電極、36は誘電体
平板34の他方の面の中央部に形成されたホット側電
極、37はこの他方の面内においてホット側電極36の
両側に形成された抵抗体電極をそれぞれ示している。誘
電体平板34を挟んで接地側電極35及び抵抗体電極3
7が形成されることにより、容量と終端抵抗との複合体
が形成される。このように、抵抗体で電極を構成すれ
ば、個別に作成しなくとも共振容量と終端抵抗とを並列
に接続した素子が等価的に与えられることは、本出願人
による特開2000−13112号公報に記載されてい
る。
【0027】実装された際に、この共振容量−終端抵抗
素子のホット側電極36は、サーキュレータ素子のアイ
ソレーション電極26に接続されるように構成されてお
り、接地側電極35は筐体に接続されるように構成され
ている。
【0028】同図(D)は磁性体ブロック20の底面形
状に合わせた形状に形成された固有値調整用容量素子を
表しており、38は誘電体平板、39は誘電体平板38
の一方の面内に形成された接地側電極、40は誘電体平
板38の他方の面に形成されたホット側電極をそれぞれ
示している。誘電体平板38を挟んで接地側電極39及
びホット側電極40が形成されることにより、固有値調
整用容量が形成される。
【0029】実装された際に、この固有値調整用容量素
子のホット側電極40は、サーキュレータ素子の地導体
30に接続されるように構成されており、接地側電極3
9は筐体に接続されるように構成されている。
【0030】以下、本実施形態におけるアイソレータの
製造工程を詳しく説明する。
【0031】図3は図2のアイソレータ構成部品を一体
的に実装してなるサーキュレータ素子−アイソレータ構
成部品組立体を示す斜視図であり、図4は図3の組立体
をキャリアマウント上に載置した状態を示す斜視図であ
り、図5は図4の組立体に励磁用永久磁石及び筐体を取
付けた状態を示す斜視図であり、図6は図5の組立体を
キャリアマウントから切り離した状態を示す斜視図であ
り、図7はその状態の分解斜視図であり、図8はその組
立体に樹脂を注入して完成したアイソレータを示す斜視
図である。
【0032】まず、図2(B)の共振容量−入出力端子
電極素子と、図2(A)の共振容量−終端抵抗素子とを
あらかじめ完成した部品として形成しておく。また、図
2(D)の固有値調整用容量素子をあらかじめ完成した
部品として形成しておく。
【0033】次いで、図3に示すように、図2(C)の
サーキュレータ素子41の第1及び第2の入出力電極2
4及び25が存在する側面に2つの共振容量−入出力端
子電極素子42及び43をそれぞれはんだ付けによって
一体的に実装し、サーキュレータ素子41のアイソレー
ション26が存在する側面に共振容量−終端抵抗素子4
4を接着及びはんだ付けによって一体的に実装すること
により、サーキュレータ素子−アイソレータ構成部品組
立体が形成される。
【0034】従来のアイソレータにおいて多くの面積を
占めているのは、図1より明らかなように、共振容量基
板及び入出力端子基板である。共振容量は、本実施形態
のように各入出力電極に接続される容量をサーキュレー
タ素子の表面に取り付ければ占有面積を減少でき、5m
m角のアイソレータでは、約1mmの寸法減少につなが
る。特に、従来のアイソレータにおける入出力端子基板
のうち、図1において斜線で示す部分は組立前に一体の
部品として扱うための「つなぎ」であり、サーキュレー
タの特性に関係ない部分である。この部分はサーキュレ
ータの筐体の最外周部に配置されているため、大幅なデ
ッドスペースの増加につながっていたのである。
【0035】次いで、図4に示すように、この固有値調
整用容量素子45をキャリアマウント46上の所定位置
に載せた後、その上にサーキュレータ素子−アイソレー
タ構成部品組立体47を載置する。この場合、組立体4
7の共振容量−入出力端子電極素子42及び43がキャ
リアマウント46の突出爪46aに接触するように挿入
する。
【0036】その後、図5に示すように、この組立体4
7の上に励磁用永久磁石48(図7)を載せ、磁気ヨー
ク及びシールドとして働く金属筐体49及び金属上蓋5
0を取付けた後、リフロー炉に入れて、組立体47の共
振容量−入出力端子電極素子42及び43とキャリアマ
ウント46の突出爪46a及び46bとのはんだ付け、
固有値調整用容量素子45のホット側電極40とサーキ
ュレータ素子の地導体30とのはんだ付け、固有値調整
用容量素子45の接地側電極39と筐体49とのはんだ
付け、共振容量−終端抵抗素子44の接地側電極35と
筐体49とのはんだ付け、並びに接着剤のキュアーを同
時に行う。
【0037】次いで、図6に示すように、キャリアマウ
ント46をその突出爪46a及び46bの一部が組立体
47側に残るように切り離す。組立体47側に残った突
出爪46a及び46bの一部が入出力端子51として用
いられる。
【0038】この状態の構造が図7により詳しく示され
ている。ただし、同図において、52及び53は、大容
量の共振容量が必要な場合に付加される付加容量素子で
あり、共振容量−入出力端子電極素子42及び43のホ
ット側電極と筐体49との間に挿入される。また、54
は、サーキュレータ素子を対向する内壁に押し付けて共
振容量−終端抵抗素子44の接地側電極35のはんだ付
けを容易にするための弾性部材である。
【0039】その後、図8に示すように、樹脂55を筐
体49の内部に注入して充填する。樹脂を充填していな
い状態では、入出力端子51が共振容量−入出力端子電
極素子にはんだ付けされて固定されているだけなので、
入出力端子51を引き剥がす力が印加されると、共振容
量−入出力端子電極素子の電極が破壊されて外れる恐れ
があるが、このように入出力端子51の外から覆うよう
に樹脂55を注入充填すれば、引き剥がし力に対する充
分な強度が得られる。
【0040】工程簡潔化を考慮して樹脂を筐体の開口面
のレベルまで注入するようにすれば、補強用樹脂の最小
厚さは開口面と組立体47の最外面との間隔になる。こ
の厚さを0.1〜0.2mmとし、開口面と組立体の最
外面との間隔を両側とも同じになるように筐体を設計す
れば、入出力端子に十分な機械的強度を与えることがで
きる。通常の端子基板は肉厚が0.3mm程度であるか
ら、この構造により0.2〜0.4mmのアイソレータ
小型化が図れる。
【0041】図9は、アイソレータ筐体内部の磁束を説
明する図である。
【0042】同図(A)に示すように、サーキュレータ
素子56に磁界を印加する励磁用永久磁石57の端面と
磁気ヨークの機能を有する筐体58との間には、必ず空
隙59を設ける必要がある。これは、励磁用永久磁石5
7の磁束が効率よくサーキュレータ素子56を励磁出来
るようにするための空間である。同図(B)に示すよう
に、もし励磁用永久磁石57´の端面が筐体58´に接
していると、磁束は磁気ヨークである筐体58´を通っ
て周回し、サーキュレータ素子56´に至る磁束が大幅
に減少する。一般的な例として、磁界を均一にするため
の空隙は0.2mm以上に設定される。
【0043】なお、先の工程で注入された樹脂がこの空
隙にまで連続して注入されれば、この部分の樹脂は入出
力端子を覆う樹脂が受ける力を直交する軸で支えられ
る。したがって磁気回路の空隙部に注入された樹脂は、
入出力端子を保護する樹脂のアンカーとして機能し、外
部の力から入出力端子を保護する。
【0044】このように構成されたアイソレータには接
地端子が設けられていない。しかし、アイソレータの動
作を安定化させるためには明確な接地端子が必要であ
る。筐体の底面全体が接地電位であることに着目して、
筐体を基板の接地導体にはんだ付けすることにより目的
を達成する場合もある。この方法では熱が底面全体に及
ぶため、はんだ付けの位置や面積を十分制御できないの
が欠点である。
【0045】そこで、筐体49の底面に、図10で示す
ような、U字型の打ち抜き49aを設けて周囲より熱的
に孤立させ、その内側を接地端子とすれば、この問題点
を解決することができる。
【0046】以上述べたように、本実施形態において
は、入出力電極等のアイソレータ構成部品を全てはんだ
付けで組立てた後、端子部分を外から樹脂で覆い、必要
な機械的強度を与えようとするものである。そのとき、
樹脂成型体抜け落ち防止のため、磁気回路内に設けられ
ている空間にも樹脂を流し込んで端子部を覆う樹脂と機
械的に接続し、端子保護の樹脂を引き留めるアンカーと
して利用する。
【0047】このように、共振容量−入出力端子電極素
子及び共振容量−終端抵抗素子を積層技術により形成さ
れたサーキュレータ素子の側面に取り付けることによっ
て、アイソレータの外寸法を約1mm減少できた。その
素子でアイソレータを組立た後に樹脂を流し込んで入出
力端子保護機能を与える構造により、0.4mm寸法を
減少できた。この構造により、これまで5mm角でしか
実現できなかったアイソレータが3.5mm角でも実現
可能になり、占有面積を50%減少できた。
【0048】以上述べた実施形態は全て本発明を例示的
に示すものであって限定的に示すものではなく、本発明
は他の種々の変形態様及び変更態様で実施することがで
きる。従って本発明の範囲は特許請求の範囲及びその均
等範囲によってのみ規定されるものである。
【0049】
【発明の効果】以上詳細に説明したように本発明によれ
ば、例えば、共振容量、入出力電極及び終端抵抗等のア
イソレータ構成部品は、あらかじめ完成された部品とな
っており、これらがサーキュレータ素子の電極にはんだ
付けされて実装されるので、端子基板を設ける必要はな
くなる。その結果、この端子基板の分だけ、アイソレー
タの大幅な小型化を図ることができる。
【図面の簡単な説明】
【図1】従来のアイソレータの構造を概略的に示す分解
斜視図である。
【図2】本発明の一実施形態における共振容量−終端抵
抗素子、共振容量−入出力端子電極素子、サーキュレー
タ素子、並びに固有値調整用容量素子の構造を概略的に
示す斜視図である。
【図3】図2の実施形態におけるサーキュレータ素子−
アイソレータ構成部品組立体を示す斜視図である。
【図4】図3のサーキュレータ素子−アイソレータ構成
部品組立体をキャリアマウント上に載置した状態を示す
斜視図である。
【図5】図4のサーキュレータ素子−アイソレータ構成
部品組立体に励磁用永久磁石及び筐体を取付けた状態を
示す斜視図である。
【図6】図5のサーキュレータ素子−アイソレータ構成
部品組立体をキャリアマウントから切り離した状態を示
す斜視図である。
【図7】図5のサーキュレータ素子−アイソレータ構成
部品組立体をキャリアマウントから切り離した状態にお
ける分解斜視図である。
【図8】図6及び図7の組立体に樹脂を注入して完成し
たアイソレータを示す斜視図である。
【図9】アイソレータ筐体内部の磁束を説明する図であ
る。
【図10】図2の実施形態における筐体裏側を示す斜視
図である。
【符号の説明】
20 磁性体ブロック 21、22、23 駆動線路 24、25 入出力電極 26 アイソレーション電極 27、28、29 接地電極 30 地導体 31、34、38 誘電体平板 32、35、39 接地側電極 33、36、40 ホット側電極 37 抵抗体電極 41、56、56´ サーキュレータ素子 42、43 共振容量−入出力端子電極素子 44 共振容量−終端抵抗素子 45 固有値調整用容量素子 46 キャリアマウント 46a 突出爪 47 サーキュレータ素子−アイソレータ構成部品組立
体 48、57、57´ 励磁用永久磁石 49、58、58´ 筐体 50 上蓋 51 入出力端子 52、53 付加容量素子 54 弾性部材 55 樹脂 59 空隙

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 積層技術によりサーキュレータ素子を形
    成し、あらかじめ形成したアイソレータ構成部品を該形
    成したサーキュレータ素子の電極にはんだ付けで一体的
    に実装したことを特徴とするアイソレータの製造方法。
  2. 【請求項2】 前記アイソレータ構成部品が、共振容量
    と該共振容量に接続された入出力端子電極とからなる共
    振容量−入出力端子電極素子を含むことを特徴とする請
    求項1に記載の製造方法。
  3. 【請求項3】 前記アイソレータ構成部品が、共振容量
    と該共振容量に接続された終端抵抗とからなる共振容量
    −終端抵抗素子を含むことを特徴とする請求項1又は2
    に記載の製造方法。
  4. 【請求項4】 前記アイソレータ構成部品が、前記共振
    容量−入出力端子電極素子の付加容量素子を含むことを
    特徴とする請求項1から3のいずれか1項に記載の製造
    方法。
  5. 【請求項5】 前記アイソレータ構成部品を前記サーキ
    ュレータ素子に一体的に実装してサーキュレータ素子−
    アイソレータ構成部品組立体を形成した後、磁気回路を
    構成する筐体内に該組立体及び励磁用永久磁石を組み込
    むことを特徴とする請求項1から4のいずれか1項に記
    載の製造方法。
  6. 【請求項6】 前記筐体内への前記組立体及び前記励磁
    用永久磁石の組み込みが、該組立体をキャリアマウント
    上に載置した後、その上に前記励磁用永久磁石を載置
    し、さらに前記筐体を被着させた後、はんだリフローす
    ることによって行われることを特徴とする請求項5に記
    載の製造方法。
  7. 【請求項7】 はんだリフローの後に、一部を残して前
    記キャリアマウントを切り離すことによって、該キャリ
    アマウントの残された一部を入出力端子として用いるこ
    とを特徴とする請求項6に記載の製造方法。
  8. 【請求項8】 前記筐体内への組み込みが、前記組立体
    と前記筐体との間に当該アイソレータの固有値調整用容
    量素子を挟んで行われることを特徴とする請求項5から
    7のいずれか1項に記載の製造方法。
  9. 【請求項9】 前記筐体内への組み込みの後、該筐体の
    開口面を覆うように樹脂を注入することを特徴とする請
    求項5から8のいずれか1項に記載の製造方法。
  10. 【請求項10】 前記筐体の開口面における該開口面か
    ら前記組立体までの距離が、0.1〜0.2mmである
    ことを特徴とする請求項5から9のいずれか1項に記載
    の製造方法。
  11. 【請求項11】 前記励磁用永久磁石の側面と前記筐体
    との間に空隙が設けられるように前記組み込みを行うこ
    とを特徴とする請求項5から10のいずれか1項に記載
    の製造方法。
  12. 【請求項12】 前記空隙に樹脂を注入して充填するこ
    とを特徴とする請求項11に記載の製造方法。
  13. 【請求項13】 前記筐体の底面にU字型の打ち抜きが
    設けられており、該打ち抜き部の内側が接地端子として
    構成されることを特徴とする請求項5から12のいずれ
    か1項に記載の製造方法。
JP2000308797A 2000-10-10 2000-10-10 アイソレータの製造方法 Pending JP2002118402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000308797A JP2002118402A (ja) 2000-10-10 2000-10-10 アイソレータの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000308797A JP2002118402A (ja) 2000-10-10 2000-10-10 アイソレータの製造方法

Publications (1)

Publication Number Publication Date
JP2002118402A true JP2002118402A (ja) 2002-04-19

Family

ID=18789051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000308797A Pending JP2002118402A (ja) 2000-10-10 2000-10-10 アイソレータの製造方法

Country Status (1)

Country Link
JP (1) JP2002118402A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107192971B (zh) * 2017-07-21 2023-08-18 上海联影医疗科技股份有限公司 环形器机箱及环形器组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107192971B (zh) * 2017-07-21 2023-08-18 上海联影医疗科技股份有限公司 环形器机箱及环形器组件

Similar Documents

Publication Publication Date Title
US7425929B2 (en) Coil antenna
JP2002118402A (ja) アイソレータの製造方法
JP3680682B2 (ja) 非可逆回路素子および通信機装置
JP3159054B2 (ja) 非可逆回路素子
JPH09321504A (ja) 非可逆回路素子及びその製造方法
JPS6367908A (ja) 2端子形圧電共振素子を有する電子部品
JPH07326907A (ja) 非可逆回路素子
JP2020017684A (ja) インダクタおよびそれを用いた電子機器
US20060158279A1 (en) Non-reciprocal circuit device
JP4189920B2 (ja) 非可逆回路素子及びその製造方法
JPH0747857Y2 (ja) コイル装置
JP2001313214A (ja) 表面実装型小型トランス
JP4076089B2 (ja) 磁気回転子、及び、これを用いた非可逆回路素子
JPH0729617Y2 (ja) コイル装置
JP2606474Y2 (ja) 非可逆回路素子
JP3365057B2 (ja) 非可逆回路素子
JP4182926B2 (ja) 非可逆回路素子及び通信装置
JPS6328114A (ja) 圧電振動部品
JP4285391B2 (ja) 非可逆回路素子及び通信装置
JPH04313209A (ja) 複合部品
JP3308405B2 (ja) コイル部品
JP2006109381A (ja) 非可逆回路素子の製造方法
JP4605501B2 (ja) 非可逆回路素子
US7138883B2 (en) Non-reciprocal circuit element
JP3856230B2 (ja) 非可逆回路素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030311