JP2002116426A - 液晶素子の製造方法、及び液晶素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路の破損を伴うことなく、表示画像の焼き
付きを防止の処理を短時間で行う。 【解決手段】 カイラルスメクチック液晶を有するアク
ティブマトリクス型液晶パネルＰを作製するに当たり、
共通電極３ａと画素電極３ｂとの間にエージング用電圧
を印加する。これによって、カイラルスメクチック液晶
２の電圧−透過率特性が安定化され画像表示時において
該特性が変化したりすることも無く、特性変化に基く表
示画像の焼き付きを防止できる。この場合、共通電極３
ａに印加する方の電位を大きくして、画素電極３ｂに印
加する電位はＴＦＴ４の耐圧許容範囲とする。これによ
り、ＴＦＴ４は、画素電極３ｂに印加される電位によっ
て破壊されることは無く、しかも液晶２に印加する電圧
を大きくして電圧印加時間（エージング処理時間）を短
縮できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶を利用して種
々の表示を行う液晶素子の製造方法、及び液晶素子の駆
動方法に関する。

【０００２】

【従来の技術】(1) 従来、ネマチック液晶を利用したア
クティブマトリクス型の液晶パネルが種々提案されてい
る。以下、この液晶パネルについて説明する。

【０００３】従来、一つ一つの画素にトランジスタのよ
うなアクティブ素子を配置したアクティブマトリクス型
液晶パネルとしてはネマチック液晶を用いたものがあ
り、様々なモードで使用されている。

【０００４】例えば、広汎に用いられている代表的なモ
ードとしてツイステッドネマチック（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モードがあり、該モードについては、
「エム・シャット（Ｍ．Ｓｃｈａｄｔ）とダブリュー・
ヘルフリッヒ（Ｗ．Ｈｅｌｆｒｉｃｈ）著、ＡＰＰｌｉ
ｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第１８巻、第
４号（１９７１年２月１５日発行）、第１２７頁から１
２８頁」に開示されている。

【０００５】また最近では、従来型液晶パネルの欠点で
ある視野角特性を改善するものとして、横方向電界を利
用したインプレインスイッチング（Ｉｎ−Ｐｌａｉｎ
Ｓｗｉｔｃｈｉｎｇ）モードや、垂直配向（Ｖｅｒｔｉ
ｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが発表されてい
る。

【０００６】(2) ところで、上述したネマチック液晶を
用いた場合には（いずれのモードでも）応答速度が遅い
という問題があり、近年は、そのような問題点のないカ
イラルスメクチック液晶を用いた液晶パネルが注目され
ている。例えば、「ショートピッチタイプの強誘電性液
晶」、「高分子安定型強誘電性液晶」、「無閾反強誘電
性液晶」などが提案されており、未だ実用化には至って
いないものの、いずれもサブミリ秒以下の高速応答性が
実現できると報告されている。

【０００７】(3) 次に、このようなカイラルスメクチッ
ク液晶を用いた液晶パネルの一例について説明する。

【０００８】例えば、特願平１０−１７７１４５号にて
開示されている液晶パネルは、カイラルスメクチック液
晶として、高温側より、等方性液体相（ＩＳＯ．）−コ
レステリック相（Ｃｈ）−カイラルスメクチックＣ相
（ＳｍＣ^*）、又は、等方性液体相（ＩＳＯ．）−カイ
ラルスメクチックＣ相（ＳｍＣ^*）、の相転移系列を示
す液晶を、仮想コーンのエッジより内側の位置で安定化
するように調整して用いており、かかる液晶を一対の基
板間に注入した後の冷却過程において（正確には、Ｃｈ
−ＳｍＣ^*相転移の際、又はＩＳＯ−ＳｍＣ^*相転移の際
に）液晶２にＤＣ電圧を印加するなどして層方向を一方
向に均一化させている。この液晶パネルは、応答速度が
速いという効果を有するほか、階調制御が可能であっ
て、動画質に優れ、高輝度であって量産性に優れるとい
う特徴を有している。また、この液晶パネルは、自発分
極値を小さくでき、アクティブ素子とのマッチングが良
いものとなっている。

【０００９】

【発明が解決しようとする課題】ところで、上述した液
晶パネルにおいては階調表示が所望の表示になりにくい
ことがあり得る。具体的には所望の階調表示を行うよう
に電気的な駆動条件を設定しても視覚的に表示される階
調はその所望の階調表示を示しにくいことがあり得る。

【００１０】かかる課題を解決するために電圧印加処理
（以下、"エージング処理"とする）が行われていた。す
なわち、カイラルスメクチック液晶における印加電圧と
透過率との関係（以下、"電圧−透過率特性"とする）
は、製造直後は安定しておらず、何ら処理を行わない状
態で液晶パネルを駆動した場合には、その駆動のために
印加された電圧によって安定状態に移行するという現象
が生じてしまい、その現象に起因して画像焼き付きが発
生する場合があった。そこで、（このように製造直後に
おいて安定でない特性を示すパネルに対しては）通常の
画像表示駆動をする前に電圧印加処理（エージング処
理）を行い、上述した電圧−透過率特性を意図的に安定
状態に移行させてしまい、画像を表示している際に特性
変化が生じないようにしていた。

【００１１】しかしながら、エージング処理のためにア
クティブ素子に印加する電圧は、回路破壊を招かないよ
うに耐圧以下のものにしなければならないが、該電圧が
小さ過ぎるとエージング処理に時間が掛かってしまうと
いう問題があった。

【００１２】そこで、本発明は、回路の破壊やエージン
グ処理の長時間化を防止する液晶素子の製造方法及び駆
動方法を提供することを目的とするものである。

【００１３】

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に一対
の基板を配置する工程と、これら一対の基板の間隙にカ
イラルスメクチック液晶を配置する工程と、該カイラル
スメクチック液晶を挟み込むと共に複数の画素を構成す
るように第１及び第２電極を配置する工程と、アクティ
ブ素子を各画素毎に前記第２電極に接続した状態に配置
する工程と、からなる液晶素子の製造方法において、前
記第１及び第２電極を介して前記カイラルスメクチック
液晶にエージング用電圧を印加することに基き該液晶の
電圧−透過率特性を安定にする工程、を備え、かつ、前
記エージング用電圧の印加は、前記アクティブ素子の耐
圧許容範囲内の電位を該アクティブ素子を介して前記第
２電極に与えると共に、前記第１電極に所定の電位を与
えることにより実現する、ことを特徴とする。

【００１４】また、本発明は、所定間隙を開けた状態に
配置された一対の基板と、これら一対の基板の間隙に配
置されたカイラルスメクチック液晶と、複数の画素を構
成すると共に該カイラルスメクチック液晶を挟み込むよ
うに配置された第１及び第２電極と、前記第２電極に接
続されて各画素毎に配置された複数のアクティブ素子
と、を備えた液晶素子を駆動する、液晶素子の駆動方法
において、前記アクティブ素子の耐圧許容範囲内の電位
を該アクティブ素子を介して前記第２電極に与えると共
に前記第１電極に所定の電位を与えることにより、前記
カイラルスメクチック液晶にエージング用電圧を印加し
て該液晶の電圧−透過率特性を安定にする、ことを特徴
とする。

【００１５】

【発明の実施の形態】以下、図１乃至図５を参照して、
本発明の実施の形態について説明する。

【００１６】(1) まず、本実施の形態にて製造され駆動
される液晶素子の全体構成について図１を参照して説明
する。

【００１７】本実施の形態に係る液晶素子は、図１に符
号Ｐで示すように、所定間隙を開けた状態に配置された
一対の基板１ａ，１ｂと、これら一対の基板１ａ，１ｂ
の間隙に配置されたカイラルスメクチック液晶２と、複
数の画素を構成すると共に該カイラルスメクチック液晶
２を挟み込むように配置された第１及び第２電極３ａ，
３ｂと、第２電極３ｂに接続された状態で各画素毎に配
置された複数のアクティブ素子４と、を備えており、前
記第１及び第２電極３ａ，３ｂを介して前記カイラルス
メクチック液晶２に電圧を印加することにより駆動され
るように構成されている。

【００１８】なお、カイラルスメクチック液晶２として
は、高温側より、等方性液体相（ＩＳＯ．）−コレステ
リック相（Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ
^*）、又は、等方性液体相（ＩＳＯ．）−カイラルスメ
クチックＣ相（ＳｍＣ^*）、の相転移系列を示すものを
挙げることができる。なお、かかる液晶２は、電圧を印
加していない状態で液晶分子が仮想コーンのエッジ、或
いは仮想コーンの内側の位置で安定化する状態で用いる
と良い。

【００１９】(2) 次に、本実施の形態に係る液晶素子の
製造方法について説明する。

【００２０】上述した液晶素子Ｐを製造するに際して
は、所定間隙を開けた状態に一対の基板１ａ，１ｂを配
置する工程と、これら一対の基板１ａ，１ｂの間隙にカ
イラルスメクチック液晶２を配置する工程と、該カイラ
ルスメクチック液晶２を挟み込むと共に複数の画素を構
成するように第１及び第２電極３ａ，３ｂを配置する工
程と、アクティブ素子４を各画素毎に第２電極３ｂに接
続した状態に配置する工程と、を適切な順序で実施す
る。

【００２１】この場合、前記一対の電極３ａ，３ｂを介
して前記カイラルスメクチック液晶２にエージング用電
圧を印加することに基き、該液晶２の電圧−透過率特性
を安定にすると良い。ここで、このようにエージング用
電圧を印加して液晶２の電圧−透過率特性を安定にする
ことを"エージング処理"とする。

【００２２】ところで、本明細書におけるエージング用
電圧とは、液晶２における電圧−透過率特性（図５参
照）を安定にするために印加する電圧を意味し、液晶素
子Ｐを駆動して画像表示をする場合に前記第１及び第２
電極３ａ，３ｂを介して前記カイラルスメクチック液晶
２に印加される電圧（図４の符号Ｖpix参照。以下、"表
示用電圧"とする）とは異なる。

【００２３】本実施の形態では、前記アクティブ素子４
の耐圧許容範囲内の電位を該アクティブ素子４を介して
前記第２電極３ｂに与えると共に、前記第１電極３ａに
所定の電位を与えることにより、前記カイラルスメクチ
ック液晶２に対してエージング用電圧を印加する。ここ
で、前記アクティブ素子４を介して前記第２電極３ｂに
印加する電位は、アクティブ素子４の耐圧許容範囲だけ
でなく、その他の素子（例えば、ドライバＩＣ）の耐圧
許容範囲内であると良い。

【００２４】なお、前記第１電極３ａに与える電位と、
前記第２電極３ｂに与える電位とは、前記エージング用
電圧の大きさを考慮して設定すれば良い。つまり、エー
ジング用電圧の大きさが所望値になるように、前記第１
電極３ａに与える電位と、前記第２電極３ｂに与える電
位との相対的大小関係を設定すれば良い。このとき、前
記第１電極３ａに与える電位は、０．１Ｖ〜１５Ｖの範
囲内で設定すれば良く、好ましくは、１Ｖ〜１０Ｖの範
囲内で設定すれば良い。

【００２５】このようにエージング用電圧を印加する場
合、第２電極３ｂの側に電位を与えるだけでなく第１電
極３ａの側にも電位を与えるが、それは、第１電極３ａ
の側に電位を与えただけで第２電極３ｂの側に電位を与
えなければ、当然ながら、液晶２に電圧が印加されるこ
とにならないからである。

【００２６】この場合、前記アクティブ素子４は、前記
エージング用電圧を印加している間中ずっとオンにして
いる必要はなく、例えば図４(a) に符号Ｔonで示すよう
に一定時間毎に間欠的にオンにしても良い。それは、前
記アクティブ素子４をオフにした後（同図の符号Ｔoff
参照）も、後述する液晶容量Ｃlcの働きによって第２電
極３ｂが一定電位に保持され、液晶２にはエージング用
電圧が印加され続けることになるからである（図４(c)
参照）。

【００２７】但し、前記エージング用電圧を印加するた
めに前記アクティブ素子４をオンにする時間Ｔonは、長
ければ長い程良い。例えば、前記エージング用電圧を印
加するために前記アクティブ素子４をオンにする時間Ｔ
onは、画像表示のために前記アクティブ素子４をオンに
する時間Ｔonよりも長くすると良く、前記エージング用
電圧を印加している間中ずっとオンにしても良い。その
理由を以下に説明する。

【００２８】上述のようにアクティブ素子４を間欠的に
オン／オフした場合、カイラルスメクチック液晶２は、
選択期間Ｔonのみならず非選択期間Ｔoffにおいても分
子反転を継続する。そのため、液晶容量Ｃlcに保持され
ている電荷は、液晶分子の反転（すなわち、アクティブ
素子４がオフされた後の反転）によって減少し、液晶２
に印加されるエージング用電圧のトータル量（すなわ
ち、アクティブ素子４がオンされたときからオフされた
後に液晶２に印加されるエージング用電圧の時間積分値
＝∫Ｖdt）は、アクティブ素子４がオフされた後におけ
る液晶分子の反転量が多い程小さくなり、エージング処
理時間を長くする必要が生ずる。これに対して、上述の
ように前記アクティブ素子４をオンにする時間Ｔonを長
くすれば、非選択期間Ｔoffにおける液晶分子の反転量
を低減してエージング用電圧のトータル量を多くし、エ
ージング処理時間を短くできる。

【００２９】また、かかるエージング用電圧の印加は、
前記カイラルスメクチック液晶２がカイラルスメクチッ
クＣ相（ＳｍＣ^*）を呈する状態のときに行うと良く、
液晶２を等方性液体相（ＩＳＯ．）又はコレステリック
相（Ｃｈ）を発現するまで昇温し、その後、カイラルス
メクチックＣ相（ＳｍＣ^*）に相転移するまで降温した
後に行うと良い。

【００３０】さらに、上述のようなエージング用電圧の
印加は、ほぼ全ての画素に対して行うと良い。

【００３１】なお、液晶２の電圧−透過率特性は、上述
のようなエージング処理によって安定状態に一旦推移し
た後は不安定状態に戻ることはほとんど有り得ず、その
意味からは、エージング処理は１度だけで足りる。但
し、液晶素子Ｐの環境温度が変化したような場合には例
外的に（安定状態に推移していた上記特性が）不安定状
態に戻ってしまうことがある。このような場合には、再
度エージング処理を行えば良い。

【００３２】(3) 次に、本実施の形態に係る液晶素子の
駆動方法について説明する。

【００３３】上述の場合のエージング処理は、液晶素子
を製造する製造ラインで（製品としての液晶素子が工場
から出荷される前に）行われるが、もちろんこれに限る
必要はなく、エージング処理を（製造ラインにおいては
行わず）出荷された後の液晶素子に対してのみ行うよう
にしても、或いは、製造ライン及び出荷後の両方で行う
ようにしても良い。なお、出荷後の液晶素子に対して行
うエージング処理は、"液晶素子の製造方法"ではなく"
液晶素子の駆動方法"と概念すべきであるため、駆動方
法として以下に説明する。

【００３４】出荷後の液晶素子Ｐに対してエージング処
理を行う場合（すなわち、カイラルスメクチック液晶２
にエージング用電圧を印加して該液晶２の電圧−透過率
特性を安定にするには）、上述したと同様に、前記アク
ティブ素子４の耐圧許容範囲内の電位を該アクティブ素
子４を介して前記第２電極３ｂに与えると共に前記第１
電極３ａに所定の電位を与えることにより実現すれば良
い。

【００３５】この場合、前記エージング用電圧を印加す
るために前記アクティブ素子４をオンにする時間は、上
述と同様に、画像表示のために前記アクティブ素子４を
オンにする時間よりも長くすると良い。例えば、前記エ
ージング用電圧を印加している間、前記アクティブ素子
４がオンにされるようにすると良い。

【００３６】また、前記エージング用電圧の印加は、前
記カイラルスメクチック液晶２がカイラルスメクチック
Ｃ相（ＳｍＣ^*）を呈する状態のときに行うと良く、ほ
ぼ全ての画素に対して行うと良い。

【００３７】なお、このようなエージング用電圧の印加
は、液晶素子に駆動シーケンスとして予め組み込んでお
き、電源がユーザによってオンされた後（装置がスター
トアップ状態にあるとき）に自動的に行われるようにし
ても良く、或いは、スクリーンセーバが起動されるとき
に自動的に行われるようにしても良い。この場合、照明
装置（バックライト装置やフロントライト装置）を有し
ている液晶装置においては、液晶素子に光照射がされて
いない状態（すなわち、照明装置が非点灯状態）でエー
ジング用電圧の印加が行われるようにすると良い。これ
により、エージング処理に伴う液晶駆動が画像として認
識されることを防止でき、ユーザが故障と誤認すること
を防止できる。

【００３８】(4) 次に、液晶素子Ｐの詳細構造について
説明する。

【００３９】(4-１) まず、カイラルスメクチック液晶
２について説明する。

【００４０】本実施の形態にて用いるカイラルスメクチ
ック液晶２は、上述のような相転移系列のもの、すなわ
ち、高温側より、等方性液体相（ＩＳＯ．）−コレステ
リック相（Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ
^*）、又は、等方性液体相（ＩＳＯ．）−カイラルスメ
クチックＣ相（ＳｍＣ^*）、の相転移系列を示すものが
好ましいが、具体的には、次の(1) 〜(4) に示す化合物
を挙げることができる。

【００４１】（１）

【化１】 Ｒ１，Ｒ２ ： 炭素原子数が１〜２０である置換基を
有していてもよい直鎖または分岐状のアルキル基 Ｘ１，Ｘ２ ： 単結合、Ｏ、ＣＯＯ、ＯＯＣ Ｙ１，Ｙ２，Ｙ３，Ｙ４： ＨまたはＦ ｎ：０または１

【００４２】（２）

【化２】 Ｒ１，Ｒ２ ： 炭素原子数が１〜２０である置換基を
有していてもよい直鎖または分岐状のアルキル基 Ｘ１，Ｘ２ ： 単結合、Ｏ、ＣＯＯ、ＯＯＣ Ｙ１，Ｙ２，Ｙ３，Ｙ４： ＨまたはＦ

【００４３】（３）

【化３】 Ｒ１，Ｒ２ ： 炭素原子数が１〜２０である置換基を
有していてもよい直鎖または分岐状のアルキル基 Ｘ１，Ｘ２ ： 単結合、Ｏ、ＣＯＯ、ＯＯＣ Ｙ１，Ｙ２，Ｙ３，Ｙ４： ＨまたはＦ

【００４４】（４）

【化４】 Ｒ１，Ｒ２ ： 炭素原子数が１〜２０である置換基を
有していてもよい直鎖または分岐状のアルキル基 Ｘ１，Ｘ２ ： 単結合、Ｏ、ＣＯＯ、ＯＯＣ Ｙ１，Ｙ２，Ｙ３，Ｙ４： ＨまたはＦ

【００４５】なお、上述したカイラルスメクチック液晶
２は、ＳｍＣ^＊相への転移の際に正負いずれかのＤＣ電
圧を印加することで、２つの層方向のうち一方の層方向
のみに揃え、即ち平均一軸配向処理軸とスメクチック層
法線方向のずれ方向が一定となるようにし、電圧無印加
の状態で液晶分子を仮想コーンエッジ上、あるいはその
内側に安定化させ、そのメモリ性を消失させたＳｍＣ^＊
相の配向状態を得ている。

【００４６】また、その液晶材料の組成を調整し、更に
液晶材料の処理や素子構成、例えば配向制御膜６ａ，６
ｂの材料、処理条件等を適宜設定することにより、 駆動電圧が印加されていない場合には、該液晶の平
均分子軸（液晶分子）が単安定化されている配向状態を
示し、 一の極性の駆動電圧が印加されて駆動される場合に
は、液晶分子の平均分子軸が駆動電圧の大きさに応じた
角度で前記単安定化された位置から一方の側にチルト
し、 他方の極性（前記一の極性に対する逆極性をいう。
以下、同じ）の電圧が印加されている場合には、液晶分
子の平均分子軸が駆動電圧の大きさに応じた角度で前記
単安定化された位置から他方の側（すなわち、前記一の
極性の電圧を印加したときにチルトする側とは反対の
側）にチルトする、ような特性を示すようにすると良
い。つまり、本実施の形態に用いる液晶２は、例えば図
５に示す特性のものであって、カイラルスメクチック液
晶本来のメモリ性（双安定性）が消失されたものであっ
て、チルト角の大きさを印加電圧によって連続的に制御
することができ、それに伴って液晶素子の光量も連続的
に変化させることができ、階調表示を可能とするもので
ある。この場合、前記一の極性の駆動電圧を印加するこ
とによって最大チルト状態とした場合におけるチルト角
は、前記他の極性の電圧を印加することによって最大チ
ルト状態とした場合におけるチルト角と異ならせると良
い。例えば、該他の極性の電圧を印加した場合、該電圧
の大きさにかかわらず、液晶の平均分子軸がほとんどチ
ルトしないような特性にしても良い。

【００４７】(4-2) 次に、カイラルスメクチック液晶２
以外の各構成部材等について説明する。

【００４８】上述した基板１ａ，１ｂには、ガラスやプ
ラスチック等の透明性の高い材料を用いれば良い。

【００４９】また、第１及び第２電極３ａ，３ｂには、
Ｉｎ_２Ｏ_３やＩＴＯ（インジウム・ティン・オキサイ
ド）等の材料を用いれば良く、これらの電極３ａ，３ｂ
はそれぞれの基板１ａ，１ｂに形成すると良い。なお、
アクティブ素子４を接続する方の第２電極３ｂは、ドッ
ト状にマトリクス状に配置し、他方の第１電極３ａは、
基板のほぼ全面（或いは特定の領域）に形成すると良
い。さらに、アクティブ素子４としては、ＴＦＴやＭＩ
Ｍ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）等
を用いれば良い。

【００５０】またさらに、各電極３ａ，３ｂの表面に
は、これらの電極間のショートを防止するための絶緑膜
を形成すると良く（図１には、第２電極３ｂを覆う絶縁
膜５ｂのみ図示）、かかる絶緑膜は、ＳｉＯ_２、ＴｉＯ
_２、Ｔａ_２Ｏ_５等にて形成すれば良い。

【００５１】また、カイラルスメクチック液晶２に接す
る位置には、その配向状態を制御するために一軸配向処
理を施した配向制御膜６ａ，６ｂを配置すると良い。か
かる配向制御膜６ａ，６ｂとしては、 ＊ ポリイミド、ポリイミドアミド、ポリアミド、ポリ
ビニルアルコール等の有機材料からなる溶液を塗布して
膜を形成し、該膜の表面にラビング処理を施したもの
や、 ＊ ＳｉＯ等の酸化物や窒化物からなる無機材料を基板
１ａ，１ｂに斜め方向から所定の角度で蒸着させて形成
した斜方蒸着膜、 ＊ 紫外線照射等によって一軸配向規制力を発生しうる
光配向膜を用いたもの、を挙げることができる。なお、
この配向制御膜６ａ，６ｂの材質や一軸配向処理の条件
等により、液晶分子のプレチルト角（すなわち、配向制
御膜６ａ，６ｂの界面近傍において液晶分子が配向制御
膜６ａ，６ｂに対してなす角度）が調整される。

【００５２】このような配向制御膜６ａ，６ｂは、カイ
ラルスメクチック液晶２の両側に配置してそれらの両方
に一軸配向処理を施せば良く、その場合における一軸配
向処理方向（特にラビング方向）の関係は、用いる液晶
材料を考慮して、 ＊ アンチパラレル（両一軸配向処理方向が平行かつ逆
方向）、 ＊ パラレル（両一軸配向処理方向が平行かつ同方
向）、 ＊ ４５°以下の範囲でクロスする関係、のいずれかに
なるように設定すれば良い。なお、４５°以下の範囲で
クロスする関係とは、２つのベクトル（一軸配向処理方
向を示すベクトル）が４５°以下の範囲内でクロスする
場合であって、それぞれのベクトル方向が同方向（正確
には、４５°以下の角度ズレを有する。）である場合
や、それぞれのベクトル方向が逆方向である場合の両方
を挙げることができる。そして、互いのベクトルの交差
角度（狭い方の交差角度）の値が４５°以下で且つ０°
に近いような場合は、それぞれのベクトルの関係が実質
的にアンチパラレル乃至パラレルの関係とみなしてもよ
い。また、上述のアンチパラレル或いはパラレルの関係
もそれぞれベクトル同士が必ず平行である以外に、例え
ば数°程度ずれているような場合でも実質的にアンチパ
ラレル乃至パラレルの関係とみなしてもよい。本明細書
において配向制御膜とは、一軸配向処理された膜以外
に、液晶に直接接触されることによって液晶の配向に何
らかの影響を与える膜のことを言う。なお、両側の配向
制御膜に一軸配向処理を施さなくても、片側の配向制御
膜のみに一軸配向処理を施しても良い。

【００５３】さらに、基板１ａ，１ｂの間隙には、シリ
カビーズ等からなるスペーサー（不図示）を配置して、
かかるスペーサーによってその間隙寸法を規定するよう
にしてもよい。なお、間隙寸法は、液晶材料を考慮して
最適範囲になるように調整すれば良いが、均一な一軸配
向性を達成させたり、電圧が印加されていない状態での
液晶分子の平均分子軸を配向処理軸Ｒの平均方向の軸と
実質的に一致させるために、０．３〜１０μｍの範囲に
設定することが好ましい。

【００５４】またさらに、基板１ａ，１ｂの間隙にエポ
キシ樹脂等からなる接着粒子（不図示）を分散配置し
て、両基板１ａ，１ｂの接着性や、液晶素子Ｐの耐衝撃
性を向上させると良い。

【００５５】さらに、液晶素子Ｐは、透過型としても良
く、反射型としても良い。なお、透過型の場合には両方
の基板１ａ，１ｂを透明にする必要があり、反射型の場
合には、基板１ａ，１ｂの一方に光を反射させる機能を
付与する必要がある。ここで、光を反射させる機能を付
与する方法としては、 ＊ 反射板や反射膜を、基板とは別体に設ける方法や、 ＊ 基板自体を反射部材で形成する方法や、等を挙げる
ことができる。ここで、透過型の液晶素子の場合には両
方の基板に偏光板を（それらの偏光軸が互いに直交する
ように）配置すれば良く、反射型の液晶素子の場合には
少なくとも一方の基板に偏光板を設ければ良い。

【００５６】ところで、上述した液晶素子Ｐを用いてカ
ラー表示を行うようにしても良い。このようなカラー表
示を行う方法としては、 ＊ 各画素にカラーフィルターを配置する方法や、 ＊ そのようなカラーフィルターを用いず、液晶素子に
対して異なる色の光を順次照射すると共に該光の照射に
同期させて画像を変更する方法（いわゆるフィールドシ
ーケンシャル方式）、を挙げることができる。

【００５７】また、上述した電極のいずれか一方３ａに
は、駆動回路（図２の符号２１参照）を接続して階調信
号を入力し、該信号によってチルト角度（すなわち、液
晶の平均分子軸の単安定位置からのチルト角度）の大き
さを制御して光透過率を制御し、それによって階調表示
を行うようにすると良い。

【００５８】(4-3) 次に、本実施の形態に係る液晶素子
Ｐの詳細構成の一例について、図１及び図２を参照して
説明する。

【００５９】図１に示す液晶素子Ｐは、所定間隙を開け
た状態に配置した一対のガラス基板１ａ，１ｂ、を備え
ており、一方のガラス基板１ａの全面には、ほぼ均一な
厚みの共通電極３ａが形成され、共通電極３ａの表面に
は配向制御膜６ａが形成されている。

【００６０】また、他方のガラス基板１ｂの側には、図
２に示すように、ゲート線Ｇ_１，Ｇ _２，…が図示Ｘ方向
に多数配置され、ゲート線Ｇ_１，Ｇ_２，…とは絶縁され
た状態のソース線Ｓ_１，Ｓ_２，…が図示Ｙ方向に多数配
置されている。そして、これらのゲート線Ｇ_１，Ｇ_２，
…及びソース線Ｓ_１，Ｓ_２，…の各交点の画素には、ア
クティブ素子としての薄膜トランジスタ（アモルファス
ＳｉＴＦＴ）４や、ＩＴＯ膜等の透明導電膜からなる画
素電極３ｂ及び保持容量電極７等が配置されている。

【００６１】このうち、アモルファスＳｉＴＦＴ４は、
図１に示すように、ゲート電極１０と、窒化シリコン
（ＳｉＮx）からなる絶縁膜（ゲート絶緑膜）５ｂと、
半導体層であるａ−Ｓｉ層１１やｎ^＋ａ−Ｓｉ層１２，
１３と、ソース電極１４と、ドレイン電極１５と、チャ
ネルを保護するチャネル保護膜１６と、によって構成さ
れている。すなわち、ガラス基板１ｂには各画素毎にゲ
ート電極１０が形成され、該ゲート電極１０の表面は絶
縁膜５ｂにて覆われ、絶縁膜５ｂの表面であってゲート
電極１０を形成した位置にはａ−Ｓｉ層１１が形成され
ている。また、このａ−Ｓｉ層１１の表面には、互いに
離間するようにｎ^＋ａ−Ｓｉ層１２，１３が形成されて
おり、各ｎ^＋ａ−Ｓｉ層１２，１３にはソース電極１４
やドレイン電極１５が互いに離間した状態に形成されて
いる。さらに、これらのａ−Ｓｉ層１１や電極１４，１
５を覆うようにチャネル保護膜１６が形成されている。

【００６２】そして、ＴＦＴ４のゲート電極１０は上述
したゲート線Ｇ_１，Ｇ_２，…を介して走査信号ドライバ
２０に接続され、ＴＦＴ４のソース電極１４はソース線
Ｓ_１，Ｓ_２，…を介して情報信号ドライバ２１に接続さ
れ、ＴＦＴ４のドレイン電極１５は画素電極３ｂに接続
されている。

【００６３】ところで、上述した保持容量電極７はガラ
ス基板１ｂの表面に形成されており、上述した絶縁膜５
ｂは、この保持容量電極７及びガラス基板１ｂを覆う位
置まで形成され、上述したソース電極１４や画素電極３
ｂはこの絶縁膜５ｂの表面に形成されている。これによ
り、保持容量電極７と画素電極３ｂとは、絶縁膜５ｂを
挟んだ状態に配置されることとなり、これらによって、
液晶２と並列の形で設けられた保持容量Ｃsが構成され
ることとなる（図３参照）。なお、この保持容量電極７
は、面積を大きくした場合における開口率低下を防止す
るため、透明なＩＴＯによって形成すると良い。

【００６４】また、図１に示すように、上述したＴＦＴ
４や画素電極３ｂの表面には配向制御膜６ｂが形成され
ており、その表面には一軸配向処理（ラビング処理）が
施されている。

【００６５】さらに、これらのガラス基板１ａ，１ｂの
間隙であって、画素電極３ｂと共通電極３ａとの間に
は、自発分極を有するカイラルスメクチック液晶２が配
置されていて、液晶容量Ｃlcが構成されることとなる
（図３参照）。

【００６６】また、このような液晶素子Ｐの両側には、
互いに偏光軸が直交した関係にある一対の偏光板（不図
示）が配置されている。

【００６７】なお、図１に示す液晶素子Ｐではアモルフ
ァスＳｉＴＦＴを用いているが、もちろんこれに限る必
要はなく、多結晶Ｓｉ（Ｐ−Ｓｉ）ＴＦＴや単結晶Ｓｉ
（Ｃ−Ｓｉ）ＴＦＴを用いても良い。

【００６８】(4-4) 次に、上述した液晶素子Ｐの駆動方
法（通常の画像表示を行う場合の駆動方法）の一例につ
いて説明する。

【００６９】上述した液晶素子Ｐにおいては、走査信号
ドライバ２０から各ゲート線Ｇ_１，Ｇ_２，…にはゲート
電圧が線順次に印加され、ＴＦＴ４はゲート電圧が印加
されることによってオン状態となる。

【００７０】一方、ゲート電圧の印加に同期して、情報
信号ドライバ２１からソース線Ｓ_１，Ｓ_２，…にはソー
ス電圧（各画素に書き込む情報に応じた情報信号電圧）
が印加される。したがって、ＴＦＴ４がオン状態にある
画素では、ソース電圧がＴＦＴ４及び画素電極３ｂを介
して液晶２に印加され、液晶２のスイッチングが画素単
位で行われる。

【００７１】そして、このような駆動を一定期間（フレ
ーム期間）毎に繰り返し、画像の書き換えを行うように
なっている。

【００７２】(4-5) なお、図４に示すように、１つのフ
レーム期間Ｆ_０を複数のフィールド期間Ｆ_１，Ｆ_２，…
に分割し、各フィールド期間Ｆ_１，Ｆ_２，…でそれぞれ
画像書き換えを行うようにしてもよい。以下、その駆動
方法について説明する。

【００７３】ここで、図４は、各フレーム期間Ｆ_０を２
つのフィールド期間Ｆ_１，Ｆ_２に分割した例を示す図で
あり、同図（ａ）は、ある１本のゲート線Ｇ_ｉにゲート
電圧Ｖgが印加される様子を示す図、同図（ｂ）は、あ
る１本のソース線Ｓ_ｊにソース電圧Ｖｓが印加される様
子を示す図、同図（ｃ）は、これらゲート線Ｇ_ｉ及びソ
ース線Ｓ_ｊの交差部の画素（すなわち、液晶２）に電圧
Ｖpixが印加される様子を示す図、同図（ｄ）は、当該
画素における透過光量の変化を示す図である。なお、液
晶２には、図５に示すような、電圧−透過率特性のもの
を用いている。

【００７４】いま、ある１本のゲート線Ｇ_ｉに一定期間
（選択期間Ｔon）だけゲート電圧Ｖgが印加され（同図
（ａ）参照）、ある１本のソース線Ｓ_ｊには、ゲート電
圧Ｖgの印加に同期した選択期間Ｔonに、共通電極３ａ
の電位Ｖcを基準電位としたソース電圧Ｖｓ（＝＋Ｖx）
が印加される（同図（ｂ）参照）。すると、当該画素の
ＴＦＴ４はゲート電圧Ｖgの印加によってオンされ、ソ
ース電圧ＶxがＴＦＴ４及び画素電極３ｂを介して印加
されて液晶容量Ｃlc及び保持容量Ｃsの充電がなされ
る。ところで、選択期間Ｔon以外の非選択期間Ｔoffに
は、ゲート電圧Ｖgは他のゲート線Ｇ_１，Ｇ_２，…に印
加されていて同図（ａ）に示すゲート線Ｇ_ｉには印加さ
れず（ゲート電圧Ｖgが印加されていないだけであっ
て、オフ電圧は印加されている）、当該画素のＴＦＴ４
はオフとなる。したがって、液晶容量Ｃlc及び保持容量
Ｃsは、この間、充電された電荷を保持することとなる
（同図（ｃ）参照）。これにより、１フィールド期間Ｆ
_１を通じて液晶２には電圧Ｖpix（＝＋Ｖx）が印加され
続けることとなり、ほぼ同じ透過光量Ｔxが維持される
こととなる（同図（ｄ）参照）。ここで、選択期間Ｔon
が比較的短い場合には、液晶分子反転が完了せず、液晶
容量Ｃlc及び保持容量Ｃsへの充電及び液晶２のスイッ
チングは非選択期間Ｔoffに行われる。かかる場合は、
自発分極の反転によって充電された電荷が相殺され、液
晶２に印加される電圧Ｖpixは同図（ｃ）のように＋Ｖx
よりＶdだけ小さい値を取る。

【００７５】次のフィールド期間Ｆ_２においては、上述
したゲート線Ｇ_ｉには再びゲート電圧Ｖgが印加され
（同図（ａ）参照）、これと同期してソース線Ｓ_ｊに
は、先のものとは逆極性のソース電圧−Ｖxが印加され
る（同図（ｂ）参照）。これによって、ソース電圧−Ｖ
xが液晶容量Ｃlc及び保持容量Ｃsに充電されると共に、
非選択期間Ｔoffにおいてはその電荷が保持される（同
図（ｃ）参照）。これにより、１フィールド期間Ｆ_２を
通じて液晶２には電圧Ｖpix（＝−Ｖx）が印加され続け
ることとなり、ほぼ同じ透過光量Ｔyが維持されること
となる（同図（ｄ）参照）。ここで、選択期間Ｔonが比
較的短い場合には、液晶分子反転は完了しておらず、液
晶容量Ｃlc及び保持容量Ｃsへの充電及び液晶２のスイ
ッチングは非選択期間Ｔoffに行われる。かかる場合
は、自発分極の反転によって充電された電荷が相殺さ
れ、液晶２に印加される電圧Ｖpixは図４（ｃ）のよう
に−ＶxよりＶdだけ大きい値を取る。

【００７６】ところで、図４に示す駆動方法によれば、
各フィールド期間Ｆ_１，Ｆ_２単位で印加電圧の大きさに
応じて液晶２がスイッチングされ、各フィールド期間Ｆ
_１，Ｆ_２単位で異なる階調表示状態（透過光量Ｔx，Ｔ
y）が得られ、フレ−ム期間Ｆ _０の全体でそれらＴx，Ｔ
yを平均した透過光量が得られる。

【００７７】なお、液晶２には図５に示す特性のものを
用いているため、２番目のフィールド期間Ｆ_２における
透過光量Ｔyは、Ｔxよりかなり小さくてほぼ０レベルで
あり、フレ−ム期間全体の透過光量は、上述のような透
過光量の平均化によって最初のフィールド期間Ｆ_１の透
過光量に比べて低下することとなる。したがって、実際
の駆動においては、フレ−ム期間全体で得たい透過光量
（表示画像の階調）に基づいて、最初のフィールド期間
Ｆ_１の透過光量Ｔxを（表示諧調よりも高めに）決定
し、該透過光量Ｔxを得るような電圧Ｖxを印加すれば良
い。

【００７８】また、上述のように駆動した場合、奇数フ
ィールド期間（例えばＦ_１）では正極性の電圧（＋Ｖ
x）が液晶２に印加され、偶数フィールド期間（例えば
Ｆ_２）では負極性の電圧（−Ｖx）が液晶２に印加され
ることとなるため、液晶２に実際に印加される電圧が時
間的に交流化され、液晶２の劣化が防止される。

【００７９】さらに、最初のフィールド期間Ｆ_１におい
ては高輝度表示を行い、次のフィールド期間Ｆ_２では低
輝度表示を行うため、時間開口率が５０％以下程度とな
る。したがって、かかる液晶素子で動画像を表示した場
合、その画質が良好なものとなる。

【００８０】ところで、コレステリック相からカイラル
スメクチックＣ相へと相転移する相転移過程を詳細に偏
光顕微鏡観測したとき、スメクチックＡ相と酷似した配
向状態が観測される場合がある。しかしながら本発明に
使用される素子の本質はＳｍＣ＊相でスメクチック層の
法線方向と一軸配向処理方向とが大きく異なっており電
圧無印加時に安定な分子位置がラビング方向に近い位置
にあることである。つまり、こうした関係の層形成方向
が実現されている場合には上記スメクチックＡ相的な液
晶相は配向には寄与しないこととなるため、本願におい
てはこうした材料についてもスメクチックＡ相を含まな
い材料と定義する。

【００８１】また、エージング処理を行う場合には、上
述した駆動方法と同じように、走査信号ドライバ２０か
ら各ゲート線Ｇ_１，Ｇ_２，…にゲート電圧を印加し、こ
の電圧印加に同期するように、情報信号ドライバ２１か
らソース線Ｓ_１，Ｓ_２，…にエージング用電圧を印加す
る。

【００８２】(5) 次に、本実施の形態の効果について説
明する。

【００８３】本実施の形態によれば、エージング処理の
際には、前記第１電極３ａに所定の電位を与えると共
に、前記アクティブ素子４には、該素子４の耐圧許容範
囲内の電位を与えるようになっている。したがって、前
記第１電極３ａの側の電位を大きくすることにより、エ
ージング用電圧を大きくすることができ、エージング処
理を短時間で終了させることが可能となる。また、前記
アクティブ素子４には、耐圧許容範囲内の小さな電位を
印加するだけであり、アクティブ素子４等の回路が破壊
されることも防止できる。

【００８４】

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。

【００８５】（実施例１） （液晶組成物の調製）まず、下記液晶性化合物を、それ
ぞれの右側に併記した重量比率で混合し液晶組成物ＬＣ
−１を調製した。

【００８６】

【化５】

【００８７】上記液晶組成物ＬＣ−１の物性パラメータ
を以下に示す。 86.3 61.2 -7.2 相転移温度（℃） ：ＩＳＯ． → Ｃｈ → ＳｍＣ^* → Ｃｒｙ 自発分極（３０℃）：Ｐｓ＝２．９ｎＣ／ｃｍ^２ コーン角（３０℃）：Θ＝23.3°（100Ｈｚ，±12.5Ｖ、基板間隙は1.4μｍ） ＳｍＣ^＊相でのらせんピッチ（３０℃） ：２０μｍ以上

【００８８】（液晶セルの作製）本実施例においては、
図１及び図２に示すアクティブマトリクス型液晶パネル
（液晶素子）Ｐを作成した。

【００８９】なお、基板１ａ，１ｂには厚さ１．１ｍｍ
のガラス基板を用い、それらには透明電極３ａ，３ｂを
７００Å厚のＩＴＯにて形成した。また、一方のガラス
基板１ａにはＲＧＢのカラーフィルター（不図示）を形
成した。そして、画面サイズは１０．４インチとし、画
素数（すなわち、ＲＧＢの色画素によって構成される画
素の数）は８００×６００とした。

【００９０】さらに、アクティブ素子４にはａ−ＳｉＴ
ＦＴを用い、該ＴＦＴ４のゲート絶縁膜５ｂには窒化シ
リコン膜を用いた。

【００９１】また、配向制御膜６ａ，６ｂは、ポリイミ
ド膜にて形成した。具体的には、市販のＴＦＴ用配向膜
（日産化学社製のＳＥ７９９２）をスピンコート法によ
り透明電極３ａ，３ｂを覆うように塗布し、その後、８
０℃の温度で５分間の前乾燥を行ない、さらに２００℃
の温度で１時間の加熱焼成を施すことによって形成し、
その膜厚を１５０Åとした。なお、これらの配向制御膜
６ａ，６ｂには、コットン布によるラビング処理（一軸
配向処理）を施した。このラビング処理には、外周面に
コットン布を貼り合わせた径１０ｃｍのラビングロール
を用い、押し込み量を０．７ｍｍ、送り速度を１０ｃｍ
／ｓｅｃとし、回転数を１０００ｒｐｍ、送り回数を４
回とした。

【００９２】続いて、一方の基板上には、平均粒径１．
５μｍのシリカビーズ（スペーサー）を散布し、各基板
のラビング処理方向が互いにアンチパラレルとなるよう
に貼り合わせ、均一な基板間隙のセルを得た。

【００９３】このようなプロセスで作製したセルに液晶
組成物ＬＣ−１をＣｈ相の温度で注入し、液晶がカイラ
ルスメクチック液晶相を示す温度まで冷却し（但し、冷
却速度は１℃／ｍｉｎとした）、液晶がＣｈ相からＳｍ
Ｃ^*相に相転移する際に（Ｔｃ−２℃〜Ｔｃ＋２℃の温
度範囲内で）−２Ｖのオフセット電圧（直流電圧）を印
加し、液晶パネルＰを作製した。

【００９４】次に、作製した液晶パネルＰにエージング
処理を施した。具体的には、フレームレートを６０Ｈｚ
とし、図７に示すように、１フレーム期間Ｆ_０（＝１／
６０ｓｅｃ）を２つのフィールド期間Ｆ_１，Ｆ_２（＝１
／１２０ｓｅｃ）に分割し、各フィールド期間Ｆ_１，Ｆ
_２では、６００本のゲート線Ｇ_１，Ｇ_２，…に対して、
選択期間Ｔon＝１３．９μｓのゲート電圧Ｖg＝＋１２
Ｖを印加していき、１本ずつ線順次走査した。

【００９５】なお、非選択期間Ｔoffにおけるゲート線
Ｇ_１，Ｇ_２，…の電位は−１２Ｖとし、ソース電圧Ｖｓ
は、選択期間Ｔon及び非選択期間Ｔoff共に０Ｖとし、
共通電極３ａの電位は、前半のフィールド期間Ｆ_１では
＋５Ｖとし後半のフィールド期間Ｆ_２では−５Ｖとし
た。つまり、共通電極３ａには、６０Ｈｚの周波数で±
５Ｖが交番する交番電圧を印加することとした。

【００９６】本実施例では、上述のように作製しエージ
ング処理を施した液晶パネルＰを１０個作製した。但
し、各液晶パネルＰのエージング処理時間は、１分、２
分、３分、４分、５分、１０分、１５分、２０分、２５
分、３０分と異ならせておき、３Ｖのソース電圧Ｖｓを
印加して図４に示す方法でそれぞれの液晶パネルを駆動
し、その透過率をオシロスコープで測定した。その透過
率の測定結果とエージング処理時間との関係を図６に示
すが、１０分程度のエージング処理で、電圧ー透過率特
性が安定していることが理解できる。なお、図６の横軸
は、エージング処理を施した時間を示しており、縦軸
は、３Ｖ（画像表示用電圧）を印加したときの透過率を
示す。なお、図４の駆動方法によれば、透過率は、符号
Ｔｘ、Ｔｙに明らかなように前半のフィールド期間Ｆ_１
と後半のフィールド期間Ｆ_２とで異なるが、図６の縦軸
の値は、透過率の積分値の時間平均として下式で算出し
たものを用いた。

【００９７】

【数１】 但し、τは任意のタイミング、Ｔは透過率、ｔは時間

【００９８】また、画像表示用電圧を３Ｖとしてエージ
ング用電圧の５Ｖと異ならせたのは、３Ｖ程度の中間調
表示電圧の方が、エージング処理時間の影響が現れ易い
からである。

【００９９】本実施例によれば、ソース電圧Ｖｓが０Ｖ
であるためＴＦＴ４が破壊されることはなく、しかも、
１０分間程度の短時間でエージング処理を完了させるこ
とができた。なお、本実施例における情報信号ドライバ
の耐圧は５Ｖで、ＴＦＴ４の耐圧は７Ｖであった。

【０１００】ところで、上記エージング処理を施して電
圧−透過率特性を安定にさせた後の液晶パネルを用い、
特定の画像（白黒のチャートなどの固定パターン）を５
時間程度連続表示させたが、表示焼き付き現象は全く観
測されなかった。つまり、エージング処理によって、電
圧−透過率特性が完全に安定状態に移行して特性変化は
全く発生せず、焼き付きに対する信頼性が大きく向上し
たものと考えられる。

【０１０１】なお、本実施例においては、特定パターン
の画像を継続表示（白黒のチャートなどの固定パターン
を５時間程度表示）させた後、所定の中間調電圧（例え
ば、最大輝度に対して５０％輝度が得られるような電
圧）を印加した場合において、中間調表示を行っている
状態で“特定パターンの画像”が目視にて視認されれば
焼きついていると判断し、“特定パターンの画像”が目
視にて視認されなければ焼きついていないものと判断す
ることとした。

【０１０２】（実施例２）本実施例では、エージング処
理をするに際し、共通電極３ａの電位は、前半のフィー
ルド期間Ｆ_１では＋１０Ｖとし後半のフィールド期間Ｆ
_２では−１０Ｖとした。つまり、共通電極３ａには、６
０Ｈｚの周波数で±１０Ｖが交番する交番電圧を印加す
ることとした。その他は、実施例１と同じにした。

【０１０３】本実施例によれば、ソース電圧Ｖｓが０Ｖ
であるためＴＦＴ４が破壊されることはなく、しかも、
３分間程度の短時間でエージング処理を完了させること
ができた。

【０１０４】（実施例３）実施例１では、エージング処
理をするに際してゲート線Ｇ_１，Ｇ_２，…を１本ずつ順
次走査したが、本実施例では全てのゲート線Ｇ_１，
Ｇ_２，…を同時走査することとし、ゲート線Ｇ_１，
Ｇ_２，…には常に＋１２Ｖのゲート電圧Ｖgを印加し
た。その他は、実施例１と同じにした。

【０１０５】これにより、全ての画素電極３ｂは常に０
Ｖに保持され、共通電極３ａの電位（前半のフィールド
期間Ｆ_１では＋５Ｖで、後半のフィールド期間Ｆ_２では
−５Ｖ）が液晶２にそのまま印加されることとなる。

【０１０６】本実施例によれば、ソース電圧Ｖｓが０Ｖ
であるためＴＦＴ４が破壊されることはない。また、実
施例１の場合には、非選択期間Ｔoffにおいても液晶分
子の反転が継続されるため、液晶容量Ｃlcに保持されて
いる電荷が減少してしまうが、本実施例によれば、ＴＦ
Ｔ４は常にオンであってそのような電荷の減少分は無い
ため、実施例１よりも短時間（５分間程度）でエージン
グ処理を完了させることができた。

【０１０７】

【発明の効果】以上説明したように、本発明によると、
エージング処理の際には、前記第１電極に所定の電位を
与えると共に、前記アクティブ素子には、該素子の耐圧
許容範囲内の電位を与えるようになっている。したがっ
て、前記第１電極の側の電位を大きくすることにより、
エージング用電圧を大きくすることができ、エージング
処理を短時間で終了させることが可能となる。また、前
記アクティブ素子には、耐圧許容範囲内の小さな電位を
印加するだけであり、アクティブ素子等の回路が破壊さ
れることも防止できる。

【図面の簡単な説明】

【図１】アクティブマトリクス型液晶パネルの構造を示
す断面図。

【図２】アクティブマトリクス型液晶パネルの構造を示
す回路図。

【図３】アクティブマトリクス型液晶パネルの構造を示
す等価回路図。

【図４】アクティブマトリクス型液晶パネルの駆動方法
を示すタイミングチャート図。

【図５】カイラルスメクチック液晶の電圧−透過率特性
の一例を示す図。

【図６】エージング処理時間と透過率との関係を示す
図。

【図７】エージング処理方法を説明するための波形図。

【符号の説明】

１ａ，１ｂ ガラス基板（基板） ２ カイラルスメクチック液晶 ３ａ 共通電極（第１電極） ３ｂ 画素電極（第２電極） ４ ＴＦＴ（アクティブ素子） Ｐ 液晶パネル（液晶素子）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 門叶 剛司 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 森 秀雄 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 野口 幸治 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 礒部 隆一郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 2H088 GA04 GA17 HA06 MA01 MA20 2H093 NA80 NC90 ND12 ND40 NF17

Claims (21)

【特許請求の範囲】
1. 【請求項１】 所定間隙を開けた状態に一対の基板を配
   置する工程と、これら一対の基板の間隙にカイラルスメ
   クチック液晶を配置する工程と、該カイラルスメクチッ
   ク液晶を挟み込むと共に複数の画素を構成するように第
   １及び第２電極を配置する工程と、アクティブ素子を各
   画素毎に前記第２電極に接続した状態に配置する工程
   と、からなる液晶素子の製造方法において、 前記第１及び第２電極を介して前記カイラルスメクチッ
   ク液晶にエージング用電圧を印加することに基き該液晶
   の電圧−透過率特性を安定にする工程、を備え、かつ、 前記エージング用電圧の印加は、前記アクティブ素子の
   耐圧許容範囲内の電位を該アクティブ素子を介して前記
   第２電極に与えると共に、前記第１電極に所定の電位を
   与えることにより実現する、 ことを特徴とする液晶素子の製造方法。
2. 【請求項２】 前記エージング用電圧を印加するために
   前記アクティブ素子をオンにする時間が、画像表示のた
   めに前記アクティブ素子をオンにする時間よりも長い、 ことを特徴とする請求項１に記載の液晶素子の製造方
   法。
3. 【請求項３】 前記エージング用電圧を印加している
   間、前記アクティブ素子がオンにされてなる、 ことを特徴とする請求項２に記載の液晶素子の製造方
   法。
4. 【請求項４】 前記カイラルスメクチック液晶が、高温
   側より、等方性液体相（ＩＳＯ．）−コレステリック相
   （Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ^*）、又
   は、等方性液体相（ＩＳＯ．）−カイラルスメクチック
   Ｃ相（ＳｍＣ^*）の相転移系列を示す液晶である、 ことを特徴とする請求項１乃至３のいずれか１項に記載
   の液晶素子の製造方法。
5. 【請求項５】 前記エージング用電圧の印加は、前記カ
   イラルスメクチック液晶がカイラルスメクチックＣ相を
   呈する状態のときに行われる、 ことを特徴とする請求項１乃至４のいずれか１項に記載
   の液晶素子の製造方法。
6. 【請求項６】 前記エージング用電圧の印加は、ほぼ全
   ての画素に対して行われる、 ことを特徴とする請求項１乃至５のいずれか１項に記載
   の液晶素子の製造方法。
7. 【請求項７】 所定間隙を開けた状態に配置された一対
   の基板と、これら一対の基板の間隙に配置されたカイラ
   ルスメクチック液晶と、複数の画素を構成すると共に該
   カイラルスメクチック液晶を挟み込むように配置された
   第１及び第２電極と、前記第２電極に接続されて各画素
   毎に配置された複数のアクティブ素子と、を備えた液晶
   素子を駆動する、液晶素子の駆動方法において、 前記アクティブ素子の耐圧許容範囲内の電位を該アクテ
   ィブ素子を介して前記第２電極に与えると共に前記第１
   電極に所定の電位を与えることにより、前記カイラルス
   メクチック液晶にエージング用電圧を印加して該液晶の
   電圧−透過率特性を安定にする、 ことを特徴とする液晶素子の駆動方法。
8. 【請求項８】 前記エージング用電圧を印加するために
   前記アクティブ素子をオンにする時間が、画像表示のた
   めに前記アクティブ素子をオンにする時間よりも長い、 ことを特徴とする請求項７に記載の液晶素子の駆動方
   法。
9. 【請求項９】 前記エージング用電圧を印加している
   間、前記アクティブ素子がオンにされてなる、 ことを特徴とする請求項８に記載の液晶素子の駆動方
   法。
10. 【請求項１０】 前記カイラルスメクチック液晶が、高
    温側より、等方性液体相（ＩＳＯ．）−コレステリック
    相（Ｃｈ）−カイラルスメクチックＣ相（ＳｍＣ^*）、
    又は、等方性液体相（ＩＳＯ．）−カイラルスメクチッ
    クＣ相（ＳｍＣ^*）の相転移系列を示す液晶である、 ことを特徴とする請求項７乃至９のいずれか１項に記載
    の液晶素子の駆動方法。
11. 【請求項１１】 前記エージング用電圧の印加は、前記
    カイラルスメクチック液晶がカイラルスメクチックＣ相
    を呈する状態のときに行われる、 ことを特徴とする請求項７乃至１０のいずれか１項に記
    載の液晶素子の駆動方法。
12. 【請求項１２】 前記エージング用電圧の印加は、ほぼ
    全ての画素に対して行われる、 ことを特徴とする請求項７乃至１１のいずれか１項に記
    載の液晶素子の駆動方法。
13. 【請求項１３】 前記エージング用電圧の印加は、電源
    がオンされた後に自動的に行われる、 ことを特徴とする請求項７乃至１２のいずれか１項に記
    載の液晶素子の駆動方法。
14. 【請求項１４】 前記エージング用電圧の印加は、スク
    リーンセーバが起動されるときに自動的に行われる、 ことを特徴とする請求項７乃至１２のいずれか１項に記
    載の液晶素子の駆動方法。
15. 【請求項１５】 前記エージング用電圧の印加は、前記
    液晶素子に光照射がされていない状態で行われる、 ことを特徴とする請求項７乃至１４のいずれか１項に記
    載の液晶素子の駆動方法。
16. 【請求項１６】 前記第１電極に与える電位と、前記第
    ２電極に与える電位とは、前記エージング用電圧の大き
    さを考慮して設定される、 ことを特徴とする請求項１乃至６のいずれか１項に記載
    の液晶素子の製造方法。
17. 【請求項１７】 前記第１電極に与える電位は、０．１
    Ｖ〜１５Ｖの範囲内で設定される、 ことを特徴とする請求項１６に記載の液晶素子の製造方
    法。
18. 【請求項１８】 前記第１電極に与える電位は、１Ｖ〜
    １０Ｖの範囲内で設定される、 ことを特徴とする請求項１７に記載の液晶素子の製造方
    法。
19. 【請求項１９】 前記第１電極に与える電位と、前記第
    ２電極に与える電位とは、前記エージング用電圧の大き
    さを考慮して設定される、 ことを特徴とする請求項７乃至請求項１５のいずれか１
    項に記載の液晶素子の駆動方法。
20. 【請求項２０】 前記第１電極に与える電位は、０．１
    Ｖ〜１５Ｖの範囲内で設定される、 ことを特徴とする請求項１９に記載の液晶素子の駆動方
    法。
21. 【請求項２１】 前記第１電極に与える電位は、１Ｖ〜
    １０Ｖの範囲内で設定される、 ことを特徴とする請求項２０に記載の液晶素子の駆動方
    法。