JP2002111230A - 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器 - Google Patents

高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器

Info

Publication number
JP2002111230A
JP2002111230A JP2000296362A JP2000296362A JP2002111230A JP 2002111230 A JP2002111230 A JP 2002111230A JP 2000296362 A JP2000296362 A JP 2000296362A JP 2000296362 A JP2000296362 A JP 2000296362A JP 2002111230 A JP2002111230 A JP 2002111230A
Authority
JP
Japan
Prior art keywords
pad
layer
pattern
ground
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000296362A
Other languages
English (en)
Other versions
JP3583706B2 (ja
Inventor
Takasato Hachitani
尚悟 蜂谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000296362A priority Critical patent/JP3583706B2/ja
Priority to US09/963,640 priority patent/US20020036099A1/en
Publication of JP2002111230A publication Critical patent/JP2002111230A/ja
Application granted granted Critical
Publication of JP3583706B2 publication Critical patent/JP3583706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 高周波信号を伝送する回路基板上で、パター
ンと接合するパッドにおいて生じるインピーダンス不整
合に起因する伝送信号の反射を抑制し、高周波信号の伝
送特性を向上する。 【解決手段】 パッド部１０２からパターン部１０１を
引き出す方向に平行に、パッド部１０２直下のグランド
／電源プレーンに細長い繰り抜き部を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波信号を伝送
する回路基板、その製造方法及びそれを用いた電子機器
に係り、特にそのパッド部においてインピーダンス整合
を行う構造を有する高周波信号伝送用回路基板、その製
造方法及びそれを用いた電子機器に関する。
【０００２】
【従来の技術】高周波信号伝送用回路基板上で正常な信
号伝送を行うためには、伝送ライン（以下、パターン
部）上の何処においてもインピーダンスが一定であるこ
とが必要である。局所的なインピーダンス不整合はエラ
ー発生の原因となるが、とりわけパターン部の終端若し
くは途中に接合される部品搭載用パッド若しくは接続用
パッド（以下、総称してパッド部）では、パターン部よ
りも幅が広がっているためインピーダンスが低下し、こ
の結果生じたインピーダンス不整合により伝送信号の反
射が起こり、高周波信号の伝送特性、即ち波形品質を劣
化させていた。
【０００３】このような状況に鑑み、特開平６−２６０
７７３号公報には、高速信号伝送路用回路基板のパッド
において、直下のグランド／電源プレーンに繰り抜きを
設けて、パッドとグランド／電源プレーンのオーバーラ
ップ量をパッドから伝送ラインの引き出し方向に調整す
る構造が開示されている。図７は、同公報に係る高周波
信号伝送用回路基板のパッドの構造の概略を説明するた
めの図であり、図７(a)はその平面図、図７(b)乃至図７
(d)はパッドをそれぞれ図７(a)のＩ−Ｉ面、Ｊ−Ｊ面、
Ｋ−Ｋ面で切った断面図である。
【０００４】図７において、第１層（表層）は伝送ライ
ン層であり、パターン部７０１及びパッド部７０２によ
る表層パターンと誘電体層７０３とからなる。第２層は
グランド／電源プレーン層であり、グランド／電源プレ
ーン７０４及び誘電体層７０５からなる。第３層もグラ
ンド／電源プレーン層であり、グランド／電源プレーン
７０６及び誘電体層７０７からなる。尚、簡単のため、
ここでは第２層と第３層の中層に位置する伝送ライン層
についての説明を省略する。
【０００５】図７(a)にあるように、同公報では、パッ
ド部７０２の直下のグランド／電源プレーン７０４に部
分的に繰り抜き部７０８を設け、パッド部７０２からグ
ランド／電源プレーン７０４又は７０６までの誘電体層
の厚さＭ及びＭ’を変えることでインピーダンス整合を
図り、反射を抑えて、高周波信号の伝送特性を向上する
ことを特徴としている。このため、図７(b)に示すよう
な、直下のグランド／電源プレーン７０４に繰り抜き部
７０８のあるパッド部と、図７(c)に示すような、直下
のグランド／電源プレーン７０４に繰り抜き部７０８の
無いパッド部の面積比を調整して、集中定数的にパッド
全体としてのインピーダンスを伝送ラインのインピーダ
ンスと等しくすることにより、パッド幅を変えることな
くインピーダンス整合を実現している。
【０００６】
【発明が解決しようとする課題】しかしながら、同公報
に開示された構造では、本来、高周波信号についてはそ
の連続性を考慮して分布定数的に扱わねばならないにも
拘らず、パッドのインピーダンスを全体として集中定数
的に捉え、パターン部７０１のパッド部７０２からの引
出し方向に直角に繰り抜き部７０８の右端を設けている
ので、図７(b)乃至図７(d)に示すように伝送信号の進行
方向に層構成が異なり、表層パターン幅の違い等によ
り、猶も局所的にインピーダンスが異なってしまう。
【０００７】これにより、図７(a)のパターン部７０１
とパッド部７０２の接合部７０９や繰り抜き部７０８の
右端、即ち各層構成が変化する部分においてインピーダ
ンスが不整合となる。これにより、例えば繰り抜き部７
０８の右端からパッド部７０２の左端までの長さＬが、
高周波信号が立ち上がり時間の１／８で到達可能な距離
より長い場合に反射波が見えてしまい、波形にノイズが
生じる結果となる。即ち、本来、高周波信号については
分布定数的に連続性を考慮して取り扱う考えるべきであ
る。
【０００８】本発明は、上述の事情に鑑みてなされたも
のであり、パッド部からパターン部を引き出す方向に平
行に繰り抜き部を設ける層構成により、分布定数的にイ
ンピーダンス整合を行って高周波信号による反射を低減
する構造を有する高周波信号伝送用回路基板を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明の高周波伝送用回
路基板は、表面の信号伝送用導体層に形成されるパター
ンにより高周波信号を伝送するものであり、パターンを
引き出すために信号伝送用導体層に形成されるパッド
と、信号伝送用導体層の下層として形成される第１の誘
電体層と、第１の誘電体層の下層として形成される第１
のグランド／電源プレーン層と、第１のグランド／電源
プレーン層の下層として形成される第２の誘電体層と、
第２の誘電体層の下方に形成される第２のグランド／電
源プレーン層と、パッドのほぼ直下の第１のグランド／
電源プレーン層にパターンがパッドから引き出される方
向と平行に細長く形成される繰り抜き部とを備えたもの
である。
【００１０】これによれば、パッド直下のグランド／電
源プレーンに伝送信号の進行方向と平行に繰り抜き部を
設けてインピーダンスの低下を抑制して反射を低減し、
高周波信号の伝送特性を向上することができる。
【００１１】また、本発明の電子機器は、中空箱状の筐
体と、筐体の内部に収容される回路基板と、回路基板の
表面にパッドを介して実装される回路素子とを備えたも
のである。更にこの回路基板は、高周波信号を伝送する
パターンをその表面に形成された信号伝送用導体層と、
パターンを引き出すために信号伝送用導体層に形成され
るパッドと、信号伝送用導体層の下層として形成される
第１の誘電体層と、第１の誘電体層の下層として形成さ
れる第１のグランド／電源プレーン層と、第１のグラン
ド／電源プレーン層の下層として形成される第２の誘電
体層と、第２の誘電体層の下方に形成される第２のグラ
ンド／電源プレーン層と、第１のグランド／電源プレー
ン層にパターンがパッドから引き出される方向と平行に
細長く形成される繰り抜き部とを備えている。
【００１２】これによれば、電子機器の構成要素である
回路基板においてパッド直下のグランド／電源プレーン
に伝送信号の進行方向と平行に繰り抜き部を設けてイン
ピーダンスの低下を抑制して反射を低減するため、高周
波信号の伝送特性が向上し、延いては電子機器の処理精
度を向上することができる。
【００１３】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。図１は本発明の実施形
態に係る高周波信号伝送路用回路基板のパッド部の構造
を示す図であり、図１(a)はその平面図、図１(b)及び図
１(c)は当該パッド部をそれぞれ図１(a)のＡ−Ａ面、Ｂ
−Ｂ面で切った断面図である。
【００１４】第１層は伝送ライン層であり、パターン部
１０１及びパッド部１０２による表層パターンと誘電体
層１０３とからなる。第２層はグランド／電源プレーン
層であり、グランド／電源プレーン１０４及び誘電体層
１０５からなる。第３層もグランド／電源プレーン層で
あり、グランド／電源プレーン１０６及び誘電体層１０
７からなる。尚、誘電体層１０５が２層からなり、その
間に中層の伝送ライン層を有しても良い。
【００１５】パッド部１０２は、パターン部１０１に比
べて幅が広く、グランド／電源プレーン１０４に対峙す
る面積が広いため、パターン部１０１に比べて容量成分
が多く、インピーダンスが低い。このため、パッド部１
０２の直下のグランド／電源プレーン１０４の面積を減
らすことで、容量成分の減少及び自己インダクタンスの
増加を図り、インピーダンスを高める必要がある。尚、
誘電体層１０３の比誘電率を変えたり、パッド部１０２
のパターン厚を変えたりする方法も考えられるが、製造
上困難が伴ない現実的ではない。
【００１６】そこで、パッド部１０２の直下のグランド
／電源プレーン１０４にパターン部１０１の引出し方向
と平行に２つの繰り抜き部１０８を設ける。直下に繰り
抜き部１０８が無い箇所ではパッド部１０２からグラン
ド／電源プレーン１０４までが誘電体層の厚さである
が、直下に繰り抜き部１０８がある箇所ではパッド部１
０２からグランド／電源プレーン１０６までの厚さを誘
電体層の厚さと見なすことができる。そこで、これらの
箇所の面積比を調整して、パッド部１０２のインピーダ
ンスをパターン部１０１のインピーダンスと等しくする
ことによりインピーダンス整合を行う。
【００１７】本実施形態によれば、グランド／電源プレ
ーン１０４の繰り抜き部１０８をパターン部１０１のパ
ッド部１０２から引き出す方向に平行に繰り抜くため、
従来技術で発生するインピーダンス不整合による反射を
低減できる。尚、図１において、繰り抜き部１０８はパ
ッド部１０２にパターン部１０１を延長したライン上の
両外側の直下に一つずつ形成されている。
【００１８】ここで電気力線を３次元的に考えた場合、
パターン部１０１とパッド部１０２の接合部２０１及び
パッド終端部２０２では、僅かながら猶も反射の生じる
可能性がある。そこで図２に示すように、繰り抜き部１
０８の形状を、接合部２０１においてはパターン部１０
１の両幅端から連続的にパッド部１０２の幅方向に広
げ、またパッド終端部２０２においては連続的にパッド
部１０２の幅方向に狭めるよう形成する。これにより、
接合部２０１及びパッド終端部２０２におけるインピー
ダンス不整合を一層低減できる。
【００１９】図３は、本実施形態に係る高周波信号伝送
路用回路基板のパッド部の構造の変形例を示す図であ
り、図３(a)はその平面図、図３(b)及び図３(c)は当該
パッド部をそれぞれ図３(a)のＣ−Ｃ面、Ｄ−Ｄ面で切
った断面図である。断面図において誘電体層３０５より
下層については示していないが、図１の層構成と異なる
点は、繰り抜き部３０６の形状と位置と数だけである。
即ち、繰り抜き部３０６が、パッド部３０２にパターン
部３０１を延長したライン上の直下に一つだけ形成され
ている。
【００２０】図４は、本実施形態に係る高周波信号伝送
路用回路基板のパッド部の構造の変形例を示す図であ
り、図４(a)はその平面図、図４(b)及び図４(c)は当該
パッド部をそれぞれ図４(a)のＥ−Ｅ面、Ｆ−Ｆ面で切
った断面図である。断面図において誘電体層４０５より
下層については示していないが、図１の層構成と異なる
点は、繰り抜き部４０６の形状と位置と数だけである。
即ち、繰り抜き部４０６が、パッド部４０２にパターン
部４０１を延長したライン上で上側にずれて一つだけ形
成されている。
【００２１】図５は、本実施形態に係る高周波信号伝送
路用回路基板のパッド部の構造の変形例を示す図であ
り、図５(a)はその平面図、図５(b)及び図５(c)は当該
パッド部をそれぞれ図５(a)のＧ−Ｇ面、Ｅ−Ｅ面で切
った断面図である。断面図において誘電体層５０５より
下層については示していないが、図１の層構成と異なる
点は、繰り抜き部５０６の形状と位置と数だけである。
即ち、繰り抜き部５０６が、パッド部５０２にパターン
部５０１を延長したライン上の直下に一つ、またパッド
部５０２の上下方向の両外側に一つずつ形成されてい
る。
【００２２】図６は、本実施形態に係る高周波伝送用回
路基板のコンピュータ筐体への取付構造を示す断面図で
ある。図６に示すように、筐体６０１は中空箱状の形状
を有しており、内部には回路基板６０２及び６０３が収
納されている。回路基板６０２は筐体６０１に設けられ
た支持部６０４により筐体６０１に固定され、また回路
基板６０３はスタッキングコネクタ６０４とスタッキン
グコネクタ６０５との嵌合により固定されている。従っ
て、高周波信号の伝送特性の良い回路基板を搭載するこ
とにより、コンピュータ自体の処理精度を向上すること
ができる。
【００２３】以上、本実施形態の変形例を示したが、本
発明の特徴はパッド部直下のグランド／電源プレーンに
パターン部と平行に、即ち伝送信号の進行方向と平行に
繰り抜き部を設けたことにあり、伝送信号の進行方向に
おいてパッド部のインピーダンスを一定にしている。従
って、伝送信号の進行方向にほぼ平行であれば、所望す
るインピーダンスを得るために面積比を調整するに際
し、パッド部直下のグランド／電源プレーンを繰り抜く
形状、位置、数は適宜調整可能である。
【００２４】
【発明の効果】以上で詳述したように、本発明によれ
ば、パッド部直下のグランド／電源プレーンに伝送信号
の進行方向と平行に繰り抜き部を設けてインピーダンス
の低下を抑制して反射を低減し、高周波信号の伝送特性
を向上する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波信号伝送用回
路基板のパッド部の構造を示す図。
【図２】同実施形態に係るパッド部直下の繰り抜き部の
構造を示す図。
【図３】同実施形態の第１実施例に係る高周波信号伝送
用回路基板のパッド部の構造を示す図。
【図４】同実施形態の第２実施例に係る高周波信号伝送
用回路基板のパッド部の構造を示す図。
【図５】同実施形態の第３実施例に係る高周波信号伝送
用回路基板のパッド部の構造を示す図。
【図６】同実施形態に係る高周波伝送用回路基板のコン
ピュータ筐体への取付構造を示す断面図。
【図７】従来技術に係る高周波信号伝送用回路基板のパ
ッド部の構造を示す図。
【符号の説明】
１０１…パターン部、 １０２…パッド部、１０３、１
０５、１０７…誘電体層、１０４、１０６…グランド／
電源プレーン、２０１…パッド終端部、 ２０２…接合
部、６０１…コンピュータ筐体、 ６０２、６０３…回
路基板、６０４…支持部、 ６０５、６０６…スタッキ
ングコネクタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面の信号伝送用導体層に形成されるパ
    ターンにより高周波信号を伝送する高周波信号伝送用回
    路基板において、 前記パターンを引き出すために前記信号伝送用導体層に
    形成されるパッドと、前記信号伝送用導体層の下層とし
    て形成される第１の誘電体層と、 前記第１の誘電体層の下層として形成される第１のグラ
    ンド／電源プレーン層と、 前記第１のグランド／電源プレーン層の下層として形成
    される第２の誘電体層と、 前記第２の誘電体層の下方に形成される第２のグランド
    ／電源プレーン層と、 前記パッドのほぼ直下の前記第１のグランド／電源プレ
    ーン層に前記パターンが当該パッドから引き出される方
    向と平行に細長く形成される繰り抜き部とを具備するこ
    とを特徴とする高周波信号伝送用回路基板。
  2. 【請求項２】 前記パッドの幅は前記パターンの幅より
    も広く、 前記繰り抜き部は、前記パッドにおける前記パターンの
    延長上の両外側直下に形成されることを特徴とする請求
    項１に記載の高周波信号伝送用回路基板。
  3. 【請求項３】 前記各繰り抜き部は、前記パターンと前
    記パッドの接合部において当該パターンの両幅端から連
    続的に当該パッド幅方向に広げられて形成されることを
    特徴とする請求項２に記載の高周波信号伝送用回路基
    板。
  4. 【請求項４】 前記各繰り抜き部は、前記パターンと前
    記パッドの終端部において連続的に当該パッド幅方向に
    狭められて形成されることを特徴とする請求項３に記載
    の高周波信号伝送用回路基板。
  5. 【請求項５】 前記繰り抜き部は、前記パッドにおける
    前記パターンの延長上の直下に形成されることを特徴と
    する請求項１に記載の高周波信号伝送用回路基板。
  6. 【請求項６】 前記パッドの幅は前記パターンの幅より
    も広く、 前記繰り抜き部は、当該パッドにおける当該パターンの
    延長上の直下及び当該パッドの幅方向の両外側直下に形
    成されることを特徴とする請求項１に記載の高周波信号
    伝送用回路基板。
  7. 【請求項７】 第１のグランド／電源プレーン層を形成
    する工程と、 前記第１のグランド／電源プレーン層の上方に第１の誘
    電体層を形成する工程と、 前記第１の誘電体層上に第２のグランド／電源プレーン
    層を形成する工程と、 前記第２のグランド／電源プレーン層上に第２の誘電体
    層を形成する工程と、 前記第２の誘電体層上に高周波信号を伝送するためのパ
    ターンを形成する工程と、 前記第２の誘電体層上に前記パターンを引き出すための
    パッドを形成する工程と、 前記パッドのほぼ直下の前記第２のグランド／電源プレ
    ーン層を、前記パターンが当該パッドから引き出される
    方向と平行に細長く繰り抜く工程とを具備することを特
    徴とする高周波信号伝送用回路基板の製造方法。
  8. 【請求項８】 中空箱状の筐体と、該筐体の内部に収容
    される回路基板と、該回路基板の表面にパッドを介して
    実装される回路素子とを備える電子機器であって、 前記回路基板が、高周波信号を伝送するパターンをその
    表面に形成された信号伝送用導体層と、 前記パターンを引き出すために前記信号伝送用導体層に
    形成される前記パッドと、 前記信号伝送用導体層の下層として形成される第１の誘
    電体層と、 前記第１の誘電体層の下層として形成される第１のグラ
    ンド／電源プレーン層と、 前記第１のグランド／電源プレーン層の下層として形成
    される第２の誘電体層と、 前記第２の誘電体層の下方に形成される第２のグランド
    ／電源プレーン層と、 前記第１のグランド／電源プレーン層に前記パターンが
    前記パッドから引き出される方向と平行に細長く形成さ
    れる繰り抜き部とを具備することを特徴とする電子機
    器。
JP2000296362A 2000-09-28 2000-09-28 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器 Expired - Fee Related JP3583706B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000296362A JP3583706B2 (ja) 2000-09-28 2000-09-28 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器
US09/963,640 US20020036099A1 (en) 2000-09-28 2001-09-27 Circuit board for transmitting signals, method for producing the same, and electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000296362A JP3583706B2 (ja) 2000-09-28 2000-09-28 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2002111230A true JP2002111230A (ja) 2002-04-12
JP3583706B2 JP3583706B2 (ja) 2004-11-04

Family

ID=18778651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000296362A Expired - Fee Related JP3583706B2 (ja) 2000-09-28 2000-09-28 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器

Country Status (2)

Country Link
US (1) US20020036099A1 (ja)
JP (1) JP3583706B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062855A (ja) * 2003-08-18 2005-03-10 Agilent Technol Inc 分布型低域フィルタ伝送線回路装置
US6969808B2 (en) 2003-02-07 2005-11-29 Mitsubishi Denki Kabushiki Kaisha Multi-layer printed board
JP2009170574A (ja) * 2008-01-15 2009-07-30 Aica Kogyo Co Ltd 多層プリント配線板
JP2009200108A (ja) * 2008-02-19 2009-09-03 Nec Corp 配線基板
JP2011082907A (ja) * 2009-10-09 2011-04-21 Nec Corp 高速伝送配線構造
KR101148231B1 (ko) 2003-06-13 2012-05-25 텔레폰악티에볼라겟엘엠에릭슨(펍) 전송 라인
JP2015103833A (ja) * 2013-11-21 2015-06-04 日本電信電話株式会社 マイクロストリップ線路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1454356A1 (en) 2002-11-21 2004-09-08 Casio Computer Co., Ltd. High frequency signal transmission structure
TWI247565B (en) * 2004-02-17 2006-01-11 Via Tech Inc Pad structure for improving stray capacitance
JP2009032874A (ja) * 2007-07-26 2009-02-12 Toshiba Corp プリント配線基板
US8586873B2 (en) * 2010-02-23 2013-11-19 Flextronics Ap, Llc Test point design for a high speed bus
US8389870B2 (en) 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
CN112040643B (zh) * 2020-09-23 2024-01-30 北京安石科技有限公司 一种采用并联电容的高速信号链路设计
CN113939091B (zh) * 2021-10-21 2023-08-18 苏州浪潮智能科技有限公司 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969808B2 (en) 2003-02-07 2005-11-29 Mitsubishi Denki Kabushiki Kaisha Multi-layer printed board
KR101148231B1 (ko) 2003-06-13 2012-05-25 텔레폰악티에볼라겟엘엠에릭슨(펍) 전송 라인
JP2005062855A (ja) * 2003-08-18 2005-03-10 Agilent Technol Inc 分布型低域フィルタ伝送線回路装置
JP2009170574A (ja) * 2008-01-15 2009-07-30 Aica Kogyo Co Ltd 多層プリント配線板
JP2009200108A (ja) * 2008-02-19 2009-09-03 Nec Corp 配線基板
JP2011082907A (ja) * 2009-10-09 2011-04-21 Nec Corp 高速伝送配線構造
JP2015103833A (ja) * 2013-11-21 2015-06-04 日本電信電話株式会社 マイクロストリップ線路

Also Published As

Publication number Publication date
US20020036099A1 (en) 2002-03-28
JP3583706B2 (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
KR100282274B1 (ko) 입체적으로 스트립선로를 사용한 전송회로
KR101234987B1 (ko) 가요성 기판, 광송수신 모듈 및 광송수신 장치
JP5887537B2 (ja) 回路基板
JP2002111230A (ja) 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器
JP2001044716A (ja) ストリップライン給電装置
US20060255877A1 (en) Signal transmission structure, circuit board and connector assembly structure
US8202111B2 (en) Connector and cable assembly
KR20120105264A (ko) 데이터 통신 선로 구조 및 데이터 통신 선로 설계 방법
WO2018149055A1 (zh) 一种柔性印制电路板构造
JP4852979B2 (ja) フレックスリジッド基板、光送受信モジュール及び光送受信装置
JP7028587B2 (ja) 光モジュール及び光伝送装置
US20170139160A1 (en) Optical module
JP6907918B2 (ja) コネクタおよびコネクタ平面線路接続構造
JP2011009505A (ja) ３次元実装基板および３次元実装基板の製法
US7688164B2 (en) High frequency circuit board converting a transmission mode of high frequency signals
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
CN109560358B (zh) 波导系统、高频线路和雷达传感器
JP2004247980A (ja) 伝送線路の接続構造及び方法
JPH10327004A (ja) 同軸コネクタを有する回路モジュール
US10952313B1 (en) Via impedance matching
JP4381701B2 (ja) 同軸コネクタと多層基板との接続構造
JP4329702B2 (ja) 高周波デバイス装置
JP2828009B2 (ja) マイクロ波ミリ波集積回路基板間接続方法及び接続線路
JP2004134546A (ja) 伝送線路及びこれを用いた光モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040729

LAPS Cancellation because of no payment of annual fees