JP2002110736A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002110736A
JP2002110736A JP2000300435A JP2000300435A JP2002110736A JP 2002110736 A JP2002110736 A JP 2002110736A JP 2000300435 A JP2000300435 A JP 2000300435A JP 2000300435 A JP2000300435 A JP 2000300435A JP 2002110736 A JP2002110736 A JP 2002110736A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
support plate
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000300435A
Other languages
English (en)
Other versions
JP3719921B2 (ja
Inventor
Yoshiaki Sugizaki
吉昭 杉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000300435A priority Critical patent/JP3719921B2/ja
Priority to KR1020010057097A priority patent/KR20020025695A/ko
Priority to TW090123100A priority patent/TW531814B/zh
Priority to CN01140663A priority patent/CN1348212A/zh
Priority to US09/961,304 priority patent/US20020038905A1/en
Publication of JP2002110736A publication Critical patent/JP2002110736A/ja
Application granted granted Critical
Publication of JP3719921B2 publication Critical patent/JP3719921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】薄厚化された半導体チップの反りを低減でき、
且つその後の工程でのダメージに耐えるに充分な強度の
半導体装置及びその製造方法を提供することを目的とす
る。 【解決手段】半導体ウェハ１に、半導体チップ１５の外
形に合わせて所定の深さまでダイシング溝２を形成した
後、裏面研削を行って薄厚化する。この状態で、半導体
チップ１５の裏面を補強部材５で被覆する。この補強部
材には、熱可塑性樹脂やＢステージ化された熱硬化樹脂
を用いる。得られた半導体チップは、その後のピックア
ップ工程やテスト工程、搬送時などに破壊する危険が低
減する。必要に応じて高温プレスすることにより、補強
部材が潰されて半導体チップの周囲に流れ出し、最終的
には薄い実装品が得られる。この補強部材を潰す工程に
おいて、半導体チップの外周にはみ出した樹脂は、パッ
ケージ基板の補強部材に転用できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関するもので、特に薄型のパッケージに
実装される半導体装置及びその製造方法に適用されるも
のである。
【０００２】
【従来の技術】従来、半導体チップを薄くする技術とし
ては、ダイヤモンド粉末を樹脂中に分散させた砥石を使
って、半導体ウェハの裏面を研削するＢＳＧ（バックサ
イドグラインディング）技術が用いられてきた。しかし
ながら、この技術では、半導体ウェハの裏面に多数の傷
が入るため、得られた半導体チップの抗折強度が著しく
低下してしまうという問題があった。
【０００３】そこで、半導体ウェハの裏面を化学的にエ
ッチングして傷を減らすことにより、抗折強度を確保す
る技術が開発された。しかし、この手法を用いても、半
導体チップを１００μｍ以下の厚さにしようとすると、
エッチング後の半導体ウェハが反り返って割れてしまう
という問題があった。
【０００４】このような問題を解決するために、裏面研
削の前に予め半導体チップの外形に合わせて溝を形成
し、この溝が露出する厚さまで裏面研削することによ
り、薄厚化と個片化を同時に実現する技術が、例えば特
開平１１−４０５２０号に提案されている。
【０００５】図７（ａ）〜（ｅ）はそれぞれ、上記特開
平１１−４０５２０号に開示されている半導体装置の製
造方法について説明するための工程概略図である。
（ａ）図はダイシング工程、（ｂ）図は保持テープ貼り
替え工程、（ｃ）図はＢＳＧ工程、（ｄ）図は保持テー
プ貼り替え工程、及び（ｅ）図はピックアップ（Pick u
p）工程を示している。
【０００６】すなわち、まず、半導体素子の形成が終了
したウェハ１の回路形成面の裏面に保持テープ３を貼り
付けた後、半導体チップの外形に合わせたダイシング溝
２を形成する。このダイシング溝２は、ウェハ１の厚さ
未満で、且つ最終半導体チップの厚さ以上の深さとす
る。次に、半導体ウェハ１の保持テープ３を回路形成面
の裏面から回路形成面（保持テープ４）に貼り替えて、
ＢＳＧによる半導体ウェハ１の裏面研削を行う。その
後、保持テープ４を半導体回路形成面から裏面側（保持
テープ６）に貼り替え、ピックアップニードル１６を用
いて、半導体チップ１５を保持テープ６からピックアッ
プする。
【０００７】この技術を用いれば、ウェハ１が薄厚化さ
れた際には、既に個片の素子（半導体チップ１５）にな
っているため、その反りによるクラックの発生が顕著に
低減され、１００μｍ以下の半導体チップを高い歩留ま
りで製造することが可能になる。
【０００８】しかしながら、従来技術に比べて改善され
ているとはいえ、１００μｍ以下に薄厚化された半導体
チップは、必ずしも充分な強度を持っているわけではな
く、反りも大きいため、その後の工程でのダメージによ
る歩留まり低下を回避するためには、熟練した技術者に
よる極めて高度な作業を行わなければならなかった。
【０００９】
【発明が解決しようとする課題】上記のように従来の半
導体装置及びその製造方法は、薄厚化すると半導体チッ
プの抗折強度が低下したり、半導体ウェハの反りにより
割れるという問題があった。
【００１０】また、特開平１１−４０５２０号には、上
記問題を回避でき、薄厚化と個片化を同時に実現する技
術が開示されているが、熟練した技術者による極めて高
度な作業が必要であった。
【００１１】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、薄厚化された半
導体チップの反りを低減でき、且つその後の工程でのダ
メージに耐えるに充分な強度の半導体装置及びその製造
方法を提供することにある。
【００１２】
【課題を解決するための手段】この発明の請求項１に記
載した半導体装置は、配線基板と、上記配線基板に半導
体素子の回路形成面を対向させて接着された半導体チッ
プと、上記配線基板と上記半導体チップとの間に設けら
れ、上記配線基板と上記半導体チップとを電気的に接続
する内部接続端子と、上記配線基板と上記半導体チップ
との間に、上記内部接続端子の周囲を取り囲むように設
けられた絶縁樹脂層と、少なくとも上記配線基板の上記
半導体チップ搭載面に設けられた補強部材と、上記補強
部材上に設けられた支持板とを具備することを特徴とし
ている。
【００１３】請求項２に記載したように、請求項１に記
載の半導体装置において、前記補強部材は、熱可塑性樹
脂を主成分とすることを特徴とする。
【００１４】請求項３に記載したように、請求項１また
は２に記載の半導体装置において、前記補強部材は、前
記半導体チップにおける回路形成面の裏面上に形成さ
れ、この半導体チップの裏面と前記支持板との間の前記
補強部材の厚さは、５０μｍ以下であることを特徴とす
る。
【００１５】請求項４に記載したように、請求項１乃至
３いずれか１つの項に記載の半導体装置において、前記
支持板は、１００℃以下の温度で溶融しない物質からな
ることを特徴とする。
【００１６】請求項５に記載したように、請求項１乃至
４いずれか１つの項に記載の半導体装置において、前記
支持板は、金属、セラミック、ガラス、熱硬化樹脂、エ
ンジニアリングプラスチックのうちのいずれか、あるい
はその複合体であることを特徴とする。
【００１７】請求項６に記載したように、請求項１乃至
５いずれか１つの項に記載の半導体装置において、前記
補強部材は、前記半導体チップにおける回路形成面の裏
面上に形成され、前記支持板の補強部材と対向する面の
うち、少なくとも半導体チップの配置される領域の表面
に設けられた不活性膜を更に具備することを特徴とす
る。
【００１８】請求項７に記載したように、請求項６に記
載の半導体装置において、前記不活性膜は、４フッ化エ
チレン重合体、シリコーン樹脂、金、白金、ニッケルの
うちのいずれかであることを特徴とする。
【００１９】請求項８に記載したように、請求項１乃至
５いずれか１つの項に記載の半導体装置において、前記
補強部材は、前記半導体チップにおける回路形成面の裏
面上に形成され、前記支持板の補強部材と対向する面の
うち、少なくとも半導体チップの配置される領域の表面
に設けられた弱接着層を更に具備することを特徴とす
る。
【００２０】請求項９に記載したように、請求項８に記
載の半導体装置において、前記弱接着層は、液状の界面
活性剤を塗布した層であることを特徴とする。
【００２１】請求項１０に記載したように、請求項８に
記載の半導体装置において、前記弱接着層は、脆弱な酸
化膜であることを特徴とする。
【００２２】請求項１１に記載したように、請求項１０
に記載の半導体装置において、前記支持板は銅であり、
前記脆弱な酸化膜は、銅の酸化膜であることを特徴とす
る。
【００２３】請求項１２に記載したように、請求項１乃
至１１いずれか１つの項に記載の記載の半導体装置にお
いて、前記補強部材と前記支持板は、前記半導体チップ
搭載領域で１００℃以下の温度で溶融しない物質層を介
在して接し、前記半導体チップの外周で直接接触してい
ることを特徴とする。
【００２４】請求項１３に記載したように、請求項１乃
至１２いずれか１つの項に記載の半導体装置において、
前記支持板は、当該半導体装置の実装先で取り外される
ことを特徴とする。
【００２５】請求項１４に記載したように、請求項１乃
至１２いずれか１つの項に記載の半導体装置において、
前記配線基板の前記半導体チップ搭載面における前記半
導体チップ搭載領域の外側に接続された外部接続端子を
更に具備し、当該外部接続端子は、前記補強部材によっ
て取り囲まれていることを特徴とする。
【００２６】請求項１５に記載したように、請求項１４
に記載の半導体装置において、前記支持板は、前記半導
体チップが実装された配線基板とは別の配線基板であ
り、前記外部接続端子に電気的に接続されることを特徴
とする。
【００２７】また、この発明の請求項１６に記載した半
導体装置の製造方法は、半導体素子が形成されたウェハ
のダイシングラインに沿って、当該半導体素子の回路形
成面側から完成時の半導体チップの厚さよりも深い溝を
形成する工程と、上記ウェハにおける回路形成面上に保
持部材を貼り付ける工程と、上記ウェハの回路形成面の
裏面を上記完成時の半導体チップの厚さまで研削及び研
磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、加熱により溶融する樹脂を
主成分とする補強樹脂層を形成する工程と、上記半導体
チップを配線基板にフリップチップ接続で実装する工程
と、上記半導体チップの裏面に接着された補強樹脂層を
高温加圧して、半導体チップの外周に流し出す工程とを
具備することを特徴としている。
【００２８】請求項１７に記載したように、請求項１６
に記載の半導体装置の製造方法において、前記半導体チ
ップ裏面の補強樹脂層を高温加圧する工程において、当
該補強樹脂層が軟化して半導体チップの外周に流れ出す
とともに、流れ広がった樹脂が前記配線基板上に補強部
材を形成することを特徴とする。
【００２９】更に、この発明の請求項１８に記載した半
導体装置の製造方法は、半導体素子が形成されたウェハ
のダイシングラインに沿って、当該半導体素子の回路形
成面側から完成時の半導体チップの厚さよりも深い溝を
形成する工程と、上記ウェハにおける回路形成面上に保
持部材を貼り付ける工程と、上記ウェハの回路形成面の
裏面を上記完成時の半導体チップの厚さまで研削及び研
磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、１００℃以下の温度で溶融
しない支持板を、加熱により溶融する樹脂を主成分とす
る接着樹脂層を介して接着する工程と、上記半導体チッ
プを配線基板にフリップチップ接続で実装する工程と、
上記支持板を高温加圧して、上記接着樹脂層を半導体チ
ップの外周に流し出す工程とを具備することを特徴とし
ている。
【００３０】また、この発明の請求項１９に記載した半
導体装置の製造方法は、半導体素子が形成されたウェハ
のダイシングラインに沿って、当該半導体素子の回路形
成面側から完成時の半導体チップの厚さよりも深い溝を
形成する工程と、上記ウェハにおける回路形成面上に保
持部材を貼り付ける工程と、上記ウェハの回路形成面の
裏面を上記完成時の半導体チップの厚さまで研削及び研
磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、加熱により溶融する樹脂を
主成分とする補強樹脂層を接着する工程と、上記半導体
チップを配線基板にフリップチップ接続で実装する工程
と、上記半導体チップの裏面に接着された補強樹脂層の
上に、１００℃以下の温度で溶融しない支持板を配置
し、高温加圧して当該補強樹脂層を半導体チップの外周
に流し出すとともに、流れ広がった樹脂で当該配線基板
と支持板との間を固定する工程とを具備することを特徴
としている。
【００３１】請求項２０に記載したように、請求項１８
または１９に記載の半導体装置の製造方法において、前
記支持板は、当該半導体装置の実装先で取り外されるこ
とを特徴とする。
【００３２】更にまた、この発明の請求項２１に記載し
た半導体装置の製造方法は、半導体素子が形成されたウ
ェハのダイシングラインに沿って、当該半導体素子の回
路形成面側から完成時の半導体チップの厚さよりも深い
溝を形成する工程と、上記ウェハにおける回路形成面上
に保持部材を貼り付ける工程と、上記ウェハの回路形成
面の裏面を上記完成時の半導体チップの厚さまで研削及
び研磨し、ウェハを個々の半導体チップに分離する工程
と、上記半導体チップの裏面に、１００℃以下の温度で
溶融しない第１の支持板を、加熱により溶融する樹脂を
主成分とする接着樹脂層を介して接着する工程と、上記
半導体チップを配線基板にフリップチップ接続で実装す
る工程と、上記半導体チップの裏面に１００℃以下の温
度で溶融しない第２の支持板を配置するとともに、高温
加圧して当該半導体チップ裏面の接着樹脂層を半導体チ
ップの外周に流し出すとともに、流れ広がった樹脂で当
該配線基板と第２の支持板との間を固定する工程とを具
備することを特徴としている。
【００３３】請求項２２に記載したように、請求項２１
に記載の半導体装置の製造方法において、前記第２の支
持板は、当該半導体装置の実装先で取り外されることを
特徴とする。
【００３４】この発明による半導体装置及びその製造方
法によれば、下記（１）〜（３）のような効果が得られ
る。
【００３５】（１）半導体チップが薄厚化されても反り
を生じないか、あるいは反りの方向を強度の強い回路形
成面を凸状に設定できるため、反りによる半導体チップ
の割れを低減できる。
【００３６】（２）半導体チップの裏面を補強するた
め、個片化後の工程、すなわち、保持テープからのピッ
クアップ工程、工程間及び工程内での搬送、テスト工程
等で半導体チップの破損が低減できる。
【００３７】（３）高温加圧することにより、半導体チ
ップ裏面の補強部材が軟化して潰れるため、最終製品の
厚さは補強の有無に拘わらず薄くすることができる。
【００３８】しかも、請求項２の半導体装置では、半導
体チップ裏面の補強部材が可逆的に溶融硬化できるた
め、高温加圧による薄厚化は、別の高温プロセスの後で
も行うことが可能である。
【００３９】請求項１，４，５の半導体装置及び請求項
１８，１９の半導体装置の製造方法によれば、支持板に
より半導体チップの補強効果がより確実となるため、破
損の危険を更に低減できる。
【００４０】また、請求項６乃至１１の半導体装置は、
当該半導体装置の実装先で支持板の取り外しが可能とな
るため、実装先への輸送を補強した構造で行うことがで
き、破損の危険を更に低減できる。しかも、支持板を取
り外した状態では、薄型のパッケージとなる。
【００４１】請求項１２の半導体装置及び請求項２１の
半導体装置の製造方法によれば、当該半導体装置の実装
先での支持板取り外しにおいて、半導体素子へのダメー
ジを最小限に低減でき、破損の危険が更に低減できる。
【００４２】更に、請求項１４，１５の半導体装置は、
積層実装が可能である。
【００４３】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１（ａ）〜（ｇ）及び
図２（ａ）〜（ｄ）はそれぞれ、この発明の第１の実施
の形態に係る半導体装置及びその製造方法について説明
するための工程概略図である。図１（ａ）はダイシング
工程、図１（ｂ）は保持テープ貼り替え工程、図１
（ｃ）はＢＳＧ工程、図１（ｄ）は補強樹脂貼り付け工
程、図１（ｅ）は保持テープ貼り替え工程、図１（ｆ）
は補強樹脂切断工程、及び（ｇ）図はピックアップ（Pi
ck up）工程を示している。また、図２（ａ）はＡＣＰ
塗布工程、図２（ｂ）はＡＣＰ接続工程、図２（ｃ）は
補強樹脂圧延工程、及び図２（ｄ）図はパッケージ取り
出し工程を示している。
【００４４】まず、図１（ａ）〜（ｇ）により、ダイシ
ング工程からピックアップ工程までについて説明する。
半導体素子の形成が終了したウェハ１の回路形成面の裏
面に保持テープ３を貼り付けた後、半導体チップの外形
に合わせたダイシング溝２を形成する。このダイシング
溝２は、ウェハ１の厚さ未満で、且つ最終半導体チップ
の厚さ以上の深さで形成する。次に、ウェハ１の保持テ
ープ３を回路形成面の裏面から回路形成面（保持テープ
４）に貼り替えて、ＢＳＧによる裏面研削を行う。この
際、ＢＳＧの代わりに化学的エッチング等の手法を用い
ても構わない。裏面研削によって薄厚化・個片化された
半導体チップ１５は、この時点では裏面が露出されてい
るため、同面へ熱可塑性樹脂を含む補強部材（補強樹脂
層）５を接着する。この実施の形態では、補強部材５を
シートで供給し、半導体チップ１５の裏面に加熱プレス
により接着した。その後、保持テープ４を半導体回路形
成面から補強部材５の裏面側（保持テープ６）に貼り替
え、再びダイシングを行って、今度は補強部材５を分断
する。補強部材５の分断後、ピックアップニードル１６
を用いて、半導体チップ１５を補強部材５とともに保持
テープ６からピックアップする。
【００４５】前述した特開平１１−４０５２０号に開示
されている技術では、半導体チップ１５をピックアップ
する工程において、薄厚化が進むと半導体チップ１５に
クラックを発生させてしまう危険があったが、本実施の
形態では、補強部材５とともにピックアップするため、
半導体チップ１５のクラックを誘発する危険を著しく低
減できる。しかも、取り出された半導体チップ１５は、
回路形成面の絶縁膜等による収縮応力と裏面の補強部材
５の収縮応力との均衡を保たせてやれば、反りを著しく
低減することが可能である。あるいは、裏面補強部材５
の収縮応力を回路形成面の収縮応力より大きくしてやれ
ば、強度の高い回路形成面が凸状になった反りを起こさ
せることも可能である。これは、素子表面にポリイミド
等の有機高分子膜を被覆した半導体チップ１５の場合に
極めて有効な手段である。
【００４６】上記手法によって得られた半導体チップ１
５は、非常に強度の高い構造となっているため、その後
の搬送においても破損することがない。また、補強部材
５が熱可塑性樹脂からなっているため、必要に応じて加
熱プレスすることにより、最終製品の厚さは従来技術と
同様に薄くすることが可能である。
【００４７】次に、図２（ａ）〜（ｄ）により、ＡＣＰ
塗布工程からパッケージ取り出し工程について説明す
る。この実施の形態では、パッケージ基板への接続時に
補強部材５を加熱プレスする手法を採用した。すなわ
ち、半導体チップ１５との接続点にバンプ８を形成した
パッケージ基板７の半導体チップ搭載領域に異方性導電
樹脂（ＡＣＰ）９を塗布し、補強部材５付きの半導体チ
ップ１５の回路形成面を対向させてパッケージ基板７に
フリップチップ接続で搭載する。その後、補強樹脂圧延
金型１０−１，１０−２を用いて加熱プレスを行うこと
により、異方性導電樹脂９が硬化して半導体チップ１５
とパッケージ基板の接続が完成するとともに、裏面補強
部材５が軟化して半導体チップ１５の外周へ広がって行
く。この際、裏面補強部材５に触れる側の加圧ツール
（補強樹脂圧延金型１０−１）表面を例えばテフロン
（米国DuPont社登録商標、４フッ化エチレン重合体）の
ような不活性な材料にしておけば、加圧ツール１０−１
を冷却して半導体チップ１５を取り出した際、半導体チ
ップ裏面の熱可塑性樹脂５が非常に薄くなっていて、且
つ半導体チップ１５外周のパッケージ基板７が熱可塑性
樹脂５で補強された構造を得ることができる。その後、
熱可塑性樹脂５の外周の余分な領域を切断除去すること
により、パッケージが完成する。
【００４８】なお、完成した半導体装置は、例えば半導
体チップ１５の厚さが５０μｍとすると、パッケージ基
板７の厚さが同じく５０μｍ、バンプ８の直径が３０〜
４０μｍ、半導体チップ裏面上の補強部材５の厚さが５
０μｍ以下、好ましくは１０〜２０μｍである。
【００４９】上記のような構成並びに製造方法によれ
ば、半導体チップ１５の回路形成面の裏面に補強部材
（補強樹脂層）５を設けたので、半導体チップ１５が薄
厚化されても、反りを生じないか、あるいは反りの方向
を強度の強い回路形成面を凸状に設定できる。このた
め、反りによる半導体チップ１５の割れを低減できる。
【００５０】また、半導体チップ１５の裏面が補強部材
５によって補強されるため、個片化後の工程、すなわ
ち、保持テープ６からのピックアップ工程、工程間及び
工程内での搬送、テスト工程等で半導体チップ１５の破
損を低減できる。
【００５１】更に、高温加圧することにより、半導体チ
ップ裏面の補強部材５が軟化して潰れるため、最終製品
の厚さは補強部材５の有無に拘わらず薄くすることがで
きる。
【００５２】従って、薄厚化された半導体チップの反り
を低減でき、且つその後の工程でのダメージに耐えるに
充分な強度の半導体装置及びその製造方法が得られる。
【００５３】図３（ａ）〜（ｃ）はそれぞれ、この発明
の第２の実施の形態に係る半導体装置及びその製造方法
について説明するための工程概略図であり、上述した第
１の実施の形態の変形例である。（ａ）図はＡＣＰ接続
を行った半導体装置と支持板を金型へ投入する工程、
（ｂ）図は半導体チップ裏面樹脂の圧延工程、及び
（ｃ）図はパッケージ取り出し工程を示している。この
実施の形態では、補強部材５付きの半導体チップ１５と
パッケージ基板７を異方性導電層９を介して対向させた
後、裏面補強部材５の上に軟化点が充分高い物質（１０
０℃以下の温度で溶融しない物質）からなる支持板１１
を置いて加熱プレスを行う。支持板１１の材質として
は、金属、セラミック、ガラス、エンジニアリングプラ
スチックのいずれかが好適である。この方式を用いれ
ば、カバープレート（支持板）１１付きのパッケージが
得られる。
【００５４】図４（ａ）〜（ｄ）はそれぞれ、この発明
の第３の実施の形態に係る半導体装置及びその製造方法
について説明するための工程概略図であり、上述した第
１，第２の実施の形態の発展例である。（ａ）図はＡＣ
Ｐ接続を行った半導体装置と支持板を金型へ投入する工
程、（ｂ）図は半導体チップ裏面樹脂の圧延工程、
（ｃ）図はパッケージ取り出し工程、及び（ｄ）図はカ
バープレート（支持板）１１の取り外し工程を示してい
る。この第３の実施の形態では、支持板１１の中央部
に、半導体チップ１５の大きさかあるいはそれ以上の大
きさの不活性膜（低密着領域）１２を設けている。補強
部材５付きの半導体チップ１５とパッケージ基板７を異
方性導電樹脂を介して対向させた後、裏面補強部材５の
上に当該支持板１１を中央部の不活性膜１２が半導体チ
ップ１５に対向するように配置して、加熱プレスを行
う。
【００５５】この方式で得られたパッケージは、カバー
プレート１１が半導体チップ１５に接着されていないた
め、半導体チップ１５を破損することなく容易にカバー
プレート１１を取り外すことが可能である。しかも、第
１の実施の形態に比べて、パッケージング後の工程、す
なわち、製品テスト、２次実装先への搬送、及び２次実
装での破損に対して頑強な構造を提供でき、また、第２
の実施の形態に比べて、より薄い実装品を提供すること
が可能になる。
【００５６】なお、上記不活性膜１２としては、テフロ
ンや金が最も効果的であるが、補強部材５の熱可塑性樹
脂と密着性が悪いものであれば他の材質でも構わない。
また、不活性膜１２の代わりに脆弱な薄膜（弱接着層）
を形成しても良い。脆弱な薄膜としては、液状の界面活
性剤を塗布しても良いし、また、支持板１１を銅で形成
するのであれば酸化膜を形成しても良い。
【００５７】図５（ａ）〜（ｄ）はそれぞれ、この発明
の第４の実施の形態に係る半導体装置及びその製造方法
について説明するための工程概略図であり、上記各実施
の形態の変形例である。（ａ）図はＡＣＰ塗布工程、
（ｂ）図はＡＣＰ接続工程、（ｃ）図は裏面補強樹脂圧
延工程、及び（ｄ）図は金型から取り出す工程を示して
いる。半導体チップ１５との内部接続点にバンプ８を形
成したパッケージ基板７の半導体チップ搭載領域外周
の、内部接続バンプ形成面と同一面に、外部接続端子１
３を形成したパッケージ基板７と、補強部材５付きの半
導体チップ１５とを異方性導電樹脂９を介して対向させ
た後、加熱プレスを行う。半導体チップ裏面の熱可塑性
樹脂からなる補強部材５は、軟化して半導体チップ１５
外周に広がっていきながら、外部接続端子１３を囲い込
む。この方式で得られたパッケージは、半導体チップ１
５の外周に外部接続端子１３が配置された構造となり、
加熱プレスにより簡易に２次実装することが可能であ
る。
【００５８】図６（ａ）〜（ｄ）はそれぞれ、この発明
の第５の実施の形態に係る半導体装置及びその製造方法
について説明するための工程概略図であり、上記第３の
実施の形態の発展例である。（ａ）図はＡＣＰ接続を行
った半導体装置と支持板を金型にセットする工程、
（ｂ）図は半導体チップ裏面接着樹脂を圧延する工程、
（ｃ）図は金型から取り出す工程、及び（ｄ）図は支持
板の取り外し工程を示している。この第５の実施の形態
では、半導体チップ１５裏面の補強部材として、軟化点
が充分に高い物質からなる第１の支持板１４を熱可塑性
樹脂を含む接着剤５で接着した構造を採用した。本構造
の半導体チップ１５とパッケージ基板７を異方性導電樹
脂９を介して対向させた後、裏面支持板１４の上に第２
の支持板１１を置いて加熱プレスを行う。この方式を用
いれば、第２の支持板１１は、半導体チップ１５の裏面
と完全に分離されているため、第２の支持板１１を取り
外す際の半導体チップ１５へのダメージが、第３の実施
の形態よりも更に低減される。
【００５９】なお、上記各実施の形態では、半導体チッ
プ１５の裏面への補強部材（熱可塑性樹脂）５の貼り付
けをウェハ全体で一括して行った後、ダイシングによっ
て分割したが、個々の半導体チップ１５に個片化された
補強部材（熱可塑性樹脂）を貼り付けることにより、そ
の後のダイシングを省略することも可能である。また、
半導体チップ１５の裏面に接着される補強部材１５とし
ては、熱可塑性樹脂の他にも、Ｂステージ化された熱硬
化性樹脂を用いても良い。更に上記各実施の形態では、
パッケージ基板７への接続を異方性導電樹脂９を用いて
行ったが、半田バンプや金スタッドバンプによる金属溶
融接続を用いることもできる。
【００６０】以上第１乃至第５の実施の形態を用いてこ
の発明の説明を行ったが、この発明は上記各実施の形態
に限定されるものではなく、実施段階ではその要旨を逸
脱しない範囲で種々に変形することが可能である。ま
た、上記各実施の形態には種々の段階の発明が含まれて
おり、開示される複数の構成要件の適宜な組み合わせに
より種々の発明が抽出され得る。例えば各実施の形態に
示される全構成要件からいくつかの構成要件が削除され
ても、発明が解決しようとする課題の欄で述べた課題の
少なくとも１つが解決でき、発明の効果の欄で述べられ
ている効果の少なくとも１つが得られる場合には、この
構成要件が削除された構成が発明として抽出され得る。
【００６１】
【発明の効果】以上説明したように、この発明によれ
ば、薄厚化された半導体チップの反りを低減でき、且つ
その後の工程でのダメージに耐えるに充分な強度の半導
体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置
及びその製造方法について説明するためのもので、ダイ
シング工程からピックアップ工程までを順次示す工程概
略図。
【図２】この発明の第１の実施の形態に係る半導体装置
及びその製造方法について説明するためのもので、ＡＣ
Ｐ塗布工程からパッケージ取り出し工程までを順次示す
工程概略図。
【図３】この発明の第２の実施の形態に係る半導体装置
及びその製造方法について説明するためのもので、各製
造工程を順次示す工程概略図。
【図４】この発明の第３の実施の形態に係る半導体装置
及びその製造方法について説明するためのもので、各製
造工程を順次示す工程概略図。
【図５】この発明の第４の実施の形態に係る半導体装置
及びその製造方法について説明するためのもので、各製
造工程を順次示す工程概略図。
【図６】この発明の第５の実施の形態に係る半導体装置
及びその製造方法について説明するためのもので、各製
造工程を順次示す工程概略図。
【図７】従来の半導体装置及びその製造方法について説
明するためのもので、各製造工程を順次示す工程概略
図。
【符号の説明】
１…ウェハ、 ２…ダイシング溝、 ３，４，６…保持テープ（保持部材）、 ５…補強部材（補強樹脂層）、 ７…パッケージ基板（配線基板）、 ８…バンプ（内部接続端子）、 ９…異方性導電樹脂、 １０−１，１０−２…補強樹脂圧延金型、 １１…カバープレート（支持板）、 １２…不活性膜（低密着領域）、 １３…バンプ（外部接続端子）、 １４…支持板、 １５…半導体チップ、 １６…ピックアップニードル。

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、 上記配線基板に半導体素子の回路形成面を対向させて接
    着された半導体チップと、 上記配線基板と上記半導体チップとの間に設けられ、上
    記配線基板と上記半導体チップとを電気的に接続する内
    部接続端子と、 上記配線基板と上記半導体チップとの間に、上記内部接
    続端子の周囲を取り囲むように設けられた絶縁樹脂層
    と、 少なくとも上記配線基板の上記半導体チップ搭載面に設
    けられた補強部材と、 上記補強部材上に設けられた支持板とを具備することを
    特徴とする半導体装置。
  2. 【請求項２】 前記補強部材は、熱可塑性樹脂を主成分
    とすることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記補強部材は、前記半導体チップにお
    ける回路形成面の裏面上に形成され、この半導体チップ
    の裏面と前記支持板との間の前記補強部材の厚さは、５
    ０μｍ以下であることを特徴とする請求項１または２に
    記載の半導体装置。
  4. 【請求項４】 前記支持板は、１００℃以下の温度で溶
    融しない物質からなることを特徴とする請求項１乃至３
    いずれか１つの項に記載の半導体装置。
  5. 【請求項５】 前記支持板は、金属、セラミック、ガラ
    ス、熱硬化樹脂、エンジニアリングプラスチックのうち
    のいずれか、あるいはその複合体であることを特徴とす
    る請求項１乃至４いずれか１つの項に記載の半導体装
    置。
  6. 【請求項６】 前記補強部材は、前記半導体チップにお
    ける回路形成面の裏面上に形成され、前記支持板の補強
    部材と対向する面のうち、少なくとも半導体チップの配
    置される領域の表面に設けられた不活性膜を更に具備す
    ることを特徴とする請求項１乃至５いずれか１つの項に
    記載の半導体装置。
  7. 【請求項７】 前記不活性膜は、４フッ化エチレン重合
    体、シリコーン樹脂、金、白金、ニッケルのうちのいず
    れかであることを特徴とする請求項６に記載の半導体装
    置。
  8. 【請求項８】 前記補強部材は、前記半導体チップにお
    ける回路形成面の裏面上に形成され、前記支持板の補強
    部材と対向する面のうち、少なくとも半導体チップの配
    置される領域の表面に設けられた弱接着層を更に具備す
    ることを特徴とする請求項１乃至５いずれか１つの項に
    記載の半導体装置。
  9. 【請求項９】 前記弱接着層は、液状の界面活性剤を塗
    布した層であることを特徴とする請求項８に記載の半導
    体装置。
  10. 【請求項１０】 前記弱接着層は、脆弱な酸化膜である
    ことを特徴とする請求項８に記載の半導体装置。
  11. 【請求項１１】 前記支持板は銅であり、前記脆弱な酸
    化膜は、銅の酸化膜であることを特徴とする請求項１０
    に記載の半導体装置。
  12. 【請求項１２】 前記補強部材と前記支持板は、前記半
    導体チップ搭載領域で１００℃以下の温度で溶融しない
    物質層を介在して接し、前記半導体チップの外周で直接
    接触していることを特徴とする請求項１乃至１１いずれ
    か１つの項に記載の記載の半導体装置。
  13. 【請求項１３】 前記支持板は、当該半導体装置の実装
    先で取り外されることを特徴とする請求項１乃至１２い
    ずれか１つの項に記載の半導体装置。
  14. 【請求項１４】 前記配線基板の前記半導体チップ搭載
    面における前記半導体チップ搭載領域の外側に接続され
    た外部接続端子を更に具備し、当該外部接続端子は、前
    記補強部材によって取り囲まれていることを特徴とする
    請求項１乃至１２いずれか１つの項に記載の半導体装
    置。
  15. 【請求項１５】 前記支持板は、前記半導体チップが実
    装された配線基板とは別の配線基板であり、前記外部接
    続端子に電気的に接続されることを特徴とする請求項１
    ４に記載の半導体装置。
  16. 【請求項１６】 半導体素子が形成されたウェハのダイ
    シングラインに沿って、当該半導体素子の回路形成面側
    から完成時の半導体チップの厚さよりも深い溝を形成す
    る工程と、 上記ウェハにおける回路形成面上に保持部材を貼り付け
    る工程と、 上記ウェハの回路形成面の裏面を上記完成時の半導体チ
    ップの厚さまで研削及び研磨し、ウェハを個々の半導体
    チップに分離する工程と、 上記半導体チップの裏面に、加熱により溶融する樹脂を
    主成分とする補強樹脂層を形成する工程と、 上記半導体チップを配線基板にフリップチップ接続で実
    装する工程と、 上記半導体チップの裏面に接着された補強樹脂層を高温
    加圧して、半導体チップの外周に流し出す工程とを具備
    することを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 前記半導体チップ裏面の補強樹脂層を
    高温加圧する工程において、当該補強樹脂層が軟化して
    半導体チップの外周に流れ出すとともに、流れ広がった
    樹脂が前記配線基板上に補強部材を形成することを特徴
    とする請求項１６に記載の半導体装置の製造方法。
  18. 【請求項１８】 半導体素子が形成されたウェハのダイ
    シングラインに沿って、当該半導体素子の回路形成面側
    から完成時の半導体チップの厚さよりも深い溝を形成す
    る工程と、 上記ウェハにおける回路形成面上に保持部材を貼り付け
    る工程と、 上記ウェハの回路形成面の裏面を上記完成時の半導体チ
    ップの厚さまで研削及び研磨し、ウェハを個々の半導体
    チップに分離する工程と、 上記半導体チップの裏面に、１００℃以下の温度で溶融
    しない支持板を、加熱により溶融する樹脂を主成分とす
    る接着樹脂層を介して接着する工程と、 上記半導体チップを配線基板にフリップチップ接続で実
    装する工程と、 上記支持板を高温加圧して、上記接着樹脂層を半導体チ
    ップの外周に流し出す工程とを具備することを特徴とす
    る半導体装置の製造方法。
  19. 【請求項１９】 半導体素子が形成されたウェハのダイ
    シングラインに沿って、当該半導体素子の回路形成面側
    から完成時の半導体チップの厚さよりも深い溝を形成す
    る工程と、 上記ウェハにおける回路形成面上に保持部材を貼り付け
    る工程と、 上記ウェハの回路形成面の裏面を上記完成時の半導体チ
    ップの厚さまで研削及び研磨し、ウェハを個々の半導体
    チップに分離する工程と、 上記半導体チップの裏面に、加熱により溶融する樹脂を
    主成分とする補強樹脂層を接着する工程と、 上記半導体チップを配線基板にフリップチップ接続で実
    装する工程と、 上記半導体チップの裏面に接着された補強樹脂層の上
    に、１００℃以下の温度で溶融しない支持板を配置し、
    高温加圧して当該補強樹脂層を半導体チップの外周に流
    し出すとともに、流れ広がった樹脂で当該配線基板と支
    持板との間を固定する工程とを具備することを特徴とす
    る半導体装置の製造方法。
  20. 【請求項２０】 前記支持板は、当該半導体装置の実装
    先で取り外されることを特徴とする請求項１８または１
    ９に記載の半導体装置の製造方法。
  21. 【請求項２１】 半導体素子が形成されたウェハのダイ
    シングラインに沿って、当該半導体素子の回路形成面側
    から完成時の半導体チップの厚さよりも深い溝を形成す
    る工程と、 上記ウェハにおける回路形成面上に保持部材を貼り付け
    る工程と、 上記ウェハの回路形成面の裏面を上記完成時の半導体チ
    ップの厚さまで研削及び研磨し、ウェハを個々の半導体
    チップに分離する工程と、 上記半導体チップの裏面に、１００℃以下の温度で溶融
    しない第１の支持板を、加熱により溶融する樹脂を主成
    分とする接着樹脂層を介して接着する工程と、 上記半導体チップを配線基板にフリップチップ接続で実
    装する工程と、 上記半導体チップの裏面に１００℃以下の温度で溶融し
    ない第２の支持板を配置するとともに、高温加圧して当
    該半導体チップ裏面の接着樹脂層を半導体チップの外周
    に流し出すとともに、流れ広がった樹脂で当該配線基板
    と第２の支持板との間を固定する工程とを具備すること
    を特徴とする半導体装置の製造方法。
  22. 【請求項２２】 前記第２の支持板は、当該半導体装置
    の実装先で取り外されることを特徴とする請求項２１に
    記載の半導体装置の製造方法。
JP2000300435A 2000-09-29 2000-09-29 半導体装置及びその製造方法 Expired - Fee Related JP3719921B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000300435A JP3719921B2 (ja) 2000-09-29 2000-09-29 半導体装置及びその製造方法
KR1020010057097A KR20020025695A (ko) 2000-09-29 2001-09-17 얇은 패키지에 실장된 반도체 장치 및 그 제조 방법
TW090123100A TW531814B (en) 2000-09-29 2001-09-19 Semiconductor device installed in a thin package and its manufacturing method
CN01140663A CN1348212A (zh) 2000-09-29 2001-09-20 薄型封装的半导体器件及其制造方法
US09/961,304 US20020038905A1 (en) 2000-09-29 2001-09-25 Semiconductor device provided in thin package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300435A JP3719921B2 (ja) 2000-09-29 2000-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002110736A true JP2002110736A (ja) 2002-04-12
JP3719921B2 JP3719921B2 (ja) 2005-11-24

Family

ID=18782121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300435A Expired - Fee Related JP3719921B2 (ja) 2000-09-29 2000-09-29 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20020038905A1 (ja)
JP (1) JP3719921B2 (ja)
KR (1) KR20020025695A (ja)
CN (1) CN1348212A (ja)
TW (1) TW531814B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194287A (ja) * 2006-01-17 2007-08-02 Sumitomo Heavy Ind Ltd 圧縮成形による樹脂封止装置及び樹脂封止方法
JP2009260212A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768186B2 (en) * 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
US7911045B2 (en) * 2007-08-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor element and semiconductor device
FR2921201B1 (fr) * 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
JP2010212297A (ja) * 2009-03-06 2010-09-24 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2011233711A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 半導体装置の製造方法
CN104795336A (zh) * 2015-04-29 2015-07-22 海太半导体（无锡）有限公司 一种半导体塑封工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194287A (ja) * 2006-01-17 2007-08-02 Sumitomo Heavy Ind Ltd 圧縮成形による樹脂封止装置及び樹脂封止方法
JP2009260212A (ja) * 2008-03-26 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP2014017505A (ja) * 2008-03-26 2014-01-30 Hitachi Chemical Co Ltd 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US20020038905A1 (en) 2002-04-04
CN1348212A (zh) 2002-05-08
JP3719921B2 (ja) 2005-11-24
KR20020025695A (ko) 2002-04-04
TW531814B (en) 2003-05-11

Similar Documents

Publication Publication Date Title
US7413925B2 (en) Method for fabricating semiconductor package
US10049955B2 (en) Fabrication method of wafer level packaging semiconductor package with sandwich structure of support plate isolation layer and bonding layer
JP4848153B2 (ja) 半導体装置の製造方法
US8394677B2 (en) Method of fabricating semiconductor device
US7372137B2 (en) Semiconductor device and manufacturing method thereof
US8513060B2 (en) Manufacturing method using multi-step adhesive curing for sealed semiconductor device
US7820487B2 (en) Manufacturing method of semiconductor device
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP5769716B2 (ja) ウエハにチップを結合する方法
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
CN105575889B (zh) 制造三维集成电路的方法
CN101958255B (zh) 超薄晶片加工处理的方法及薄晶片加工处理的产品
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
JP3719921B2 (ja) 半導体装置及びその製造方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
CN107851632B (zh) 用于制造半导体器件的方法及相应的器件
JP4515129B2 (ja) 半導体装置の製造方法
JP2002343904A (ja) 半導体装置
JP2003243344A (ja) 半導体装置の製造方法
CN112530816A (zh) 半导体装置的制造方法
US20140301050A1 (en) Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package
JP2009246079A (ja) 半導体パッケージおよびその製造方法
CN116613078A (zh) 一种半导体封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees