CN116613078A - 一种半导体封装方法 - Google Patents
一种半导体封装方法 Download PDFInfo
- Publication number
- CN116613078A CN116613078A CN202310687500.6A CN202310687500A CN116613078A CN 116613078 A CN116613078 A CN 116613078A CN 202310687500 A CN202310687500 A CN 202310687500A CN 116613078 A CN116613078 A CN 116613078A
- Authority
- CN
- China
- Prior art keywords
- carrier plate
- carrier
- bonding
- protective film
- away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims abstract description 63
- 238000007789 sealing Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 35
- 238000007689 inspection Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010959 steel Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 81
- 239000002313 adhesive film Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种半导体封装方法，包括：在第一载板的一侧形成重布线结构；在重布线结构背离第一载板的一侧形成牺牲保护膜；之后将第一载板和重布线结构剥离；提供第二载板，第二载板的承载面积大于第一载板的承载面积；将重布线结构背离牺牲保护膜的一侧键合在第二载板上；之后，将牺牲保护膜和重布线结构剥离；之后，将芯片设置在所述重布线结构背离所述第二载板的一侧；形成包封所述芯片和所述重布线结构的侧壁表面的塑封层，且所述塑封层不包封第二载板的侧壁表面；之后，将所述第二载板和所述重布线结构剥离。所述半导体封装方法的材料耗损成本降低。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体封装方法。
背景技术
一种半导体封装方法，包括：参考图1，在临时载板1′上形成键合胶层9′；在键合胶层9′背离临时载板1′的一侧表面形成重布线结构，重布线结构包括重布线导电层22′和介质层21′，重布线结构背离临时载板1′的一侧表面具有互联焊盘23′；参考图2，将芯片6′倒装在重布线结构上，芯片6′通过互联焊盘23′和重布线结构电连接；在芯片6′和重布线结构之间形成底填胶层7′；参考图3，通过塑封工艺将临时载板1′、重布线结构、芯片6′和底填胶层7′包封起来，形成塑封层8′，重布线结构、芯片6′、底填胶层7′和塑封层8′构成了晶圆封装单元；参考图4，通过切割工艺对晶圆封装单元的边缘和临时载板1′的边缘进行环切，将晶圆封装单元切割至预设尺寸，使得临时载板1′和键合胶层9′之间的连接位置、键合胶层9′和重布线结构之间的连接位置不再被塑封层8′包覆，防止塑封层8′影响后续的解键合工艺；参考图5，通过激光解键合工艺使得键合胶层9′失去粘性，然后将临时载板1′剥离。
在上述半导体封装方法中，由于临时载板1′被环切后尺寸不再大于晶圆封装单元的预设尺寸，故临时载板1′无法再进行回收继续在图1的工艺中被使用，导致半导体封装方法的材料耗损成本较大。
发明内容
本发明要解决的技术问题在于克服现有技术中半导体封装方法的材料耗损成本较大的问题，从而提供一种半导体封装方法。
本发明提供一种半导体封装方法，包括：提供第一载板；在所述第一载板的一侧形成重布线结构；在所述重布线结构背离所述第一载板的一侧形成牺牲保护膜；形成牺牲保护膜之后，将所述第一载板和所述重布线结构剥离；提供第二载板，所述第二载板的承载面积大于第一载板的承载面积；将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上；将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上之后，将所述牺牲保护膜和所述重布线结构剥离；将所述牺牲保护膜和所述重布线结构剥离之后，将芯片设置在所述重布线结构背离所述第二载板的一侧；形成包封所述芯片和所述重布线结构的侧壁表面的塑封层，且所述塑封层不包封第二载板的侧壁表面；形成所述塑封层之后，将所述第二载板和所述重布线结构剥离。
可选的，所述第一载板包括玻璃载板或硅载板；所述第二载板包括钢载板。
可选的，第二载板的侧壁表面至所述重布线结构的侧壁表面之间的横向距离为所述重布线结构的直径的0.2倍～0.8倍。
可选的，所述牺牲保护膜包括UV胶膜；所述牺牲保护膜的厚度为100微米-1000微米。
可选的，还包括：在形成重布线结构之前，在所述第一载板的一侧表面形成第一键合膜；在所述第一载板的一侧形成重布线结构的步骤为：在所述第一键合膜背离所述第一载板的一侧形成重布线结构；将所述第一载板和所述重布线结构剥离的步骤为：采用激光解键合工艺从所述第一载板背离所述重布线结构的一侧将激光照射至所述第一键合膜。
可选的，还包括：在形成所述重布线结构之前，在所述第一键合膜背离所述第一载板的一侧表面形成金属层；从所述第一载板背离所述重布线结构的一侧将激光照射至所述第一键合膜的过程中，所述金属层反射激光至所述第一键合膜。
可选的，还包括：将所述重布线结构背离所述牺牲保护膜的一侧键合在第二载板上之前，在所述第二载板的一侧表面形成第二键合膜；将所述重布线结构背离所述牺牲保护膜的一侧键合在第二载板上的步骤为：将所述重布线结构背离所述牺牲保护膜的一侧和所述第二键合膜背离所述第二载板的一侧表面键合在一起；将第二载板和重布线结构剥离的步骤为：采用热解键合工艺将第二载板和重布线结构解键合。
可选的，将所述第一载板和所述重布线结构剥离之后，对所述金属层和所述重布线结构朝向金属层的一侧表面进行光学检查；若光学检查发现所述金属层和所述重布线结构朝向所述金属层的一侧表面没有破损，将所述重布线结构背离所述牺牲保护膜的一侧键合在第二载板上。
本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体封装方法，在所述第一载板的一侧形成重布线结构之后，将第一载板和所述重布线结构剥离，然后将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上，将所述牺牲保护膜和所述重布线结构剥离，以第二载板为支撑进行将芯片设置在所述重布线结构背离所述第二载板的一侧的步骤以及形成塑封层的步骤。由于第二载板的承载面积大于第一载板的承载面积，这样使得所述塑封层不包封第二载板的侧壁表面，这样为了将所述第二载板和所述重布线结构剥离不需要对第二载板的边缘进行切割，使得第二载板重复利用，不会增加多余的耗材成本。其次，然后将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上之前，将第一载板和所述重布线结构剥离，塑封层也不包封第一载板的侧壁，不需要第一载板的边缘进行切割，第一载板的承载面积不会发生变化，因此能对第一载板进行回收利用，减少工艺过程中消耗的材料成本。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1至图5为一种半导体封装过程的结构示意图；
图6为本发明一实施例提供的半导体封装方法的流程图；
图7至图15为本发明一实施例提供的半导体封装过程的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种半导体封装方法，参考图6，包括：
步骤S1：提供第一载板；
步骤S2：在所述第一载板的一侧形成重布线结构；
步骤S3：在所述重布线结构背离所述第一载板的一侧形成牺牲保护膜；
步骤S4：形成牺牲保护膜之后，将所述第一载板和所述重布线结构剥离；
步骤S5：提供第二载板，所述第二载板的承载面积大于第一载板的承载面积；
步骤S6：将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上；
步骤S7：将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上之后，将所述牺牲保护膜和所述重布线结构剥离；
步骤S8：将所述牺牲保护膜和所述重布线结构剥离之后，将芯片设置在所述重布线结构背离所述第二载板的一侧；
步骤S9：形成包封所述芯片和所述重布线结构的侧壁表面的塑封层，且所述塑封层不包封第二载板的侧壁表面；
步骤S10：形成所述塑封层之后，将所述第二载板和所述重布线结构剥离。
本实施例中，在所述第一载板的一侧形成重布线结构之后，将第一载板和所述重布线结构剥离，然后将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上，将所述牺牲保护膜和所述重布线结构剥离，以第二载板为支撑进行将芯片设置在所述重布线结构背离所述第二载板的一侧的步骤以及形成塑封层的步骤。由于第二载板的承载面积大于第一载板的承载面积，这样使得所述塑封层不包封第二载板的侧壁表面，这样为了将所述第二载板和所述重布线结构剥离不需要对第二载板的边缘进行切割，使得第二载板重复利用，不会增加多余的耗材成本。其次，然后将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上之前，将第一载板和所述重布线结构剥离，塑封层也不包封第一载板的侧壁，不需要第一载板的边缘进行切割，第一载板的承载面积不会发生变化，因此能对第一载板进行回收利用，减少工艺过程中消耗的材料成本。
下面参考图7至图15对半导体封装方法进行说明。
参考图7，提供第一载板1；在所述第一载板1的一侧形成重布线结构。
本实施例中，第一载板1包括玻璃载板或硅载板。
本实施例中，还包括：在形成重布线结构之前，在所述第一载板1的一侧形成金属层10。
所述第一载板1为金属层10和重布线结构的制备提供机械支撑。
所述半导体封装方法还包括：在所述第一载板1的一侧表面形成第一键合胶膜9；在所述第一载板1的一侧形成重布线结构的步骤为：在所述第一键合膜9背离所述第一载板1的一侧形成重布线结构。
具体的，在所述第一载板1的一侧表面形成第一键合胶膜9；在所述第一键合胶膜9背离所述第一载板1的一侧表面形成金属层10；在金属层10背离第一键合胶膜9的一侧表面形成重布线结构。
形成所述金属层10的工艺包括溅射工艺。
所述重布线结构包括重布线导电层22和介质层21，重布线导电层22位于介质层21中，重布线导电层22可以设置多层。所述介质层21的材料包括环氧树脂。
本实施例中，还包括：在部分所述重布线结构背离所述第一载板1的一侧表面形成互联焊盘23，互联焊盘23和重布线导电层22连接。
在一些实施例中，所述第一载板1的承载面积大于重布线结构朝向第一载板1的面积。在一些具体的实施例中，第一载板1的直径大于重布线结构的直径的1mm～3mm。在一些具体的实施例中，第一载板1的直径为302mm，重布线结构的直径为300mm。
参考图8，在所述重布线结构背离所述第一载板1的一侧形成牺牲保护膜3。
所述牺牲保护膜3包括UV胶膜。
在一些实施例中，所述牺牲保护膜3的厚度为100微米-1000微米，例如100微米、150微米、200微米、300微米、400微米、500微米、600微米、700微米、800微米、900微米或1000微米。
所述牺牲保护膜3用于保护互联焊盘23；所述牺牲保护膜3还能为重布线结构提供封装制程所需的机械支撑强度。
在所述重布线结构背离所述第一载板1的一侧形成牺牲保护膜3的步骤包括：提供初始牺牲保护膜，所述初始牺牲保护膜为UV胶膜，所述初始牺牲保护膜为半固化的状态；将初始牺牲保护膜覆盖粘贴在所述重布线结构背离所述第一载板1的一侧；之后，对初始牺牲保护膜进行紫外光固化，使初始牺牲保护膜形成牺牲保护膜3，使得牺牲保护膜3的弹性模量增大，有利于后续封装工艺中封装机台通过高弹性模量的牺牲保护膜3来实现对封装结构的稳固机械支撑。
参考图9，形成牺牲保护膜3之后，将所述第一载板1和所述重布线结构剥离。
将所述第一载板1和所述重布线结构剥离之后，第一载板1不需要参后续的步骤，避免第一载板1由于切割产生机械损耗或由于芯片倒装时的热量产生热损伤，从而可对第一载板1进行回收利用，节约材料成本。
将所述第一载板1和所述重布线结构剥离的步骤为：采用激光解键合工艺从所述第一载板1背离所述重布线结构的一侧将激光照射至所述第一键合膜9。
具体的，利用激光照射至第一载板1和金属层10的界面处的第一键合膜9，激光与第一键合膜9进行光化学反应，使第一键合膜9中的材料化学键断裂，实现第一载板1和金属层10分离，完成第一载板1和金属层10的解键合，进而第一载板1和重布线结构剥离开。
从所述第一载板1背离所述重布线结构的一侧将激光照射至所述第一键合膜9的过程中，所述金属层10反射激光至所述第一键合膜9，从而使得第一键合膜9更好吸收光能进而失去黏性，完成第一载板1和重布线结构的剥离。
在一些实施例中，所述金属层10的材料包括Al。
在一些实施例中，将所述第一载板1和所述重布线结构剥离之后，对所述金属层10和所述重布线结构朝向金属层10的一侧表面进行光学检查。若光学检查发现所述金属层10和/或所述重布线结构朝向所述金属层10的一侧表面发生破损而形成废片，不进行后续的步骤，防止废片进入后续工艺中而浪费成本。若光学检查发现所述金属层10和所述重布线结构朝向所述金属层10的一侧表面没有破损，将所述重布线结构背离所述牺牲保护膜3的一侧键合在第二载板上。
需要说明的是，将所述第一载板1和所述重布线结构剥离时若第一键合膜9的局部区域解键合不充分，此时该部分的第一键合膜9与金属层10还有较大的黏合力，在剥离第一载板1时有部分残胶会残留在金属层10的表面，而残胶则会将部分金属层10带离重布线结构，形成金属层10的破损(如图10所示)。而金属层10在被第一键合膜9带离时，也会对重布线结构施加外力，使得重布线结构中的介质层有部分被金属层10带离，从而形成了重布线结构的破损。
参考图11，提供第二载板4，所述第二载板4的承载面积大于第一载板1的承载面积；将所述重布线结构背离所述牺牲保护膜3的一侧键合在所述第二载板4上。
在一些实施例中，所述第二载板4包括钢载板。
在一些实施例中，第二载板4的侧壁表面至所述重布线结构的侧壁表面之间的横向距离为所述重布线结构的直径的0.2倍～0.8倍，例如0.2倍、0.3倍、0.4倍、0.5倍、0.6倍、0.7倍或0.8倍。
本实施例中，还包括：将所述重布线结构背离所述牺牲保护膜3的一侧键合在第二载板4上之前，在所述第二载板4的一侧表面形成第二键合膜5。
将所述重布线结构背离所述牺牲保护膜3的一侧键合在第二载板4上的步骤为：将所述重布线结构背离所述牺牲保护膜3的一侧和所述第二键合膜5背离所述第二载板4的一侧表面键合在一起。具体的，将金属层10和第二键合膜5键合在一起。
在一些实施例中，所述第二键合膜5的材料为能通过热解键合的材料。
参考图12，将所述重布线结构背离所述牺牲保护膜3的一侧键合在所述第二载板4上之后，将所述牺牲保护膜3和所述重布线结构剥离。
具体的，在形成牺牲保护膜3的在紫外光的照射的过程中牺牲保护膜3发生化学键断裂，牺牲保护膜3对互联焊盘23和重布线结构的粘接力较小。
将所述牺牲保护膜3和所述重布线结构剥离的步骤中，机械力作用在牺牲保护膜3上，将牺牲保护膜3从重布线结构上撕离。
参考图13，将所述牺牲保护膜3和所述重布线结构剥离之后，将芯片6设置在所述重布线结构背离所述第二载板4的一侧。
所述芯片6的有源面一侧具有芯片内置焊盘。芯片内置焊盘的表面设置有导电柱61；导电柱61背离芯片内置焊盘的一侧表面设置有焊接层62。
在一些实施例中，通过回流焊工艺将导电柱61通过焊接层62与互联焊盘23连接，实现芯片6与重布线结构之间的互连。焊接层62位于导电柱61和互联焊盘23之间。导电柱61、焊接层62和互联焊盘23构成导电连接件。所述芯片6和所述重布线结构之间具有导电连接件。芯片6依次通过芯片内置焊盘、导电柱61、焊接层62和互联焊盘23与所述重布线结构电学连接。
在另一些实施例中，通过导电柱和互联焊盘直接键合来制备导电连接件。在这种情况下，芯片依次通过芯片内置焊盘、导电柱、互联焊盘与所述重布线结构电学连接。
参考图14，形成包封所述芯片6和所述重布线结构的侧壁表面的塑封层8，且所述塑封层8不包封第二载板4的侧壁表面。
由于第二载板4的尺寸较大，因此塑封层8不会包封第二载板4的侧壁表面。后续将第二载板和重布线结构剥离之前，不需要对塑封层8进行切割。
本实施例中，还包括：在形成塑封层8之前，在芯片6和重布线结构之间形成包封导电连接件的底填胶层7。所述底填胶层7填充于重布线结构朝向芯片6的表面以包裹导电连接件和芯片6的有源面。
所述底填胶层7的形成过程包括：在所述芯片6和所述重布线结构之间形成底填胶液，底填胶液利用毛细现象填充至重布线结构与芯片6之间的间隙内，之后将底填胶液固化形成底填胶层7。底填胶层7用于保护导电连接件，降低焊接层62在后续涉及热处理的工艺或测试中的热应力并能增加焊接层62的疲劳寿命。
在一些实施例中，所述底填胶液的材料包括毛细管底部填充胶(CUF)或模制底部填充胶(MUF)。
在另外一些实施例中，所述底填胶层7采用NCF(Non-Conductive Film)来包封导电连接件。
形成塑封层8之后，此时芯片6和底填胶层7均被塑封层8包裹，实现芯片6与外部环境的隔离，从而实现对芯片6的保护，减少外部环境因素对芯片6的影响。
参考图15，形成所述塑封层8之后，将所述第二载板4和所述重布线结构剥离。
将所述第二载板4和所述重布线结构剥离的步骤为：采用热解键合工艺将第二载板4和重布线结构解键合。将第二载板4加热到第二键合膜5的粘度降低的温度，然后将第二载板4从重布线结构上剥离。
由于所述塑封层8不包封第二载板4的侧壁表面，因此为了将所述第二载板4和所述重布线结构剥离不需要对第二载板4的边缘进行切割，使得第二载板4重复利用，不会增加多余的耗材成本。
本实施例中，还包括：将所述第二载板4和所述重布线结构剥离之后，在重布线结构背离芯片的一侧表面进行后端封装制程工艺。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (8)
1.一种半导体封装方法，其特征在于，包括：
提供第一载板；
在所述第一载板的一侧形成重布线结构；
在所述重布线结构背离所述第一载板的一侧形成牺牲保护膜；
形成牺牲保护膜之后，将所述第一载板和所述重布线结构剥离；
提供第二载板，所述第二载板的承载面积大于第一载板的承载面积；
将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上；
将所述重布线结构背离所述牺牲保护膜的一侧键合在所述第二载板上之后，将所述牺牲保护膜和所述重布线结构剥离；
将所述牺牲保护膜和所述重布线结构剥离之后，将芯片设置在所述重布线结构背离所述第二载板的一侧；
形成包封所述芯片和所述重布线结构的侧壁表面的塑封层，且所述塑封层不包封第二载板的侧壁表面；
形成所述塑封层之后，将所述第二载板和所述重布线结构剥离。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述第一载板包括玻璃载板或硅载板；所述第二载板包括钢载板。
3.根据权利要求1所述的半导体封装方法，其特征在于，第二载板的侧壁表面至所述重布线结构的侧壁表面之间的横向距离为所述重布线结构的直径的0.2倍～0.8倍。
4.根据权利要求1所述的半导体封装方法，其特征在于，所述牺牲保护膜包括UV胶膜；所述牺牲保护膜的厚度为100微米-1000微米。
5.根据权利要求1所述的半导体封装方法，其特征在于，还包括：在形成重布线结构之前，在所述第一载板的一侧表面形成第一键合膜；
在所述第一载板的一侧形成重布线结构的步骤为：在所述第一键合膜背离所述第一载板的一侧形成重布线结构；
将所述第一载板和所述重布线结构剥离的步骤为：采用激光解键合工艺从所述第一载板背离所述重布线结构的一侧将激光照射至所述第一键合膜。
6.根据权利要求5所述的半导体封装方法，其特征在于，还包括：在形成所述重布线结构之前，在所述第一键合膜背离所述第一载板的一侧表面形成金属层；
从所述第一载板背离所述重布线结构的一侧将激光照射至所述第一键合膜的过程中，所述金属层反射激光至所述第一键合膜。
7.根据权利要求1所述的半导体封装方法，其特征在于，还包括：将所述重布线结构背离所述牺牲保护膜的一侧键合在第二载板上之前，在所述第二载板的一侧表面形成第二键合膜；
将所述重布线结构背离所述牺牲保护膜的一侧键合在第二载板上的步骤为：将所述重布线结构背离所述牺牲保护膜的一侧和所述第二键合膜背离所述第二载板的一侧表面键合在一起；
将第二载板和重布线结构剥离的步骤为：采用热解键合工艺将第二载板和重布线结构解键合。
8.根据权利要求6所述的半导体封装方法，其特征在于，将所述第一载板和所述重布线结构剥离之后，对所述金属层和所述重布线结构朝向金属层的一侧表面进行光学检查；若光学检查发现所述金属层和所述重布线结构朝向所述金属层的一侧表面没有破损，将所述重布线结构背离所述牺牲保护膜的一侧键合在第二载板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310687500.6A CN116613078A (zh) | 2023-06-09 | 2023-06-09 | 一种半导体封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310687500.6A CN116613078A (zh) | 2023-06-09 | 2023-06-09 | 一种半导体封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116613078A true CN116613078A (zh) | 2023-08-18 |
Family
ID=87676467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310687500.6A Pending CN116613078A (zh) | 2023-06-09 | 2023-06-09 | 一种半导体封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116613078A (zh) |
-
2023
- 2023-06-09 CN CN202310687500.6A patent/CN116613078A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7514294B2 (en) | Semiconductor device and a manufacturing method of the same | |
| KR102583127B1 (ko) | 다이스택 구조물과 이를 구비하는 반도체 패키지 | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| CN115224013A (zh) | 芯片封装结构 | |
| US20170229364A1 (en) | Fabrication method of semiconductor package | |
| JP4992904B2 (ja) | 半導体装置の製造方法 | |
| JP5798834B2 (ja) | 半導体装置の製造方法 | |
| CN108630739B (zh) | 半导体装置及其制造方法 | |
| WO2011093955A2 (en) | Dual carrier for joining ic die or wafers to tsv wafers | |
| WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| KR20100022717A (ko) | 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법 | |
| JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
| JP5660178B2 (ja) | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 | |
| JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN210156364U (zh) | 一种大尺寸芯片的分层隔离封装结构 | |
| JP2009252799A (ja) | 半導体装置の製造方法 | |
| JP2002110736A (ja) | 半導体装置及びその製造方法 | |
| CN116613078A (zh) | 一种半导体封装方法 | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN113270389B (zh) | 半导体装置及其制造方法 | |
| CN111599694B (zh) | 半导体封装方法 | |
| JP4978244B2 (ja) | 半導体装置及びその製造方法 | |
| CN116072554A (zh) | 扇出封装方法 | |
| CN114975385A (zh) | 一种芯片的扇出封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |