JP2002108802A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JP2002108802A JP2002108802A JP2000294978A JP2000294978A JP2002108802A JP 2002108802 A JP2002108802 A JP 2002108802A JP 2000294978 A JP2000294978 A JP 2000294978A JP 2000294978 A JP2000294978 A JP 2000294978A JP 2002108802 A JP2002108802 A JP 2002108802A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address information
- counter
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵに負荷をかけることなく、不連続なア
ドレスに散在するデータの転送制御を行うことが可能な
データ転送装置を提供することを目的とする。 【解決手段】 アドレスカウンタ７０は、カウントした
アドレス値をメモリ１００とＬＣＤドライバ１２０に出
力し、メモリ１００は、アドレスカウンタ７０が出力す
るアドレス値に対応する画像データをＬＣＤドライバ１
２０に出力する。比較器５０は、レジスタ４０に設定さ
れる表示したい画像データのアドレス幅Ｎと、カウンタ
２０のカウント値とが一致すると、アドレスカウンタ７
０に対して、その出力とレジスタ３０に設定される、表
示しない画像データのアドレス幅（Ｘ−Ｎ）の加算結果
を加算器６０より取り込ませ、この加算結果からアドレ
ス値のカウントを継続させることにより、表示しない画
像データのアドレス幅（Ｘ−Ｎ）だけカウントするアド
レス値をオフセットさせるようにしたものである。
ドレスに散在するデータの転送制御を行うことが可能な
データ転送装置を提供することを目的とする。 【解決手段】 アドレスカウンタ７０は、カウントした
アドレス値をメモリ１００とＬＣＤドライバ１２０に出
力し、メモリ１００は、アドレスカウンタ７０が出力す
るアドレス値に対応する画像データをＬＣＤドライバ１
２０に出力する。比較器５０は、レジスタ４０に設定さ
れる表示したい画像データのアドレス幅Ｎと、カウンタ
２０のカウント値とが一致すると、アドレスカウンタ７
０に対して、その出力とレジスタ３０に設定される、表
示しない画像データのアドレス幅（Ｘ−Ｎ）の加算結果
を加算器６０より取り込ませ、この加算結果からアドレ
ス値のカウントを継続させることにより、表示しない画
像データのアドレス幅（Ｘ−Ｎ）だけカウントするアド
レス値をオフセットさせるようにしたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、一般的なメモリ
バスシステムで用いられるデータ転送装置に関する。
バスシステムで用いられるデータ転送装置に関する。
【０００２】
【従来の技術】周知のように、メモリやデバイスに対す
るデータの転送制御には、ＣＰＵを用いる制御と、ＤＭ
ＡＣ（Direct Memory Access Controller）を用いる制
御がある。
るデータの転送制御には、ＣＰＵを用いる制御と、ＤＭ
ＡＣ（Direct Memory Access Controller）を用いる制
御がある。
【０００３】ＣＰＵを用いた制御では、ＣＰＵが命令
のフェッチ、メモリまたはデバイスからデータのリー
ド、メモリまたはデバイスにデータをライトというス
テップを踏む。
のフェッチ、メモリまたはデバイスからデータのリー
ド、メモリまたはデバイスにデータをライトというス
テップを踏む。
【０００４】一方、ＤＭＡを用いた制御では、ＣＰＵを
用いないため、前述のの命令フェッチがなく、アドレ
スが連続したデータであれば、ＣＰＵの割り込み制御も
なく、データの転送を高速に行うことができる。
用いないため、前述のの命令フェッチがなく、アドレ
スが連続したデータであれば、ＣＰＵの割り込み制御も
なく、データの転送を高速に行うことができる。
【０００５】ところで、画像データのような２次元デー
タを一部だけ読み出して、ＬＣＤ（Liquid Crystal Dis
play）などに表示する場合には、メモリやデバイス上の
不連続なアドレスに散在するデータを転送する制御を行
う。
タを一部だけ読み出して、ＬＣＤ（Liquid Crystal Dis
play）などに表示する場合には、メモリやデバイス上の
不連続なアドレスに散在するデータを転送する制御を行
う。
【０００６】このような場合には、メモリやデバイスか
ら、まずＬＣＤ画面の横幅分の連続したデータを読み出
した後、読み出し位置をある一定の間隔で離れたアドレ
スにジャンプし、再びＬＣＤ画面の横幅分の連続したデ
ータを読み出すといった制御を繰り返して行う。
ら、まずＬＣＤ画面の横幅分の連続したデータを読み出
した後、読み出し位置をある一定の間隔で離れたアドレ
スにジャンプし、再びＬＣＤ画面の横幅分の連続したデ
ータを読み出すといった制御を繰り返して行う。
【０００７】このような制御は、ＣＰＵを用いる場合、
連続したアドレスのデータを読み出す場合と同様の制御
により実現できるが、読み出し中にＣＰＵは稼働し続け
ることになり、ＣＰＵには常に負荷が生じて多くの電力
を消費することになる。また、ＤＭＡを用いる場合は、
離れたアドレスのデータを読み出すため、アドレス指定
のためにＣＰＵによる割り込み制御が必要となってく
る。
連続したアドレスのデータを読み出す場合と同様の制御
により実現できるが、読み出し中にＣＰＵは稼働し続け
ることになり、ＣＰＵには常に負荷が生じて多くの電力
を消費することになる。また、ＤＭＡを用いる場合は、
離れたアドレスのデータを読み出すため、アドレス指定
のためにＣＰＵによる割り込み制御が必要となってく
る。
【０００８】すなわち、従来のデータ転送装置では、不
連続なアドレスに散在するデータを読み出す場合には、
ＣＰＵを用いた制御でも、ＤＭＡを用いた制御でも、Ｃ
ＰＵに負荷が生じることになる。
連続なアドレスに散在するデータを読み出す場合には、
ＣＰＵを用いた制御でも、ＤＭＡを用いた制御でも、Ｃ
ＰＵに負荷が生じることになる。
【０００９】
【発明が解決しようとする課題】従来のデータ転送装置
では、ＤＭＡによる制御であっても、不連続なアドレス
に散在するデータを転送する場合には、ＣＰＵによる割
り込み制御が必要となり、ＣＰＵに負荷が生じることに
なるという問題があった。
では、ＤＭＡによる制御であっても、不連続なアドレス
に散在するデータを転送する場合には、ＣＰＵによる割
り込み制御が必要となり、ＣＰＵに負荷が生じることに
なるという問題があった。
【００１０】この発明は上記の問題を解決すべくなされ
たもので、転送対象となるデータが不連続なアドレスに
散在するデータであっても、一定の間隔で離れたアドレ
スに存在する一定長のデータであれば、ＣＰＵに負荷を
かけることなく、データ転送を行うことが可能なデータ
転送装置を提供することを目的とする。
たもので、転送対象となるデータが不連続なアドレスに
散在するデータであっても、一定の間隔で離れたアドレ
スに存在する一定長のデータであれば、ＣＰＵに負荷を
かけることなく、データ転送を行うことが可能なデータ
転送装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、メモリバスを通じてＤＭＡ転送によ
りデータの転送制御を行うデータ転送装置において、所
定の周期のクロックを生成するクロック生成手段と、こ
のクロック生成手段にて生成したクロックに同期して、
データを転送するための連続したアドレス情報を順次生
成するアドレス情報生成手段と、このアドレス情報生成
手段にて連続して生成したアドレス情報の数を監視し、
この数が予め設定した第１の設定数に達した場合に、ア
ドレス情報生成手段にて生成するアドレス情報を、予め
設定した第２の設定数だけオフセットさせるアドレス情
報制御手段とを具備して構成するようにした。
めに、この発明は、メモリバスを通じてＤＭＡ転送によ
りデータの転送制御を行うデータ転送装置において、所
定の周期のクロックを生成するクロック生成手段と、こ
のクロック生成手段にて生成したクロックに同期して、
データを転送するための連続したアドレス情報を順次生
成するアドレス情報生成手段と、このアドレス情報生成
手段にて連続して生成したアドレス情報の数を監視し、
この数が予め設定した第１の設定数に達した場合に、ア
ドレス情報生成手段にて生成するアドレス情報を、予め
設定した第２の設定数だけオフセットさせるアドレス情
報制御手段とを具備して構成するようにした。
【００１２】上記構成のデータ転送装置では、ＤＭＡ転
送によって転送対象となるデータのアドレス指定を行う
際に、転送対象となるデータのアドレス指定を予め設定
した第１の設定数だけ連続して指定し、その数が第１の
設定数に達すると第２の設定数だけオフセットさせたア
ドレスよりアドレス指定を再び開始するようにしてい
る。
送によって転送対象となるデータのアドレス指定を行う
際に、転送対象となるデータのアドレス指定を予め設定
した第１の設定数だけ連続して指定し、その数が第１の
設定数に達すると第２の設定数だけオフセットさせたア
ドレスよりアドレス指定を再び開始するようにしてい
る。
【００１３】したがって、上記構成のデータ転送装置に
よれば、転送対象となるデータが不連続なアドレスに散
在するデータであっても、一定の間隔で離れたアドレス
に存在する一定長のデータであれば、ＣＰＵに負荷をか
けることなく、ＤＭＡ転送により行うことができる。
よれば、転送対象となるデータが不連続なアドレスに散
在するデータであっても、一定の間隔で離れたアドレス
に存在する一定長のデータであれば、ＣＰＵに負荷をか
けることなく、ＤＭＡ転送により行うことができる。
【００１４】
【発明の実施の形態】以下、図面を参照して、この発明
の一実施形態について説明する。図１は、この発明の一
実施形態に係わるデータ転送装置の構成を示すもので、
ＤＭＡ回路を構成している。
の一実施形態について説明する。図１は、この発明の一
実施形態に係わるデータ転送装置の構成を示すもので、
ＤＭＡ回路を構成している。
【００１５】このデータ転送装置は、クロック生成部１
０、カウンタ２０、レジスタ３０，４０、比較器５０、
加算器６０、アドレスカウンタ７０、ＮＯＲ回路８０、
アドレスバス９０、メモリ１００、データバス１１０、
ＬＣＤドライバ１２０、ＬＣＤ１３０、ＣＰＵ２００を
備えている。
０、カウンタ２０、レジスタ３０，４０、比較器５０、
加算器６０、アドレスカウンタ７０、ＮＯＲ回路８０、
アドレスバス９０、メモリ１００、データバス１１０、
ＬＣＤドライバ１２０、ＬＣＤ１３０、ＣＰＵ２００を
備えている。
【００１６】クロック生成部１０は、当該データ転送装
置の動作用に、予め設定された周波数のクロックを生成
する。カウンタ２０は、クロック生成部１０にて生成さ
れるクロック数をカウントするもので、カウント値は、
比較器５０に出力される。なお、カウンタ２０は、後述
するＮＯＲ回路８０の出力によりカウント値がリセット
される。
置の動作用に、予め設定された周波数のクロックを生成
する。カウンタ２０は、クロック生成部１０にて生成さ
れるクロック数をカウントするもので、カウント値は、
比較器５０に出力される。なお、カウンタ２０は、後述
するＮＯＲ回路８０の出力によりカウント値がリセット
される。
【００１７】レジスタ３０は、ＣＰＵ２００により、表
示しない画像データのアドレス幅が設定される。レジス
タ４０は、ＣＰＵ２００により、表示する画像データの
１行分のアドレス幅が設定される。
示しない画像データのアドレス幅が設定される。レジス
タ４０は、ＣＰＵ２００により、表示する画像データの
１行分のアドレス幅が設定される。
【００１８】比較器５０は、レジスタ４０に設定される
値と、カウンタ２０のカウント値を比較するもので、こ
の比較の結果、両者が一致した場合にのみＨレベルの信
号を出力し、一致しない場合にはＬレベルの信号を出力
する。
値と、カウンタ２０のカウント値を比較するもので、こ
の比較の結果、両者が一致した場合にのみＨレベルの信
号を出力し、一致しない場合にはＬレベルの信号を出力
する。
【００１９】加算器６０は、後述するアドレスカウンタ
７０より出力されるアドレス値とレジスタ４０に設定さ
れる値を加算し、この加算結果をアドレスカウンタ７０
に入力する。
７０より出力されるアドレス値とレジスタ４０に設定さ
れる値を加算し、この加算結果をアドレスカウンタ７０
に入力する。
【００２０】アドレスカウンタ７０は、クロック生成部
１０にて生成されるクロックを用いて、ＣＰＵ２００に
より設定される開始アドレスより、アドレス値をカウン
トするもので、このカウント値は、アドレスバス９０を
通じてメモリ１００とＬＣＤドライバ１２０に出力され
るとともに、加算器６０に出力される。
１０にて生成されるクロックを用いて、ＣＰＵ２００に
より設定される開始アドレスより、アドレス値をカウン
トするもので、このカウント値は、アドレスバス９０を
通じてメモリ１００とＬＣＤドライバ１２０に出力され
るとともに、加算器６０に出力される。
【００２１】また、アドレスカウンタ７０は、比較器５
０からＨレベルの信号が入力された場合に、加算器６０
の加算結果を取り込み、以後、この加算結果よりカウン
トを開始する。
０からＨレベルの信号が入力された場合に、加算器６０
の加算結果を取り込み、以後、この加算結果よりカウン
トを開始する。
【００２２】ＮＯＲ回路８０は、ＣＰＵ２００と比較器
５０とのうち、少なくとも一方からＨレベルの信号が入
力された場合に限り、カウンタ２０のカウント値をリセ
ットする。
５０とのうち、少なくとも一方からＨレベルの信号が入
力された場合に限り、カウンタ２０のカウント値をリセ
ットする。
【００２３】メモリ１００は、ＬＣＤ１３０に表示する
ための画像データ、縦Ｙピクセル×横Ｘピクセルの画像
データを記憶する半導体メモリで、ここでは、図２のメ
モリマップに示すように、ＬＣＤ１３０上に縦Ｍピクセ
ル×横Ｎピクセルのイメージを表示するために、１行分
の画像データ（Ｎピクセル分）が（Ｘ−Ｎ）ピクセル分
の画像データに相当する間隔を空けて、Ｍ行分記憶され
ているものとする。すなわち、表示対象となる画像デー
タが、メモリ１００上に不連続なアドレスに散在してい
る。
ための画像データ、縦Ｙピクセル×横Ｘピクセルの画像
データを記憶する半導体メモリで、ここでは、図２のメ
モリマップに示すように、ＬＣＤ１３０上に縦Ｍピクセ
ル×横Ｎピクセルのイメージを表示するために、１行分
の画像データ（Ｎピクセル分）が（Ｘ−Ｎ）ピクセル分
の画像データに相当する間隔を空けて、Ｍ行分記憶され
ているものとする。すなわち、表示対象となる画像デー
タが、メモリ１００上に不連続なアドレスに散在してい
る。
【００２４】また、メモリ１００は、記憶する画像デー
タのうち、アドレスバス９０を通じて、アドレスカウン
タ７０より入力されるアドレス値に対応する画像データ
をデータバス１１０を通じてＬＣＤドライバ１２０に出
力する。
タのうち、アドレスバス９０を通じて、アドレスカウン
タ７０より入力されるアドレス値に対応する画像データ
をデータバス１１０を通じてＬＣＤドライバ１２０に出
力する。
【００２５】ＬＣＤドライバ１２０は、ＬＣＤ１３０の
表示制御を行うドライバで、データバス１１０を通じて
メモリ１００から入力される画像データを、アドレスバ
ス９０を通じてＣＰＵ２００より通知されるアドレスに
対応するＬＣＤ１３０上の位置に表示する。ＬＣＤ１３
０は、図３に示すように、縦Ｙピクセル×横Ｘピクセル
の画像データが表示可能な表示領域を持つ。
表示制御を行うドライバで、データバス１１０を通じて
メモリ１００から入力される画像データを、アドレスバ
ス９０を通じてＣＰＵ２００より通知されるアドレスに
対応するＬＣＤ１３０上の位置に表示する。ＬＣＤ１３
０は、図３に示すように、縦Ｙピクセル×横Ｘピクセル
の画像データが表示可能な表示領域を持つ。
【００２６】ＣＰＵ２００は、当該データ転送装置の各
部を統括して制御するもので、例えば表示開始時におい
ては、前述したように、ＮＯＲ回路８０を通じたカウン
タ２０のリセット制御、表示したい画像データのサイズ
に応じてレジスタ３０，４０に対するアドレス幅の設定
制御、およびアドレスカウンタ７０に対する開始アドレ
スの設定制御など行う。
部を統括して制御するもので、例えば表示開始時におい
ては、前述したように、ＮＯＲ回路８０を通じたカウン
タ２０のリセット制御、表示したい画像データのサイズ
に応じてレジスタ３０，４０に対するアドレス幅の設定
制御、およびアドレスカウンタ７０に対する開始アドレ
スの設定制御など行う。
【００２７】次に、上記構成のデータ転送装置の動作に
ついて説明する。なお、ここでは、メモリ１００におい
て不連続なアドレスに存在する画像データを読み出し
て、ＬＣＤ１３０上に縦Ｍピクセル×横Ｎピクセルのイ
メージを表示する場合の制御動作について説明する。
ついて説明する。なお、ここでは、メモリ１００におい
て不連続なアドレスに存在する画像データを読み出し
て、ＬＣＤ１３０上に縦Ｍピクセル×横Ｎピクセルのイ
メージを表示する場合の制御動作について説明する。
【００２８】まず、ＣＰＵ２００が表示したい画像デー
タのサイズに応じてレジスタ３０，４０に対するアドレ
ス幅の設定制御を行う。ここでは、メモリ１００のメモ
リマップが図２に示すようなものであることより、レジ
スタ３０には、表示しない画像データのアドレス幅（Ｘ
−Ｎ）が設定され、レジスタ４０には、表示する画像デ
ータの１行分のアドレス幅Ｎが設定される。そして、Ｃ
ＰＵ２００は、アドレスカウンタ７０に開始アドレスの
設定制御を行った後、ＮＯＲ回路８０を通じてカウンタ
２０のリセット制御を行う。
タのサイズに応じてレジスタ３０，４０に対するアドレ
ス幅の設定制御を行う。ここでは、メモリ１００のメモ
リマップが図２に示すようなものであることより、レジ
スタ３０には、表示しない画像データのアドレス幅（Ｘ
−Ｎ）が設定され、レジスタ４０には、表示する画像デ
ータの１行分のアドレス幅Ｎが設定される。そして、Ｃ
ＰＵ２００は、アドレスカウンタ７０に開始アドレスの
設定制御を行った後、ＮＯＲ回路８０を通じてカウンタ
２０のリセット制御を行う。
【００２９】以上のような初期設定がなされると、アド
レスカウンタ７０は、クロック生成部１０にて生成され
るクロックを用いて、ＣＰＵ２００により設定される開
始アドレスより、アドレス値のカウントを開始し、カウ
ントしたアドレス値をアドレスバス９０を通じてメモリ
１００とＬＣＤドライバ１２０に出力する。
レスカウンタ７０は、クロック生成部１０にて生成され
るクロックを用いて、ＣＰＵ２００により設定される開
始アドレスより、アドレス値のカウントを開始し、カウ
ントしたアドレス値をアドレスバス９０を通じてメモリ
１００とＬＣＤドライバ１２０に出力する。
【００３０】メモリ１００では、アドレスカウンタ７０
より通知されるアドレス値に対応する画像データを、デ
ータバス１１０を通じてＬＣＤドライバ１２０に出力す
る。これに対して、ＬＣＤドライバ１２０は、入力され
る画像データを、アドレスバス９０を通じてアドレスカ
ウンタ７０より通知されるアドレス値に対応するＬＣＤ
１３０上の位置に表示する。
より通知されるアドレス値に対応する画像データを、デ
ータバス１１０を通じてＬＣＤドライバ１２０に出力す
る。これに対して、ＬＣＤドライバ１２０は、入力され
る画像データを、アドレスバス９０を通じてアドレスカ
ウンタ７０より通知されるアドレス値に対応するＬＣＤ
１３０上の位置に表示する。
【００３１】このような動作が繰り返される一方で、カ
ウンタ２０はクロック生成部１０にて生成されるクロッ
ク数をカウントし、比較器５０は、レジスタ４０に設定
される値と、カウンタ２０のカウント値を比較する。
ウンタ２０はクロック生成部１０にて生成されるクロッ
ク数をカウントし、比較器５０は、レジスタ４０に設定
される値と、カウンタ２０のカウント値を比較する。
【００３２】やがて、レジスタ４０に設定される値と、
カウンタ２０のカウント値が一致すると、比較器５０
は、Ｈレベルの信号を出力して、ＮＯＲ回路８０を通じ
てカウンタ２０のカウント値をリセットする。
カウンタ２０のカウント値が一致すると、比較器５０
は、Ｈレベルの信号を出力して、ＮＯＲ回路８０を通じ
てカウンタ２０のカウント値をリセットする。
【００３３】また、上記Ｈレベルの信号は、アドレスカ
ウンタ７０に出力され、これに対してアドレスカウンタ
７０は、自己の出力とレジスタ３０に設定される値の加
算結果を加算器６０より取り込み、以後、この加算結果
からアドレスのカウントを継続する。
ウンタ７０に出力され、これに対してアドレスカウンタ
７０は、自己の出力とレジスタ３０に設定される値の加
算結果を加算器６０より取り込み、以後、この加算結果
からアドレスのカウントを継続する。
【００３４】これにより、アドレスカウンタ７０にてカ
ウントされるアドレス値は、表示しない画像データのア
ドレス幅（Ｘ−Ｎ）だけオフセットしたアドレスとな
り、メモリ１００からは次の行の画像データが読み出さ
れ、ＬＣＤ１３０に表示されることになる。
ウントされるアドレス値は、表示しない画像データのア
ドレス幅（Ｘ−Ｎ）だけオフセットしたアドレスとな
り、メモリ１００からは次の行の画像データが読み出さ
れ、ＬＣＤ１３０に表示されることになる。
【００３５】以上のように、上記構成のデータ転送装置
では、表示対象となる行の画像データをＤＭＡ転送によ
り読み出し、次行の画像データについては、読み出し位
置を示すアドレス情報を予め設定した分だけオフセット
させることにより、次行の画像データの読み出し開始ア
ドレスを設定して転送し、これを繰り返すことにより表
示対象となる画像データ全てを転送するようにしてい
る。
では、表示対象となる行の画像データをＤＭＡ転送によ
り読み出し、次行の画像データについては、読み出し位
置を示すアドレス情報を予め設定した分だけオフセット
させることにより、次行の画像データの読み出し開始ア
ドレスを設定して転送し、これを繰り返すことにより表
示対象となる画像データ全てを転送するようにしてい
る。
【００３６】したがって、上記構成のデータ転送装置に
よれば、表示対象となる画像データが不連続なアドレス
に散在するデータであっても、一定の間隔で離れたアド
レスに存在する一定長の画像データであれば、ＣＰＵに
負荷をかけることなく、データ転送を行うことができ
る。
よれば、表示対象となる画像データが不連続なアドレス
に散在するデータであっても、一定の間隔で離れたアド
レスに存在する一定長の画像データであれば、ＣＰＵに
負荷をかけることなく、データ転送を行うことができ
る。
【００３７】尚、この発明は上記実施の形態に限定され
るものではない。その他、この発明の要旨を逸脱しない
範囲で種々の変形を施しても同様に実施可能であること
はいうまでもない。
るものではない。その他、この発明の要旨を逸脱しない
範囲で種々の変形を施しても同様に実施可能であること
はいうまでもない。
【００３８】
【発明の効果】以上述べたように、この発明では、ＤＭ
Ａ転送によって転送対象となるデータのアドレス指定を
行う際に、転送対象となるデータのアドレス指定を予め
設定した第１の設定数だけ連続して指定し、その数が第
１の設定数に達すると第２の設定数だけオフセットさせ
たアドレスよりアドレス指定を再び開始するようにして
いる。
Ａ転送によって転送対象となるデータのアドレス指定を
行う際に、転送対象となるデータのアドレス指定を予め
設定した第１の設定数だけ連続して指定し、その数が第
１の設定数に達すると第２の設定数だけオフセットさせ
たアドレスよりアドレス指定を再び開始するようにして
いる。
【００３９】したがって、この発明によれば、転送対象
となるデータが不連続なアドレスに散在するデータであ
っても、一定の間隔で離れたアドレスに存在する一定長
のデータであれば、ＣＰＵに負荷をかけることなく、Ｄ
ＭＡ転送により行うことが可能なデータ転送装置を提供
できる。
となるデータが不連続なアドレスに散在するデータであ
っても、一定の間隔で離れたアドレスに存在する一定長
のデータであれば、ＣＰＵに負荷をかけることなく、Ｄ
ＭＡ転送により行うことが可能なデータ転送装置を提供
できる。
【図１】この発明に係わるデータ転送装置の一実施形態
の構成を示す回路ブロック図。
の構成を示す回路ブロック図。
【図２】図１に示したデータ転送装置のメモリのメモリ
マップ。
マップ。
【図３】図１に示したデータ転送装置のＬＣＤ上に縦Ｍ
ピクセル×横Ｎピクセルのイメージを表示した場合の様
子を示す図。
ピクセル×横Ｎピクセルのイメージを表示した場合の様
子を示す図。
１０…クロック生成部 ２０…カウンタ ３０，４０…レジスタ ５０…比較器 ６０…加算器 ７０…アドレスカウンタ ８０…ＮＯＲ回路 ９０…アドレスバス １００…メモリ １１０…データバス １１０…メモリ １２０…ドライバ
Claims (2)
- 【請求項１】 メモリバスを通じてＤＭＡ転送によりデ
ータの転送制御を行うデータ転送装置において、 所定の周期のクロックを生成するクロック生成手段と、 このクロック生成手段にて生成したクロックに同期し
て、前記データを転送するための連続したアドレス情報
を順次生成するアドレス情報生成手段と、 このアドレス情報生成手段にて連続して生成したアドレ
ス情報の数を監視し、この数が予め設定した第１の設定
数に達した場合に、前記アドレス情報生成手段にて生成
するアドレス情報を、予め設定した第２の設定数だけオ
フセットさせるアドレス情報制御手段とを具備すること
を特徴とするデータ転送装置。 - 【請求項２】 前記アドレス情報生成手段は、予め設定
したアドレス値より前記クロック生成手段にて生成した
クロックに同期してアドレス情報を生成するアドレスカ
ウンタであって、 前記アドレス情報制御手段は、 第１の設定数を記憶する第１のレジスタと、 第２の設定数を記憶する第２のレジスタと、 この第２のレジスタに記憶される第２の設定値と、前記
アドレス情報生成手段にて生成したアドレス情報の値を
加算する加算手段と、 前記クロック生成手段にて生成したクロック数をカウン
トすることより、前記アドレス情報生成手段にて連続し
て生成したアドレス情報の数をカウントするカウンタ
と、 前記第１のレジスタに記憶される第１の設定値と、前記
カウンタのカウント値を比較する比較手段と、 この比較手段の比較の結果、前記アドレス情報生成手段
にて連続して生成したアドレス情報の数が前記第１の設
定数と一致した場合に、前記アドレス情報生成手段に対
して前記加算手段の加算結果の値からアドレス情報を生
成させるアドレス設定手段とを備えることを特徴とする
請求項１に記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294978A JP2002108802A (ja) | 2000-09-27 | 2000-09-27 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294978A JP2002108802A (ja) | 2000-09-27 | 2000-09-27 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002108802A true JP2002108802A (ja) | 2002-04-12 |
Family
ID=18777480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294978A Pending JP2002108802A (ja) | 2000-09-27 | 2000-09-27 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002108802A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012189505A (ja) * | 2011-03-11 | 2012-10-04 | Lapis Semiconductor Co Ltd | 時計表示装置 |
-
2000
- 2000-09-27 JP JP2000294978A patent/JP2002108802A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012189505A (ja) * | 2011-03-11 | 2012-10-04 | Lapis Semiconductor Co Ltd | 時計表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4063800B2 (ja) | 表示パネル駆動装置 | |
| JP2010210896A (ja) | 画像処理装置 | |
| US20050093808A1 (en) | Timing controller and method for reducing liquid crystal display operating current | |
| JP2902290B2 (ja) | 表示制御システム | |
| JPH06186942A (ja) | 表示装置 | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| JP2002108802A (ja) | データ転送装置 | |
| US20110109597A1 (en) | Display driver, method of operating the same, and display device including the same | |
| JPH0934411A (ja) | 画像表示装置および液晶表示コントローラ | |
| JP2722028B2 (ja) | Ｌｃｄ制御方式 | |
| JP2004302563A (ja) | 画像データ縮小装置、マイクロコンピュータ及び電子機器 | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| JP2765141B2 (ja) | 外部同期制御装置 | |
| JP3417204B2 (ja) | 車両用ナビゲーション装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPH11272227A (ja) | 表示制御回路 | |
| CN117496866A (zh) | 薄膜晶体管tft屏驱动系统、方法和显示设备 | |
| JP3124166B2 (ja) | Ｖｒａｍの表示アドレス演算回路 | |
| JP2817483B2 (ja) | 映像表示制御回路 | |
| JP2005175705A (ja) | 画像処理装置、マイクロコンピュータ及び電子機器 | |
| JPH0950268A (ja) | 表示システム | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JP2003186459A (ja) | 表示装置の制御方法および表示装置 | |
| JP2000081868A (ja) | 画像処理装置、画像処理方法、及びコンピュ―タで読取り可能な記録媒体 | |
| JP2004294677A (ja) | 表示制御回路 |