JP2002100638A - 横型接合型電界効果トランジスタ - Google Patents
横型接合型電界効果トランジスタInfo
- Publication number
- JP2002100638A JP2002100638A JP2000286520A JP2000286520A JP2002100638A JP 2002100638 A JP2002100638 A JP 2002100638A JP 2000286520 A JP2000286520 A JP 2000286520A JP 2000286520 A JP2000286520 A JP 2000286520A JP 2002100638 A JP2002100638 A JP 2002100638A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel region
- conductivity type
- concentration
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 オン状態のときソース、チャネル領域側から
漏れ出る電流を抑制して増幅率の低下を生じない横型Ｊ
ＦＥＴを提供する。 【解決手段】 ゲート電極１２を設けたｐ+型ＳｉＣ基
板１と、その上の第１のＳｉＣ膜２，３，４と、その上
の、チャネル領域５、ソース、ドレイン領域６，７を含
む第１導電型の第２のＳｉＣ膜とを備え、第１のＳｉＣ
膜は、チャネル領域の下の部分において、チャネルより
短い長さの、第２導電型不純物をチャネル領域の第１導
電型不純物濃度値よりも高く含む高濃度不純物層２と、
高濃度不純物領域以外の高い電気抵抗を有する高抵抗層
３，４とからなっている。
漏れ出る電流を抑制して増幅率の低下を生じない横型Ｊ
ＦＥＴを提供する。 【解決手段】 ゲート電極１２を設けたｐ+型ＳｉＣ基
板１と、その上の第１のＳｉＣ膜２，３，４と、その上
の、チャネル領域５、ソース、ドレイン領域６，７を含
む第１導電型の第２のＳｉＣ膜とを備え、第１のＳｉＣ
膜は、チャネル領域の下の部分において、チャネルより
短い長さの、第２導電型不純物をチャネル領域の第１導
電型不純物濃度値よりも高く含む高濃度不純物層２と、
高濃度不純物領域以外の高い電気抵抗を有する高抵抗層
３，４とからなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、横型接合型電界効
果トランジスタ（横型ＪＦＥＴ）に関し、より具体的に
は、ゲートに流れ込む電流を抑制して増幅率の低下を防
止した横型ＪＦＥＴに関するものである。
果トランジスタ（横型ＪＦＥＴ）に関し、より具体的に
は、ゲートに流れ込む電流を抑制して増幅率の低下を防
止した横型ＪＦＥＴに関するものである。
【０００２】
【従来の技術】図８は、従来の横型ＪＦＥＴを示す断面
図である（米国特許No.5,264,713号:John W Palmour
ら）。同図を参照して、第２導電型のＳｉＣ基板１１０
の上に第２導電型のエピタキシャルＳｉＣ膜１１２が形
成されている。その第２導電型エピタキシャルＳｉＣ膜
１１２の上に、チャネル領域が設けられる第１導電型の
エピタキシャルＳｉＣ膜１１４が成膜され、さらにその
上にそれより高濃度の第１導電型不純物を含むＳｉＣ膜
１１６，１１８が形成されている。この第１導電型Ｓｉ
Ｃ膜１１４と、より高濃度の第１導電型ＳｉＣ膜には、
トレンチ１２４が設けられている。このトレンチ１２４
によって、高濃度の第１導電型ＳｉＣ膜は、ソース電極
下部１１６とドレイン電極下部１１８とに分離されてい
る。また、トレンチ１２４によって、チャネル領域の厚
さが薄くされチャネル領域が形成され、チャネル領域の
両側にソース・ドレイン領域１１４が形成されている。
このチャネル領域の表面は、保護膜１２６によって覆わ
れている。オーミック接触を実現するソース電極下部１
１６およびドレイン電極下部１１８の上にはそれぞれソ
ース電極１２０およびドレイン電極１２２が形成され
る。また、上記の横型ＪＦＥＴでは、ＳｉＣ基板１１０
のバック側にオーミック接触のゲート電極１３０が形成
されている。
図である（米国特許No.5,264,713号:John W Palmour
ら）。同図を参照して、第２導電型のＳｉＣ基板１１０
の上に第２導電型のエピタキシャルＳｉＣ膜１１２が形
成されている。その第２導電型エピタキシャルＳｉＣ膜
１１２の上に、チャネル領域が設けられる第１導電型の
エピタキシャルＳｉＣ膜１１４が成膜され、さらにその
上にそれより高濃度の第１導電型不純物を含むＳｉＣ膜
１１６，１１８が形成されている。この第１導電型Ｓｉ
Ｃ膜１１４と、より高濃度の第１導電型ＳｉＣ膜には、
トレンチ１２４が設けられている。このトレンチ１２４
によって、高濃度の第１導電型ＳｉＣ膜は、ソース電極
下部１１６とドレイン電極下部１１８とに分離されてい
る。また、トレンチ１２４によって、チャネル領域の厚
さが薄くされチャネル領域が形成され、チャネル領域の
両側にソース・ドレイン領域１１４が形成されている。
このチャネル領域の表面は、保護膜１２６によって覆わ
れている。オーミック接触を実現するソース電極下部１
１６およびドレイン電極下部１１８の上にはそれぞれソ
ース電極１２０およびドレイン電極１２２が形成され
る。また、上記の横型ＪＦＥＴでは、ＳｉＣ基板１１０
のバック側にオーミック接触のゲート電極１３０が形成
されている。
【０００３】ＳｉＣ半導体の場合、電子の移動度が正孔
の移動度に比べて非常に大きいので、通常、チャネル領
域はｎ型不純物領域とされる。したがって、図８の積層
構造は、具体的には、ｐ型ＳｉＣ基板１１０／ｐ型エピ
タキシャルＳｉＣ膜１１２／ｎ型エピタキシャルＳｉＣ
膜１１４／高濃度ｎ型ＳｉＣ膜１１６，１１８という構
成が用いられる場合が多い。この構成において、オン状
態のとき、ｎ型不純物領域であるソース領域１１４とｐ
型不純物層１１２との接合面には、順バイアス電圧が印
加される。また、オフ状態のときには、上記接合面には
逆バイアス電圧が印加され、空乏層がチャネル領域に成
長してチャネル領域を遮断する。
の移動度に比べて非常に大きいので、通常、チャネル領
域はｎ型不純物領域とされる。したがって、図８の積層
構造は、具体的には、ｐ型ＳｉＣ基板１１０／ｐ型エピ
タキシャルＳｉＣ膜１１２／ｎ型エピタキシャルＳｉＣ
膜１１４／高濃度ｎ型ＳｉＣ膜１１６，１１８という構
成が用いられる場合が多い。この構成において、オン状
態のとき、ｎ型不純物領域であるソース領域１１４とｐ
型不純物層１１２との接合面には、順バイアス電圧が印
加される。また、オフ状態のときには、上記接合面には
逆バイアス電圧が印加され、空乏層がチャネル領域に成
長してチャネル領域を遮断する。
【０００４】
【発明が解決しようとする課題】上記の構成において、
オン状態のとき、ｎ型不純物領域であるソース領域１１
４とｐ型不純物層１１２との接合面には、順バイアス電
圧が印加され、チャネル領域を逸脱してゲート電極１３
０には電流が流れ込む。このチャネル領域を漏洩してゲ
ート電極１３０に流れ込む電流は、温度上昇とともに増
大する。チャネル領域を漏洩してゲート電極に流れ込む
電流は増幅率に影響を及ぼし、この電流が増大すると増
幅率の低下を招くことになるので、問題である。
オン状態のとき、ｎ型不純物領域であるソース領域１１
４とｐ型不純物層１１２との接合面には、順バイアス電
圧が印加され、チャネル領域を逸脱してゲート電極１３
０には電流が流れ込む。このチャネル領域を漏洩してゲ
ート電極１３０に流れ込む電流は、温度上昇とともに増
大する。チャネル領域を漏洩してゲート電極に流れ込む
電流は増幅率に影響を及ぼし、この電流が増大すると増
幅率の低下を招くことになるので、問題である。
【０００５】また、図８に示す横型ＪＦＥＴでは、ｐ型
エピタキシャルＳｉＣ膜の全面に上記ｐｎ接合面が形成
されている。このため、トレンチ１２４の底部に接する
部分のチャネル領域の面積に比べて、上記ｐｎ接合面の
面積が大きすぎる問題がある。すなわち、ｐｎ接合面の
うち、オンオフ動作を行うチャネル領域の面積の比率が
小さいのに比べて、オンオフ動作に寄与することなく、
上記のチャネル領域から漏洩する電流の経路となる部分
の比率が大きいという問題がある。
エピタキシャルＳｉＣ膜の全面に上記ｐｎ接合面が形成
されている。このため、トレンチ１２４の底部に接する
部分のチャネル領域の面積に比べて、上記ｐｎ接合面の
面積が大きすぎる問題がある。すなわち、ｐｎ接合面の
うち、オンオフ動作を行うチャネル領域の面積の比率が
小さいのに比べて、オンオフ動作に寄与することなく、
上記のチャネル領域から漏洩する電流の経路となる部分
の比率が大きいという問題がある。
【０００６】そこで、本発明は、オン状態のときチャネ
ル領域を漏洩する電流を抑制して増幅率の低下を生じな
い横型ＪＦＥＴを提供することを目的とする。
ル領域を漏洩する電流を抑制して増幅率の低下を生じな
い横型ＪＦＥＴを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の横型ＪＦＥＴ
は、ゲート電極を有する、第１導電型およびそれとは逆
の導電型である第２導電型のうちのいずれか一方の導電
型のＳｉＣ基板と、ＳｉＣ基板の上に形成された第１の
ＳｉＣ膜と、第１のＳｉＣ膜の上に形成され、厚みを薄
くされたチャネル領域および当該チャネル領域を両側か
ら挟むソース、ドレイン領域を含む第１導電型の第２の
ＳｉＣ膜とを備える。この横型ＪＦＥＴでは、第１のＳ
ｉＣ膜は、チャネル領域の下の部分に設けられた、その
チャネル領域とほぼ同じ幅で、そのチャネル領域より短
い長さを有する領域であって、第２導電型不純物をチャ
ネル領域の第１導電型不純物濃度の値よりも高く含む高
濃度不純物領域と、当該高濃度不純物領域以外の高い電
気抵抗を有する高抵抗領域とからなっている（請求項
１）。
は、ゲート電極を有する、第１導電型およびそれとは逆
の導電型である第２導電型のうちのいずれか一方の導電
型のＳｉＣ基板と、ＳｉＣ基板の上に形成された第１の
ＳｉＣ膜と、第１のＳｉＣ膜の上に形成され、厚みを薄
くされたチャネル領域および当該チャネル領域を両側か
ら挟むソース、ドレイン領域を含む第１導電型の第２の
ＳｉＣ膜とを備える。この横型ＪＦＥＴでは、第１のＳ
ｉＣ膜は、チャネル領域の下の部分に設けられた、その
チャネル領域とほぼ同じ幅で、そのチャネル領域より短
い長さを有する領域であって、第２導電型不純物をチャ
ネル領域の第１導電型不純物濃度の値よりも高く含む高
濃度不純物領域と、当該高濃度不純物領域以外の高い電
気抵抗を有する高抵抗領域とからなっている（請求項
１）。
【０００８】上記の高濃度不純物領域は、チャネル領域
との間で接合部を形成し、キャリアに対して高い電位障
壁を形成するが、キャリアはトンネル効果等により当該
高濃度不純物領域に侵入する。高濃度不純物領域に侵入
したキャリアは、その高濃度不純物と再結合して消滅
し、無効漏洩電流となり、増幅率を低下させてしまう。
このような無効漏洩電流は、順バイアス電圧を高くする
につれ、また高温ほど増加する傾向を有する。そこで、
この高濃度不純物領域の長さをチャネル領域より短く
し、その厚さ方向の断面積を小さくすることにより、こ
の高濃度不純物領域の厚み方向の電気抵抗を大きくす
る。また、高濃度不純物領域以外の第１のＳｉＣ膜の部
分は、厚み方向の断面積は大きいが、高抵抗領域となる
ようにする。この高抵抗領域を設けることにより、これ
を設けずに全体を上記高濃度不純物領域にした場合に比
較して、ソース、キャリア領域側から第１のＳｉＣ膜に
漏れ出る電流を少なくすることができる。すなわち、ソ
ース領域、チャネル領域に接する第１のＳｉＣ膜の電気
抵抗を全体として高くすることにより、オン状態におい
てソース領域やチャネル領域から第１のＳｉＣ膜に漏れ
出る電流は抑制される。このため、大部分の電流がチャ
ネル領域を通って、ソース領域からドレイン領域に流れ
込む。一方、オフ状態は、上記高濃度不純物領域とチャ
ネル領域との接合面に逆バイアス電圧を印加することに
より、チャネル領域に延びチャネル領域を遮断する空乏
層によって実現される。ここで、チャネル領域長手方向
を長さとし、積層面に直交する方向を厚み方向とし、こ
れら両者に垂直な方向を横型ＪＦＥＴの幅方向としてい
る。
との間で接合部を形成し、キャリアに対して高い電位障
壁を形成するが、キャリアはトンネル効果等により当該
高濃度不純物領域に侵入する。高濃度不純物領域に侵入
したキャリアは、その高濃度不純物と再結合して消滅
し、無効漏洩電流となり、増幅率を低下させてしまう。
このような無効漏洩電流は、順バイアス電圧を高くする
につれ、また高温ほど増加する傾向を有する。そこで、
この高濃度不純物領域の長さをチャネル領域より短く
し、その厚さ方向の断面積を小さくすることにより、こ
の高濃度不純物領域の厚み方向の電気抵抗を大きくす
る。また、高濃度不純物領域以外の第１のＳｉＣ膜の部
分は、厚み方向の断面積は大きいが、高抵抗領域となる
ようにする。この高抵抗領域を設けることにより、これ
を設けずに全体を上記高濃度不純物領域にした場合に比
較して、ソース、キャリア領域側から第１のＳｉＣ膜に
漏れ出る電流を少なくすることができる。すなわち、ソ
ース領域、チャネル領域に接する第１のＳｉＣ膜の電気
抵抗を全体として高くすることにより、オン状態におい
てソース領域やチャネル領域から第１のＳｉＣ膜に漏れ
出る電流は抑制される。このため、大部分の電流がチャ
ネル領域を通って、ソース領域からドレイン領域に流れ
込む。一方、オフ状態は、上記高濃度不純物領域とチャ
ネル領域との接合面に逆バイアス電圧を印加することに
より、チャネル領域に延びチャネル領域を遮断する空乏
層によって実現される。ここで、チャネル領域長手方向
を長さとし、積層面に直交する方向を厚み方向とし、こ
れら両者に垂直な方向を横型ＪＦＥＴの幅方向としてい
る。
【０００９】また、上記ゲート電極はＳｉＣ基板の裏面
に設けてもよいし、上記第１のＳｉＣ膜の両脇のＳｉＣ
基板の上に設けてもよい。ＳｉＣ基板は、ゲート電極と
のオーミック接触を可能とするために、第１または第２
導電型によらず不純物は高濃度に含むことが望ましい。
に設けてもよいし、上記第１のＳｉＣ膜の両脇のＳｉＣ
基板の上に設けてもよい。ＳｉＣ基板は、ゲート電極と
のオーミック接触を可能とするために、第１または第２
導電型によらず不純物は高濃度に含むことが望ましい。
【００１０】逆バイアス電圧印加時の空乏層のチャネル
領域への成長は、高濃度不純物領域の第２導電型不純物
濃度とチャネル領域の第１導電型不純物濃度との比が大
きいほど、容易になる。このため、チャネル領域と反対
の導電型の不純物をチャネル領域の不純物濃度の値より
も高濃度で含む高濃度不純物領域を設けているが、厚み
方向に対する断面積を小さくして電気抵抗を高くする必
要からその長さをチャネル領域より短くする。この高濃
度不純物領域の長さは、短いほど厚み方向に対する断面
積が小さくなり、例えば１μｍ程度以下とすることによ
り、ゲート電極に流れ込む電流を実用上問題ない程度に
まで抑制することができる。しかし、あまり短くすると
空乏層がチャネル領域を遮断しにくくなり、またチャネ
ル領域を遮断してもトンネル効果でキャリアが空乏層を
通過してしまうので、空乏層の形成によってオフ状態が
実現できる長さ以上とする。
領域への成長は、高濃度不純物領域の第２導電型不純物
濃度とチャネル領域の第１導電型不純物濃度との比が大
きいほど、容易になる。このため、チャネル領域と反対
の導電型の不純物をチャネル領域の不純物濃度の値より
も高濃度で含む高濃度不純物領域を設けているが、厚み
方向に対する断面積を小さくして電気抵抗を高くする必
要からその長さをチャネル領域より短くする。この高濃
度不純物領域の長さは、短いほど厚み方向に対する断面
積が小さくなり、例えば１μｍ程度以下とすることによ
り、ゲート電極に流れ込む電流を実用上問題ない程度に
まで抑制することができる。しかし、あまり短くすると
空乏層がチャネル領域を遮断しにくくなり、またチャネ
ル領域を遮断してもトンネル効果でキャリアが空乏層を
通過してしまうので、空乏層の形成によってオフ状態が
実現できる長さ以上とする。
【００１１】この結果、ソース、チャネル領域側から第
１のＳｉＣ膜に漏れ出る電流を抑制して、増幅率の低下
を防止することが可能となる。
１のＳｉＣ膜に漏れ出る電流を抑制して、増幅率の低下
を防止することが可能となる。
【００１２】上記本発明の横型ＪＦＥＴでは、高抵抗領
域が、第２のＳｉＣ膜の第１導電型不純物濃度の値より
低い濃度値の第１導電型不純物を含む（請求項２）。
域が、第２のＳｉＣ膜の第１導電型不純物濃度の値より
低い濃度値の第１導電型不純物を含む（請求項２）。
【００１３】上記構成には、つぎの４つの構成が該当す
る。（ａ）チャネル領域と高抵抗領域とがｎ型で、基板
（ゲート）がｐ型の場合、（ｂ）チャネル領域と高抵抗
領域とがｎ型で、基板（ゲート）がｎ型の場合、（ｃ）
チャネル領域と高抵抗領域とがｐ型で、基板（ゲート）
がｎ型の場合、（ｄ）チャネル領域と高抵抗領域とがｐ
型で、基板（ゲート）がｐ型の場合。これらのうちで、
（ｂ）および（ｄ）の場合、すなわち高抵抗領域と基板
とが同じ導電型の場合には、これら高抵抗領域と基板と
の接合部に空乏層が生じることはなく、低い不純物濃度
に起因する高抵抗によって、上記の漏れ電流を抑制す
る。一方、（ａ）および（ｃ）の場合、すなわち高抵抗
領域と基板とが互いに異なる導電型の場合には、次のよ
うになる。（ａ）の場合には、オン時にゲートにプラス
電位を印加する。また、（ｃ）の場合、オン時にゲート
にマイナス電位を印加する。したがって、（ａ）および
（ｃ）の場合ともに、基板と第１のＳｉＣ膜中の高抵抗
層とは順バイアスとなり、空乏層は広がらない。したが
って、（ａ）および（ｃ）の場合にも、低い不純物に原
因する高抵抗層のために、上記の漏れ電流を抑制するこ
とができる。
る。（ａ）チャネル領域と高抵抗領域とがｎ型で、基板
（ゲート）がｐ型の場合、（ｂ）チャネル領域と高抵抗
領域とがｎ型で、基板（ゲート）がｎ型の場合、（ｃ）
チャネル領域と高抵抗領域とがｐ型で、基板（ゲート）
がｎ型の場合、（ｄ）チャネル領域と高抵抗領域とがｐ
型で、基板（ゲート）がｐ型の場合。これらのうちで、
（ｂ）および（ｄ）の場合、すなわち高抵抗領域と基板
とが同じ導電型の場合には、これら高抵抗領域と基板と
の接合部に空乏層が生じることはなく、低い不純物濃度
に起因する高抵抗によって、上記の漏れ電流を抑制す
る。一方、（ａ）および（ｃ）の場合、すなわち高抵抗
領域と基板とが互いに異なる導電型の場合には、次のよ
うになる。（ａ）の場合には、オン時にゲートにプラス
電位を印加する。また、（ｃ）の場合、オン時にゲート
にマイナス電位を印加する。したがって、（ａ）および
（ｃ）の場合ともに、基板と第１のＳｉＣ膜中の高抵抗
層とは順バイアスとなり、空乏層は広がらない。したが
って、（ａ）および（ｃ）の場合にも、低い不純物に原
因する高抵抗層のために、上記の漏れ電流を抑制するこ
とができる。
【００１４】上記のいずれの場合にも、オン状態では大
部分の電流がチャネル領域を経由してソース領域からド
レイン領域に流れる。このためソース、チャネル領域側
から第１のＳｉＣ膜に漏れ出る無効電流を抑制して、増
幅率の低下を防止することができる。
部分の電流がチャネル領域を経由してソース領域からド
レイン領域に流れる。このためソース、チャネル領域側
から第１のＳｉＣ膜に漏れ出る無効電流を抑制して、増
幅率の低下を防止することができる。
【００１５】上記本発明の横型ＪＦＥＴでは、高抵抗領
域が、第２のＳｉＣ膜の第１導電型不純物濃度の値より
低い濃度値の第２導電型不純物を含む（請求項３）。
域が、第２のＳｉＣ膜の第１導電型不純物濃度の値より
低い濃度値の第２導電型不純物を含む（請求項３）。
【００１６】上記構成には、次の４つの場合が該当す
る。（ｅ）チャネルがｎ型、高抵抗領域がｐ型、基板
（ゲート）がｐ型の場合、（ｆ）チャネルがｎ型、高抵
抗領域がｐ型、基板（ゲート）がｎ型の場合、（ｇ）チ
ャネルがｐ型、高抵抗領域がｎ型、基板（ゲート）がｎ
型の場合、（ｈ）チャネルがｐ型、高抵抗領域がｎ型、
基板（ゲート）がｐ型の場合。これらのうち、（ｅ）お
よび（ｇ）の場合、すなわち、高抵抗領域と基板とが同
じ導電型の場合には、高抵抗領域と基板との接合部に空
乏層が生じることはなく、低濃度不純物に起因する高抵
抗によって、上記の漏れ電流を抑制することができる。
る。（ｅ）チャネルがｎ型、高抵抗領域がｐ型、基板
（ゲート）がｐ型の場合、（ｆ）チャネルがｎ型、高抵
抗領域がｐ型、基板（ゲート）がｎ型の場合、（ｇ）チ
ャネルがｐ型、高抵抗領域がｎ型、基板（ゲート）がｎ
型の場合、（ｈ）チャネルがｐ型、高抵抗領域がｎ型、
基板（ゲート）がｐ型の場合。これらのうち、（ｅ）お
よび（ｇ）の場合、すなわち、高抵抗領域と基板とが同
じ導電型の場合には、高抵抗領域と基板との接合部に空
乏層が生じることはなく、低濃度不純物に起因する高抵
抗によって、上記の漏れ電流を抑制することができる。
【００１７】一方、（ｆ）および（ｈ）の場合（高抵抗
領域と基板とが互いに異なる導電型の場合）には、オン
状態で、基板と高抵抗領域との接合部に空乏層が形成さ
れる。すなわち、（ｆ）の場合、基板はｎ型であり、高
抵抗領域とはｎｐ-接合部を形成し、（ｈ）の場合に
は、基板はｐ型であり、高抵抗領域とはｐｎ-接合部を
形成する。（ｆ）の場合（第１導電型をｎ型とした場
合）、オン状態では、ゲート電極にゼロまたはややプラ
スの電位を印加する。また、（ｈ）の場合（第１導電型
をｐ型とした場合）オン状態では、ゲート電極にゼロま
たはややマイナスの電位を印加する。このとき、上記の
ｎｐ-接合部およびｐｎ-接合部のいずれの接合部にも逆
バイアス電圧が印加されることになり、空乏層が生じ
る。低濃度不純物に起因する高抵抗に加えて、この空乏
層によって、チャネル領域から第１のＳｉＣ膜に向かう
経路の電気抵抗は非常に高くなる。
領域と基板とが互いに異なる導電型の場合）には、オン
状態で、基板と高抵抗領域との接合部に空乏層が形成さ
れる。すなわち、（ｆ）の場合、基板はｎ型であり、高
抵抗領域とはｎｐ-接合部を形成し、（ｈ）の場合に
は、基板はｐ型であり、高抵抗領域とはｐｎ-接合部を
形成する。（ｆ）の場合（第１導電型をｎ型とした場
合）、オン状態では、ゲート電極にゼロまたはややプラ
スの電位を印加する。また、（ｈ）の場合（第１導電型
をｐ型とした場合）オン状態では、ゲート電極にゼロま
たはややマイナスの電位を印加する。このとき、上記の
ｎｐ-接合部およびｐｎ-接合部のいずれの接合部にも逆
バイアス電圧が印加されることになり、空乏層が生じ
る。低濃度不純物に起因する高抵抗に加えて、この空乏
層によって、チャネル領域から第１のＳｉＣ膜に向かう
経路の電気抵抗は非常に高くなる。
【００１８】この結果、ソース、チャネル領域側から第
１のＳｉＣ膜に漏れ出る無効電流は抑制され、増幅率の
低下が防止される。
１のＳｉＣ膜に漏れ出る無効電流は抑制され、増幅率の
低下が防止される。
【００１９】上記本発明の横型ＪＦＥＴでは、高抵抗領
域が、第１層と第２層との２層構造からなり、第１層は
第２のＳｉＣ膜の第１導電型不純物濃度の値より低い濃
度値の第１導電型不純物を含み、第２層は前記第２のＳ
ｉＣ膜の第１導電型不純物濃度の値より低い濃度値の第
１導電型不純物を含む（請求項４）。
域が、第１層と第２層との２層構造からなり、第１層は
第２のＳｉＣ膜の第１導電型不純物濃度の値より低い濃
度値の第１導電型不純物を含み、第２層は前記第２のＳ
ｉＣ膜の第１導電型不純物濃度の値より低い濃度値の第
１導電型不純物を含む（請求項４）。
【００２０】この２層構造は、（Ａ）ｐ-（上層）/ｎ-
（下層）の２層構造か、または（Ｂ）ｎ-（上層）/ｐ-
（下層）の２層構造となる。
（下層）の２層構造か、または（Ｂ）ｎ-（上層）/ｐ-
（下層）の２層構造となる。
【００２１】（Ａ）の２層構造の場合、オン状態におい
て、上層と下層との間に逆バイアス電圧が印加され空乏
層が形成される。この空乏層の形成は、チャネル領域の
導電型およびＳｉＣ基板の導電型によらない。
て、上層と下層との間に逆バイアス電圧が印加され空乏
層が形成される。この空乏層の形成は、チャネル領域の
導電型およびＳｉＣ基板の導電型によらない。
【００２２】（Ｂ）の２層構造の場合、ＳｉＣ基板の導
電型がｎ型のとき、オン状態において、ｐ-（下層）と
ｎ型ＳｉＣ基板との接合面に逆バイアス電圧が印加さ
れ、空乏層が生成する。
電型がｎ型のとき、オン状態において、ｐ-（下層）と
ｎ型ＳｉＣ基板との接合面に逆バイアス電圧が印加さ
れ、空乏層が生成する。
【００２３】上記の場合には、空乏層の形成により電気
抵抗は非常に高くなる。この空乏層の形成はチャネル領
域の導電型によらない。また、上記（Ｂ）の場合であっ
て、ＳｉＣ基板の導電型がｐ型の場合には、空乏層は形
成されないが、上記２層構造の上層下層ともに不純物濃
度は低いので、電気抵抗は高い値となる。
抵抗は非常に高くなる。この空乏層の形成はチャネル領
域の導電型によらない。また、上記（Ｂ）の場合であっ
て、ＳｉＣ基板の導電型がｐ型の場合には、空乏層は形
成されないが、上記２層構造の上層下層ともに不純物濃
度は低いので、電気抵抗は高い値となる。
【００２４】上記のいずれの場合にも、高い電気抵抗が
確保されるので、ソース、チャネル領域側から第１のＳ
ｉＣ膜に漏れ出る無効電流を抑制し、増幅率の低下を防
止することができる。
確保されるので、ソース、チャネル領域側から第１のＳ
ｉＣ膜に漏れ出る無効電流を抑制し、増幅率の低下を防
止することができる。
【００２５】上記本発明の横型ＪＦＥＴでは、高抵抗領
域における不純物濃度における低い濃度値が、１×１０
17ｃｍ-3以下である（請求項５）。
域における不純物濃度における低い濃度値が、１×１０
17ｃｍ-3以下である（請求項５）。
【００２６】上記高抵抗領域の第１導電型または第２導
電型の不純物の低い濃度値を１×１０17ｃｍ-3以下とす
ることにより、空乏層の形成により電気抵抗を非常に高
く、または空乏層を形成することなく電気抵抗を高くす
ることができる。
電型の不純物の低い濃度値を１×１０17ｃｍ-3以下とす
ることにより、空乏層の形成により電気抵抗を非常に高
く、または空乏層を形成することなく電気抵抗を高くす
ることができる。
【００２７】上記本発明の横型ＪＦＥＴでは、高濃度不
純物領域とチャネル領域との接合部には、拡散電位によ
り空乏層がチャネル領域を遮断するように形成されてい
る（請求項６）。
純物領域とチャネル領域との接合部には、拡散電位によ
り空乏層がチャネル領域を遮断するように形成されてい
る（請求項６）。
【００２８】上記の構成により、ノーマリーオフの動作
を行うことができる。すなわち、ゲート電位をソース電
位（通常、接地電位）に対してゼロとしたとき、拡散電
位により、チャネル領域は高濃度不純物領域との接合面
から延びる空乏層によって遮断される。このため、ゲー
ト電位ゼロの状態で、オフ状態となる。オン状態とする
には、所定のプラス電位を印加すればよい。拡散電位
で、空乏層が上記のように成長しない場合には、ノーマ
リーオンの動作を行うことになる。すなわち、ゲート電
位ゼロでは、チャネル領域はキャリアが制約されず移動
し、オフ状態とするためには、マイナス電位をゲート電
極に印加して、高い逆バイアス電位を印加する。ノーマ
リーオンの動作をするＪＦＥＴは、回転機に搭載された
場合、周辺回路故障時にも電力が回転機に供給されるの
で、危険防止のためその対策制御回路を設ける必要があ
る。上記のように、ノーマリーオフ動作とすることによ
り、上記制御回路が不要になる。なお、ノーマリーオフ
動作をするかノーマリーオン動作をするかは、チャネル
領域および高濃度不純物領域の不純物濃度の比、高濃度
不純物領域の長さ、チャネル領域の厚さ等によって、設
定することができる。上記したように、高濃度不純物領
域の第２導電型不純物濃度とチャネル領域の第１導電型
不純物濃度との比が大きいほど、ノーマリーオフ動作を
得やすくなる。本説明において、とくにノーマリーオフ
とことわらない場合には、ノーマリーオンを想定してい
る。
を行うことができる。すなわち、ゲート電位をソース電
位（通常、接地電位）に対してゼロとしたとき、拡散電
位により、チャネル領域は高濃度不純物領域との接合面
から延びる空乏層によって遮断される。このため、ゲー
ト電位ゼロの状態で、オフ状態となる。オン状態とする
には、所定のプラス電位を印加すればよい。拡散電位
で、空乏層が上記のように成長しない場合には、ノーマ
リーオンの動作を行うことになる。すなわち、ゲート電
位ゼロでは、チャネル領域はキャリアが制約されず移動
し、オフ状態とするためには、マイナス電位をゲート電
極に印加して、高い逆バイアス電位を印加する。ノーマ
リーオンの動作をするＪＦＥＴは、回転機に搭載された
場合、周辺回路故障時にも電力が回転機に供給されるの
で、危険防止のためその対策制御回路を設ける必要があ
る。上記のように、ノーマリーオフ動作とすることによ
り、上記制御回路が不要になる。なお、ノーマリーオフ
動作をするかノーマリーオン動作をするかは、チャネル
領域および高濃度不純物領域の不純物濃度の比、高濃度
不純物領域の長さ、チャネル領域の厚さ等によって、設
定することができる。上記したように、高濃度不純物領
域の第２導電型不純物濃度とチャネル領域の第１導電型
不純物濃度との比が大きいほど、ノーマリーオフ動作を
得やすくなる。本説明において、とくにノーマリーオフ
とことわらない場合には、ノーマリーオンを想定してい
る。
【００２９】
【発明の実施の形態】次に図面を用いて本発明の実施の
形態について説明する。
形態について説明する。
【００３０】（実施の形態１）図１は、本発明の実施の
形態１における横型ＪＦＥＴを示す断面図である。ｐ +
型ＳｉＣ基板の上に、領域によって濃度調整がされたｐ
型エピタキシャルＳｉＣ膜２，３，４が形成されてい
る。チャネル領域５の下の高濃度不純物領域には、ｐ+
ＳｉＣ層２が形成され、その両側には高電気抵抗層のｐ
-ＳｉＣ層３，４が配置される。この上にはｎ型エピタ
キシャルＳｉＣ膜が成膜され、トレンチ１９によってチ
ャネル領域５と、その両側のソース・ドレイン領域６，
７が形成されている。ソース・ドレイン領域の上には、
それぞれオーミック接触を実現するように高濃度のｎ+
のソース・ドレイン電極下部８，９が形成され、その上
にソース・ドレイン電極１０，１１が設けられている。
また、高濃度のｐ+型ＳｉＣ基板の裏側表面には、ゲー
ト電極１２が設けられ、バックゲート構造が形成されて
いる。高濃度に不純物を含むＳｉＣ基板上にゲート電極
を設けるのは、オーミック接触を得ることができるから
である。ただし、必ずしもバックゲートである必要はな
く、高濃度に不純物を含むＳｉＣ基板の上であれば、高
抵抗領域のｐ-ＳｉＣ層３，４の脇のＳｉＣ基板１の上
にゲート電極を設けてもよい。バックゲートとした場合
には、集積度を高めたパワーデバイスを形成することが
できる。一方、高抵抗領域ｐ-ＳｉＣ層３，４の脇のＳ
ｉＣ基板１の上にゲート電極を設ける場合には、ＬＳＩ
チップのような半導体装置の製造フローにおいて一方の
面に各部分を形成しながら完成させることができる利点
を有する。
形態１における横型ＪＦＥＴを示す断面図である。ｐ +
型ＳｉＣ基板の上に、領域によって濃度調整がされたｐ
型エピタキシャルＳｉＣ膜２，３，４が形成されてい
る。チャネル領域５の下の高濃度不純物領域には、ｐ+
ＳｉＣ層２が形成され、その両側には高電気抵抗層のｐ
-ＳｉＣ層３，４が配置される。この上にはｎ型エピタ
キシャルＳｉＣ膜が成膜され、トレンチ１９によってチ
ャネル領域５と、その両側のソース・ドレイン領域６，
７が形成されている。ソース・ドレイン領域の上には、
それぞれオーミック接触を実現するように高濃度のｎ+
のソース・ドレイン電極下部８，９が形成され、その上
にソース・ドレイン電極１０，１１が設けられている。
また、高濃度のｐ+型ＳｉＣ基板の裏側表面には、ゲー
ト電極１２が設けられ、バックゲート構造が形成されて
いる。高濃度に不純物を含むＳｉＣ基板上にゲート電極
を設けるのは、オーミック接触を得ることができるから
である。ただし、必ずしもバックゲートである必要はな
く、高濃度に不純物を含むＳｉＣ基板の上であれば、高
抵抗領域のｐ-ＳｉＣ層３，４の脇のＳｉＣ基板１の上
にゲート電極を設けてもよい。バックゲートとした場合
には、集積度を高めたパワーデバイスを形成することが
できる。一方、高抵抗領域ｐ-ＳｉＣ層３，４の脇のＳ
ｉＣ基板１の上にゲート電極を設ける場合には、ＬＳＩ
チップのような半導体装置の製造フローにおいて一方の
面に各部分を形成しながら完成させることができる利点
を有する。
【００３１】図１において、ｐ+ＳｉＣ層２の長さをチ
ャネル領域よりも短くした点に特徴があり、不純物濃度
は高いものの、厚さ方向の断面積を小さくすることによ
り、この高濃度不純物領域の電気抵抗を大きくしてい
る。ここで、図１において、紙面に垂直な方向を横型Ｊ
ＦＥＴの幅方向とし、チャネル長手方向を長さとし、積
層面に直交する方向を厚み方向としている。
ャネル領域よりも短くした点に特徴があり、不純物濃度
は高いものの、厚さ方向の断面積を小さくすることによ
り、この高濃度不純物領域の電気抵抗を大きくしてい
る。ここで、図１において、紙面に垂直な方向を横型Ｊ
ＦＥＴの幅方向とし、チャネル長手方向を長さとし、積
層面に直交する方向を厚み方向としている。
【００３２】上記高濃度不純物領域ｐ+ＳｉＣ層２は、
チャネル領域５の下に設ける必要はなく、ソース領域６
に近い部分に位置していてもよい。その両側の高抵抗領
域ｐ -ＳｉＣ層３，４では、不純物濃度が低く、抵抗が
大きいので、ソース、チャネル領域を漏れてｐ-ＳｉＣ
層３，４に侵入する電流は少なくなる。
チャネル領域５の下に設ける必要はなく、ソース領域６
に近い部分に位置していてもよい。その両側の高抵抗領
域ｐ -ＳｉＣ層３，４では、不純物濃度が低く、抵抗が
大きいので、ソース、チャネル領域を漏れてｐ-ＳｉＣ
層３，４に侵入する電流は少なくなる。
【００３３】ｐ+ＳｉＣ層２をイオン注入法によって形
成する場合、最小幅を１μｍ程度にすることができる。
このため、このｐ+ＳｉＣ層２の抵抗も大きな値とな
る。
成する場合、最小幅を１μｍ程度にすることができる。
このため、このｐ+ＳｉＣ層２の抵抗も大きな値とな
る。
【００３４】上記のように、ｐ+ＳｉＣ層２を小さく設
け、その両側の濃度を低くすることにより、順方向バイ
アスの際のチャネル漏れ電流を、従来よりも抑制するこ
とができる。この結果、オン状態における増幅率の低下
を防止することが可能になる。
け、その両側の濃度を低くすることにより、順方向バイ
アスの際のチャネル漏れ電流を、従来よりも抑制するこ
とができる。この結果、オン状態における増幅率の低下
を防止することが可能になる。
【００３５】（実施の形態２）図２は、本発明の実施の
形態２の横型ＪＦＥＴを示す断面図である。図１に示し
た横型ＪＦＥＴと相違する構造は、ソース、チャネル、
ドレイン領域の下の高抵抗領域のみである。この高抵抗
領域は、ｐ+ＳｉＣ層２の両側に、ｎ-ＳｉＣ層１３，１
４として設けられている。当然、この両側の層１３，１
４のｎ型不純物濃度は低くされている。
形態２の横型ＪＦＥＴを示す断面図である。図１に示し
た横型ＪＦＥＴと相違する構造は、ソース、チャネル、
ドレイン領域の下の高抵抗領域のみである。この高抵抗
領域は、ｐ+ＳｉＣ層２の両側に、ｎ-ＳｉＣ層１３，１
４として設けられている。当然、この両側の層１３，１
４のｎ型不純物濃度は低くされている。
【００３６】上記構造の場合、オン状態のとき、ｐ+Ｓ
ｉＣ層２の両側の高抵抗領域ｎ-ＳｉＣ層１３，１４の
抵抗は、実施の形態１と同じように、大きい。したがっ
て、実施の形態１と同様に、ソース、チャネル領域側か
ら第１のＳｉＣ膜に漏れ出る電流は抑制され、このため
増幅率の低下を防止することができる。
ｉＣ層２の両側の高抵抗領域ｎ-ＳｉＣ層１３，１４の
抵抗は、実施の形態１と同じように、大きい。したがっ
て、実施の形態１と同様に、ソース、チャネル領域側か
ら第１のＳｉＣ膜に漏れ出る電流は抑制され、このため
増幅率の低下を防止することができる。
【００３７】（実施の形態３）図３は、本発明の実施の
形態３の横型ＪＦＥＴを示す断面図である。図１に示し
た横型ＪＦＥＴと相違する構造は、ソース、チャネル、
ドレイン領域の下の高抵抗領域のみである。この高抵抗
領域は、ｐ+ＳｉＣ層２の両側に、２段の層、ｐ-ＳｉＣ
層２３ｂ，２４ｂ/ｎ-ＳｉＣ層２３ａ，２４ａとして設
けられている。この両側の高抵抗領域のｐ-ｎ-接合面に
は、オン状態で逆バイアス電圧が印加される。このた
め、図３において矢印で示すｐ-ｎ-接合面には空乏層が
形成される。このため、ソース、チャネル領域側から漏
れ出る電流に対する抵抗は非常に大きくなり、上記漏洩
電流は大幅に抑制される。本実施の形態３のように、オ
ン状態において、第１のＳｉＣ膜の高濃度不純物領域以
外の周囲の領域に空乏層が形成され高抵抗領域の電気抵
抗が非常に高くなる場合が最も望ましい。
形態３の横型ＪＦＥＴを示す断面図である。図１に示し
た横型ＪＦＥＴと相違する構造は、ソース、チャネル、
ドレイン領域の下の高抵抗領域のみである。この高抵抗
領域は、ｐ+ＳｉＣ層２の両側に、２段の層、ｐ-ＳｉＣ
層２３ｂ，２４ｂ/ｎ-ＳｉＣ層２３ａ，２４ａとして設
けられている。この両側の高抵抗領域のｐ-ｎ-接合面に
は、オン状態で逆バイアス電圧が印加される。このた
め、図３において矢印で示すｐ-ｎ-接合面には空乏層が
形成される。このため、ソース、チャネル領域側から漏
れ出る電流に対する抵抗は非常に大きくなり、上記漏洩
電流は大幅に抑制される。本実施の形態３のように、オ
ン状態において、第１のＳｉＣ膜の高濃度不純物領域以
外の周囲の領域に空乏層が形成され高抵抗領域の電気抵
抗が非常に高くなる場合が最も望ましい。
【００３８】（実施の形態４）図４は、本発明の実施の
形態４の横型ＪＦＥＴを示す断面図である。図４に示す
横型ＪＦＥＴの構造は、図１に示した実施の形態１にお
ける横型ＪＦＥＴとは、基板にｎ+ＳｉＣ基板３１を用
いている点のみが異なる。すなわち、高濃度不純物領域
ｐ+ＳｉＣ層２をできるだけ短い長さで設けるのは、実
施の形態１と同様である。
形態４の横型ＪＦＥＴを示す断面図である。図４に示す
横型ＪＦＥＴの構造は、図１に示した実施の形態１にお
ける横型ＪＦＥＴとは、基板にｎ+ＳｉＣ基板３１を用
いている点のみが異なる。すなわち、高濃度不純物領域
ｐ+ＳｉＣ層２をできるだけ短い長さで設けるのは、実
施の形態１と同様である。
【００３９】基板にｎ+ＳｉＣ基板を用いたので、オン
状態において、基板３１とｐ-ＳｉＣ層３３，３４との
接合面に逆バイアス電圧が印加され、このため空乏層が
ｐ-ＳｉＣ層３３，３４に成長する。したがって、本実
施の形態では、高濃度不純物領域ｐ+ＳｉＣ層２の両側
の空乏層の形成により抵抗が非常に増大して、ソース、
チャネル領域側から第１のＳｉＣ膜に漏れ出る電流を大
幅に抑制することができる。この実施の形態４において
も、オン状態で高抵抗層に空乏層が形成される場合が最
も望ましい。
状態において、基板３１とｐ-ＳｉＣ層３３，３４との
接合面に逆バイアス電圧が印加され、このため空乏層が
ｐ-ＳｉＣ層３３，３４に成長する。したがって、本実
施の形態では、高濃度不純物領域ｐ+ＳｉＣ層２の両側
の空乏層の形成により抵抗が非常に増大して、ソース、
チャネル領域側から第１のＳｉＣ膜に漏れ出る電流を大
幅に抑制することができる。この実施の形態４において
も、オン状態で高抵抗層に空乏層が形成される場合が最
も望ましい。
【００４０】（実施の形態５）図５は、本発明の実施の
形態５の横型ＪＦＥＴを示す断面図である。図５に示す
横型ＪＦＥＴの構造は、図２に示した実施の形態２にお
ける横型ＪＦＥＴとは、基板にｎ+ＳｉＣ基板３１を用
いている点のみが異なる。すなわち、高濃度不純物領域
ｐ+ＳｉＣ層２をできるだけ短い長さで設けるのは、実
施の形態２と同様である。また、第１のＳｉＣ膜に漏れ
出る電流が抑制される原理も、図２の横型ＪＦＥＴと同
じなので、説明は省略する。
形態５の横型ＪＦＥＴを示す断面図である。図５に示す
横型ＪＦＥＴの構造は、図２に示した実施の形態２にお
ける横型ＪＦＥＴとは、基板にｎ+ＳｉＣ基板３１を用
いている点のみが異なる。すなわち、高濃度不純物領域
ｐ+ＳｉＣ層２をできるだけ短い長さで設けるのは、実
施の形態２と同様である。また、第１のＳｉＣ膜に漏れ
出る電流が抑制される原理も、図２の横型ＪＦＥＴと同
じなので、説明は省略する。
【００４１】（実施の形態６）図６は、本発明の実施の
形態６の横型ＪＦＥＴを示す断面図である。図６に示す
横型ＪＦＥＴの構造は、図３に示した実施の形態３にお
ける横型ＪＦＥＴとは、基板にｎ+ＳｉＣ基板３１を用
いている点のみが異なる。すなわち、高濃度不純物領域
ｐ+ＳｉＣ層２をできるだけ短い長さで設けるのは、実
施の形態３と同様である。また、ソース、チャネル領域
から第１のＳｉＣ膜に漏れ出る電流が抑制される原理
も、空乏層が形成される原理等も含めて図３の横型ＪＦ
ＥＴと同じなので、説明は省略する。
形態６の横型ＪＦＥＴを示す断面図である。図６に示す
横型ＪＦＥＴの構造は、図３に示した実施の形態３にお
ける横型ＪＦＥＴとは、基板にｎ+ＳｉＣ基板３１を用
いている点のみが異なる。すなわち、高濃度不純物領域
ｐ+ＳｉＣ層２をできるだけ短い長さで設けるのは、実
施の形態３と同様である。また、ソース、チャネル領域
から第１のＳｉＣ膜に漏れ出る電流が抑制される原理
も、空乏層が形成される原理等も含めて図３の横型ＪＦ
ＥＴと同じなので、説明は省略する。
【００４２】（実施の形態７）図７は、本発明の実施の
形態７の横型ＪＦＥＴを示す断面図である。上記実施の
形態１〜６はいずれもノーマリーオンの動作をすること
を想定にしていた。すなわち、ゲート電圧をソース電位
（通常、接地電位）に対し、ゼロか少しプラス電位とし
てオン状態とすることを想定していた。したがって、オ
フ状態にするには、所定のマイナス電圧をゲートにかけ
る必要がある。しかしながら、ノーマリーオンのＪＦＥ
Ｔに対しては、事故時の対策に余計な制御回路を設ける
必要があり、ノーマリーオフの動作をする横型ＪＦＥＴ
のほうが好ましい。すなわち、ゲート電圧がゼロのとき
には、チャネル領域にｐ+ＳｉＣ層２から空乏層が成長
してチャネル領域を遮断し、ゲート電圧を所定のプラス
電圧にしたときオン状態が実現することが望ましい。
形態７の横型ＪＦＥＴを示す断面図である。上記実施の
形態１〜６はいずれもノーマリーオンの動作をすること
を想定にしていた。すなわち、ゲート電圧をソース電位
（通常、接地電位）に対し、ゼロか少しプラス電位とし
てオン状態とすることを想定していた。したがって、オ
フ状態にするには、所定のマイナス電圧をゲートにかけ
る必要がある。しかしながら、ノーマリーオンのＪＦＥ
Ｔに対しては、事故時の対策に余計な制御回路を設ける
必要があり、ノーマリーオフの動作をする横型ＪＦＥＴ
のほうが好ましい。すなわち、ゲート電圧がゼロのとき
には、チャネル領域にｐ+ＳｉＣ層２から空乏層が成長
してチャネル領域を遮断し、ゲート電圧を所定のプラス
電圧にしたときオン状態が実現することが望ましい。
【００４３】図７においては、高濃度不純物領域ｐ+Ｓ
ｉＣ層２の濃度を高め、チャネル領域５のｎ型不純物濃
度を低くすることにより、ゲート電圧ゼロ、すなわち拡
散電位で空乏層１５がチャネル領域５を遮断している。
このため、ゲート電圧ゼロでオフ状態となり、ゲート回
路の故障対策用の制御回路を設ける必要がなくなる。図
７の横型ＪＦＥＴの構造は、上記以外の部分の図１の横
型ＪＦＥＴの構造と同じなので、ソース、チャネル領域
側から第１のＳｉＣ膜の漏洩する電流を抑制する機構
は、実施の形態１における説明と同じである。
ｉＣ層２の濃度を高め、チャネル領域５のｎ型不純物濃
度を低くすることにより、ゲート電圧ゼロ、すなわち拡
散電位で空乏層１５がチャネル領域５を遮断している。
このため、ゲート電圧ゼロでオフ状態となり、ゲート回
路の故障対策用の制御回路を設ける必要がなくなる。図
７の横型ＪＦＥＴの構造は、上記以外の部分の図１の横
型ＪＦＥＴの構造と同じなので、ソース、チャネル領域
側から第１のＳｉＣ膜の漏洩する電流を抑制する機構
は、実施の形態１における説明と同じである。
【００４４】上記において、本発明の実施の形態につい
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。本発明の範囲は、特許
請求の範囲の記載によって示され、さらに特許請求の範
囲の記載と均等の意味および範囲内でのすべての変更を
含むものである。
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。本発明の範囲は、特許
請求の範囲の記載によって示され、さらに特許請求の範
囲の記載と均等の意味および範囲内でのすべての変更を
含むものである。
【００４５】
【発明の効果】本発明により、ソース、チャネル領域側
から第１のＳｉＣ膜に漏洩する電流を抑制し、増幅率の
減少を防止することができる横型ＪＦＥＴを得ることが
できる。
から第１のＳｉＣ膜に漏洩する電流を抑制し、増幅率の
減少を防止することができる横型ＪＦＥＴを得ることが
できる。
【図１】 本発明の実施の形態１における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図２】 本発明の実施の形態２における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図３】 本発明の実施の形態３における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図４】 本発明の実施の形態４における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図５】 本発明の実施の形態５における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図６】 本発明の実施の形態６における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図７】 本発明の実施の形態７における横型ＪＦＥＴ
を示す断面図である。
を示す断面図である。
【図８】 従来の横型ＪＦＥＴを示す断面図である。
１ ｐ+型ＳｉＣ基板、２ ｐ+ＳｉＣ層（高濃度不純物
領域）、３，４ ｐ-ＳｉＣ層、５ チャネル領域、
６，７ ソース・ドレイン領域、８，９ ソース・ドレ
イン電極下部、１０，１１ ソース・ドレイン電極、１
２ ゲート電極、１３，１４ ｎ-ＳｉＣ層、１５ 空
乏層、２３ａ，２４ａ ｎ-ＳｉＣ層、２３ｂ，２４ｂ
ｐ-ＳｉＣ層、１９ トレンチ、３１ ｎ+ＳｉＣ基
板、３３，３４ｐ-ＳｉＣ層，４３，４４ ｎ-ＳｉＣ
層、５３ａ，５４ａ ｎ-ＳｉＣ層、５３ｂ，５４ｂ
ｐ-ＳｉＣ層、１１０ ｐ型ＳｉＣ基板、１１２ ｐ型
ＳｉＣ膜、１１４ ｎ型ＳｉＣ膜、１１６ ｎ型ＳｉＣ
膜（ソース電極下部）、１１８ｎ型ＳｉＣ膜（ドレイン
電極下部）、１２０ ソース電極、１２２ ドレイン電
極、１２４ トレンチ、１２６ 保護膜（絶縁膜）、１
３０ ゲート電極。
領域）、３，４ ｐ-ＳｉＣ層、５ チャネル領域、
６，７ ソース・ドレイン領域、８，９ ソース・ドレ
イン電極下部、１０，１１ ソース・ドレイン電極、１
２ ゲート電極、１３，１４ ｎ-ＳｉＣ層、１５ 空
乏層、２３ａ，２４ａ ｎ-ＳｉＣ層、２３ｂ，２４ｂ
ｐ-ＳｉＣ層、１９ トレンチ、３１ ｎ+ＳｉＣ基
板、３３，３４ｐ-ＳｉＣ層，４３，４４ ｎ-ＳｉＣ
層、５３ａ，５４ａ ｎ-ＳｉＣ層、５３ｂ，５４ｂ
ｐ-ＳｉＣ層、１１０ ｐ型ＳｉＣ基板、１１２ ｐ型
ＳｉＣ膜、１１４ ｎ型ＳｉＣ膜、１１６ ｎ型ＳｉＣ
膜（ソース電極下部）、１１８ｎ型ＳｉＣ膜（ドレイン
電極下部）、１２０ ソース電極、１２２ ドレイン電
極、１２４ トレンチ、１２６ 保護膜（絶縁膜）、１
３０ ゲート電極。
Claims (6)
- 【請求項１】 ゲート電極を有する、第１導電型および
それとは逆の導電型である第２導電型のうちのいずれか
一方の導電型のＳｉＣ基板と、 前記ＳｉＣ基板の上に形成された第１のＳｉＣ膜と、 前記第１のＳｉＣ膜の上に形成され、厚みを薄くされた
チャネル領域および当該チャネル領域を両側から挟むソ
ース、ドレイン領域を含む第１導電型の第２のＳｉＣ膜
とを備え、 前記第１のＳｉＣ膜は、前記チャネル領域の下の部分に
設けられた、そのチャネル領域とほぼ同じ幅で、そのチ
ャネル領域より短い長さを有する領域であって、第２導
電型不純物を前記チャネル領域の第１導電型不純物濃度
の値よりも高く含む高濃度不純物領域と、当該高濃度不
純物領域以外の高い電気抵抗を有する高抵抗領域とから
なっている、横型接合型電界効果トランジスタ。 - 【請求項２】 前記高抵抗領域が、前記第２のＳｉＣ膜
の第１導電型不純物濃度の値より低い濃度値の第１導電
型不純物を含む、請求項１に記載の横型接合型電界効果
トランジスタ。 - 【請求項３】 前記高抵抗領域が、前記第２のＳｉＣ膜
の第１導電型不純物濃度の値より低い濃度値の第２導電
型不純物を含む、請求項１に記載の横型接合型電界効果
トランジスタ。 - 【請求項４】 前記高抵抗領域が、第１層と第２層との
２層構造からなり、第１層は前記第２のＳｉＣ膜の第１
導電型不純物濃度の値より低い濃度値の第１導電型不純
物を含み、前記第２層は前記第２のＳｉＣ膜の第１導電
型不純物濃度の値より低い濃度値の第１導電型不純物を
含む、請求項１に記載の横型接合型電界効果トランジス
タ。 - 【請求項５】 前記高抵抗領域における不純物濃度にお
ける低い濃度値が、１×１０17ｃｍ-3以下である、請求
項２〜４のいずれかに記載の横型接合型電界効果トラン
ジスタ。 - 【請求項６】 前記高濃度不純物領域と前記チャネル領
域との接合部には、拡散電位により空乏層が前記チャネ
ル領域を遮断するように形成されている、請求項１〜５
のいずれかに記載の横型接合型電界効果トランジスタ。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286520A JP4797232B2 (ja) | 2000-09-21 | 2000-09-21 | 横型接合型電界効果トランジスタ |
| CA2783659A CA2783659A1 (en) | 1999-12-21 | 2000-12-06 | Horizontal junction field-effect transistor |
| CA002395264A CA2395264A1 (en) | 1999-12-21 | 2000-12-06 | Horizontal junction field-effect transistor |
| US10/168,263 US6822275B2 (en) | 1999-12-21 | 2000-12-06 | Transverse junction field effect transistor |
| PCT/JP2000/008645 WO2001047029A1 (fr) | 1999-12-21 | 2000-12-06 | Transistor a effet de champ et a jonction horizontale |
| KR1020027007939A KR100613042B1 (ko) | 1999-12-21 | 2000-12-06 | 횡형접합형 전계 효과 트랜지스터 |
| EP00979959A EP1248302B1 (en) | 1999-12-21 | 2000-12-06 | Horizontal junction field-effect transistor |
| CNB008176000A CN1194416C (zh) | 1999-12-21 | 2000-12-06 | 横向结型场效应晶体管 |
| CA2689613A CA2689613A1 (en) | 1999-12-21 | 2000-12-06 | Horizontal junction field-effect transistor |
| CNB2004100752442A CN100370626C (zh) | 1999-12-21 | 2000-12-06 | 横向结型场效应晶体管 |
| US10/973,976 US20050056872A1 (en) | 1999-12-21 | 2004-10-25 | Transverse junction field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286520A JP4797232B2 (ja) | 2000-09-21 | 2000-09-21 | 横型接合型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100638A true JP2002100638A (ja) | 2002-04-05 |
| JP4797232B2 JP4797232B2 (ja) | 2011-10-19 |
Family
ID=18770431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000286520A Expired - Fee Related JP4797232B2 (ja) | 1999-12-21 | 2000-09-21 | 横型接合型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4797232B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420694A (zh) * | 2020-11-06 | 2021-02-26 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453476A (en) * | 1987-08-24 | 1989-03-01 | Nippon Telegraph & Telephone | Superconducting three-terminal element and manufacture thereof |
| JPH01103878A (ja) * | 1987-10-16 | 1989-04-20 | Nec Corp | 半導体装置の製造方法 |
| US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| US5925895A (en) * | 1993-10-18 | 1999-07-20 | Northrop Grumman Corporation | Silicon carbide power MESFET with surface effect supressive layer |
-
2000
- 2000-09-21 JP JP2000286520A patent/JP4797232B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453476A (en) * | 1987-08-24 | 1989-03-01 | Nippon Telegraph & Telephone | Superconducting three-terminal element and manufacture thereof |
| JPH01103878A (ja) * | 1987-10-16 | 1989-04-20 | Nec Corp | 半導体装置の製造方法 |
| US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| US5925895A (en) * | 1993-10-18 | 1999-07-20 | Northrop Grumman Corporation | Silicon carbide power MESFET with surface effect supressive layer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420694A (zh) * | 2020-11-06 | 2021-02-26 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
| CN112420694B (zh) * | 2020-11-06 | 2023-06-23 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4797232B2 (ja) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232623B2 (en) | Semiconductor device | |
| JP5992094B2 (ja) | 半導体装置 | |
| US7791135B2 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
| JP6415749B2 (ja) | 炭化珪素半導体装置 | |
| JPWO2009096412A1 (ja) | 半導体装置 | |
| JPH0680688B2 (ja) | プレーナ型半導体デバイス体とその製法 | |
| US8134219B2 (en) | Schottky diodes | |
| US7573109B2 (en) | Semiconductor device | |
| WO2001047029A1 (fr) | Transistor a effet de champ et a jonction horizontale | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2024042049A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4642767B2 (ja) | サージ保護用半導体装置 | |
| JP2007242722A (ja) | 横型バイポーラトランジスタ | |
| JP4797232B2 (ja) | 横型接合型電界効果トランジスタ | |
| JP2005136092A (ja) | 半導体装置とその製造方法 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JPWO2019116481A1 (ja) | ワイドギャップ半導体装置 | |
| JP2988047B2 (ja) | 半導体装置 | |
| JP7200739B2 (ja) | 半導体装置 | |
| WO2022085151A1 (ja) | 半導体装置 | |
| JPH0870121A (ja) | 絶縁ゲート型半導体装置 | |
| JPS6237816B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| JPH02208976A (ja) | 電導度変調型ｍｏｓｆｅｔ | |
| JPH04350974A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |