JP2002092062A - 集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体 - Google Patents
集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体Info
- Publication number
- JP2002092062A JP2002092062A JP2000278630A JP2000278630A JP2002092062A JP 2002092062 A JP2002092062 A JP 2002092062A JP 2000278630 A JP2000278630 A JP 2000278630A JP 2000278630 A JP2000278630 A JP 2000278630A JP 2002092062 A JP2002092062 A JP 2002092062A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- circuit design
- processing means
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 マスク設計を含む各種設計作業の時間を短縮
することができる装置及び方法並びにそのプログラムを
記録した記録媒体を提供する。 【解決手段】 集積回路の回路設計を行うための回路設
計処理手段４と、この回路設計処理手段で作成された集
積回路の動作をシミュレーションするシミュレーション
処理手段６と、前記回路設計処理手段で作成された集積
回路のマスク製作に供されるマスクデータを作成するマ
スクデータ作成処理手段５とを備えた集積回路設計装置
において、前記回路設計処理手段及びマスクデータ作成
処理手段は、必要なパラメータを共有しながら制御部２
によってその処理を並列に実行する。 【効果】回路設計の終了を待ってからマスクデータの作
成を開始する必要がなく、回路設計作業が終了した時点
でマスクパターンの作成も終了することができ、集積回
路設計時間の短縮化が可能となり、集積回路設計作業の
迅速化を図ることができる。
することができる装置及び方法並びにそのプログラムを
記録した記録媒体を提供する。 【解決手段】 集積回路の回路設計を行うための回路設
計処理手段４と、この回路設計処理手段で作成された集
積回路の動作をシミュレーションするシミュレーション
処理手段６と、前記回路設計処理手段で作成された集積
回路のマスク製作に供されるマスクデータを作成するマ
スクデータ作成処理手段５とを備えた集積回路設計装置
において、前記回路設計処理手段及びマスクデータ作成
処理手段は、必要なパラメータを共有しながら制御部２
によってその処理を並列に実行する。 【効果】回路設計の終了を待ってからマスクデータの作
成を開始する必要がなく、回路設計作業が終了した時点
でマスクパターンの作成も終了することができ、集積回
路設計時間の短縮化が可能となり、集積回路設計作業の
迅速化を図ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の集積
回路の設計装置、方法及びそのプログラムを記録した記
録媒体に関し、特に、集積回路の仕様作成からマスクデ
ータ作成までの作業時間を大幅に短縮することができる
ようにした集積回路設計装置及び方法並びにそのプログ
ラムを記録した記録媒体に関する。
回路の設計装置、方法及びそのプログラムを記録した記
録媒体に関し、特に、集積回路の仕様作成からマスクデ
ータ作成までの作業時間を大幅に短縮することができる
ようにした集積回路設計装置及び方法並びにそのプログ
ラムを記録した記録媒体に関する。
【０００２】
【従来の技術】従来より、ＬＳＩ等の大規模集積回路の
設計では、ＣＡＤ（Computer−AidedDesign）やＣＡＭ
（Computer−Aided Manufacturing）等の設計支援装置
を用い、論理設計や回路設計の後にシミュレーション等
を経て、実際のＬＳＩ製造に用いられるマスクパターン
を設計している。
設計では、ＣＡＤ（Computer−AidedDesign）やＣＡＭ
（Computer−Aided Manufacturing）等の設計支援装置
を用い、論理設計や回路設計の後にシミュレーション等
を経て、実際のＬＳＩ製造に用いられるマスクパターン
を設計している。
【０００３】図９は、従来の集積回路設計装置による集
積回路設計処理の流れを示すフローチャートである。ま
ず、所望とする機能を備えた集積回路を設計する（Ｓ１
０１）。この回路設計ステップは、例えばハードウェア
記述言語（ＨＤＬ：HardwareDescription Language）に
よる入力又は回路ＣＡＤを使用して行われる。通常、こ
の回路設計は、企画→仕様作成→論理設計と進められ
る。次に、このステップで作成された回路の動作を検証
するため、シミュレーションが実行される（Ｓ１０
２）。
積回路設計処理の流れを示すフローチャートである。ま
ず、所望とする機能を備えた集積回路を設計する（Ｓ１
０１）。この回路設計ステップは、例えばハードウェア
記述言語（ＨＤＬ：HardwareDescription Language）に
よる入力又は回路ＣＡＤを使用して行われる。通常、こ
の回路設計は、企画→仕様作成→論理設計と進められ
る。次に、このステップで作成された回路の動作を検証
するため、シミュレーションが実行される（Ｓ１０
２）。
【０００４】シミュレーションで問題がなければ（Ｓ１
０３）、セル作成された回路データに基づいてマスクデ
ータが作成される（Ｓ１０４）。最後に、出力装置を介
してデータが出力され（Ｓ１０５）、実際のＬＳＩの製
造工程に入っていく。以上のような設計工程を経て集積
回路は設計されている。
０３）、セル作成された回路データに基づいてマスクデ
ータが作成される（Ｓ１０４）。最後に、出力装置を介
してデータが出力され（Ｓ１０５）、実際のＬＳＩの製
造工程に入っていく。以上のような設計工程を経て集積
回路は設計されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た集積回路設計では、回路設計が終了し、シミュレーシ
ョンが終了してからマスクデータを作成している。従っ
て、通常は論理設計が完成してからマスク設計を開始
し、マスク設計が完成するまでに２〜３週間という膨大
な期間が必要で、ＬＳＩ等の集積回路開発における開発
期間短縮化を図ることは困難であるという問題がある。
また、設計期間が長くなればなるほど設計コストが上昇
し、ひいては開発期間も長くなるので開発コスト全体が
上昇するという問題もある。
た集積回路設計では、回路設計が終了し、シミュレーシ
ョンが終了してからマスクデータを作成している。従っ
て、通常は論理設計が完成してからマスク設計を開始
し、マスク設計が完成するまでに２〜３週間という膨大
な期間が必要で、ＬＳＩ等の集積回路開発における開発
期間短縮化を図ることは困難であるという問題がある。
また、設計期間が長くなればなるほど設計コストが上昇
し、ひいては開発期間も長くなるので開発コスト全体が
上昇するという問題もある。
【０００６】この発明は、このような問題点に鑑みてな
されたもので、マスク設計を含む各種設計作業の時間を
短縮することができる装置及び方法並びにそのプログラ
ムを記録した記録媒体を提供することを目的とする。
されたもので、マスク設計を含む各種設計作業の時間を
短縮することができる装置及び方法並びにそのプログラ
ムを記録した記録媒体を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る集積回路
設計装置は、集積回路の回路設計を行うための回路設計
処理手段と、この回路設計処理手段で作成された集積回
路の動作をシミュレーションするシミュレーション処理
手段と、前記回路設計処理手段で作成された集積回路の
マスク製作に供されるマスクデータを作成するマスクデ
ータ作成処理手段とを備えた集積回路設計装置におい
て、前記回路設計処理手段及びマスクデータ作成処理手
段は、必要なパラメータを共有しながらその処理を並列
に実行するものであることを特徴とする。
設計装置は、集積回路の回路設計を行うための回路設計
処理手段と、この回路設計処理手段で作成された集積回
路の動作をシミュレーションするシミュレーション処理
手段と、前記回路設計処理手段で作成された集積回路の
マスク製作に供されるマスクデータを作成するマスクデ
ータ作成処理手段とを備えた集積回路設計装置におい
て、前記回路設計処理手段及びマスクデータ作成処理手
段は、必要なパラメータを共有しながらその処理を並列
に実行するものであることを特徴とする。
【０００８】この発明に係る集積回路設計方法は、集積
回路の回路設計を行うステップと、設計された回路をシ
ミュレーションするステップと、前記設計された集積回
路からマスクデータを作成するステップとを備え、前記
集積回路の回路設計を行うステップとマスクデータを作
成するステップとは、必要なパラメータを共有しながら
並列に実行されることを特徴とする。
回路の回路設計を行うステップと、設計された回路をシ
ミュレーションするステップと、前記設計された集積回
路からマスクデータを作成するステップとを備え、前記
集積回路の回路設計を行うステップとマスクデータを作
成するステップとは、必要なパラメータを共有しながら
並列に実行されることを特徴とする。
【０００９】未入力又は未作成の前記パラメータには、
標準的な値が仮設定されることが望ましい。
標準的な値が仮設定されることが望ましい。
【００１０】前記仮設定されたパラメータとして新たな
パラメータが入力又は作成されたときには、前記新たな
パラメータを前記仮設定されたパラメータと置き換える
ことが望ましい。
パラメータが入力又は作成されたときには、前記新たな
パラメータを前記仮設定されたパラメータと置き換える
ことが望ましい。
【００１１】この発明に係る媒体は、集積回路の回路設
計を行うステップと、設計された回路をシミュレーショ
ンするステップと、前記設計された集積回路からマスク
データを作成するステップとを備え、前記集積回路の回
路設計を行うステップとマスクデータを作成するステッ
プとが、必要なパラメータを共有しながら並列に実行さ
れることを特徴とする集積回路設計プログラムを記憶し
てなるものである。
計を行うステップと、設計された回路をシミュレーショ
ンするステップと、前記設計された集積回路からマスク
データを作成するステップとを備え、前記集積回路の回
路設計を行うステップとマスクデータを作成するステッ
プとが、必要なパラメータを共有しながら並列に実行さ
れることを特徴とする集積回路設計プログラムを記憶し
てなるものである。
【００１２】この発明によれば、集積回路の回路設計を
行う回路設計処理と、集積回路の動作をシミュレーショ
ンするシミュレーション処理と、集積回路のマスク製作
に供されるマスクデータを作成するマスクデータ作成処
理とを備え、回路設計処理とマスクデータ作成処理とを
必要なパラメータを共有しながら並列に実行する集積回
路設計装置及び方法を採用する。このため、従来のよう
に回路設計の終了を待ってからマスクデータの作成を開
始するというような順次実行していく設計手順は不要と
なる。従って、例えば回路設計作業が終了した時点でマ
スクパターンの作成も終了することができる等の集積回
路設計時間の短縮化が可能となり、集積回路設計作業の
迅速化を図ることができる。
行う回路設計処理と、集積回路の動作をシミュレーショ
ンするシミュレーション処理と、集積回路のマスク製作
に供されるマスクデータを作成するマスクデータ作成処
理とを備え、回路設計処理とマスクデータ作成処理とを
必要なパラメータを共有しながら並列に実行する集積回
路設計装置及び方法を採用する。このため、従来のよう
に回路設計の終了を待ってからマスクデータの作成を開
始するというような順次実行していく設計手順は不要と
なる。従って、例えば回路設計作業が終了した時点でマ
スクパターンの作成も終了することができる等の集積回
路設計時間の短縮化が可能となり、集積回路設計作業の
迅速化を図ることができる。
【００１３】
【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係る集積回路設計装置の内部構成を示
すブロック図である。この集積回路設計装置は、集積回
路を設計するための回路設計部４、この回路設計部４で
設計された集積回路のマスクデータを作成するマスクデ
ータ作成部５及び設計された集積回路の動作を検証する
ためのシミュレーション部６を備えて構成される。
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係る集積回路設計装置の内部構成を示
すブロック図である。この集積回路設計装置は、集積回
路を設計するための回路設計部４、この回路設計部４で
設計された集積回路のマスクデータを作成するマスクデ
ータ作成部５及び設計された集積回路の動作を検証する
ためのシミュレーション部６を備えて構成される。
【００１４】入力部１は、例えば、キーボードやマウス
等からなり、所望とする集積回路のプロセス（回路種
別、配線ピッチ、積層数等），パッケージ，チップサイ
ズ，動作電圧，動作温度，クロック周波数等の仕様デー
タを、制御部２、回路設計部４、マスクデータ作成部５
及びシミュレーション部６に入力する。
等からなり、所望とする集積回路のプロセス（回路種
別、配線ピッチ、積層数等），パッケージ，チップサイ
ズ，動作電圧，動作温度，クロック周波数等の仕様デー
タを、制御部２、回路設計部４、マスクデータ作成部５
及びシミュレーション部６に入力する。
【００１５】制御部２は、入力部１から入力された集積
回路の仕様データや他の各部からのデータに基づき集積
回路設計装置内全体の制御を行うと共に、回路設計部４
とマスクデータ作成部５とのコンカレント・コントロー
ル（同時制御）を行う。この制御部２は、入力部１から
の入力やデータ／パラメータ部８からの各種パラメータ
等を入力すると、回路設計部４とマスクデータ作成部５
をリアルタイムで動作させ、且つそれぞれがリンクして
いるように動作させる。
回路の仕様データや他の各部からのデータに基づき集積
回路設計装置内全体の制御を行うと共に、回路設計部４
とマスクデータ作成部５とのコンカレント・コントロー
ル（同時制御）を行う。この制御部２は、入力部１から
の入力やデータ／パラメータ部８からの各種パラメータ
等を入力すると、回路設計部４とマスクデータ作成部５
をリアルタイムで動作させ、且つそれぞれがリンクして
いるように動作させる。
【００１６】表示部３は、制御部２、回路設計部４及び
マスクデータ作成部５から出力されたデータやシミュレ
ーション部６から出力された各検証データを画像表示す
るために画像データに変換し、外部の既存の表示装置
（例えば、ＣＲＴ表示装置等）に出力する。これによ
り、例えばＣＲＴ表示装置の表示画面上で、回路設計部
４での回路設計処理、マスクデータ作成部５でのマスク
データ作成処理及びシミュレーション部６での回路シミ
ュレーション処理等の進行状況等を確認しながら設計者
は集積回路設計装置を操作することができる。
マスクデータ作成部５から出力されたデータやシミュレ
ーション部６から出力された各検証データを画像表示す
るために画像データに変換し、外部の既存の表示装置
（例えば、ＣＲＴ表示装置等）に出力する。これによ
り、例えばＣＲＴ表示装置の表示画面上で、回路設計部
４での回路設計処理、マスクデータ作成部５でのマスク
データ作成処理及びシミュレーション部６での回路シミ
ュレーション処理等の進行状況等を確認しながら設計者
は集積回路設計装置を操作することができる。
【００１７】回路設計部４は、入力部１から入力される
集積回路の仕様、機能記述データ等を入力すると、回路
設計に必要なパラメータやデータを必要に応じてデータ
／パラメータ部８から取り出し、回路を組み立ててい
く。その際、生成されたパラメータ、データ等は共有部
７に格納される。
集積回路の仕様、機能記述データ等を入力すると、回路
設計に必要なパラメータやデータを必要に応じてデータ
／パラメータ部８から取り出し、回路を組み立ててい
く。その際、生成されたパラメータ、データ等は共有部
７に格納される。
【００１８】マスクデータ作成部５も、回路設計部４と
同時に並列起動され、回路設計部４での回路の組立に応
じて順次対応するマスクデータを生成していく。その
際、回路設計部４との共有データや共有パラメータは、
共有部７を参照する。また、回路設計部４とマスクデー
タ作成部５は、回路設計又はマスクデータ作成に必要な
データ、パラメータが未だ格納・生成されていない場合
には、データ／パラメータ部８を参照して、標準的なも
のを使用する。
同時に並列起動され、回路設計部４での回路の組立に応
じて順次対応するマスクデータを生成していく。その
際、回路設計部４との共有データや共有パラメータは、
共有部７を参照する。また、回路設計部４とマスクデー
タ作成部５は、回路設計又はマスクデータ作成に必要な
データ、パラメータが未だ格納・生成されていない場合
には、データ／パラメータ部８を参照して、標準的なも
のを使用する。
【００１９】シミュレーション部６は、共有部７を参照
することによって設計された集積回路の動作を検証す
る。このとき、シミュレーションに必要なデータやパラ
メータがない場合には、データ／パラメータ部８の標準
的なデータ又はパラメータを使用する。
することによって設計された集積回路の動作を検証す
る。このとき、シミュレーションに必要なデータやパラ
メータがない場合には、データ／パラメータ部８の標準
的なデータ又はパラメータを使用する。
【００２０】データ／パラメータ部８は、例えばハード
ディスクドライブ（以下、「ＨＤＤ」とする。）を備え
ており、このＨＤＤに標準データ及び追加・変更された
データ／パラメータ等を格納するデータベース（以下、
「ＤＢ」とする。）を構築している。また、このＨＤＤ
には、回路設計用ＣＡＤツールソフトウェア、シミュレ
ータツールソフトウェア及びマスクパターン設計ツール
ソフトウェア等の各種ツールやプログラム等も記憶され
ており、この設計装置が起動される際にはこれら各ツー
ルプログラムもここから読み出される。
ディスクドライブ（以下、「ＨＤＤ」とする。）を備え
ており、このＨＤＤに標準データ及び追加・変更された
データ／パラメータ等を格納するデータベース（以下、
「ＤＢ」とする。）を構築している。また、このＨＤＤ
には、回路設計用ＣＡＤツールソフトウェア、シミュレ
ータツールソフトウェア及びマスクパターン設計ツール
ソフトウェア等の各種ツールやプログラム等も記憶され
ており、この設計装置が起動される際にはこれら各ツー
ルプログラムもここから読み出される。
【００２１】次に、この集積回路設計装置の実際の動作
について説明する。まず、この集積回路設計装置のオペ
レータは、上述したようにマウスやキーボード等の入力
装置を用いて集積回路の仕様書等に基づき所望する集積
回路の仕様データ等を少なくとも入力可能な範囲内で入
力部１に入力する。入力部１に入力された集積回路の仕
様データ等は、回路設計部４に出力されると共に、表示
部３及びマスクデータ作成部５にも出力される。この入
力部１に入力された仕様データ等に基づき、表示部３
は、この回路入力の様子等を表示装置に表示し、回路設
計部４では、論理回路又はハードウェア記述言語（ＨＤ
Ｌ）を使った回路入力／回路作成が行われ、マスクデー
タ作成部５は、この回路に適したマスクのステージをひ
な型データ等の中から選択して決定する。
について説明する。まず、この集積回路設計装置のオペ
レータは、上述したようにマウスやキーボード等の入力
装置を用いて集積回路の仕様書等に基づき所望する集積
回路の仕様データ等を少なくとも入力可能な範囲内で入
力部１に入力する。入力部１に入力された集積回路の仕
様データ等は、回路設計部４に出力されると共に、表示
部３及びマスクデータ作成部５にも出力される。この入
力部１に入力された仕様データ等に基づき、表示部３
は、この回路入力の様子等を表示装置に表示し、回路設
計部４では、論理回路又はハードウェア記述言語（ＨＤ
Ｌ）を使った回路入力／回路作成が行われ、マスクデー
タ作成部５は、この回路に適したマスクのステージをひ
な型データ等の中から選択して決定する。
【００２２】回路入力等が行われている間は、表示部３
は、その回路入力等の変更箇所や変更部分を逐次表示す
るために回路表示を更新し続け、マスクデータ作成部５
は、回路設計部４で作成された回路データをマスクデー
タに変換して選択したマスクステージ上にマスクパター
ンを配置し続ける。
は、その回路入力等の変更箇所や変更部分を逐次表示す
るために回路表示を更新し続け、マスクデータ作成部５
は、回路設計部４で作成された回路データをマスクデー
タに変換して選択したマスクステージ上にマスクパター
ンを配置し続ける。
【００２３】その後、回路入力等が終了して回路が完成
すると、その完成された回路データはシミュレーション
部６に入力され、そこで回路修正・検証等の各種のシミ
ュレーションが実行される。また、回路が完成すると、
回路表示更新が終了したか否かが問われ、終了した場合
は同様にシミュレーションが実行される。更に、マスク
データ変換が終了すると、マスク設計が完成したか否か
が問われ、マスク設計が完成した場合は同様にシミュレ
ーションが実行される。
すると、その完成された回路データはシミュレーション
部６に入力され、そこで回路修正・検証等の各種のシミ
ュレーションが実行される。また、回路が完成すると、
回路表示更新が終了したか否かが問われ、終了した場合
は同様にシミュレーションが実行される。更に、マスク
データ変換が終了すると、マスク設計が完成したか否か
が問われ、マスク設計が完成した場合は同様にシミュレ
ーションが実行される。
【００２４】各種シミュレーションが終了すると、その
結果が問われ、結果が良好な場合にはマスク製造装置へ
のデータ出力等の処理が行われるが、結果が良好ではな
く回路修正等の処置が必要な場合には、その処理が施さ
れる。このように、集積回路の回路設計と同時進行で並
列にマスクデータのマスク設計が行われることにより、
回路設計の完成を待ってからマスク設計を始める必要が
ないので、集積回路の回路設計とマスク設計の設計時間
の大幅な短縮化を図ることができる。
結果が問われ、結果が良好な場合にはマスク製造装置へ
のデータ出力等の処理が行われるが、結果が良好ではな
く回路修正等の処置が必要な場合には、その処理が施さ
れる。このように、集積回路の回路設計と同時進行で並
列にマスクデータのマスク設計が行われることにより、
回路設計の完成を待ってからマスク設計を始める必要が
ないので、集積回路の回路設計とマスク設計の設計時間
の大幅な短縮化を図ることができる。
【００２５】図２は、回路設計部４とマスクデータ作成
部５とのリアルタイム動作関係を説明するための図であ
る。
部５とのリアルタイム動作関係を説明するための図であ
る。
【００２６】図２（ａ），（ｂ）に示すように、上述の
ステップＳ１で集積回路の仕様データ（例えばプロセス
等）を入力すると、回路設計部４内に内蔵されたメモリ
の回路記述領域にその入力が格納され、制御部２からの
信号によりマスクデータ作成部５内に内蔵されたメモリ
のマスクパターン配置領域に、入力されたプロセス用の
マスクデータがデータ／パラメータ部８から読み出され
自動配置される。例えば、同図（ｃ），（ｄ）に示すよ
うに、集積回路のパッケージを４８ＱＦＰ（Quad Flat
Package）と指定すれば、その入力に対応して適当なベ
ースのマスクデータが配置される。
ステップＳ１で集積回路の仕様データ（例えばプロセス
等）を入力すると、回路設計部４内に内蔵されたメモリ
の回路記述領域にその入力が格納され、制御部２からの
信号によりマスクデータ作成部５内に内蔵されたメモリ
のマスクパターン配置領域に、入力されたプロセス用の
マスクデータがデータ／パラメータ部８から読み出され
自動配置される。例えば、同図（ｃ），（ｄ）に示すよ
うに、集積回路のパッケージを４８ＱＦＰ（Quad Flat
Package）と指定すれば、その入力に対応して適当なベ
ースのマスクデータが配置される。
【００２７】次いで、同図（ｅ），（ｆ）に示すよう
に、メモリやゲート等の論理回路を入力支援用ツールの
機能を使用して記述又は入力すると、指定されたセルや
配線等がマスクパターン配置領域上に配置効率を計算し
ながら自動配置される。なお、ここでいう入力支援用ツ
ールとは、例えばマウスポインタで項目を指定すれば、
その項目が入力されるようにプログラミングされたアプ
リケーションプログラムのことをいう。
に、メモリやゲート等の論理回路を入力支援用ツールの
機能を使用して記述又は入力すると、指定されたセルや
配線等がマスクパターン配置領域上に配置効率を計算し
ながら自動配置される。なお、ここでいう入力支援用ツ
ールとは、例えばマウスポインタで項目を指定すれば、
その項目が入力されるようにプログラミングされたアプ
リケーションプログラムのことをいう。
【００２８】このように、論理回路の入力とマスクデー
タの配置とがほぼ同時に並列に進行することにより、同
図（ｇ），（ｈ）に示すように、回路入力が終了（即
ち、回路設計が終了）するとマスク設計も終了するとい
う効果を得ることができる。
タの配置とがほぼ同時に並列に進行することにより、同
図（ｇ），（ｈ）に示すように、回路入力が終了（即
ち、回路設計が終了）するとマスク設計も終了するとい
う効果を得ることができる。
【００２９】次に、この装置を実際に操作したときの様
子を、図３〜８を参照しながら説明する。図３〜８は、
この装置の詳細な操作方法を説明するためにユーザイン
ターフェイスの表示画面上のイメージを表した図であ
る。
子を、図３〜８を参照しながら説明する。図３〜８は、
この装置の詳細な操作方法を説明するためにユーザイン
ターフェイスの表示画面上のイメージを表した図であ
る。
【００３０】まず、この設計装置を起動すると、図３に
示すように、例えばＣＲＴ表示装置等の表示画面１０上
のメイン表示部１１ａに、 入力部１で用いられる入力支援用ツールの情報ウィン
ドウ（ＭＳＷ：Main Spec Window）２０、 回路設計部４で用いられる回路設計用ＣＡＤツールの
論理回路情報ウィンドウ（ＰＷ：Powerview Window）３
０、 回路設計部４で用いられる回路設計用ＣＡＤツールの
ＨＤＬ情報ウィンドウ（ＨＷＤＣ：HDL Window by Desi
gn Compiler）４０、 マスクデータ作成部５で用いられるマスクパターン設
計ツールの情報ウィンドウ（ＣＤＷ：CAD Design Windo
w）５０、 シミュレーション部６で用いられる各シミュレータツ
ールの情報ウィンドウ（ＳＷ：Simulation Window）６
０（図８に示す。）が表示される。また、表示画面１０
上のサブ表示部１１ｂには、アイコン形式のサブウィン
ドウ１２〜１９が表示される。
示すように、例えばＣＲＴ表示装置等の表示画面１０上
のメイン表示部１１ａに、 入力部１で用いられる入力支援用ツールの情報ウィン
ドウ（ＭＳＷ：Main Spec Window）２０、 回路設計部４で用いられる回路設計用ＣＡＤツールの
論理回路情報ウィンドウ（ＰＷ：Powerview Window）３
０、 回路設計部４で用いられる回路設計用ＣＡＤツールの
ＨＤＬ情報ウィンドウ（ＨＷＤＣ：HDL Window by Desi
gn Compiler）４０、 マスクデータ作成部５で用いられるマスクパターン設
計ツールの情報ウィンドウ（ＣＤＷ：CAD Design Windo
w）５０、 シミュレーション部６で用いられる各シミュレータツ
ールの情報ウィンドウ（ＳＷ：Simulation Window）６
０（図８に示す。）が表示される。また、表示画面１０
上のサブ表示部１１ｂには、アイコン形式のサブウィン
ドウ１２〜１９が表示される。
【００３１】次に、図４に示すように、例えばオペレー
タがキーボードを使用しＭＳＷ２０上にプロセスをＦＪ
Ｃ（ＣＭＯＳ型、配線ピッチ０．６５μｍ、メタル２層
配線を意味する）と指定すると、ＣＤＷ５０上に必要な
ベースのマスクデータがセットされた旨が表示される。
タがキーボードを使用しＭＳＷ２０上にプロセスをＦＪ
Ｃ（ＣＭＯＳ型、配線ピッチ０．６５μｍ、メタル２層
配線を意味する）と指定すると、ＣＤＷ５０上に必要な
ベースのマスクデータがセットされた旨が表示される。
【００３２】その後、図５に示すように、ＭＳＷ２０上
に集積回路の他の仕様（パッケージ、チップサイズ及び
電源電圧等）を入力可能な範囲内で更に入力すると、そ
の入力されたデータに基づき必要なベースのマスクデー
タがＣＤＷ５０上に追加セットされていく。
に集積回路の他の仕様（パッケージ、チップサイズ及び
電源電圧等）を入力可能な範囲内で更に入力すると、そ
の入力されたデータに基づき必要なベースのマスクデー
タがＣＤＷ５０上に追加セットされていく。
【００３３】次いで、図６に示すように、ＰＷ３０上に
論理回路の配置、接続関係を入力し、又はＨＤＷＣ４０
上にＨＤＬで回路記述を行うと、それらのデータがマス
クデータに変換され随時ＣＤＷ５０上にマスクパターン
として自動配置される。
論理回路の配置、接続関係を入力し、又はＨＤＷＣ４０
上にＨＤＬで回路記述を行うと、それらのデータがマス
クデータに変換され随時ＣＤＷ５０上にマスクパターン
として自動配置される。
【００３４】そして、図７に示すように、論理回路の入
力や回路記述がすべて終了すると、同時にＣＤＷ５０上
のマスクデータも完成することになる。この完成された
マスクデータの例えばチップサイズ等もＣＤＷ５０上で
目視により確認することができるので、この時点で望ま
しい修正等を施すこともできる。また、入力した条件
（回路、性能等）によってチップサイズが大きくなり過
ぎた場合は、より微細なプロセスに変更が必要であると
いう判断や、より大きなパッケージに変更が必要である
という判断等を自動で行うこともできる。更に、プロセ
スを指定しないで実行した場合には、最適なプロセスを
判断し指示することもできる。
力や回路記述がすべて終了すると、同時にＣＤＷ５０上
のマスクデータも完成することになる。この完成された
マスクデータの例えばチップサイズ等もＣＤＷ５０上で
目視により確認することができるので、この時点で望ま
しい修正等を施すこともできる。また、入力した条件
（回路、性能等）によってチップサイズが大きくなり過
ぎた場合は、より微細なプロセスに変更が必要であると
いう判断や、より大きなパッケージに変更が必要である
という判断等を自動で行うこともできる。更に、プロセ
スを指定しないで実行した場合には、最適なプロセスを
判断し指示することもできる。
【００３５】最後に、図８に示すように、シミュレーシ
ョン部６の各種シミュレータを起動すると、ＳＷ６０が
画面１０上に表示され、完成された回路やマスクの検証
・修復が行われる。なお、このシミュレーションを本実
施例のように最後に施すこともできるが、回路入力等開
始時から各種シミュレータを起動して、回路入力やマス
クデータの作成が１ステップ終了する毎にシミュレーシ
ョンを実行し、不都合があればその都度回路修正・検証
をすることもできる。
ョン部６の各種シミュレータを起動すると、ＳＷ６０が
画面１０上に表示され、完成された回路やマスクの検証
・修復が行われる。なお、このシミュレーションを本実
施例のように最後に施すこともできるが、回路入力等開
始時から各種シミュレータを起動して、回路入力やマス
クデータの作成が１ステップ終了する毎にシミュレーシ
ョンを実行し、不都合があればその都度回路修正・検証
をすることもできる。
【００３６】
【発明の効果】以上述べたように、この発明によれば、
集積回路の回路設計を行う回路設計処理と、集積回路の
動作をシミュレーションするシミュレーション処理と、
集積回路のマスク製作に供されるマスクデータを作成す
るマスクデータ作成処理とを備え、回路設計処理とマス
クデータ作成処理とを必要なパラメータを共有しながら
並列に実行する集積回路設計装置及び方法を採用する。
このため、従来のように回路設計の終了を待ってからマ
スクデータの作成を開始するというような順次実行して
いく設計手順は不要となる。従って、例えば回路設計作
業が終了した時点でマスクパターンの作成も終了するこ
とができる等の集積回路設計時間の短縮化が可能とな
り、集積回路設計作業の迅速化を図ることができるとい
う効果を奏する。
集積回路の回路設計を行う回路設計処理と、集積回路の
動作をシミュレーションするシミュレーション処理と、
集積回路のマスク製作に供されるマスクデータを作成す
るマスクデータ作成処理とを備え、回路設計処理とマス
クデータ作成処理とを必要なパラメータを共有しながら
並列に実行する集積回路設計装置及び方法を採用する。
このため、従来のように回路設計の終了を待ってからマ
スクデータの作成を開始するというような順次実行して
いく設計手順は不要となる。従って、例えば回路設計作
業が終了した時点でマスクパターンの作成も終了するこ
とができる等の集積回路設計時間の短縮化が可能とな
り、集積回路設計作業の迅速化を図ることができるとい
う効果を奏する。
【図１】 この発明の一実施例に係る集積回路設計装置
の内部構成を示すブロック図である。
の内部構成を示すブロック図である。
【図２】 同装置における回路設計部とマスクデータ作
成部の動作関係を説明するための図である。
成部の動作関係を説明するための図である。
【図３】 同装置の詳細な操作方法を説明するためにユ
ーザインターフェイスの表示画面上のイメージを表した
図である。
ーザインターフェイスの表示画面上のイメージを表した
図である。
【図４】 同イメージを表した図である。
【図５】 同イメージを表した図である。
【図６】 同イメージを表した図である。
【図７】 同イメージを表した図である。
【図８】 同イメージを表した図である。
【図９】 従来の集積回路設計装置による集積回路設計
処理の流れを示すフローチャートである。
処理の流れを示すフローチャートである。
１…入力部、２…制御部、３…表示部、４…回路設計
部、５…マスクデータ作成部、６…シミュレーション
部、７…共有部、８…データ／パラメータ部。
部、５…マスクデータ作成部、６…シミュレーション
部、７…共有部、８…データ／パラメータ部。
Claims (5)
- 【請求項１】 集積回路の回路設計を行うための回路設
計処理手段と、 この回路設計処理手段で作成された集積回路の動作をシ
ミュレーションするシミュレーション処理手段と、 前記回路設計処理手段で作成された集積回路のマスク製
作に供されるマスクデータを作成するマスクデータ作成
処理手段とを備えた集積回路設計装置において、 前記回路設計処理手段及びマスクデータ作成処理手段
は、必要なパラメータを共有しながらその処理を並列に
実行するものであることを特徴とする集積回路設計装
置。 - 【請求項２】 集積回路の回路設計を行うステップと、 設計された回路をシミュレーションするステップと、 前記設計された集積回路からマスクデータを作成するス
テップとを備え、 前記集積回路の回路設計を行うステップとマスクデータ
を作成するステップとは、必要なパラメータを共有しな
がら並列に実行されることを特徴とする集積回路設計方
法。 - 【請求項３】 未入力又は未作成の前記パラメータに
は、標準的な値が仮設定されることを特徴とする請求項
２記載の集積回路設計方法。 - 【請求項４】 前記仮設定されたパラメータとして新た
なパラメータが入力又は作成されたときには、前記新た
なパラメータを前記仮設定されたパラメータと置き換え
ることを特徴とする請求項３記載の集積回路設計方法。 - 【請求項５】 集積回路の回路設計を行うステップと、 設計された回路をシミュレーションするステップと、 前記設計された集積回路からマスクデータを作成するス
テップとを備え、 前記集積回路の回路設計を行うステップとマスクデータ
を作成するステップとが、必要なパラメータを共有しな
がら並列に実行されることを特徴とする集積回路設計プ
ログラムを記憶してなる媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278630A JP2002092062A (ja) | 2000-09-13 | 2000-09-13 | 集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000278630A JP2002092062A (ja) | 2000-09-13 | 2000-09-13 | 集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002092062A true JP2002092062A (ja) | 2002-03-29 |
Family
ID=18763763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000278630A Withdrawn JP2002092062A (ja) | 2000-09-13 | 2000-09-13 | 集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002092062A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7047094B2 (en) | 2002-03-27 | 2006-05-16 | Kabushiki Kaisha Toshiba | LSI mask manufacturing system, LSI mask manufacturing method and LSI mask manufacturing program |
| WO2006127408A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Method and system for increased accuracy for extraction of electrical parameters |
| KR101679920B1 (ko) * | 2014-03-21 | 2016-11-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 설계 방법 및 장치 |
-
2000
- 2000-09-13 JP JP2000278630A patent/JP2002092062A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7047094B2 (en) | 2002-03-27 | 2006-05-16 | Kabushiki Kaisha Toshiba | LSI mask manufacturing system, LSI mask manufacturing method and LSI mask manufacturing program |
| WO2006127408A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Method and system for increased accuracy for extraction of electrical parameters |
| WO2006127408A3 (en) * | 2005-05-20 | 2007-03-15 | Cadence Design Systems Inc | Method and system for increased accuracy for extraction of electrical parameters |
| KR101679920B1 (ko) * | 2014-03-21 | 2016-11-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 설계 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2862886B2 (ja) | Ａｓｉｃ用計算機支援設計システム | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP2815281B2 (ja) | デジタル回路設計支援システムおよびその方法 | |
| US5220512A (en) | System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data | |
| US20040128638A1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
| JP2001519958A (ja) | 電子設計の高レベル記述から最適な物理的実施形態を生成するための方法及びシステム | |
| JP2004171576A (ja) | 高速チップ管理システム | |
| US20050086565A1 (en) | System and method for generating a test case | |
| JP2007172444A (ja) | 検証作業支援システム及びその方法 | |
| JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
| JP2002092062A (ja) | 集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体 | |
| JP2000260879A (ja) | レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 | |
| JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JP2007257327A (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
| JP2967174B2 (ja) | 設計装置 | |
| JPH05282394A (ja) | 半導体集積回路設計支援装置 | |
| JP3251125B2 (ja) | 対話型論理シミュレーションシステム | |
| JP2006285860A (ja) | シミュレーションモデル生成方法およびその装置 | |
| JP2004118301A (ja) | 展開型試験プログラムツールの生成方法及び装置 | |
| JPH0225980A (ja) | 回路図エデイタ | |
| JPH04255075A (ja) | Ｖｌｓｉレイアウト設計支援装置 | |
| JP2522096B2 (ja) | 半導体集積回路のレイアウト設計の検証方法 | |
| JPH0612468A (ja) | 自動回路合成方法 | |
| JPH09160941A (ja) | エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置 | |
| JPH0415873A (ja) | 諭理回路シミュレーシヨン用テストパターンの管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070720 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090128 |