JPH09160941A - エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置 - Google Patents

エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置

Info

Publication number
JPH09160941A
JPH09160941A JP7315548A JP31554895A JPH09160941A JP H09160941 A JPH09160941 A JP H09160941A JP 7315548 A JP7315548 A JP 7315548A JP 31554895 A JP31554895 A JP 31554895A JP H09160941 A JPH09160941 A JP H09160941A
Authority
JP
Japan
Prior art keywords
data
base array
array
input
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7315548A
Other languages
English (en)
Inventor
Michiko Hayashigoe
美智子 林越
Hiroomi Nakao
博臣 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7315548A priority Critical patent/JPH09160941A/ja
Publication of JPH09160941A publication Critical patent/JPH09160941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 エンベッデッドベースアレイの設計において
チップサイズ変更後の再設計を容易にするとともに、開
発期間の短縮を図る。 【解決手段】 対話編集によって基本ベースアレイデー
タを変更した際のデータを保存しておき、保存されてい
る変更結果データに基づいて、新たに作成されたチップ
サイズ変更後の基本ベースアレイデータの入出力バッフ
ァセルを入れ替える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、従来に比べて設
計期間の短縮を可能にするエンベッデッドアレイ用レイ
アウト設計支援システムに関し、特にチップサイズ変更
後における設計の容易化及び設計期間の短縮を可能にす
るエンベッデッドアレイ用レイアウト設計支援システム
の構成に関するものである。また、ベースアレイ製造用
のマスクデータ生成に関し、特にチップサイズ変更に伴
うエンベッデッドアレイのベースアレイ製造用のマスク
データ生成を、自動的に行うマスクデータ生成装置に関
するものである。
【0002】
【従来の技術】近年、セルベース設計手法とゲートアレ
イ設計手法の各々の利点を兼ね備えたエンベッデッドア
レイ(以下EAという。)の開発が増えてきている。ゲ
ートアレイやEAでは、ベースアレイと呼ばれるトラン
ジスタを敷き詰めたシリコン基板上に、セルを配置し、
セル間を金属配線で結ぶこと(配置配線設計)により、
所望の回路を実現する。そのため、遅くとも配置配線設
計までには、ベースアレイの設計を全て終えておかなく
てはならない。また、一般に、EA設計では、チップ毎
に最適なサイズや最適なメガセルの配置位置が論理設計
のなるべく早い段階で決定されていることが必要であ
る。ベースアレイの設計に際し、作成すべきデータとし
ては、ベースアレイ製造用のマスクデータの他に、各種
設計ツール(自動配置配線やフロアプランナ等)用のチ
ップ構造データがある。このマスクデータが表す各セル
のマスクパターンを下地とも呼ぶこともある。このチッ
プ構造データには、マクロセルの配置可能/禁止領域の
情報や、主要な電源やクロックの配線パターン、配線格
子等、多種多様なデータが含まれる。ベースアレイ製造
用のマスクデータと設計ツール用チップ構造データを総
称して、ベースアレイデータと呼ぶ。
【0003】エンベッデッドアレイのベースアレイにつ
いてマスクデータで記述されるマスクパターンについて
説明する。図8は、ベースアレイのマスクデータによっ
て記述されるマスクパターンを示すレイアウト図であ
る。図8において、1はベースアレイの内部領域に並ぶ
P型及びN型トランジスタのペアを含むセルの下地、2
a、2bはベースアレイの内部領域の周辺に配置する入
出力バッファセルの下地、3は内部領域に配置されるメ
ガセルの下地である。図に示したように入出力バッファ
セル2a,2bではその仕様が異なっているため下地の
大きさ等が異なっている。
【0004】エンベッデッドアレイの設計において、ベ
ースアレイの最適なサイズを決定する有効な手段は少な
く、図8のような集積回路の種類毎に異なるベースアレ
イを作成した後、配置配線ツールの試行の結果、配線不
能が発生した場合は、ベースアレイのサイズを変更する
必要がある。サイズ変更する場合、従来は、所望のサイ
ズのベースアレイをマスクデータ生成装置を用いて人手
で再作成していた。
【0005】図9は、従来のマスクデータ生成装置の概
要を示すブロック図である。図9において、4はマスク
データを保存するマスクデータ保存手段、5はマスクデ
ータ保存手段4からマスクデータを読み出すマスクデー
タ読み出し手段、6はマスクパターンの形状、位置を変
更するため対話操作によりマスクデータ読み出し手段5
で読み出されたマスクデータを編集するための対話編集
手段、7は対話編集手段6で編集されたマスクデータを
マスクデータ保存手段4に書き込むマスクデータ書込手
段である。
【0006】次に、図8に示したマスクパターンを作成
したが、その後の設計段階においてサイズを変更しなけ
ればならなくなった場合の従来のマスクデータ生成装置
の動作を説明する。まず、オペレータは、マスクデータ
読み出し手段5を用いて、マスクデータ保存手段4から
図8に示したマスクパターンを記述した既存のマスクデ
ータを読み出す。次に、オペレータは、対話的編集手段
6を用いて入力された周辺の入出力バッファセルの下地
の配置位置、内部領域のトランジスタの下地の配置位置
に応じて、入出力バッファセルの下地や内部領域のトラ
ンジスタの下地の配置位置を変更する。そして、オペレ
ータは、マスクデータ書込手段7により、新規マスクデ
ータとしてマスクデータ保存手段4へ出力する。
【0007】
【発明が解決しようとする課題】ゲートアレイの設計で
は、サイズの異なるベースアレイデータをあらかじめ数
種類用意し、それらの中から1つを選んで使用する。こ
れに対しEA設計では、ベースアレイデータは以下の
〜の理由で、品種毎に作成している。 コスト低減のため、品種毎に最適なチップサイズにす
る。 メガセルが配置される場所は、そのメガセル専用の下
地にする。メガセルの種類や数、位置は品種毎に異な
る。 メガセルの動作を保証するために、電源とクロック配
線のパターンをメガセルの配置位置によって変更する。 出力電流値等の特性を最適にするように設計するた
め、周辺の入出力バッファセルの下地を品種毎に変え
る。
【0008】従って、EAのベースアレイを効率よく設
計するには、次の2つの問題を解決しなければならな
い。 (i)最適なチップサイズやメガセルの配置位置を決定し
なければならない。 (ii)これらを反映したベースアレイデータを作成しなけ
ればならない。この際、ベースアレイデータには、非常
に多種多様なデータが含まれるため、データの作成だけ
でなく、データ間の整合性のチェックにも大きな労力が
必要となる。
【0009】最適なチップサイズを求めることは一般に
困難であが、最適なチップサイズを求める方法として、
フロアプランニングを繰り返すことにより最適なチップ
サイズを決定する手法がある。この方法では、まず、あ
る大きさのベースアレイ上で、フロアプランナにより、
回路のブロック分けや、ブロック配置を行い、配線可能
性を判定する。不可能な場合は、別のサイズのベースア
レイを用いて同様の操作を行なう。これを繰り返すこと
により適当なサイズのベースアレイを求める。EA設計
において、この方法を用いればベースアレイのサイズや
メガセル配置位置の決定には適用できるが、先に述べた
通りサイズを替える毎に、ベースアレイデータの多くは
前述の〜の理由から再設計が必要となる。特に最適
なサイズを決める場合は繰り返し数が多くなるため、設
計期間の増大を招く。
【0010】従来のマスクデータ生成装置は以上のよう
に構成されているので、既存のベースアレイのマスクデ
ータを流用し、ベースアレイのサイズを変更する場合、
ベースアレイ中の多くの入出力バッファセルの下地、内
部領域のトランジスタの下地の配置位置を変更する必要
があり、新規にベースアレイを作成する際の開発期間と
変わらない開発期間が必要であった。
【0011】ところで、ベースアレイのレイアウト設計
では、同じ種類の集積回路の場合で、サイズ変更後のベ
ースアレイと、サイズ変更前のベースアレイを比較した
場合、周辺の入出力バッファセルの下地の種類、数、相
対位置は等しい場合がある。
【0012】この発明は上記の問題点を解消するために
なされたもので、ベースアレイのマスクデータ生成装置
において、対話編集を行った後にチップサイズの変更が
必要になった場合、新たなチップサイズに応じたベース
アレイの基本ベースアレイデータを生成し、保存してあ
る対話編集結果、特に入出力バッファセルの下地につい
ての情報を、生成した基本レイアウトデータに反映する
ことにより、サイズ変更後のベースアレイの再設計の開
発期間を短縮することを目的とする。ここで、基本ベー
スアレイとは、トランジスタや入出力バッファセルの下
地が標準的に並べられたもので、ベースアレイをカスタ
マイズする際のひな形として使用されるものである。ま
た、このようなマスクデータ生成装置の機能を持つエン
ベッデッドアレイ用レイアウト設計支援システムを提供
することを目的とする。
【0013】
【課題を解決するための手段】第1の発明に係るエンベ
ッデッドアレイ用レイアウト設計支援システムは、各種
の下地が標準的に配置された基本ベースアレイデータを
用いて、ベースアレイのカスタマイズを対話的に行うた
めの対話編集手段を備え、前記対話編集手段によってカ
スタマイズされたベースアレイに関するベースアレイデ
ータによりフロアプラニングや配置配線を行うレイアウ
ト設計支援システムであって、前記対話編集手段での編
集が終了した後にベースアレイのサイズ変更が必要にな
ったときに、変更後のサイズに対応するとともに、カス
タマイズされた入出力バッファセルの下地種類、個数、
及び相対位置が反映され、しかも該入出力バッファセル
以外の下地は標準的に配置されているベースアレイデー
タを前記基本ベースアレイデータに替えて前記対話編集
手段に自動的に供給する自動サイズ変更手段をさらに備
えて構成される。
【0014】第2の発明に係るエンベッデッドアレイ用
レイアウト設計支援システムは、第1の発明のエンベッ
デッドアレイ用レイアウト設計支援システムにおいて、
指定されたチップサイズに合わせて基本ベースアレイデ
ータを自動的に生成する基本ベースアレイ自動生成手段
をさらに備え、前記自動サイズ変更手段は、前記対話編
集手段を用いて編集した際、カスタマイズされた入出力
バッファセルの下地種類、個数、及び相対位置に関する
編集データを保存する変更結果保存手段と、前記変更結
果保存手段に保存されている前記編集データを基に、基
本ベースアレイデータの入出力バッファセルに関するデ
ータを変更する変更結果再現手段とを備え、前記対話編
集手段での編集が終了した後にチップサイズの変更があ
ったとき、変更後のサイズに合わせて前記基本ベースア
レイ自動生成手段が新たな基本ベースアレイデータを生
成し、前記変更結果再現手段が、前記変更結果保存手段
が保存している前記編集データに合わせて該新たな基本
ベースアレイデータを変更して前記対話編集手段に供給
することを特徴とする。
【0015】第3の発明に係るエンベッデッドアレイ用
レイアウト設計支援システムは、第2の発明のエンベッ
デッドアレイ用レイアウト設計支援システムにおいて、
前記変更結果再現手段は、前記変更結果保存手段に保存
されている前記カスタマイズされた入出力バッファセル
の下地に関する編集データと、前記新たな基本ベースア
レイデータの入出力バッファセルのうちの前記カスタマ
イズされた入出力バッファセルに対応するものの下地に
関する編集データとを、前記個数及び前記相対位置に合
わせて入れ替えることを特徴とする。
【0016】第4の発明のベースアレイのマスクデータ
生成装置は、チップサイズを決定するための情報、部品
の大きさの情報、部品のマスクデータ、及び部品の配列
規則に関する初期データを入力するための入力データ読
み出し手段と、前記入力データ読み出し手段が入力した
前記初期データに基づいて下地を配列して基本マスクデ
ータを生成する基本マスクデータ自動生成手段と、前記
基本マスクデータ自動生成手段が生成した前記基本マス
クデータあるいは変更されたマスクデータを表示して対
話編集するための対話編集手段と、前記対話編集手段に
おける編集結果に対応するベースアレイ製造用のマスク
データを出力するマスクデータ書き出し手段と、前記対
話編集手段を用いて編集した際、カスタマイズされた入
出力バッファセルの下地種類、個数、及び相対位置に関
する編集データを保存する変更結果保存手段と、前記変
更結果保存手段に保存されている前記編集データを基
に、基本マスクデータの入出力バッファセルに関する下
地を変更する変更結果再現手段とを備え、前記対話編集
手段での編集が終了した後にチップサイズの変更があっ
たとき、そのサイズに合わせて前記基本マスクデータ自
動生成手段が新たな基本マスクデータを生成し、前記変
更結果再現手段が、前記変更結果保存手段が保存してい
る前記編集データに合わせて該新たな基本マスクデータ
に変更を加えて前記対話編集手段に供給することを特徴
とする。
【0017】第5の発明のベースアレイのマスクデータ
生成装置は、第4の発明のベースアレイのマスクデータ
生成装置において、前記変更結果再現手段は、前記変更
結果保存手段に保存されている前記カスタマイズされた
入出力バッファセルの下地と、前記新たな基本マスクデ
ータの入出力バッファセルのうちの前記カスタマイズさ
れた入出力バッファセルに対応するものの下地とを、前
記個数及び前記相対位置に合わせて入れ替えることを特
徴とする。
【0018】
【発明の実施の形態】
実施の形態1.以下、この発明の実施の形態1を図につ
いて説明する。図1はこの発明の実施の形態1によるエ
ンベッデッドアレイ用レイアウト設計支援システムの構
成を示すブロック図である。図1において、10はベー
スアレイデータを生成するためのベースアレイ生成ツー
ル、11はベースアレイ生成ツール10が生成したベー
スアレイデータを用いてチップ内にデッド・スペースが
少なくしかも全体の配線長が短くなるように回路ブロッ
ク分けやブロック配置を行うとともに主要な電源ライン
やバスラインなどの位置や引き回しの概略を決めるフロ
アプランナ、12はフロアプランナ11によって決定さ
れたブロックの配置を行うとともにブロック間およびブ
ロック内の配線を自動的に行う高速配置配線ツール、1
3は基本ベースアレイデータを自動生成するための規則
を記述している生成規則ファイル、14はピンペア数や
メガセル配置数や外部ピン数などのチップサイズを見積
もるための情報を記述しているファイル、15はフロア
プランナ11や高速配置配線ツール12を用いて見積も
られたチップサイズや決定されたメガセル配置位置の情
報を記述したファイル、16はベースアレイ生成ツール
10によって生成されたベースアレイ製造用のマスクデ
ータを記述したファイル、17はベースアレイ生成ツー
ル10によって生成されたチップ構造データ17が記述
されたファイル、18はフロアプランナ11によりチッ
プサイズやメガセルの配置位置を見積もる際に考慮され
るタイミング制約や配置配線の試行を行う際に用いる仮
ネットリストを記述したファイル、19は設計者がシス
テムとの対話を行うための対話編集手段である。なお、
基本ベースアレイのレイアウトの一例を図4に示す。図
4において、図8と同一符号の部分は図8の同一符号部
分に相当するものである。図1に示すようにエンベッデ
ッドアレイ用レイアウト設計支援システムは、ベースア
レイ生成ツール10、フロアプランナ11、および高速
配置配線ツール12から構成される。そして、ベースア
レイ生成ツール10は、対話編集手段18を用いてオペ
レータとの対話を通じ、チップサイズの見積もり、基本
ベースアレイの自動生成、ベースアレイのカスタマイズ
を行う。
【0019】図2は、ベースアレイ生成ツール10の構
成を示すブロック図である。図2において、20はファ
イル14の情報を基に見積もられたチップサイズとファ
イル13の生成規則に関する情報を入力して基本ベース
アレイにおけるトランジスタや入出力バッファセルの下
地等の並びの規則性を利用しモジュールジェネレータで
用いられるタイル方式により基本ベースアレイの自動生
成を行う基本ベースアレイ自動生成手段、21はベース
アレイのカスタマイズをデータ間の整合性を常に保証し
つつグラフィック上で対話的に行うための対話編集手
段、22はフロアプランニングや配置配線の試行の結
果、チップサイズ変更の必要性が出た場合にカスタマイ
ズの結果(入れ換えた入出力バッファセルの下地の種
類、個数、相対位置)を保存してチップサイズを変更す
るカスタマイズデータ保存型自動サイズ変更手段、23
はベースアレイ製造用のレイアウトデータの他に、種々
の設計ツール(自動配置配線ツールやフロアプランナ、
外部ピン割り当てツール等)用のチップ構造データを全
て生成するEA設計用データ生成手段である。
【0020】カスタマイズデータ保存型自動サイズ変更
手段22で保存した全ての結果がそのまま使用できる訳
ではないが、設計者はこれらを元に必要に応じて更にベ
ースアレイをカスタマイズする。これによりチップサイ
ズ変更後のカスタマイズが容易にできる。なお、対話編
集手段21で編集した結果は、全ての関連するベースア
レイデータに反映される。
【0021】対話編集手段21は、下地編集手段24と
メガセル配置位置指定手段25と電源・クロック配線編
集手段26とを含む。下地編集手段24は、自動生成し
た基本ベースアレイを画面に表示させて、下地を対話的
に編集するための手段である。下地編集手段24は、基
本ベースアレイの入出力バッファセルの下地を、品種毎
に設計された入出力バッファセルの下地と入れ換えるた
めに、最もよく使用される。下地編集手段24は、チッ
プサイズを最適にするために、入れ換えた後の下地に従
ってチップサイズを再計算し、ベースアレイを自動コン
パクション/ストレッチする。メガセル配置位置指定手
段25は、メガセルの配置位置を対話的に指定する手段
である。メガセルの配置後、メガセル配置位置指定手段
25は、基本ベースアレイの下地をメガセルの下地で置
き換えたベースアレイとチップ構造データを生成する。
電源・クロック配線編集手段26は、EAではメガセル
の動作を保証するために、メガセルの配置位置によって
電源とクロック配線の幅や本数をカスタマイズしたり、
配線を迂回させるために用いられる。電源・クロック配
線編集手段26は、配線の幅と配線の概略経路が画面上
で指定されると、それに従って配線パターンを生成する
と同時に、デザインルールチェックとメガセルに必ず主
要電源が配線されているかのチェックを行う。
【0022】次に、図1及び図2に示したエンベッデッ
ドアレイ用レイアウト設計支援システムを用いたEA設
計について説明する。図3は、EA用ベースアレイ設計
手順を示すフローチャートである。図3において実線の
矢印は設計の流れ、破線の矢印はデータの流れを示す。
【0023】まず、ステップST1で、ベースアレイ生
成ツール10は、ピンペア数とメガセルの配置数、ある
いは外部ピン数によってチップサイズを見積もる。チッ
プサイズは、計算により求めた結果か、フロアプラン
ナ、配置配線ツールの実行によって決まる。ステップS
T2で、基本ベースアレイ自動生成手段20は、指定さ
れたチップサイズの基本ベースアレイを自動生成する。
ステップST3で、対話編集手段21を用い、基本ベー
スアレイにおいて、メガセルが配置される場所がそのメ
ガセル専用の下地になるようにし、メガセルの種類や
数、位置をその品種にあわせ、メガセルの動作を保証す
るために電源とクロック配線のパターンをメガセルの配
置位置によって変更し、出力電流値等の特性を最適にす
るように設計するために周辺の入出力バッファセルの下
地を品種毎に変えるようにカスタマイズする。ただし、
基本ベースアレイをそのままカスタマイズするのではな
く、前回に行ったカスタマイズについての編集データを
反映するようにカスタマイズデータ保存型自動サイズ変
更手段22によって生成されたベースアレイデータにつ
いて、対話編集手段21を用いて編集する。ステップS
T4で、フロアプランナ11を用いてチップサイズとメ
ガセルの配置位置を見積もる。この見積もりの際に、フ
ロアプランナ11はファイル18に保存されているタイ
ミング制約を考慮する。フロアプランニングの結果、チ
ップサイズに変更が生じる場合はステップST2に戻
る。メガセルの配置位置が変更した場合はステップST
3に戻る。ステップST5で、高速配置配線ツール12
は、フロアプランニングの結果と仮のネットリストを用
いて配置配線の試行を行う。そして、更に詳細にチップ
サイズ等を見積もる。この結果、ベースアレイのチップ
サイズを変更する必要がある場合は、ステップST2ま
たはステップST3に戻る。ステップST6で、カスタ
マイズ後のベースアレイデータを基にマスク製造を行
う。
【0024】従来と同様に、最適なチップサイズやメガ
セルの配置位置決定のためにフロアプランニング、配置
配線の試行の繰り返しを行う。しかし、チップサイズを
変更する場合のEA用ベースアレイの再設計が入出力バ
ッファセルの下地が前回のカスタマイズ結果を反映して
配置されたベースアレイデータを用いることができるた
め、設計者が容易になるとともに最適なチップサイズの
EA用ベースアレイが短期間に作成できる。このエンベ
ッデッドアレイ用レイアウト設計支援システムは、EA
用ベースアレイの開発期間を大幅に削減した。例えば、
外部ピン200ピン、200kゲート規模のEA用ベー
スアレイを開発した例では、メガセルを4個配置し、5
0個の入出力バッファセルの下地の入れ換えを行い、チ
ップサイズを見積もるための配置配線の試行は3回行っ
たが、この発明によるエンベッデッドアレイ用レイアウ
ト設計支援システムを用いた結果、最適なサイズをもつ
ものを従来の人手で作成する場合と比べて約1/10以
下の期間で開発できた。なお、カスタマイズデータ保存
型自動サイズ変更手段22が先行するために用いるデー
タは、ベースアレイデータ中のマスクデータである。
【0025】実施の形態2.次に、上記のエンベッデッ
ドアレイ用レイアウト設計支援システムにおいて用いた
技術を適用したマスクデータ生成装置について説明す
る。図5は、この発明の実施の形態2によるベースアレ
イのマスクデータ生成装置の構成を示すブロック図であ
る。図5において、30は入出力バッファセルの下地や
内部領域のP型&N型トランジスタペア等の部品の配列
規則などを保存する生成規則保存手段、31はチップサ
イズそのものまたは周辺の入出力バッファセル数などチ
ップの大きさを決定するためのチップサイズ決定情報を
保存するチップサイズ決定情報保存手段、32は部品の
大きさ等の情報を保存する部品情報保存手段、33は部
品のマスクデータを保存する部品マスクデータ保存手
段、34はカスタマイズした結果により変更されたベー
スアレイ中の入出力バッファセルの下地の種類、個数、
相対位置についての編集データを保存する変更結果保存
手段、35は各保存手段30〜34に保存されているデ
ータや情報を取り込むための入力データ読み出し手段、
36は入力データ読み出し手段35が取り込んだデータ
等を基に基本ベースアレイデータを自動生成するベース
アレイ自動生成手段、37は初期においては基本ベース
アレイデータを出力し、チップサイズに変更が生じた際
のベースアレイ作成時には変更した結果に応じて新規の
ベースアレイ中の下地を自動で変更して出力する変更結
果再現手段、37は対話的にベースアレイ中のトランジ
スタ等の部品の種類、位置を変更する対話編集手段であ
り、その他の図9と同一符号の部分は図9の同一符号部
分に相当するものである。ベースアレイのマスクデータ
生成装置39は、入力データ読み出し手段35と、ベー
スアレイ自動生成手段36と、変更結果再現手段37
と、対話編集手段38と、マスクデータ書き出し手段7
と、変更結果保存手段34とを備えて構成されている。
【0026】次に動作について説明する。図6はこの発
明の実施の形態1によるベースアレイのマスクデータ生
成装置の動作順序を示すフローチャートである。まず、
ベースアレイ自動生成手段36によって、生成規則保存
手段30に保存されているトランジスタ配列規則と、チ
ップサイズ決定情報保存手段31に保存されているチッ
プサイズの情報に従って、周辺の入出力バッファセルの
下地や内部領域のP型&N型トランジスタペアを含むセ
ルの下地などの部品をアレイ状に配置する(ステップS
T11)。この配置結果のレイアウトは、例えば図4に
示すようになる。
【0027】次に、基本ベースアレイを用いるか基本ベ
ースアレイにカスタマイズした入出力バッファセルの編
集データを付加したものを用いるかを判断する(ステッ
プST12)。YESの場合は、ステップST13へ進
み、NOの場合は、ステップST14へ進む。ステップ
ST13では、変更結果再現手段37によって、変更結
果保存手段34に保存されている入出力バッファセルの
下地の相対位置に応じて、自動生成したベースアレイ中
の入出力バッファセルの下地を削除し、変更結果保存手
段に保存されている入出力バッファセルの下地を配置す
る(ステップST13)。
【0028】次に、さらにベースアレイ中の入出力バッ
ファセルの下地の種類、位置を変更するか否かを入力す
る(ステップST14)。YESの場合は、ステップS
T15へ進み、対話編集手段38により、入出力バッフ
ァセルの下地の種類、配置位置等を変更する。次に、ス
テップST16で、対話編集手段38を用いて変更のあ
った入出力バッファセルの下地の種類、数、相対位置に
ついての編集データを変更結果保存手段34に出力す
る。
【0029】次に、変更結果再現手段36の具体的な動
作順序を図7のフローチャートを用いて説明をする。図
7のフローチャートは、上辺側の入出力バッファセルの
下地を入れ替える変更結果再現手段37の動作について
説明しているが、下辺側の入出力バッファセルの下地に
ついては上辺側の処理と同じ、また、左(右)辺側につ
いては、フローチャート中のx座標をy座標と読み変え
ればよいので、下辺側及び左右辺側についての動作の説
明を省略する。
【0030】まず、上辺側に配置されたn個の入出力バ
ッファセルの下地について、配置座標のx座標の小さい
順に、1からnまで番号を付ける(ステップST1
7)。次に、変更結果保存情報34に保存されている、
入出力バッファセルの下地について未処理のものが存在
するか否かを判断する(ステップST18)。ここで、
YESの場合は、未処理の入出力バッファセルの下地が
存在するので、ステップST19へ進み、NOの場合は
未処理の入出力バッファセルの下地が存在しないので、
このフローチャートを終了する。次に、ステップST1
9では、変更結果保存情報34に保存された、対話編集
手段38によって変更のあった入出力バッファセルの下
地の相対位置(m(<=n)番目と保存されている)を
取り出し、上辺側に並ぶ入出力バッファセルの下地の
内、m番目の入出力バッファセルの下地を削除し、変更
結果保存手段34に記憶されている編集データから取り
出した入出力バッファセルの下地を配置する。ただし、
入れ替えた後、入出力バッファセルの下地同士が重なる
場合、または下地同士の隙間が最小許容間隔より広い場
合は、入出力バッファセルの下地同士の隙間が最小許容
間隔になるように配置し直す。これは、従来も基本ベー
スアレイの自動作成時に行われているのと同様のもので
ある。
【0031】以上の説明で明らかなように、この発明の
ベースアレイデータ生成装置によれば、既存編集結果を
用いて、チップサイズ変更後のベースアレイデータの入
出力バッファセルの編集を自動的に行うことができ、ベ
ースアレイの開発を容易にすることができる。このよう
にして、入れ替えられた入出力バッファセルの種類や形
状は、チップサイズ変更前に行われた対話編集の結果に
依存しており、一種類ではなく、多種にわたるのが通常
であり、下地の種類や形状も多種にわたる。また、配置
される入出力バッファセルの向きも、対話編集の結果に
依存して下地の回転が行われるため、一辺の入出力バッ
ファセルの下地が全て同じ向きとは限らない。また、入
出力バッファセルの下地の間隔も、入出力バッファセル
の種類に依存しており、等間隔となるとは限らない。入
出力バッファセルの下地の間隔も、対話編集の結果が反
映されたものとなっている。さらに、入出力バッファセ
ルの配置数も、基本ベースアレイデータの入出力バッフ
ァセルを入れ替える前と後とでは異なる場合がある。例
えば、対話編集において、2つの入出力バッファセルの
下地を一つの入出力バッファセルの下地と置き換える場
合がある。その場合には、ベースアレイ自動生成手段3
6が出力する基本ベースアレイデータの入出力バッファ
セルの配置数と、チップサイズ変更後の対話編集の基と
なる、変更結果再現手段37が出力するベースアレイデ
ータの入出力バッファセルの配置数とは異なる。
【0032】
【発明の効果】以上のように、請求項1記載の発明のエ
ンベッデッドアレイ用レイアウト設計支援システムによ
れば、自動サイズ変更手段が、対話編集手段での編集が
終了した後にベースアレイのサイズ変更が必要になった
ときに、変更後のサイズに対応するとともに、カスタマ
イズされた入出力バッファセルの下地種類、個数、及び
相対位置が反映され、しかも該入出力バッファセル以外
の下地は標準的に配置されているベースアレイデータを
基本ベースアレイに替えて対話編集手段に自動的に供給
するので、基本ベースアレイの状態から対話編集手段に
よって入出力バッファセルの種類や配置等を前回カスタ
マイズした状態まで編集する手間が省け、設計時間を短
縮することができるという効果がある。
【0033】請求項2記載の発明のエンベッデッドアレ
イ用レイアウト設計支援システムによれば、変更後のチ
ップサイズに合わせて基本ベースアレイ自動生成手段で
自動的に生成した基本ベースアレイデータを、変更結果
再現手段が、変更結果保存手段に保存されている編集デ
ータを基に、基本ベースアレイデータの入出力バッファ
セルに関するデータを変更するよう構成され、対話編集
手段での編集が終了した後にチップサイズの変更があっ
たとき、変更後のサイズに合わせて基本ベースアレイ自
動生成手段が新たな基本ベースアレイデータを生成し、
変更結果再現手段が、変更結果保存手段が保存している
編集データに合わせて該新たな基本ベースアレイデータ
を変更して対話編集手段に供給するので、対話編集手段
を用いてカスタマイズした際の入出力バッファセルの下
地種類、個数、及び相対位置が反映されたベースアレイ
データの供給を自動的に行うことができるという効果が
ある。
【0034】請求項3記載の発明のエンベッデッドアレ
イ用レイアウト設計支援システムによれば、変更結果保
存手段に保存されているカスタマイズされた入出力バッ
ファセルの下地に関する編集データと、新たな基本ベー
スアレイデータの入出力バッファセルのうちのカスタマ
イズされた入出力バッファセルに対応するものの下地に
関する編集データとを、個数及び相対位置に合わせて入
れ替えるので、対話編集手段を用いてカスタマイズした
際の入出力バッファセルの下地種類、個数、及び相対位
置が反映されたベースアレイデータの自動生成を容易に
実現できるという効果がある。
【0035】請求項4記載の発明のベースアレイのマス
クデータ生成装置によれば、変更後のチップサイズに合
わせて基本マスクデータ自動生成手段で自動的に生成し
た基本マスクデータを、変更結果再現手段が、変更結果
保存手段が保存している編集データに合わせて新たな基
本マスクデータに変更を加えて対話編集手段に供給する
ので、対話編集手段を用いてカスタマイズした際の入出
力バッファセルの下地種類、個数、及び相対位置が反映
されたベースアレイデータの供給を自動的に行うことが
できるという効果がある。
【0036】請求項5記載の発明のベースアレイのマス
クデータ生成装置によれば、変更結果保存手段に保存さ
れているカスタマイズされた入出力バッファセルの下地
と、新たな基本マスクデータの入出力バッファセルのう
ちのカスタマイズされた入出力バッファセルに対応する
ものの下地とを、個数及び相対位置に合わせて入れ替え
るので、対話編集手段を用いてカスタマイズした際の入
出力バッファセルの下地種類、個数、及び相対位置が反
映されたベースアレイデータの自動生成を容易に実現で
きるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるエンベッデッ
ドアレイ用レイアウト設計支援システムベースアレイの
マスクデータ生成装置を示すブロック図である。
【図2】 図1に示したベースアレイ生成ツールの構成
を示すブロック図である。
【図3】 図1に示したエンベッデッドアレイ用レイア
ウト設計支援システムの動作を示すフローチャートであ
る。
【図4】 ベースアレイ自動生成手段により生成された
ベースアレイのレイアウト図である。
【図5】 この発明の実施の形態2によるベースアレイ
のマスクデータ生成装置の構成を示すブロック図であ
る。
【図6】 図5に示したベースアレイのマスクデータ生
成装置の動作を示すフローチャートである。
【図7】 図6に示したベースアレイの変更手順の一例
を示すフローチャートである。
【図8】 エンベッデッドアレイ用ベースアレイのマス
クパターンを示すレイアウト図である。
【図9】 従来のマスクデータ生成装置の構成を示すブ
ロック図である。
【符号の説明】
10 ベースアレイ生成ツール、11 フロアプラン
ナ、12 高速配置配線ツール、20 基本ベースアレ
イ自動生成手段、21 対話編集手段、22 カスタマ
イズデータ保存型自動サイズ変更手段、23 EA設計
用データ生成手段、24 下地編集手段、25 メガセ
ル配置位置指定手段、26 電源・クロック配線編集手
段、30 生成規則保存手段、31 チップサイズ決定
情報保存手段、32 部品情報保存手段、33 部品マ
スクマスクデータ保存手段、34変更結果保存手段、3
5 入力データ読み出し手段、36 ベースアレイ自動
生成手段、37 変更結果再現手段、38 対話編集手
段、39 ベースアレイのマスクデータ生成装置。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 各種の下地が標準的に配置された基本ベ
    ースアレイデータを用いて、ベースアレイのカスタマイ
    ズを対話的に行うための対話編集手段を備え、前記対話
    編集手段によってカスタマイズされたベースアレイに関
    するベースアレイデータによりフロアプラニングや配置
    配線を行うレイアウト設計支援システムにおいて、 前記対話編集手段での編集が終了した後にベースアレイ
    のサイズ変更が必要になったときに、変更後のサイズに
    対応するとともに、カスタマイズされた入出力バッファ
    セルの下地種類、個数、及び相対位置が反映され、しか
    も該入出力バッファセル以外の下地は標準的に配置され
    ているベースアレイデータを前記基本ベースアレイデー
    タに替えて前記対話編集手段に自動的に供給する自動サ
    イズ変更手段をさらに備える、エンベッデッドアレイ用
    レイアウト設計支援システム。
  2. 【請求項2】 指定されたチップサイズに合わせて基本
    ベースアレイデータを自動的に生成する基本ベースアレ
    イ自動生成手段をさらに備え、 前記自動サイズ変更手段は、 前記対話編集手段を用いて編集した際、カスタマイズさ
    れた入出力バッファセルの下地種類、個数、及び相対位
    置に関する編集データを保存する変更結果保存手段と、 前記変更結果保存手段に保存されている前記編集データ
    を基に、基本ベースアレイデータの入出力バッファセル
    に関するデータを変更する変更結果再現手段とを備え、 前記対話編集手段での編集が終了した後にチップサイズ
    の変更があったとき、変更後のサイズに合わせて前記基
    本ベースアレイ自動生成手段が新たな基本ベースアレイ
    データを生成し、 前記変更結果再現手段が、前記変更結果保存手段が保存
    している前記編集データに合わせて該新たな基本ベース
    アレイデータを変更して前記対話編集手段に供給するこ
    とを特徴とする、請求項1記載のエンベッデッドアレイ
    用レイアウト設計支援システム。
  3. 【請求項3】 前記変更結果再現手段は、 前記変更結果保存手段に保存されている前記カスタマイ
    ズされた入出力バッファセルの下地に関する編集データ
    と、前記新たな基本ベースアレイデータの入出力バッフ
    ァセルのうちの前記カスタマイズされた入出力バッファ
    セルに対応するものの下地に関する編集データとを、前
    記個数及び前記相対位置に合わせて入れ替えることを特
    徴とする、請求項2記載のエンベッデッドアレイ用レイ
    アウト設計支援システム。
  4. 【請求項4】 チップサイズを決定するための情報、部
    品の大きさの情報、部品のマスクデータ、及び部品の配
    列規則に関する初期データを入力するための入力データ
    読み出し手段と、 前記入力データ読み出し手段が入力した前記初期データ
    に基づいて下地を配列して基本マスクデータを生成する
    基本マスクデータ自動生成手段と、 前記基本マスクデータ自動生成手段が生成した前記基本
    マスクデータあるいは変更されたマスクデータを表示し
    て対話編集するための対話編集手段と、 前記対話編集手段における編集結果に対応するベースア
    レイ製造用のマスクデータを出力するマスクデータ書き
    出し手段と、 前記対話編集手段を用いて編集した際、カスタマイズさ
    れた入出力バッファセルの下地種類、個数、及び相対位
    置に関する編集データを保存する変更結果保存手段と、 前記変更結果保存手段に保存されている前記編集データ
    を基に、基本マスクデータの入出力バッファセルに関す
    る下地を変更する変更結果再現手段とを備え、 前記対話編集手段での編集が終了した後にチップサイズ
    の変更があったとき、そのサイズに合わせて前記基本マ
    スクデータ自動生成手段が新たな基本マスクデータを生
    成し、 前記変更結果再現手段が、前記変更結果保存手段が保存
    している前記編集データに合わせて該新たな基本マスク
    データに変更を加えて前記対話編集手段に供給すること
    を特徴とする、ベースアレイのマスクデータ生成装置。
  5. 【請求項5】 前記変更結果再現手段は、 前記変更結果保存手段に保存されている前記カスタマイ
    ズされた入出力バッファセルの下地と、前記新たな基本
    マスクデータの入出力バッファセルのうちの前記カスタ
    マイズされた入出力バッファセルに対応するものの下地
    とを、前記個数及び前記相対位置に合わせて入れ替える
    ことを特徴とする、請求項4記載のベースアレイのマス
    クデータ生成装置。
JP7315548A 1995-12-04 1995-12-04 エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置 Pending JPH09160941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7315548A JPH09160941A (ja) 1995-12-04 1995-12-04 エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7315548A JPH09160941A (ja) 1995-12-04 1995-12-04 エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置

Publications (1)

Publication Number Publication Date
JPH09160941A true JPH09160941A (ja) 1997-06-20

Family

ID=18066675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7315548A Pending JPH09160941A (ja) 1995-12-04 1995-12-04 エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置

Country Status (1)

Country Link
JP (1) JPH09160941A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501443A (ja) * 2007-10-17 2011-01-06 ラピッド・ブリッジ・エルエルシー 半導体装置メタルプログラマブルプーリング及びダイ
CN112949248A (zh) * 2021-02-23 2021-06-11 广芯微电子(广州)股份有限公司 一种芯片顶层狭长通道的自动布线方法、装置及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501443A (ja) * 2007-10-17 2011-01-06 ラピッド・ブリッジ・エルエルシー 半導体装置メタルプログラマブルプーリング及びダイ
US8392865B2 (en) 2007-10-17 2013-03-05 Qualcomm Incorporated Semiconductor device metal programmable pooling and dies
CN112949248A (zh) * 2021-02-23 2021-06-11 广芯微电子(广州)股份有限公司 一种芯片顶层狭长通道的自动布线方法、装置及存储介质

Similar Documents

Publication Publication Date Title
JP3299842B2 (ja) 半導体集積回路の配置配線方法および装置
TW486821B (en) Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
JP2004502259A (ja) 階層型金属末端、包囲、および曝露をチェックする方法およびシステム
KR930011055B1 (ko) 반도체 집적회로의 레이아우트패턴(layout pattern)의 작성방법 및 작성장치
US11334705B2 (en) Electrical circuit design using cells with metal lines
JP2001357090A (ja) 論理合成方法及び論理合成装置
JP3629250B2 (ja) 半導体集積回路のレイアウト方法及び半導体集積回路
JP2010257164A (ja) 半導体集積回路装置の設計方法およびプログラム
JP4794130B2 (ja) マスクパターンデータ自動補正方法及びそのプログラム
US20060085778A1 (en) Automatic addition of power connections to chip power
US6487707B1 (en) Layout design system of semiconductor ic device, layout design method of semiconductor ic device and computer-readable recording medium on which programs for allowing computer to execute respective means in the system or respective steps in the method are recorded
JPH09160941A (ja) エンベッデッドアレイ用レイアウト設計支援システム及びベースアレイのマスクデータ生成装置
US20100152876A1 (en) Method for generating layout pattern of semiconductor device and layout pattern generating apparatus
US6734046B1 (en) Method of customizing and using maps in generating the padring layout design
JPH0574942A (ja) レイアウトパターン設計用cad装置
JP2007072995A (ja) レイアウト装置、自動配置配線方法および半導体集積回路製造方法
US5533179A (en) Apparatus and method of modifying hardware description language statements
JP7059157B2 (ja) レイアウト設計装置及びレイアウト設計用プログラム
JPH10124567A (ja) 半導体デバイス設計支援装置
JP3476688B2 (ja) ネットリスト生成方法及びネットリスト生成装置
JP3824203B2 (ja) 電気電子回路の結線図作成装置
JPH06188312A (ja) 半導体集積回路の製造方法
JP4248925B2 (ja) 自動フロアプラン決定方法
EP1650688A1 (en) Automatic addition of power connections to chip power supply network

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019