JP2002091507A - 制御システム及びセンサ信号変化通知回路 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、ＣＰＵがセンサのセンサ状態デ
ータに変化が起こっていようが変化が起こっていまい
と、常にセンサを監視する必要がなく、ＣＰＵの負荷を
軽減することができる。 【解決手段】 この発明は、複数のセンサに対する現在
のそれぞれのセンサ状態データと、所定時間前のそれぞ
れのセンサ状態データとを比較することにより、上記各
センサごとに変化が生じているか否かを判断し、この判
断結果に基づいて、上記複数のセンサのそれぞれに対応
して変化が生じているか否かを示すデータを記憶し、こ
の記憶内容に基づいて、上記複数のセンサの少なくとも
１つのセンサ状態データが変化している場合に、この変
化を示すデータと、センサ状態データが変化しているセ
ンサを示すデータとをＣＰＵへ通知するようにしたもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のセンサか
らのセンサ状態データに基づいて種々の制御を行う制御
素子を有する制御システムと、上記制御システムにより
用いられるセンサ信号変化通知回路に関する。

【０００２】

【従来の技術】従来、媒体、たとえば紙葉類を搬送する
媒体搬送装置（ユニット制御システム）は、取込部、搬
送部、集積部の各ユニットと、これらの各ユニットを制
御する主制御部から構成されている。

【０００３】上記各ユニットには、それぞれ媒体の位置
や状態等を検知するために多数のセンサ（例えば、光学
センサ等）、及び上記主制御部により制御されるドライ
ブ回路によって駆動されるパルスモータ、アクチュエー
タが装備されている。

【０００４】また、各ユニットには、上記センサからの
センサ状態データを上記主制御部からの同期信号に基づ
いて主制御部へ送信する送信回路と、主制御部からのド
ライブ信号に基づいて制御される上記ドライブ回路とか
らなるユニット制御部を有している。

【０００５】このようなユニット制御システムの主制御
部において、各ユニットごとの各センサのセンサ状態デ
ータを１、０の状態で記憶するメモリを有し、このメモ
リの各記憶内容に基づいてＣＰＵは種々の状態を判断し
ている。

【０００６】この場合、ＣＰＵはセンサの変化情報を知
るために、メモリの内容を周期的に読取ることにより実
現している。たとえば、タイマーによる割込みを使い、
メモリの内容を周期的に読取ることにより、常にセンサ
の変化が起こっていないか否かを判定するようになって
いる。

【０００７】このような従来の方法では、センサの変化
が起こっていようと起こっていまいと、ＣＰＵが常にセ
ンサの状態を監視しなけれならず、ＣＰＵに余計な負荷
がかかってしまうという問題があった。

【０００８】

【発明が解決しようとする課題】上記したように、複数
のセンサからのセンサ状態データに基づいて種々の制御
を行う制御素子を有する制御システムにおいて、制御素
子が常にセンサの状態を監視しなけれならず、制御素子
に余計な負荷がかかってしまうという問題があった。

【０００９】この発明は、複数のセンサからのセンサ状
態データに基づいて種々の制御を行う制御素子を有する
制御システムにおいて、制御素子が常にセンサの状態を
監視する必要がなく、制御素子の負荷が軽減できる制御
システム及びセンサ信号変化通知回路を提供することを
目的としている。

【００１０】

【課題を解決するための手段】この発明の制御システム
は、複数のセンサからのセンサ状態データに基づいて種
々の制御を行う制御システムにおいて、センサ状態デー
タを出力する複数のセンサと、これらのセンサからのセ
ンサ状態データを所定時間間隔ごとに更新記憶する記憶
手段と、この記憶手段に記憶されているセンサのセンサ
状態データに基づいて種々の制御を行う制御素子と、上
記複数のセンサのセンサ状態データの変化を判断するセ
ンサ信号変化判断回路とを具備し、上記センサ信号変化
判断回路が、上記記憶手段の更新記憶前の記憶データと
更新記憶後の記憶データとを比較することにより、上記
センサのセンサ状態データが変化しているか否かを判断
する判断手段と、この判断手段により上記センサのセン
サ状態データが変化していると判断した際に、状態変化
信号と変化しているセンサを示すデータとを上記制御素
子へ出力する出力手段とを有し、上記制御素子が、上記
センサ信号変化判断回路からの状態変化信号と変化して
いるセンサを示すデータとに基づいて種々の制御を行う
制御手段を有するものである。

【００１１】この発明の制御システムは、複数のセンサ
からのセンサ状態データに基づいて種々の制御を行うも
のにおいて、センサ状態データを出力する複数のセンサ
と、これらのセンサからのセンサ状態データを所定時間
間隔ごとに更新記憶する第１の記憶手段と、この第１の
記憶手段に記憶されているセンサのセンサ状態データに
基づいて種々の制御を行う制御素子と、上記複数のセン
サのセンサ状態データの変化を判断するセンサ信号変化
判断回路とを具備し、上記センサ信号変化判断回路が、
上記第１の記憶手段の更新記憶前の記憶データと更新記
憶後の記憶データとを比較することにより、上記各セン
サのセンサ状態データがそれぞれ変化しているか否かを
記憶する第２の記憶手段と、この第２の記憶手段の記憶
内容により上記センサのセンサ状態データが変化してい
ることを示す状態変化信号を上記制御素子へ通知する第
１の通知手段と、この第１の通知手段に応答して供給さ
れるリード信号に基づいて、上記第２の記憶手段に記憶
されているセンサ状態データが変化しているセンサを示
すデータを上記制御素子へ通知する第２の通知手段とを
有し、上記制御素子が、上記センサ信号変化判断回路か
ら通知される状態変化信号に基いて、リード信号を上記
センサ信号変化判断回路へ出力する出力手段と、この出
力手段に応答して通知されるセンサ状態データが変化し
ているセンサを示すデータに基づいて種々の制御を行う
制御手段とを有するものである。

【００１２】この発明の制御システムは、複数のセンサ
からのセンサ状態データに基づいて種々の制御を行う制
御素子を有するものにおいて、上記各センサからのセン
サ状態データを所定時間間隔ごとに更新記憶する記憶手
段と、この記憶手段の更新記憶前の記憶データと更新記
憶後の記憶データとを比較することにより、上記センサ
からのセンサ状態データが変化しているか否かを判断す
る判断手段と、この判断手段により上記センサからのセ
ンサ状態データが変化していると判断した際に、状態変
化信号と変化しているセンサを示すデータとを上記制御
素子へ出力する出力手段とを具備し、上記制御素子が、
上記出力手段により出力された状態変化信号と変化して
いるセンサを示すデータとに基づいて制御を行う制御手
段を有するものである。

【００１３】この発明の制御システムは、複数のセンサ
を有し、種々の処理を行う複数のユニットと、これらの
各ユニットをそれぞれ制御する複数のユニット制御部
と、これらのユニット制御部と接続され、上記各ユニッ
トの全体を制御する主制御部とからなるものにおいて、
上記ユニット制御部が、上記ユニットの複数のセンサか
らのセンサ状態データを上記主制御部へ出力する出力手
段を有し、上記主制御部が、上記ユニット制御部からの
各センサごとのセンサ状態データを所定時間間隔ごとに
更新記憶する記憶手段と、この記憶手段に記憶されてい
るセンサのセンサ状態データに基づいて種々の制御を行
う制御素子と、上記複数のセンサのセンサ状態データの
変化を判断するセンサ信号変化判断回路とを具備し、上
記センサ信号変化判断回路が、上記記憶手段の更新記憶
前の記憶データと更新記憶後の記憶データとを比較する
ことにより、上記センサのセンサ状態データが変化して
いるか否かを判断する判断手段と、この判断手段により
上記センサのセンサ状態データが変化していると判断し
た際に、状態変化信号と変化しているセンサを示すデー
タとを上記制御素子へ出力する出力手段とを有し、上記
制御素子が、上記センサ信号変化判断回路からの状態変
化信号と変化しているセンサを示すデータとに基づいて
種々の制御を行う制御手段を有するものである。

【００１４】この発明のセンサ信号変化通知回路は、複
数のセンサに対する現在のそれぞれのセンサ状態データ
を記憶する第１の記憶手段と、上記複数のセンサに対す
る所定時間前のそれぞれのセンサ状態データを記憶する
第２の記憶手段と、上記第１の記憶手段に記憶されてい
る現在のセンサ状態データと上記第２の記憶手段に記憶
されている所定時間前のセンサ状態データとを上記各セ
ンサごとに比較することにより、上記各センサごとに変
化が生じているか否かを判断する判断手段と、この判断
手段の判断結果に基づいて、上記複数のセンサのそれぞ
れに対応して変化が生じているかを否か示すデータを記
憶する第３の記憶手段と、この第３の記憶手段の記憶内
容に基づいて、上記複数のセンサの少なくとも１つのセ
ンサ状態データが変化している場合に、この変化を示す
データを通知する第１の通知手段と、上記第３の記憶手
段に記憶されている上記センサごとに変化が生じている
ことを示すデータに基づいて、センサ状態データが変化
しているセンサを示すデータを通知する第２の通知手段
とを有するものである。

【００１５】この発明のセンサ信号変化通知回路は、複
数のセンサに対する現在のそれぞれのセンサ状態データ
を記憶する第１の記憶手段と、上記複数のセンサに対す
る所定時間前のそれぞれのセンサ状態データを記憶する
第２の記憶手段と、上記第１の記憶手段に記憶されてい
る現在のセンサ状態データと上記第２の記憶手段に記憶
されている所定時間前のセンサ状態データとを上記各セ
ンサごとに比較することにより、上記各センサごとに変
化が生じているか否かを判断する判断手段と、この判断
手段の判断結果に基づいて、上記複数のセンサのそれぞ
れに対応して変化が生じているかを否か示すデータを記
憶する第３の記憶手段と、この第３の記憶手段の記憶内
容に基づいて、上記複数のセンサの少なくとも１つのセ
ンサ状態データが変化している場合に、この変化を示す
データを通知する第１の通知手段と、上記第３の記憶手
段に記憶されている上記センサごとに変化が生じている
ことを示すデータに基づいて、センサ状態データが変化
しているセンサを示すデータを通知する第２の通知手段
と、この第２の通知手段により通知された上記第３の記
憶手段に記憶されている上記センサごとに変化が生じて
いることを示すデータを変化が生じていないデータに変
更する変更手段とを有するものである。

【００１６】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態のユニット制御システムを説明する。

【００１７】この発明のユニット制御システムとして図
１に示す媒体搬送制御システムを例に説明する。

【００１８】この媒体搬送制御システム１は、全体を制
御する主制御部２と、この主制御部２とシリアル回線３
により接続され、主制御部２により制御される複数のユ
ニット４ａ、…により構成されている。

【００１９】上記各ユニット４ａ、４ｂ、…は、媒体
（紙葉類等）を取込む取込部、この取込部で取込んだ媒
体を搬送する搬送部、この搬送部で搬送される媒体を集
積する集積部等で構成され、最大１６個まで接続可能で
ある。

【００２０】上記ユニット４ａ、…には、それぞれ複数
のセンサＳａ、…、パルスモータＰ、ソレノイドＳ、ユ
ニット制御部５ａ、…が設けられている。

【００２１】上記センサＳａ、…は、媒体（紙葉類等）
の位置や状態等を検知するための光学センサ等であり、
パルスモータＰは、媒体の搬送系駆動用であり、ソレノ
イドＳは、媒体を振り分ける振分ゲートを駆動するもの
であり、ユニット制御部５ａ、…は、それぞれセンサＳ
ａ、…のセンサ状態データを主制御部２に伝送したり、
主制御部２からのコマンドを受付けこのコマンドに基づ
いてパルスモータＰ、ソレノイドＳ等を駆動するもので
ある。上記センサＳａ、…は、最大１６個設けることが
できるようになっている。

【００２２】上記主制御部２と上記各ユニット４ａ、…
のユニット制御部５ａ、…とは、上記シリアル回線３に
より並列に接続されている。このシリアル回線３は６本
の信号線３ａ、…３ｆにより構成されている。信号線３
ａは、主制御部２からのクリア信号をユニット制御部５
ａ、…に伝送し、信号線３ｂは、主制御部２からの同期
信号ＳＹＮＣをユニット制御部５ａ、…に伝送し、信号
線３ｃは、主制御部２からのアドレスと出力ポートデー
タをユニット制御部５ａ、…に伝送し、信号線３ｄは、
ユニット制御部５ａ、…からのセンサ状態データ（後述
する比較結果メモリの記憶内容）を主制御部２に伝送
し、信号線３ｅは、主制御部２からのアドレスとコマン
ドデータをユニット制御部５ａ、…に伝送し、信号線３
ｆは、ユニット制御部５ａ、…からのエコーバックデー
タ、レスポンスデータ、センサレベルデータを主制御部
２に伝送するものである。上記主制御部２は、図２に示
すように、全体を制御するＣＰＵ１１、制御プログラム
が記憶されているメモリ１２、ＳＹＮＣ発生部１３、タ
イミング信号発生部１４、シリアル−パラレル変換器１
５、１７、パラレル−シリアル変換器１６、１８、コマ
ンドメモリ１９、レスポンスメモリ２０、ポートデータ
メモリ２１、セレクタ２２、センサオン／オフ状態メモ
リ２３、センサ信号変化判断回路（センサ信号変化通知
回路）２４、クロック発生部２５、分周器２６、及びア
ドレス発生部２７からなり、ＡＣＩＣで構成されてい
る。

【００２３】上記ＣＰＵ１１は、電源投入時にクリア信
号を発生し、主制御部２の各部をクリアするとともに、
信号線３ａを介して各ユニット制御部５ａ、…に伝送す
る。

【００２４】ＳＹＮＣ発生部１３は、クロック発生部２
５からの基準クロックに基づいて、各ユニット４ａ、４
ｂ、…の伝送タイミング用の同期信号ＳＹＮＣを出力す
るものである。この同期信号ＳＹＮＣは、図３の（ａ）
（ｂ）（ｃ）に示すように、１６μｓｅｃのローレベル
の後、６４μｓｅｃのハイレベルとなる、１サイクルが
８０μｓｅｃの信号であり、この１サイクルずつが各ユ
ニット４ａ、４ｂ、…（のユニット制御部５ａ、…）の
伝送タイミングとなっている。

【００２５】すなわち、各ユニット４ａ、４ｂ、…のユ
ニット制御部５ａ、…が時分割でシリアル回線３を使用
することにより、データ伝送が行われるようになってい
る。この例では、ユニット制御部５ａ、…の数が１６で
の伝送の周期は１２８０μｓｅｃであり、１ユニット制
御部の伝送時間は８０μｓｅｃとなる。ただし、ユニッ
ト制御部のアドレス指定の時間（同期信号ＳＹＮＣがロ
ーレベル）の間は、データが伝送できないため、実際に
伝送に使える時間は６４μｓｅｃとなる。

【００２６】この例では、１個の１ユニット制御部に１
６個のセンサを接続できる構成を考慮しているため、１
センサ分の伝送時間は４μｓｅｃとなっている。

【００２７】主制御部２側では、信号線３ｂに伝送され
る同期信号ＳＹＮＣがローレベルの間ごとに、ユニット
制御部５ａ、…を順次選択するためのアドレスデータが
信号線３ｃに出力されるようになっている。ユニット制
御部５ａ、…側では、信号線３ｂを介して伝送される同
期信号ＳＹＮＣがローレベルの間ごとに、信号線３ｃを
介して伝送されるデータを監視し、自分のアドレスと一
致すると、センサ状態データ（後述する比較結果メモリ
の記憶内容）を信号線３ｄに伝送するようになってい
る。また、上記アドレスに続けて伝送される出力ポート
データを受入れるようになっている。

【００２８】また、ユニット制御部５ａ、…側では、信
号線３ｂを介して伝送される同期信号ＳＹＮＣがローレ
ベルの間ごとに、信号線３ｅを介して伝送されるデータ
を監視し、自分のアドレスと一致すると、このアドレス
に続けて伝送されるコマンドデータを受入れるようにな
っている。

【００２９】タイミング信号発生部１４は、ＳＹＮＣ発
生部１３からの同期信号ＳＹＮＣとクロック発生部２５
からの基準クロックとに基づいて、データ伝送用のタイ
ミング信号を発生するものであり、４μｓｅｃごとにタ
イミング信号を出力するものである。このタイミング信
号発生部１４からのタイミング信号はシリアル−パラレ
ル変換器１５、１７、パラレル−シリアル変換器１６、
１８に供給される。

【００３０】シリアル−パラレル変換器１５は、タイミ
ング信号発生部１４からのタイミング信号に基づいて、
信号線３ｄからのシリアルデータを１６ビットのパラレ
ルデータ（センサ状態データ、検知信号）に変換するも
のである。シリアル−パラレル変換器１５からのパラレ
ルデータはセレクタ２２に供給される。

【００３１】シリアル−パラレル変換器１７は、タイミ
ング信号発生部１４からのタイミング信号に基づいて、
信号線３ｆからのシリアルデータを１６ビットのパラレ
ルデータ（レスポンスデータ）に変換するものである。
シリアル−パラレル変換器１７からのパラレルデータは
レスポンスメモリ２０に供給される。

【００３２】パラレル−シリアル変換器１６は、タイミ
ング信号発生部１４からのタイミング信号に基づいて、
アドレス発生部２７からの４ビットのアドレスデータと
コマンドメモリ１９からの１６ビットのパラレルデータ
（コマンドテータ）とをシリアルデータに変換するもの
である。パラレル−シリアル変換器１６からのシリアル
データは信号線３ｅにより伝送される。

【００３３】パラレル−シリアル変換器１８は、タイミ
ング信号発生部１４からのタイミング信号に基づいて、
アドレス発生部２７からの４ビットのアドレスデータと
ポートデータメモリ２１からの１６ビットのパラレルデ
ータ（ポートデータ）とをシリアルデータに変換するも
のである。パラレル−シリアル変換器１８からのシリア
ルデータは信号線３ｃにより伝送される。

【００３４】コマンドメモリ１９は、ＣＰＵ１１からの
コマンドに対応して記憶されているコマンドデータを記
憶するものである。コマンドデータとしては、ソレノイ
ド駆動コマンド、モータ駆動コマンド、センサの読取り
コマンド、センサレベルの書換えコマンド等がある。

【００３５】レスポンスメモリ２０は、シリアル−パラ
レル変換器１７からのレスポンスデータを記憶するもの
であるポートデータメモリ２１は、ＣＰＵ１１からのポ
ートデータを記憶するものである。

【００３６】セレクタ２２は、シリアル−パラレル変換
器１５から供給されるユニット制御部５ａ、…ごとの１
６ビットのセンサ状態データを、アドレス発生部２７か
らの４ビットのアドレスデータに基づいて選択されるユ
ニット制御部５ａ（５ｂ、…）に対応するセンサオン／
オフ状態メモリ２３のアドレスに出力するものである。

【００３７】たとえば、ユニット制御部５ａの各センサ
Ｓａ、…に対する１６ビットのセンサ状態データが、そ
れぞれセンサオン／オフ状態メモリ２３の「０」アドレ
スから「１５」アドレスに出力され、ユニット制御部５
ｂの各センサＳａ、…に対する１６ビットのセンサ状態
データが、それぞれセンサオン／オフ状態メモリ２３の
「１６」アドレスから「３１」アドレスに出力され、…
……、ユニット制御部５ｐの各センサＳａ、…に対する
１６ビットのセンサ状態データが、それぞれセンサオン
／オフ状態メモリ２３の「２４０」アドレスから「２５
５」アドレスに出力される。

【００３８】センサオン／オフ状態メモリ２３は、セレ
クタ２２から供給されるユニット４ａ、…のユニット制
御部５ａ、…に対応する各センサＳａ、…のセンサ状態
データ（１、０信号）をビット単位のアドレスに記憶す
るものである。すなわち、２５６ビットにより２５６個
分のセンサＳａ、…に対する「１信号」あるいは「０信
号」を記憶するものである。

【００３９】クロック発生部２５は、図示しない発振器
からの信号によりＣＰＵ１１用の基準クロックを発生す
るものである。このクロック発生部２５からの基準クロ
ックはＣＰＵ１１、ＳＹＮＣ発生部１３、分周器２６等
に出力されるようになっている。

【００４０】分周器２６は、クロック発生部２５からの
基準クロックを分周したクロックをセンサオン／オフ状
態メモリ２３、センサ信号変化判断回路２４に出力する
ものである。クロックとしては各ユニット４ａ、…に対
する１伝送周期と同じ１２８０μｓｅｃ周期のもの、あ
るいは（１２８０×ｎ）μｓｅｃ周期のものとなってい
る。（ｎは２以上の整数）アドレス発生部２７は、ＳＹ
ＮＣ発生部１３からの同期信号ＳＹＮＣがローレベルの
間ごとに、ユニット制御部５ａ、…を順次選択するため
のアドレスデータを出力するものである。このアドレス
発生部２７からのアドレスデータはパラレル−シリアル
変換器１６、１８、セレクタ２２に供給される。

【００４１】上記センサ信号変化判断回路２４は、対応
するユニット４ａ、…の各センサＳａ、…のセンサ状態
データ（検知信号）が変化しているか否かを判断するも
のである。

【００４２】このセンサ信号変化判断回路２４は、各セ
ンサＳａ、…のセンサ状態データの変化を判断した際、
状態変化信号と変化しているセンサを示すデータとをＣ
ＰＵ１１へ出力するものである。変化しているセンサを
示すデータとしては、変化位置メモリ部５４（後述す
る）のアドレスがＣＰＵ１１へ出力されることにより、
このアドレスに対応するセンサ（Ｓａ）のセンサ番号が
ＣＰＵ１１にて判断されるようになっている。

【００４３】センサ信号変化判断回路２４は、図４に示
すように、今回のセンサオン／オフ状態メモリ５１、前
回のセンサオン／オフ状態メモリ５２、比較器５３、変
化位置メモリ部５４、オア回路５５、ステータスレジス
タ５６、エンコーダ５７、セレクタ５８、リセット回路
５９により構成されている。

【００４４】今回のセンサオン／オフ状態メモリ５１
は、センサオン／オフ状態メモリ２３から供給される今
回のタイミングでのセンサオン／オフ状態メモリ２３の
記憶内容つまりユニット４ａ、…の各センサＳａ、…の
センサ状態データ（１、０信号）を記憶するものであ
る。

【００４５】前回のセンサオン／オフ状態メモリ５２
は、今回のセンサオン／オフ状態メモリ５１から供給さ
れる前回のタイミングでのセンサオン／オフ状態メモリ
２３の記憶内容つまりユニット４ａ、…の各センサＳ
ａ、…のセンサ状態データ（１、０信号）を記憶するも
のである。

【００４６】たとえば、上記分周器２６からのクロック
（１２８０μｓｅｃ、あるいはその整数倍の周期）に基
づいて、センサオン／オフ状態メモリ２３の記憶内容が
今回のセンサオン／オフ状態メモリ５１に記憶され、今
回のセンサオン／オフ状態メモリ５１の記憶内容が前回
のセンサオン／オフ状態メモリ５２に記憶されるように
なっている。

【００４７】今回のセンサオン／オフ状態メモリ５１の
各ビットごとの出力と前回のセンサオン／オフ状態メモ
リ５２の各ビットごとの出力は、比較器５３に供給され
る。

【００４８】比較器５３は、今回のセンサオン／オフ状
態メモリ５１の各ビットごとの出力と前回のセンサオン
／オフ状態メモリ５２の各ビットごとの出力とを比較
し、この比較結果を変化位置メモリ部５４に出力するも
のである。

【００４９】この比較器５３は、ＣＰＵ１１からのモー
ド設定信号により４つのモードに切り換えられるように
なっている。このモード設定信号は２ビット構成であ
り、「００」「０１」「１０」「１１」により４つのモ
ードが設定されるようになっている。

【００５０】モード設定信号が「００」場合、比較結果
を出力しないモードである。

【００５１】モード設定信号が「０１」場合、前回のセ
ンサ状態データが「０」で今回のセンサ状態データが
「１」の際、あるいは前回のセンサ状態データが「１」
で今回のセンサ状態データが「０」の際に、変化ありを
示す「１」信号を出力するものである。

【００５２】モード設定信号が「１０」場合、前回のセ
ンサ状態データが「０」で今回のセンサ状態データが
「１」の際に、変化ありを示す「１」信号を出力するも
のである。

【００５３】モード設定信号が「１１」場合、前回のセ
ンサ状態データが「１」で今回のセンサ状態データが
「０」の際に、変化ありを示す「１」信号を出力するも
のであり、変化位置メモリ部５４は、比較器５３からの
出力により、対応するユニット４ａ、…の各センサＳ
ａ、…のセンサ状態データが変化しているか否かを示す
データをビット単位に「１」、「０」を記憶することに
より登録しているものである。上記「１」はセンサ状態
データの変化有りを示し、「０」はセンサ状態データの
変化なしを示している。

【００５４】変化位置メモリ部５４は、２５６ビット構
成であり、このアドレスとユニット４ａ、…の各センサ
Ｓａ、…のセンサ番号とが１対１に対応している。つま
り、先頭アドレスがユニット４ａの１番目のセンサＳａ
に対応し、２番目のアドレスがユニット４ａの２番目の
センサＳａに対応し、…２５６番目のアドレスがユニッ
ト４ｐの１６番目のセンサＳａに対応している。

【００５５】変化位置メモリ部５４の各ビット単位の出
力はオア回路５５及びエンコーダ５７に出力される。

【００５６】オア回路５５は、変化位置メモリ部５４の
各ビット単位の出力の論理和を取るものであり、この論
理和の結果はステータスレジスタ５６に出力される。

【００５７】このオア回路５５は、変化位置メモリ部５
４内に１つ以上「１」が記憶されている際に、「１」信
号を出力するものであり、変化位置メモリ部５４内に１
つも「１」が記憶されていない際に、「０」信号を出力
するものである。

【００５８】ステータスレジスタ５６は、オア回路５５
からの論理和の結果をステータスとして記憶するもので
ある。変化位置メモリ部５４内に１つ以上「１」が記憶
されている際に、センサ（Ｓａ）のセンサ状態データに
変化ありを示すデータとしての「１」を記憶するもので
ある。変化位置メモリ部５４内に１つも「１」が記憶さ
れていない際に、センサ（Ｓａ）のセンサ状態データに
変化なしを示すデータとしての「０」を記憶するもので
ある。このステータスレジスタ５６の記憶内容としての
センサ（Ｓａ）のセンサ状態データの変化の有無を示す
データがＣＰＵ１１に出力される。

【００５９】エンコーダ５７は、変化位置メモリ部５４
の若いアドレスに記憶されている１信号に基づいてこの
ビット位置のアドレスデータを変化位置を示すデータと
して出力するものであり、この出力はＣＰＵ１１及びセ
レクタ５８へ供給される。

【００６０】セレクタ５８は、供給されるアドレスデー
タに基づく前回センサの変化を読取ったビット位置（変
化位置メモリ部５４のビット位置に対応）から１信号を
出力するデコーダであり、たとえばＲＯＭにより構成さ
れており、この出力はリセット回路５９へ供給されるも
のである。

【００６１】リセット回路５９は、セレクタ５８からの
所定のビット位置からの１信号とＣＰＵ１１から供給さ
れるリード信号に応じて、変化位置メモリ部５４にて前
回センサの変化を読取ったビット位置のデータを「１」
から「０」に変更（ビットリセット）するものである。
たとえば各ビット単位のナンド回路により構成され、各
ナンド回路の一端にＣＰＵ１１からのリード信号に基づ
く０信号がインヒビットされて供給された際に、その他
端にセレクタ５８から１信号が供給されている１つのナ
ンド回路から０信号が出力される。これにより、このナ
ンド回路に対応する変化位置メモリ部５４のビット位置
のデータを「０」に書き換えるようになっている。

【００６２】上記構成において、図４の概略構成と図５
のフローチャートを参照しつつ、上記各ユニット４ａ、
…のセンサＳａ、…の少なくともいずれか１つのセンサ
状態データが変化した際の処理について説明する。ま
た、比較器５３はＣＰＵ１１によりあらかじめモード設
定信号として「０１」が設定され、前回のセンサ状態デ
ータが「０」で今回のセンサ状態データが「１」の際、
あるいは前回のセンサ状態データが「１」で今回のセン
サ状態データが「０」の際に、変化ありを示す「１」信
号を出力するものとする。

【００６３】たとえば今、ユニット４ａ、…の各センサ
Ｓａ、…（１６個ずつ）のセンサ状態データがユニット
制御部５ａ、…により順次読取られ（図７参照）、信号
線３ｄを介して主制御部２のシリアル−パラレル変換器
１５に順次転送される（図３の（ａ）〜（ｃ）参照）。

【００６４】これにより、シリアル−パラレル変換器１
５は信号線３ｄを介して伝送される各ユニット４ａ、…
のセンサＳａ、…のシリアルのセンサ状態データをタイ
ミング信号発生部１４からのタイミング信号に基づいて
１６ビットのパラレルのデータ列に変換し（ＳＴ１）、
セレクタ２２に出力する。

【００６５】セレクタ２２は、アドレス発生部２７から
のアドレスに基づくユニット４ａ、…に対応するセンサ
オン／オフ状態メモリ２３の１６のアドレス（たとえば
０アドレスから１５アドレス）を選択し、シリアル−パ
ラレル変換器１５からのセンサ状態データをこの１６ビ
ット分のアドレスに出力する。

【００６６】この結果、センサオン／オフ状態メモリ２
３に、各ユニット４ａ、…のセンサＳａ、…のセンサ状
態データが記憶される。

【００６７】ついで、分周器２６からのクロックに基づ
いて、センサオン／オフ状態メモリ２３の記憶内容が今
回のセンサオン／オフ状態メモリ５１に記憶され、今回
のセンサオン／オフ状態メモリ５１の記憶内容が前回の
センサオン／オフ状態メモリ５２に記憶される。

【００６８】これにより、今回のセンサオン／オフ状態
メモリ５１の各ビットごとの出力と前回のセンサオン／
オフ状態メモリ５２の各ビットごとの出力とが比較器５
３により比較され、この比較の結果、前回のセンサ状態
データが「０」で今回のセンサ状態データが「１」の
際、あるいは前回のセンサ状態データが「１」で今回の
センサ状態データが「０」の際に、変化ありを示す
「１」信号を出力する。

【００６９】この比較の結果が、ビット単位に変化位置
メモリ部５４に記憶される。つまり、変化位置メモリ部
５４に、ユニット４ａ、…の各センサＳａ、…のセンサ
状態データが変化しているか否かを示すデータをビット
単位に登録する。

【００７０】この変化位置メモリ部５４の各ビット単位
の出力の論理和がオア回路５５により取られ、変化位置
メモリ部５４内に１つ以上「１」が記憶されている際
に、「１」信号をステータスレジスタ５６に出力する。
これにより、ステータスレジスタ５６は、センサ状態デ
ータに変化ありを示すデータとしての「１」を記憶し、
センサ状態データの変化有りを示すデータをＣＰＵ１１
へ出力（通知）する（ＳＴ２）。

【００７１】この出力（割り込み信号）により、ＣＰＵ
１１はリード信号をセンサ信号変化判断回路２４のエン
コーダ５７及びリセット回路５９に出力する。

【００７２】このリード信号により、エンコーダ５７
は、変化位置メモリ部５４の若いアドレスに記憶されて
いる１信号に基づいてこのビット位置のアドレスデータ
を変化位置を示すデータとしてＣＰＵ１１へ出力（通
知）する（ＳＴ３）。このアドレスデータはセレクタ５
８にも出力される。

【００７３】この結果、このセンサ信号変化判断回路２
４は、各センサＳａ、…のセンサ状態データの変化を判
断した際、状態変化信号と変化しているセンサを示すデ
ータとをＣＰＵ１１へ出力する。

【００７４】この出力に基づいて、ＣＰＵ１１は上記セ
ンサの変化に伴う媒体の搬送状態や媒体の収納状態等を
判断する。

【００７５】また、セレクタ５８はエンコーダ５７から
供給されるアドレスデータに基づく前回センサの変化を
読取ったビット位置から１信号を出力する。

【００７６】この結果、リセット回路５９は、セレクタ
５８からの所定のビット位置からの１信号とＣＰＵ１１
から供給されるリード信号に応じて、変化位置メモリ部
５４にて前回センサの変化を読取ったビット位置のデー
タを「１」から「０」に変更（ビットリセット）する
（ＳＴ３）。

【００７７】この後、変化位置メモリ部５４内に１つ以
上「１」が記憶されている際には、上記同様に処理が行
われる。

【００７８】また、変化位置メモリ部５４内が全て
「０」となった際には、ステータスレジスタ５６が
「０」となり、ＣＰＵ１１に対して上記割込み信号によ
る割込みが生じないため、センサ状態の判断処理以外の
他の処理を行うことができる。

【００７９】上記ユニット４ａのユニット制御部５ａの
構成を、図６を用いて説明する。

【００８０】ユニット制御部５ａは、図６に示すよう
に、伝送用タイミング信号発生部３０、センサ用タイミ
ング信号発生部３１、スイッチ部３２、Ａ／Ｄコンバー
タ３３、スライスレベルメモリ３４、比較器３５、比較
結果メモリ３６、パラレル−シリアル変換器３７、セン
サレベルメモリ３８、セレクタ３９、パラレル−シリア
ル変換器４０、シリアル−パラレル変換器４１、４５、
コマンドメモリ４２、コマンド解析部４３、アドレス判
別部４４、４７、出力ポート回路４６により構成されて
いる。

【００８１】上記伝送用タイミング信号発生部３０は、
上記主制御部２から信号線３ｂを介して伝送される同期
信号ＳＹＮＣに基づいてデータ伝送用のタイミング信号
を発生するものである。たとえば、同期信号ＳＹＮＣが
ローレベルからハイレベルへ変化して時点から４μｓｅ
ｃごとに、データ伝送用のタイミング信号を発生するも
のである。このデータ伝送用のタイミング信号はパラレ
ル−シリアル変換器３７、４０、シリアル−パラレル変
換器４１、４５に供給される。

【００８２】上記センサ用タイミング信号発生部３１
は、このユニット制御部５ａのセンサＳａ、…に対する
スキャン用のタイミング信号を出力するものである。た
とえば、図７に示すように、このシステム全体における
センサスキャンの周期が１２８０μｓｅｃであり、この
先頭のユニット制御部５ａに対するセンサスキャンタイ
ミングは先頭の８０μｓｅｃであり、この８０μｓｅｃ
の中で４μｓｅｃごとのタイミング信号を発生するもの
である。

【００８３】このセンサ用タイミング信号発生部３１か
らのタイミング信号は、スイッチ部３２、スライスレベ
ルメモリ３４、比較結果メモリ３６、センサレベルメモ
リ３８、コマンド解析部４３に供給される。

【００８４】上記スイッチ部３２は、タイミング信号発
生部３１からのタイミング信号に基づいてセンサＳａ、
…からのセンサ出力を順次取り込むものである。このス
イッチ部３２の出力はＡ／Ｄコンバータ３３に供給され
る。

【００８５】上記Ａ／Ｄコンバータ３３は、上記スイッ
チ部３２からのセンサ出力としてのアナログ値を多値
（２５６段階）のデジタル値に変換するものである。Ａ
／Ｄコンバータ３３からのデジタル値は比較器３５、セ
ンサレベルメモリ３８に供給される。

【００８６】上記スライスレベルメモリ３４は、各セン
サＳａ、…ごとのスライスレベルを記憶しているもので
あり、上記タイミング信号発生部３１からのタイミング
信号に基づいて各センサＳａ、…ごとのスライスレベル
を順次比較器３５へ出力するものである。

【００８７】上記スライスレベルメモリ３４は、コマン
ド解析部４３からの書き換え信号と書き換えデータとに
基づいて、各センサＳａ、…ごとのスライスレベルを書
き換えるようになっている。

【００８８】上記比較器３５は、各センサＳａ、…ごと
のＡ／Ｄコンバータ３３からのデジタル値と、上記スラ
イスレベルメモリ３４からのスライスレベルとを比較
し、Ａ／Ｄコンバータ３３からのデジタル値がスライス
レベルよりも大きい場合に、”１”信号を出力し、Ａ／
Ｄコンバータ３３からのデジタル値がスライスレベルよ
りも小さい場合に、”０”信号を出力するものであり、
各センサＳａ、…ごとの比較結果が上記タイミング信号
発生部３１からのタイミング信号に基づいて上記比較結
果メモリ３６に記憶される。

【００８９】上記パラレル−シリアル変換器３７は、上
記アドレス判別部４７からのユニット制御部５ａの判別
信号が供給された際、比較結果メモリ３６に記憶されて
いる各センサＳａ、…ごとの比較結果としての１６ビッ
ト分のセンサ状態データをシリアルデータに変換して出
力するものである。このパラレル−シリアル変換器３７
からのシリアルデータは信号線３ｄにより伝送される。

【００９０】上記センサレベルメモリ３８は、上記タイ
ミング信号発生部３１からのタイミング信号に基づいて
各センサＳａ、…ごとのＡ／Ｄコンバータ３３からのデ
ジタル値を記憶するものである。このデジタル値はセレ
クタ３９に出力される。

【００９１】上記セレクタ３９は、上記センサレベルメ
モリ３８からの各センサＳａ、…ごとのデジタル値とし
てのセンサレベルデータが供給されるとともに、コマン
ド解析部４３からのエコーバックデータ、レスポンスデ
ータが供給され、コマンド解析部４３からの選択信号に
より、上記各センサＳａ、…ごとのセンサレベルデー
タ、コマンド解析部４３からのエコーバックデータ、あ
るいはレスポンスデータを選択的に出力するものであ
る。このセレクタ３９の出力は上記パラレル−シリアル
変換器４０に供給される。

【００９２】上記パラレル−シリアル変換器４０は、上
記セレクタ３９から供給されるたとえば上記センサレベ
ルメモリ３８からの出力をパラレルデータからシリアル
データに変換するものである。パラレル−シリアル変換
器４０からのシリアルデータは信号線３ｅにより伝送さ
れる。

【００９３】上記シリアル−パラレル変換器４１は、信
号線３ｆを介して伝送されるアドレスデータ、コマンド
データをシリアルデータからパラレルデータに変換する
ものである。上記シリアル−パラレル変換器４１は、信
号線３ｆを介して伝送されるデータの４ビットずつのデ
ータ列をアドレス判別部４４へ出力し、信号線３ｆを介
して伝送されるデータの１６ビットずつのデータ列を上
記コマンドメモリ４２に出力するものである。

【００９４】上記コマンドメモリ４２は、上記信号線３
ｂにより伝送される同期信号ＳＹＮＣがハイレベルの際
に、上記シリアル−パラレル変換器４１からのコマンド
データを記憶するものであり、この記憶したコマンドデ
ータは上記コマンド解析部４３に供給される。

【００９５】上記コマンド解析部４３は、コマンドメモ
リ４２からのコマンドデータを上記タイミング信号発生
部３１からのタイミング信号に基づいて解析するもので
ある。上記コマンド解析部４３は、スライスレベルの変
更のコマンドを解析した際、書き換え信号と書き換えデ
ータとを上記スライスレベルメモリ３４に出力し、各セ
ンサＳａ、…のセンサレベルの読取コマンドを解析した
際、センサレベルメモリ３８の選択信号を上記セレクタ
３９へ出力するものである。

【００９６】また、上記コマンド解析部４３は、アドレ
ス判別部４４からこのユニット制御部５ａの判別信号と
しての一致信号が供給された際、コマンド解析部４３の
選択信号を上記セレクタ３９へ出力するとともに、コマ
ンドメモリ４２からのコマンドデータをエコーバックデ
ータとして上記セレクタ３９へ出力するものである。こ
の後、上記コマンド解析部４３は、コマンド解析部４３
の選択信号を上記セレクタ３９へ出力するとともに、コ
マンドメモリ４２からのコマンドデータを解析できたか
否かを示すレスポンスデータを上記セレクタ３９へ出力
するものである。

【００９７】上記アドレス判別部４４は、上記信号線３
ｂにより伝送される同期信号ＳＹＮＣがローレベルの際
に、上記シリアル−パラレル変換器４１から供給される
４ビットずつのデータ列とこのユニット制御部５ａのア
ドレスデータとが一致するか否かを判別するものであ
る。このアドレス判別部４４からのユニット制御部５ａ
の判別信号としての一致信号はコマンド解析部４３に出
力される。

【００９８】上記シリアル−パラレル変換器４５、信号
線３ｃを介して伝送されるアドレスデータ、出力ポート
データをシリアルデータからパラレルデータに変換する
ものである。上記シリアル−パラレル変換器４５は、信
号線３ｃを介して伝送されるデータの４ビットずつのデ
ータ列をアドレス判別部４７へ出力し、信号線３ｃを介
して伝送されるデータの１６ビットずつのデータ列を上
記出力ポート回路４６に出力するものである。

【００９９】上記出力ポート回路４６は、上記信号線３
ｂにより伝送される同期信号ＳＹＮＣがハイレベルの際
に、上記シリアル−パラレル変換器４５からのポートデ
ータを記憶するものであり、この記憶したポートデータ
は図示しないドライバ等に出力される。

【０１００】上記アドレス判別部４７は、上記信号線３
ｂにより伝送される同期信号ＳＹＮＣがローレベルの際
に、上記シリアル−パラレル変換器４５から供給される
４ビットずつのデータ列とこのユニット制御部５ａのア
ドレスデータとが一致するか否かを判別するものであ
る。このアドレス判別部４７からのユニット制御部５ａ
の判別信号としての一致信号は上記パラレル−シリアル
変換器３７に出力される。

【０１０１】なお、信号線３ａを介して伝送されるクリ
ア信号により、ユニット制御部５ａの各部がクリアされ
るようになっている。

【０１０２】また、ユニット４ｂ、…のユニット制御部
５ｂ、…の構成も、上述したユニット４ａのユニット制
御部５ａの構成と同様である。

【０１０３】なお、上記各ユニット制御部５ａ、…に対
するセンサスキャンはデータ伝送とほぼ同じ周期である
が、データ伝送とは同期しておらず、各ユニット制御部
５ａ、…がデータを伝送するタイミングとユニット制御
部５ａ、…によりセンサＳａ、…をスキャンするタイミ
ングとは必ずしも一致していない。

【０１０４】上記各ユニット制御部５ａ、…において、
センサスキャンの周期も１２８０μｓｅｃであり、スキ
ャンが一巡して伝送すべきセンサ状態データが揃うのに
１２８０μｓｅｃを要するため、スキャンして得たセン
サ状態データを保存しておくために、上記比較結果メモ
リ３６が設けられている。

【０１０５】次に、上記のような構成において、各ユニ
ット制御部５ａ、…におけるセンサスキャン処理を、図
３の（ａ）（ｂ）（ｃ）、図７、図８、図９の（ａ）か
ら（ｅ）を用いて説明する。

【０１０６】図８はユニット制御部５ａ（５ｂ、…）の
要部を抜き出して示した図である。

【０１０７】同図に示されるように、センサレベルメモ
リ３８、スライスレベルメモリ３４、比較結果メモリ３
６のいずれも、センサＳａ、…の数（１６個）に対応す
る個数のデータを保持（記憶）する構成となっている。

【０１０８】まず、たとえば図示しない電源投入時に、
主制御部２のＣＰＵ１１からクリア信号が出力され、主
制御部２の各部がクリアされるとともに、信号線３ａを
介して各ユニット制御部５ａ、…にクリア信号が伝送さ
れる。これにより、各ユニット制御部５ａ、…の各部が
クリアされる。

【０１０９】これに伴い、主制御部２のＳＹＮＣ発生部
１３からは、図９の（ａ）に示すような、同期信号ＳＹ
ＮＣが発生される。また、各ユニット制御部５ａ、…の
センサ用タイミング信号発生部３１からは、ユニット制
御部５ａから順に、図７に示すように８０μｓｅｃごと
に、各センサＳａ、…に対する４μｓｅｃずつのタイミ
ング信号を発生する。

【０１１０】この結果、各ユニット制御部５ａ、…の各
センサＳａ、…に対するセンサスキャンを行うのにかか
る時間は１２８０μｓとなる。

【０１１１】また、主制御部２のＳＹＮＣ発生部１３か
らの同期信号ＳＹＮＣは、信号線３ｂを介して各ユニッ
ト制御部５ａ、…に伝送される。また、この同期信号に
合わせて主制御部２のアドレス発生部２７からのアドレ
スデータが信号線３ｃを介して各ユニット制御部５ａ、
…に伝送される。

【０１１２】これにより、同期信号ＳＹＮＣとアドレス
データとにより、ユニット制御部５ａ、…が順に８０μ
ｓｅｃごとにアドレス指定され、このアドレス指定され
たユニット制御部５ａ、…から順次センサ状態データの
伝送タイミングとなるものである。

【０１１３】たとえば、図９の（ａ）（ｂ）（ｄ）、図
３の（ａ）（ｂ）（ｃ）に示すように、８０μｓｅｃの
うち、初めのローレベル期間１６μｓにアドレスデータ
が割り当てられ、次のハイレベル期間６４μｓがセンサ
状態データの伝送タイミングとなる。このセンサ状態デ
ータの伝送タイミング６４μｓをセンサの個数１６個で
分割した４μｓが、センサ毎に割り当てられた伝送期間
となる。

【０１１４】たとえば今、ユニット制御部５ａのセンサ
Ｓａ、…に対してスキャンされた各センサ信号は、Ａ／
Ｄコンバータ３３でデジタルデータに変換され、センサ
レベルデータとして比較器３５に供給されると共に、セ
ンサレベルメモリ３８に保持される。

【０１１５】比較器３５では、Ａ／Ｄコンバータ３３か
らの各センサレベルデータとスライスレベルメモリ３４
からの各スライスレベルとが比較される。センサレベル
データの内容（信号レベル）がスライスレベル以上であ
れば、比較器３５から明信号（論理“１”信号）が出力
される。センサレベルデータの内容（信号レベル）がス
ライスレベル未満であれば、比較器３５から暗信号（論
理“０”信号）が出力される。これら明信号および暗信
号はセンサ状態データとして比較結果メモリ３６に保持
される。

【０１１６】また、他のユニット制御部５ｂ、…のセン
サＳａ、…に対するセンサ状態データも上記同様に、各
ユニット制御部５ｂ、…の比較結果メモリ３６に保持さ
れる。

【０１１７】また、ユニット制御部５ａ、…では、それ
ぞれ図９の（ａ）に示すような、同期信号ＳＹＮＣがロ
ーレベル期間においてアドレスデータの判定がなされ、
アドレスデータが当該ユニット制御部のアドレスと一致
した場合に比較結果メモリ３６内のセンサ状態データ
が、図９の（ｃ）に示すように、パラレル−シリアル変
換され、主制御部２に伝送される。

【０１１８】すなわち、ユニット制御部５ａ、…では、
図９の（ａ）に示すような、同期信号ＳＹＮＣがローレ
ベル期間において、図９の（ｂ）に示すような、信号線
３ｃからのデータがシリアル−パラレル変換器４５によ
り４ビットずつのパラレルデータに変換されたデータ列
とこのユニット制御部５ａのアドレスデータとが一致す
るか否かをアドレス判別部４７により判別する。このア
ドレス判別部４７が一致を判断した際、上記パラレル−
シリアル変換器３７に一致信号が出力される。これによ
り、パラレル−シリアル変換器３７は、図９の（ｃ）に
示すように、比較結果メモリ３６内のセンサ状態データ
をシリアルデータに変換して信号線３ｄを介して主制御
部２に伝送する。

【０１１９】主制御部２では、ユニット制御部５ａ、…
から伝送される各センサ状態データがシリアル−パラレ
ル変換され、セレクタ２２により各ユニット４ａ、…の
各センサＳａ、…に対応するセンサオン／オフ状態メモ
リ２３のアドレスにオン／オフ信号として出力され、こ
のセンサオン／オフ状態メモリ２３に保持される。

【０１２０】すなわち、このシリアル−パラレル変換器
１５は信号線３ｄを介して伝送される各ユニット４ａ、
…のセンサＳａ、…のシリアルのセンサ状態データをタ
イミング信号発生部１４からのタイミング信号に基づい
て１６ビットのパラレルのデータ列に変換し、セレクタ
２２に供給される。

【０１２１】セレクタ２２は、アドレス発生部２７から
のアドレスに基づくユニット４ａ、…に対応するセンサ
オン／オフ状態メモリ２３の１６のアドレス（たとえば
０アドレスから１５アドレス）を選択し、シリアル−パ
ラレル変換器１５からのセンサ状態データをこの１６ビ
ット分のアドレスに出力する。

【０１２２】このセンサオン／オフ状態メモリ２３の記
憶内容はセンサ信号変化判断回路２４に出力される。

【０１２３】これにより、このセンサ信号変化判断回路
２４は、上述したように、各センサＳａ、…のセンサ状
態データの変化を示すデータを変化位置メモリ部５４に
登録し、この変化位置メモリ部５４に上記データが登録
されたと判断された際、状態変化信号をＣＰＵ１１へ通
知する。この通知により、ＣＰＵ１１がリード信号をセ
ンサ信号変化判断回路２４に出力する。そして、このリ
ード信号により、センサ信号変化判断回路２４と変化し
ているセンサを示すデータをＣＰＵ１１へ出力する。

【０１２４】この結果、ＣＰＵ１１はそのセンサ信号変
化判断回路２４からの出力に基づいて、媒体の搬送状態
や媒体の収納状態等を判断するものである。

【０１２５】次に、主制御部２からの所定のユニット制
御部５ａ（５ｂ、…）に対するセンサレベルデータの伝
送処理について説明する。

【０１２６】まず、主制御部２では、指定先のユニット
制御部５ａ（５ｂ、…）のセンサレベルメモリ３８に保
持されている各センサＳａ、…ごとのセンサレベルデー
タの伝送を要求するためのコマンドが定められ、それが
指定先のユニット制御部５ａに伝送される。

【０１２７】指定先のユニット制御部５ａでは、主制御
部２から供給されるコマンドに基づき、センサレベルメ
モリ３８に保持されている各センサレベルデータが読み
出されて主制御部２に伝送される。

【０１２８】主制御部２では、ユニット制御部５ａから
伝送される各センサＳａ、…に対するセンサレベルデー
タに基づいて、センサＳａ、…に対する複数のスライス
レベルが設定され、その各スライスレベルをユニット制
御部５ａのスライスレベルメモリ３４に保持させるため
のコマンドが定められ、そのコマンドが対応するユニッ
ト制御部５ａに伝送される。

【０１２９】ユニット制御部５ａでは、主制御部２から
供給されるコマンドが解析されることにより、センサＳ
ａ、…に対する複数のスライスレベルが求められ、それ
がスライスレベルメモリ３４に保持される。

【０１３０】なお、主制御部２から伝送された各コマン
ドは信号線３ｆにより伝送されてユニット制御部５ａで
受信されるが、その受信がなされたことの証として、同
じコマンドが信号線３ｅにより即時に主制御部２に伝送
される。

【０１３１】このとき、主制御部２では、コマンド返送
に基づくエコーバックチェックが実行される。

【０１３２】また、上記コマンドデータを解析できたか
否かを示すレスポンスデータを信号線３ｅにより主制御
部２に伝送される。

【０１３３】次に、上記主制御部２により上記ユニット
制御部５ａの各センサＳａ、…のセンサレベルデータを
得る場合の処理について説明する。

【０１３４】すなわち、ＣＰＵ１１は上記ユニット制御
部５ａの各センサＳａ、…のセンサレベルデータを得る
ためのコマンドデータ（センサレベルの読取コマンド）
をコマンドメモリ１９に設定し、アドレス発生期部２７
からユニット制御部５ａのアドレスがパラレル−シリア
ル変換器１６に供給された際に、コマンドメモリ１９の
コマンドデータもパラレル−シリアル変換器１６に供給
される。

【０１３５】これにより、パラレル−シリアル変換器１
６は、ユニット制御部５ａのアドレスとセンサレベルデ
ータを得るためのコマンドデータとをシリアルデータに
変換する。このパラレル−シリアル変換器１６からのシ
リアルデータは信号線３ｅを介して各ユニット制御部５
ａ、…のシリアル−パラレル変換器４１に伝送される。

【０１３６】上記各ユニット制御部５ａ、…のシリアル
−パラレル変換器４１は、伝送されるデータの４ビット
ずつのデータ列をアドレス判別部４４へ出力し、伝送さ
れるデータの１６ビットずつのデータ列を上記コマンド
メモリ４２に出力する。

【０１３７】この結果、上記ユニット制御部５ａのアド
レス判別部４４は、図９の（ａ）に示すように、主制御
部１１から信号線３ｂを介して伝送される同期信号ＳＹ
ＮＣがローレベルの際に、シリアル−パラレル変換器４
１から供給される、図９の（ｄ）に示すような、４ビッ
トずつのデータ列と、このユニット制御部５ａのアドレ
スデータとの一致を判別し、この一致信号をコマンド解
析部４３に出力する。

【０１３８】また、上記コマンドメモリ４２は、図９の
（ａ）に示すように、主制御部１１から信号線３ｂを介
して伝送される同期信号ＳＹＮＣがハイレベルの際に、
図９の（ｄ）に示すような、シリアル−パラレル変換器
４１から供給される１６ビットずつのデータ列をコマン
ド解析部４３に出力する。

【０１３９】この際、コマンド解析部４３は、コマンド
解析部４３の選択信号を上記セレクタ３９へ出力すると
ともに、コマンドメモリ４２からのコマンドデータをエ
コーバックデータとして上記セレクタ３９へ出力する。

【０１４０】これにより、コマンド解析部４３が受付け
たコマンドデータがセレクタ３９を介してパラレル−シ
リアル変換器４０に供給される。パラレル−シリアル変
換器４０は供給される、図９の（ｅ）に示すような、エ
コーバックデータをシリアルデータに変換して、信号線
３ｆを介して主制御部２のシリアル−パラレル変換器１
７へ伝送する。

【０１４１】シリアル−パラレル変換器１７は、信号線
３ｆを介して伝送されるエコーバックデータをパラレル
データに変換してレスポンスメモリ２０へ出力する。

【０１４２】これにより、ＣＰＵ１１はレスポンスメモ
リ２０に記憶されたエコーバックデータと上記伝送した
コマンドデータとを比較することにより、エコーバック
チェックを行うことにより、コマンドデータが正しく伝
送されたか否かを確認することができる。

【０１４３】また、上記コマンド解析部４３は、コマン
ド解析部４３の選択信号を上記セレクタ３９へ出力する
とともに、コマンドメモリ４２からのコマンドデータを
解析できたか否かを示すレスポンスデータを上記セレク
タ３９へ出力する。

【０１４４】これにより、コマンド解析部４３はコマン
ドデータを解析できたか否かを示すレスポンスデータを
セレクタ３９を介してパラレル−シリアル変換器４０に
供給する。パラレル−シリアル変換器４０は供給され
る、図９の（ｅ）に示すような、レスポンスデータをシ
リアルデータに変換して、信号線３ｆを介して主制御部
２のシリアル−パラレル変換器１７へ伝送する。

【０１４５】シリアル−パラレル変換器１７は、信号線
３ｆを介して伝送されるレスポンスデータをパラレルデ
ータに変換してレスポンスメモリ２０へ出力する。

【０１４６】これにより、ＣＰＵ１１はレスポンスメモ
リ２０に記憶されたレスポンスデータにより、コマンド
データが解析できたか否かを確認することができる。

【０１４７】また、上記コマンド解析部４３は、各セン
サＳａ、…のセンサレベルの読取コマンドを解析した
際、センサレベルメモリ３８の選択信号をセレクタ３９
へ出力する。

【０１４８】これにより、セレクタ３９は、センサレベ
ルメモリ３８の各センサＳａ、…ごとのデジタル値をパ
ラレル−シリアル変換器４０に供給する。パラレル−シ
リアル変換器４０は供給される各センサＳａ、…ごとの
デジタル値をシリアルデータに変換して、信号線３ｆを
介して主制御部２のシリアル−パラレル変換器１７へ伝
送する。

【０１４９】シリアル−パラレル変換器１７は、信号線
３ｆを介して伝送される各センサＳａ、…ごとのデジタ
ル値をパラレルデータに変換してレスポンスメモリ２０
へ出力する。

【０１５０】これにより、ＣＰＵ１１はレスポンスメモ
リ２０に記憶された各センサＳａ、…ごとのセンサレベ
ルデータにより、各センサＳａ、…ごとのスライスレベ
ルを設定することができる。

【０１５１】この場合、センサの劣化によりセンサのレ
ベル低下した際、白レベルに基づいた各センサＳａ、…
からの多値の値をレスポンスメモリ２０に登録すること
により、ＣＰＵ１１は各センサＳａ、…のスライスレベ
ルを判断できる。

【０１５２】この結果、ＣＰＵ１１はユニット制御部５
ａの各センサＳａ、…の各スライスレベルをユニット制
御部５ａのスライスレベルメモリ３４に保持させるため
のコマンドがユニット制御部５ａに伝送されて上述した
センサレベルの読取コマンドの場合と同様に処理され
る。

【０１５３】このようにして、上記コマンド解析部４３
は、各センサＳａ、…の各スライスレベルをユニット制
御部５ａのスライスレベルメモリ３４に保持させるため
のコマンドを解析した際、コマンドデータに基づく各セ
ンサＳａ、…の各スライスレベルをスライスレベルメモ
リ３４に記憶する。

【０１５４】上記したように、複数のセンサに対する現
在のそれぞれのセンサ状態データと、上記複数のセンサ
に対する所定時間前のそれぞれのセンサ状態データとを
上記各センサごとに比較することにより、上記各センサ
ごとに変化が生じているか否かを判断し、この判断結果
に基づいて、上記複数のセンサのそれぞれに対応して変
化が生じているかを否か示すデータを記憶し、この記憶
内容に基づいて、上記複数のセンサの少なくとも１つの
センサ状態データが変化している場合に、この変化を示
すデータをＣＰＵへ通知し、また記憶されている上記セ
ンサごとに変化が生じていることを示すデータに基づい
て、センサ状態データが変化しているセンサを示すデー
タをＣＰＵへ通知するようにしたものである。

【０１５５】この通知により、ＣＰＵは変化の生じたセ
ンサに基づき、種々の状態を判断する。たとえば、搬送
媒体の通過検知、収納媒体の取出し検知、集積部での媒
体の在留検知等が行われる。

【０１５６】これにより、ＣＰＵはセンサのセンサ状態
データに変化が起こっていようが変化が起こっていまい
と、常にセンサを監視する必要がなく、ＣＰＵの負荷を
軽減できる。

【０１５７】

【発明の効果】以上詳述したように、この発明によれ
ば、複数のセンサからのセンサ状態データに基づいて種
々の制御を行う制御素子を有する制御システムにおい
て、制御素子が常にセンサの状態を監視する必要がな
く、制御素子の負荷が軽減できる制御システム及びセン
サ信号変化通知回路を提供できる。

【図面の簡単な説明】

【図１】この発明の実施形態を説明するためのユニット
制御システムの概略構成を示す図。

【図２】主制御部の内部構成を説明するためのブロック
図。

【図３】同期信号ＳＹＮＣに対する各ユニット制御部の
伝送タイミングと各ユニット制御部のセンサ状態データ
の伝送タイミングとを説明するためのタイミングチャー
ト。

【図４】センサ信号変化判断回路の内部構成を説明する
ための回路図。

【図５】センサ信号変化判断回路による判断処理を説明
するためのフローチャート。

【図６】ユニット制御部の内部構成を説明するためのブ
ロック図。

【図７】各ユニット制御部のセンサスキャンタイミング
を説明するためのタイミングチャート。

【図８】ユニット制御部の要部の内部構成を説明するた
めのブロック図。

【図９】同期信号ＳＹＮＣに基づいて主制御部から各ユ
ニット制御部に伝送されるデータと各ユニット制御部か
ら主制御部に伝送されるデータを説明するためのタイミ
ングチャート。

【符号の説明】

１…媒体搬送制御システム（ユニット制御システム） ２…主制御部 ３…シリアル回線 ３ａ、〜３ｆ…信号線 ４ａ、〜…ユニット Ｓａ、〜…センサ ５ａ、〜…ユニット制御部 １１…ＣＰＵ １３…ＳＹＮＣ発生部 １４…タイミング信号発生部 １５…シリアル−パラレル変換器 ２２…セレクタ ２３…センサオン／オフ状態メモリ ２４…センサ信号変化判断回路 ２５…クロック発生部 ２６…分周器 ２７…アドレス発生部 ５１…今回のセンサオン／オフ状態メモリ ５２…前回のセンサオン／オフ状態メモリ ５３…比較器 ５４…変化位置メモリ部 ５５…オア回路 ５６…ステータスレジスタ ５７…エンコーダ ５８…セレクタ ５９…リセット回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数のセンサからのセンサ状態データに
   基づいて種々の制御を行う制御システムにおいて、 センサ状態データを出力する複数のセンサと、 これらのセンサからのセンサ状態データを所定時間間隔
   ごとに更新記憶する記憶手段と、 この記憶手段に記憶されているセンサのセンサ状態デー
   タに基づいて種々の制御を行う制御素子と、 上記複数のセンサのセンサ状態データの変化を判断する
   センサ信号変化判断回路とを具備し、 上記センサ信号変化判断回路が、 上記記憶手段の更新記憶前の記憶データと更新記憶後の
   記憶データとを比較することにより、上記センサのセン
   サ状態データが変化しているか否かを判断する判断手段
   と、 この判断手段により上記センサのセンサ状態データが変
   化していると判断した際に、状態変化信号と変化してい
   るセンサを示すデータとを上記制御素子へ出力する出力
   手段とを有し、 上記制御素子が、 上記センサ信号変化判断回路からの状態変化信号と変化
   しているセンサを示すデータとに基づいて種々の制御を
   行う制御手段とを有する、 ことを特徴とする制御システム。
2. 【請求項２】 上記記憶手段が、センサのセンサ状態デ
   ータとして１あるいは０を記憶するものであり、 上記判断手段が、あらかじめ設定される複数のモードを
   有し、第１のモードの場合、センサのセンサ状態データ
   が１から０に変化した時に、センサのセンサ状態データ
   が変化していると判断するモードであり、第２のモード
   の場合、センサのセンサ状態データが０から１に変化し
   た時に、センサのセンサ状態データが変化していると判
   断するモードであり、第３のモードの場合、センサのセ
   ンサ状態データが１から０に変化した時及びセンサのセ
   ンサ状態データが０から１に変化した時に、センサのセ
   ンサ状態データが変化していると判断するモードである
   ことを特徴とする請求項２に記載の制御システム。
3. 【請求項３】 複数のセンサからのセンサ状態データに
   基づいて種々の制御を行う制御システムにおいて、 センサ状態データを出力する複数のセンサと、 これらのセンサからのセンサ状態データを所定時間間隔
   ごとに更新記憶する第１の記憶手段と、 この第１の記憶手段に記憶されているセンサのセンサ状
   態データに基づいて種々の制御を行う制御素子と、 上記複数のセンサのセンサ状態データの変化を判断する
   センサ信号変化判断回路とを具備し、 上記センサ信号変化判断回路が、 上記第１の記憶手段の更新記憶前の記憶データと更新記
   憶後の記憶データとを比較することにより、上記各セン
   サのセンサ状態データがそれぞれ変化しているか否かを
   記憶する第２の記憶手段と、 この第２の記憶手段の記憶内容により上記センサのセン
   サ状態データが変化していることを示す状態変化信号を
   上記制御素子へ通知する第１の通知手段と、 この第１の通知手段に応答して供給されるリード信号に
   基づいて、上記第２の記憶手段に記憶されているセンサ
   状態データが変化しているセンサを示すデータを上記制
   御素子へ通知する第２の通知手段とを有し、 上記制御素子が、 上記センサ信号変化判断回路から通知される状態変化信
   号に基いて、リード信号を上記センサ信号変化判断回路
   へ出力する出力手段と、 この出力手段に応答して通知されるセンサ状態データが
   変化しているセンサを示すデータに基づいて種々の制御
   を行う制御手段とを有する、 ことを特徴とする制御システム。
4. 【請求項４】 複数のセンサからのセンサ状態データに
   基づいて種々の制御を行う制御素子を有する制御システ
   ムにおいて、 上記各センサからのセンサ状態データを所定時間間隔ご
   とに更新記憶する記憶手段と、 この記憶手段の更新記憶前の記憶データと更新記憶後の
   記憶データとを比較することにより、上記センサからの
   センサ状態データが変化しているか否かを判断する判断
   手段と、 この判断手段により上記センサからのセンサ状態データ
   が変化していると判断した際に、状態変化信号と変化し
   ているセンサを示すデータとを上記制御素子へ出力する
   出力手段とを具備し、 上記制御素子が、 上記出力手段により出力された状態変化信号と変化して
   いるセンサを示すデータとに基づいて制御を行う制御手
   段とを有する、 ことを特徴とする制御システム。
5. 【請求項５】 複数のセンサを有し、種々の処理を行う
   複数のユニットと、 これらの各ユニットをそれぞれ制御する複数のユニット
   制御部と、 これらのユニット制御部と接続され、上記各ユニットの
   全体を制御する主制御部とからなる制御システムにおい
   て、 上記ユニット制御部が、 上記ユニットの複数のセンサからのセンサ状態データを
   上記主制御部へ出力する出力手段を有し、 上記主制御部が、 上記ユニット制御部からの各センサごとのセンサ状態デ
   ータを所定時間間隔ごとに更新記憶する記憶手段と、 この記憶手段に記憶されているセンサのセンサ状態デー
   タに基づいて種々の制御を行う制御素子と、 上記複数のセンサのセンサ状態データの変化を判断する
   センサ信号変化判断回路とを具備し、 上記センサ信号変化判断回路が、 上記記憶手段の更新記憶前の記憶データと更新記憶後の
   記憶データとを比較することにより、上記センサのセン
   サ状態データが変化しているか否かを判断する判断手段
   と、 この判断手段により上記センサのセンサ状態データが変
   化していると判断した際に、状態変化信号と変化してい
   るセンサを示すデータとを上記制御素子へ出力する出力
   手段とを有し、 上記制御素子が、 上記センサ信号変化判断回路からの状態変化信号と変化
   しているセンサを示すデータとに基づいて種々の制御を
   行う制御手段を有する、 ことを特徴とする制御システム。
6. 【請求項６】 複数のセンサに対する現在のそれぞれの
   センサ状態データを記憶する第１の記憶手段と、 上記複数のセンサに対する所定時間前のそれぞれのセン
   サ状態データを記憶する第２の記憶手段と、 上記第１の記憶手段に記憶されている現在のセンサ状態
   データと上記第２の記憶手段に記憶されている所定時間
   前のセンサ状態データとを上記各センサごとに比較する
   ことにより、上記各センサごとに変化が生じているか否
   かを判断する判断手段と、 この判断手段の判断結果に基づいて、上記複数のセンサ
   のそれぞれに対応して変化が生じているかを否か示すデ
   ータを記憶する第３の記憶手段と、 この第３の記憶手段の記憶内容に基づいて、上記複数の
   センサの少なくとも１つのセンサ状態データが変化して
   いる場合に、この変化を示すデータを通知する第１の通
   知手段と、 上記第３の記憶手段に記憶されている上記センサごとに
   変化が生じていることを示すデータに基づいて、センサ
   状態データが変化しているセンサを示すデータを通知す
   る第２の通知手段と、 を具備したことを特徴とするセンサ信号変化通知回路。
7. 【請求項７】 複数のセンサに対する現在のそれぞれの
   センサ状態データを記憶する第１の記憶手段と、 上記複数のセンサに対する所定時間前のそれぞれのセン
   サ状態データを記憶する第２の記憶手段と、 上記第１の記憶手段に記憶されている現在のセンサ状態
   データと上記第２の記憶手段に記憶されている所定時間
   前のセンサ状態データとを上記各センサごとに比較する
   ことにより、上記各センサごとに変化が生じているか否
   かを判断する判断手段と、 この判断手段の判断結果に基づいて、上記複数のセンサ
   のそれぞれに対応して変化が生じているかを否か示すデ
   ータを記憶する第３の記憶手段と、 この第３の記憶手段の記憶内容に基づいて、上記複数の
   センサの少なくとも１つのセンサ状態データがしている
   場合に、この変化を示すデータを通知する第１の通知手
   段と、 上記第３の記憶手段に記憶されている上記センサごとに
   変化が生じていることを示すデータに基づいて、センサ
   状態データが変化しているセンサを示すデータを通知す
   る第２の通知手段と、 この第２の通知手段により通知された上記第３の記憶手
   段に記憶されている上記センサごとに変化が生じている
   ことを示すデータを変化が生じていないデータに変更す
   る変更手段と、 を具備したことを特徴とするセンサ信号変化通知回路。
8. 【請求項８】 上記第１、第２の記憶手段が、センサの
   センサ状態データとして１あるいは０を記憶するもので
   あり、 上記判断手段が、あらかじめ設定される複数のモードを
   有し、第１のモードの場合、センサのセンサ状態データ
   が１から０に変化した時に、センサのセンサ状態データ
   が変化していると判断するモードであり、第２のモード
   の場合、センサのセンサ状態データが０から１に変化し
   た時に、センサのセンサ状態データが変化していると判
   断するモードであり、第３のモードの場合、センサのセ
   ンサ状態データが１から０に変化した時及びセンサのセ
   ンサ状態データが０から１に変化した時に、センサのセ
   ンサ状態データが変化していると判断するモードである
   ことを特徴とする請求項６乃至請求項７に記載のセンサ
   信号変化通知回路。