JPH05142311A - シフトレジスタ型表示装置の故障検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 シフトレジスタ型表示装置の故障を迅速、確
実に検出できる故障検出装置を提供する。 【構成】 故障診断用デ−タと表示デ−タとからなるシ
リアルデ−タがＭＰＵ１から出力され、シフトレジスタ
型表示装置Ｄｓの第１の８ビットシフトレジスタ回路２
に入力される。故障診断用デ−タは、第１の８ビットシ
フトレジスタ回路２から出力されて故障検出装置Ｓの第
２の８ビットシフトレジスタ回路６に入力された際に、
第２の８ビットラッチ回路７にラッチされて８ビット比
較器９に入力されて、比較デ−タ設定器８において予め
設定された正常時における故障診断用デ−タと８ビット
比較器９内で比較、判定され、双方のデ−タが一致して
ない場合には、シフトレジスタ型表示装置の故障として
所定の信号をＣＰＵ１へ出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、発光ダイオ−ド等の発
光素子を用いてなるいわゆるドットマトリクス表示装
置、特に、シフトレジスタを用いて各発光素子の表示デ
−タを設定するようにしたシフトレジスタ型表示装置の
故障検出装置に関する。

【０００２】

【従来の技術】文字、数字等を視認可能に表示する表示
装置の一つとして比較的よく使用されるものに、発光ダ
イオ−ド（以下、「ＬＥＤ」と言う）を用いたいわゆる
ドットマトリクス方式の表示装置がある。図４には、こ
のようなＬＥＤを用いたドットマトリクス方式によるシ
フトレジスタ型表示装置の一構成例が示されており、以
下、同図を参照しつつかかる従来の表示装置について概
括的に説明する。同図に示されたシフトレジスタ型表示
装置は縦、横にそれぞれＬＥＤを１６個づつ並べて表示
部を形成してなる１６×１６ＬＥＤドットマトリクス方
式を用いた表示装置の例である。このシフトレジスタ型
表示装置は、外部から入力される同期パルス（ＣＬＫ−
Ｐａ）に同期して、同じく外部から入力された表示デ−
タをいわゆるシフトレジストするためのシフトレジスタ
回路２０と、このシフトレジスタ回路２０の出力デ−タ
をラッチパルス（ＬＡＴＣＨ−Ｐａ）に同期してラッチ
するラッチ回路２１と、このラッチ回路２１にラッチさ
れたデ−タに基づいてＬＥＤアレイ２３を駆動するカラ
ムドライバ回路２２と、１６×１６のＬＥＤからなるＬ
ＥＤアレイ２３と、ラッチパルス（ＬＡＴＣＨ−Ｐａ）
に同期して４ビットのアドレス信号を発生するラスタア
ドレスカウンタ２４と、このラスタアドレスカウンタ２
４の４ビット信号を基に、１６出力の内の一つを選択し
てＬＥＤアレイ２３への駆動信号を出力するデコ−ダ・
ラスタドライバ回路２５とからなるものである。

【０００３】そして、ＬＥＤアレイ２３の１行分を構成
する単位アレイ２６は、例えば図５に示されるよに１６
個のＬＥＤ２７を具備し、各ＬＥＤ２７のアノ−ドは共
に、デコ−ダ・ラスタドライバ２５の出力段に接続され
る一方、各ＬＥＤ２７のカソ−ドは、それぞれ独立して
カラムドライバ２２の出力段に接続されて構成されてい
るものである。この表示装置においては、先ず、シフト
レジスタ回路２０に一行分（単位アレイ２６の１つ分）
のデ−タパルス（ＤＡＴＡ−Ｐａ）が、同期パルス（Ｃ
ＬＫ−Ｐａ）に同期して入力される。そしてシフトレジ
スタ回路２０への表示デ−タの入力が完了すると、ラッ
チ回路２１にラッチパルス（ＬＡＴＣＨ−Ｐａ）が入力
され、ラッチ回路２１には、このラッチパルス（ＬＡＴ
ＣＨ−Ｐａ）に同期してシフトレジスタ回路２０のデ−
タが取り込まれることとなる。

【０００４】カラムドライバ回路２２は、ラッチ回路２
１のラッチデ−タに応じてＬＥＤ２７のカソ−ド側を接
地電位とする。一方、ラスタアドレスカウンタ２４に
は、ラッチ回路２１と同時にラッチパルス（ＬＡＴＣＨ
−Ｐａ）が入力され、計数動作が行われてその計数結果
が４ビットの２進数として出力される。このラスタアド
レスカウンタ２４の出力値は、上述したシフトレジスタ
回路２０に入力されたデ−タを表示すべき行の番号に相
当するものであり、デコ−ダ・ラスタドライバ２５は、
この４ビットで表された行番号に該当する単位アレイ２
６のアノ−ド側に所定の電圧を印加する。この結果、表
示デ−タに応じて、単位アレイ２６の所定のＬＥＤ２７
が一定時間の間、点灯されることとなる。単位アレイ２
６の点灯動作が一定時間行われた後は、次の単位アレイ
２６が上述したと同様にして表示デ−タに応じて点灯さ
れることとなる。このようにして、従来装置において
は、１６個の単位アレイ２６を、表示デ−タに応じて常
時点灯させるのではなく、周期的に順に点灯させるいわ
ゆるダイナミックスキャンを行って回路の簡素化、消費
電力の低減を図ることができるようになっていた。

【０００５】尚、図４においてＣＬＫ−Ｐａ，ＣＬＫ−
Ｐｂで表される同期パルスは基本的には電気的に全く同
一のもので、ＣＬＫ−Ｐａはこのシフトレジスタ型表示
装置に入力される同期パルスを、ＣＬＫ−Ｐｂは外部に
出力される同期パルスをそれぞれ意味している。これ
は、ラッチパルスについても同様であり、ＬＡＴＣＨ−
Ｐａはシフトレジスタ型表示装置に入力されるラッチパ
ルスを、ＬＡＴＣＨ−Ｐｂはシフトレジスタ型表示装置
の外部に出力されるラッチパルスを、それぞれ表してい
る。さらに、ＤＡＴＡ−Ｐａはシフトレジスタ型表示装
置に入力されるデ−タパルスを、ＤＡＴＡ−Ｐｂはシフ
トレジスタ回路２０の最終段から出力されるデ−タパル
スを、それぞれ表している。

【０００６】図６にはＬＥＤアレイが１行分の単位アレ
イからなるシフトレジスタ型装置の具体回路例が示され
ており、以下、同図を参照しつつこの具体回路例につい
て説明する。先ず、このシフトレジスタ型表示装置にお
いて、シフトレジスタ回路２０は、８個のＤ型フリップ
フロップ２０ａ〜２０ｈを具備してなるもので、その構
成は、初段のＤ型フリップフロップ２０ａの出力Ｑが、
次段のＤ型フリップフロップ２０ｂのＤ入力に、このＤ
型フリップフロップ２０ｂの出力Ｑは、さらに次段のＤ
型フリップフロップ２０ｃのＤ入力にと順に、次段のＤ
型フリップフロップのＤ入力へ前段のＤ型フリップフロ
ップの出力Ｑが接続された構成となっている。一方、各
Ｄ型フリップフロップ２０ａ〜２０ｈのクロック入力
（ＣＫ）は、共に接続されており、同期パルス（ＣＬＫ
−Ｐａ）が同時に入力されるようになっている。

【０００７】ラッチ回路２１は、上述したシフトレジス
タ回路２０が８個のＤ型フリップフロップ２０ａ〜２０
ｈから構成されていることに対応して、８個のＤ型フリ
ップフロップ２１ａ〜２１ｈを具備してなるもので、各
Ｄ型フリップフロップ２１ａ〜２１ｈのＤ入力には、前
述したシフトレジスタ回路２０を構成するＤ型フリップ
フロップ２０ａ〜２０ｈの出力Ｑが、それぞれ接続され
る一方、各Ｄ型フリップフロップ２１ａ〜２１ｈの出力
Ｑは、それぞれ独立してラッチ回路２１の出力として後
述するカラムドライバ回路２２に接続されている。また
各Ｄ型フリップフロップ２１ａ〜２１ｈのクロック入力
（ＣＫ）は、共に接続されてラッチパルス（ＬＡＴＣＨ
−Ｐａ）が同時に入力されるようになっている。カラム
ドライバ回路２２は、８個のインバ−タ２２ａ〜２２ｈ
からなるもので、各インバ−タ２２ａ〜２２ｈの入力に
は、前述したラッチ回路２１を構成するＤ型フリップフ
ロップ２１ａ〜２１ｈの出力Ｑが個々に接続される一
方、インバ−タ２２ａ〜２２ｈの出力は、ＬＥＤアレイ
２３へ接続されている。ＬＥＤアレイ２３は、８個のＬ
ＥＤ２３ａ〜２３ｈと、このＬＥＤ２３ａ〜２３ｈのア
ノ−ドに電源電圧Ｖｃｃを印加するための抵抗器２８ａ
〜２８ｈとから構成されている。

【０００８】かかる構成における動作を図７に示された
タイミング図を参照しつつ以下に説明する。先ず、同図
において紙面右方向へ進むにしたがって、時間が経過す
ることとすると、シフトレジスタ回路２０の初段のＤ型
フリップフロップ２０ａのＤ入力には図７（ａ）に示さ
れるようにデ−タＤ１からデ−タＤ８までが順に入力さ
れ、同時にクロック入力（ＣＫ）には、各デ−タＤ１〜
Ｄ８の略中央付近のタイミングに立上りを有する同期パ
ルス（ＣＬＫ−Ｐａ）が入力される。そして、同期パル
ス（ＣＬＫ−Ｐａ）の立上りである時刻ｔ1 に、Ｄ型フ
リップフロップ２０ａにおいてデ−タＤ１が読み込ま
れ、略同時に出力Ｑにはデ−タＤ１が出力される。次い
で、時刻ｔ2 においては、再び同期パルス（ＣＬＫ−Ｐ
ａ）が立上るので、次段のＤ型フリップフロップ２０ｂ
においてデ−タＤ１が、先のＤ型フリップフロップ２０
ａにおいて新たなデ−タＤ２が、それぞれ読み込まれる
こととなる。さらに、時刻ｔ3 の同期パルス（ＣＬＫ−
Ｐａ）の立上りでは、Ｄ型フリップフロッ２０ａに新た
なデ−タＤ３が、Ｄ型フリップフロップ２０ｂにはデ−
タＤ２が、そして、Ｄ型フリップフロップ２０ｃにはデ
−タＤ１が、それぞれ読み込まれることとなる。以下、
同様にして、同期パルス（ＣＬＫ−Ｐｃ）の立上りにお
いて、デ−タＤ１〜Ｄ８が、Ｄ型フリップフロップ２０
ａ〜２０ｈに順にシフトされてゆき、最終的には、初段
のＤ型フリップフロップ２０ａにデ−タＤ８が、最終段
のＤ型フリップフロップ２０ｈにデ−タＤ１が読み込ま
れてシフトレジスタ回路２０における読み込み動作が終
了する。

【０００９】そして、ラッチパルス（ＬＡＴＣＨ−Ｐ
ａ）が、いわゆるＬｏｗレベルからＨｉｇｈレベルへ立
上る時刻ｔ9 において、各Ｄ型フリップフロップ２０ａ
〜２０ｈの出力Ｑに出力されているデ−タＤ１〜Ｄ８が
それぞれ対応するラッチ回路２１のＤ型フリップフロッ
プ２１ａ〜２１ｈにラッチされると同時に、このラッチ
されたデ−タは各Ｄ型フリップフロップ２１ａ〜２１ｈ
の出力Ｑに現れることとなる。Ｄ型フリップフロップ２
１ａ〜２１ｈの各出力デ−タは、カラムドライバ回路２
２によって反転出力され、その結果、デ−タＤ１〜Ｄ８
の内、いわゆるＨｉｇｈデ−タは、このカラムドライバ
回路２２の出力側では、反転されたいわゆるＬｏｗデ−
タとなるので、このデ−タの表示用のＬＥＤは、点灯す
ることとなる。また、これとは反対に、デ−タＤ１〜Ｄ
８の内、いわゆるＬｏｗデ−タに対しては、該当のＬＥ
Ｄは消灯状態となる。

【００１０】この図６における具体回路例においては、
８個のＬＥＤを用いた場合を示したが、さらに多くのデ
−タ表示を可能とするには、増設するドット数に対応し
てＤ型フリップフロップをシフトレジスタ回路２０及び
ラッチ回路２１において、それぞれ図６に示されたと同
様にして増設し、また、カラムドライバ回路２２におい
てはインバ−タを、ＬＥＤアレイ２３においてはＬＥＤ
及び抵抗器を、それぞれ増設すればよいものである。

【００１１】上述したようなシフトレジスタを用いて表
示デ−タを設定して、ドットマトリクス表示を行ういわ
ゆるシフトレジスタ型表示装置において、従来、その表
示部分が故障しているか否の故障発見の方法としては、
人間の視覚によって表示内容を捕えて故障か否かを判断
するといったものが主流であった。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うに人間の視覚に頼った方法では、迅速、確実に故障を
発見できず、表示装置の信頼性をも低下させるという問
題があった。

【００１３】本発明は、上記実情に鑑みてなされたもの
で、迅速、確実に故障発見ができ、ひいては保守時間の
短縮化を図ることのできるシフトレジスタ型表示装置の
故障検出装置を提供することを目的とするものである。

【００１４】

【課題を解決するための手段】上記問題点を解決するた
め本発明に係るシフトレジスタ型表示装置の故障検出装
置は、複数の発光素子を配すると共に、前記複数の発光
素子の点灯、消灯のデ−タを蓄積するシフトレジスタを
具備し、前記シフトレジスタの蓄積デ−タに基づいて前
記複数の発光素子を駆動することによって所望の数値、
文字等のデ−タを視認可能に表示するシフトレジスタ型
表示装置の故障検出装置であって、前記シフトレジスタ
型表示装置のシフトレジスタへ入力する故障診断用デ−
タとこの故障診断用デ−タに続く表示用デ−タとからな
るシリアルデ−タを発生するデ−タ発生手段と、前記シ
フトレジスタのシフト動作に同期して該レジスタから出
力された故障診断用デ−タを蓄積する故障診断デ−タ蓄
積手段と、前記シフトレジスタ型表示装置のシフトレジ
スタから出力されるべき故障診断用デ−タを設定する比
較デ−タ設定手段と、前記故障診断デ−タ蓄積手段によ
り前記シフトレジスタ型表示装置のシフトレジスタから
出力された故障診断用デ−タの読み込みが完了した際
に、前記故障診断デ−タ蓄積手段に蓄積されたデ−タと
前記比較デ−タ設定手段に設定されたデ−タとが一致し
ているか否かを比較・判定する比較判定手段とを具備し
てなるものである。

【００１５】

【作用】デ−タ発生手段からは故障診断用デ−タ及び表
示用デ−タがこの順でシリアル出力され、シフトレジス
タ型表示装置のシフトレジスタに読み込まれるが、故障
診断用デ−タは、シフレジスタ型表示装置のシフトレジ
スタからこのシフトレジスタの後段に接続されている故
障診断デ−タ蓄積手段にそのまま読み込まれ、その読み
込み動作が終了した時点において、この故障診断デ−タ
蓄積手段に読み込まれたデ−タが比較・判定手段に読み
込まれると共に、比較デ−タ設定手段に予め設定され且
つ比較・判定手段に入力されている本来の故障診断デ−
タ、すなわち、シフトレジスタ型表示装置に故障がない
場合に故障診断デ−タ蓄積手段に読み込まれるべきデ−
タと比較・判定されて、双方のデ−タが一致してないと
判定された場合には、所定の信号が出力されるものであ
る。

【００１６】

【実施例】本発明に係るシフトレジスタ型表示装置の故
障診断装置の一実施例について、図１乃至図３及び図８
を参照しながら説明する。ここで、図１はシフトレジス
タ型表示装置の故障検出装置の概略構成図、図２は図１
に示された故障検出装置の具体回路例を示す回路図、図
３は図２に示された具体回路例の動作を説明するための
タイミング図、図８は本故障検出装置を従来のシフトレ
ジスタ型表示装置に接続した状態における概略構成図で
ある。先ず、図８を参照しつつ従来のシフトレジスタ型
表示装置及び本故障検出装置について概略的に説明す
る。このシフトレジスタ型表示装置は、従来からよく知
られている構成を有するものであるので、以下、簡単に
説明すれば、先ず、ＣＰＵ１は、アドレス・バスを介し
てアクセスする装置を特定し、例えば、記憶装置等（図
示せず）内のデ−タにアクセスする他、アドレス・バス
によりマルチプレクサ（ＭＰＸ）３０のアドレスを指定
して、バス・ドライバ３１を動作状態（開状態）にして
記憶装置等からの表示デ−タを表示ＲＡＭ（Ｖ−ＲＡ
Ｍ）３２へ書き込むようになっている。

【００１７】ＭＰＸ３０は、ＣＰＵ１と画面コントロ−
ラ３３との切替器となっており、ＣＰＵ１がＶ−ＲＡＭ
３２に動作する際には、バス・ドライバ３１は開状態と
なり、Ｖ−ＲＡＭ３２に表示デ−タが書き込まれること
となる。一方、画面コントロ−ラ３３がＶ−ＲＡＭ３２
に動作する際には、バス・ドライバ３１は閉状態とな
り、ＭＰＸ３０を介して画面コントロ−ラ３３とＶ−Ｒ
ＡＭ３２とが接続されるようになっている。

【００１８】発振器３４は本表示装置および故障検出装
置で必要となるクロック信号の基となるクロックを生成
するもので、この発振器３４から発振されたクロック
は、伝送用分周器３８で１／８倍にされて２出力に分配
される。そして、その一方の出力は、パラレル／シリア
ル（Ｐ／Ｓ変換器）３５に入力され、他方は画面コント
ロ−ラ用分周器３６で１／８倍のクロックに変換され
て、画面コントロ−ラ３３に入力される。画面コントロ
−ラ３３は、ＣＰＵ１から与えられた表示アドレスを、
入力されるクロックのタイミングによりＭＰＸ３０を介
してＶ−ＲＡＭ３２に出力するものである。

【００１９】Ｖ−ＲＡＭ３２は、画面コントロ−ラ３３
からＭＰＸ３０を介してＬＥＤ表示部３７へ表示する内
容に対応する表示アドレスを受け取ることで、表示アド
レスに対応した表示デ−タを伝送用分周器３８の出力タ
イミングでＰ／Ｓ変換器３５を経由してＬＥＤ表示部３
７へ出力し、表示するものである。

【００２０】ＬＥＤ表示部３７は、その内部に表示ドッ
ト数に一致する横１ラスタ分のシフトレジスタを有して
おり（詳細は後述）、これを全ラスタ分スキャンさせて
全表示画面を構成するようになっている。

【００２１】故障検出装置Ｓは、上述のＬＥＤ表示部３
７のシフトレジスタに接続されており、表示デ−タの誤
りを検出した際には、エラ−信号を出力するもので、こ
の信号をＣＰＵ１へ割り込み信号（図８において「ＩＮ
Ｔ」と略記）として入力するようになっている。また、
故障診断用デ−タ発生器３９は、図８において便宜上、
故障検出装置Ｓと別個のものと記載してあるが、本発明
に係るシフトレジスタ型表示装置の故障検出装置を構成
するデ−タ発生手段としての機能を果たす部分である。

【００２２】次に、図１には、本実施例の故障診断装置
の概略構成例が示されており、同図を参照しつつその内
容について説明する。図１において、一点鎖線で囲まれ
た部分は、先に図８において説明したシフトレジスタ型
表示装置のＬＥＤ表示部３７であり、具体回路例が示さ
れている。また、この回路は、図６において説明したも
のと基本的に同一の構成を有してなるものである。すな
わち、ＬＥＤ表示部３７は、第１の８ビットシフトレジ
スタ回路２と、この出力側に接続された第１の８ビット
ラッチ回路３と、この第１の８ビットラッチ回路３の各
ビット出力にカソ−ドが接続されたＬＥＤ４ａ〜４ｈ
と、このＬＥＤ４ａ〜４ｈのアノ−ドに電源電圧Ｖｃｃ
を印加する８個の抵抗器５ａ〜５ｈとを具備してなるも
のである。そして、このＬＥＤ表示部３７は、第１の８
ビットシフトレジスタ回路２に入力された表示デ−タに
応じて、８個のＬＥＤ４ａ〜４ｈを点灯表示するように
なっている。尚、本実施例におけるＬＥＤ表示部３７
は、簡単のため８ビットのみの構成を示したが、通常は
本実施例で示したものが多段に接続されてなるものであ
る。

【００２３】一方、シフトレジスタ型表示装置の故障検
出装置は、デ−タ発生手段としての故障診断用デ−タ発
生器３９と、故障診断デ−タ蓄積手段としての第２の８
ビットシフトレジスタ回路６と、この第２の８ビットシ
フトレジスタ回路６のデ−タをラッチする第２の８ビッ
トラッチ回路７と、比較デ−タ設定手段としての比較デ
−タ設定器８と、第２の８ビットラッチ回路７にラッチ
されたデ−タと比較デ−タ設定器８に設定されたデ−タ
とが一致しているか否かを比較、判定する比較判定手段
としての８ビット比較器９とを具備してなるものであ
る。

【００２４】尚、図１においてＣＬＫ−Ｐａ，ＣＬＫ−
Ｐｂで表される同期パルスは基本的には電気的に全く同
一のもので、ＣＬＫ−ＰａはこのＬＥＤ表示部３７に入
力される同期パルスを、ＣＬＫ−Ｐｂは故障検出装置Ｓ
に入力される同期パルスをそれぞれ意味している。これ
は、ラッチパルスについても同様であり、ＬＡＴＣＨ−
ＰａはＬＥＤ表示部３７に入力されるラッチパルスを、
ＬＡＴＣＨ−Ｐｂは故障検出装置Ｓに入力されるラッチ
パルスを、それぞれ表している。さらに、ＤＡＴＡ−Ｐ
ａはＬＥＤ表示部３７に入力されるデ−タパルスを、Ｄ
ＡＴＡ−Ｐｂは第１の８ビットシフトレジスタ回路２の
最終段から出力されるデ−タパルスを、それぞれ表して
いる。

【００２５】第２の８ビットシフトレジスタ回路６は、
その初段の入力がＬＥＤ表示部３７の第１の８ビットシ
フトレジスタ回路２の最終段に接続されると共に、その
クロック入力端子（ＣＫ）は、第１の８ビットシフトレ
ジスタ回路２のクロック入力端子（ＣＫ）に接続され
て、第１の８ビットシフトレジスタ回路２と同時に同期
パルス（ＣＬＫ−Ｐｂ）が入力されるようになってい
る。この第２の８ビットシフトレジスタ回路６の各ビッ
ト出力は、第２の８ビットラッチ回路７に入力されるよ
うになっている。

【００２６】比較デ−タ設定器８は、ＬＥＤ表示部３７
の第１の８ビットシフトレジスタ回路２を介して第２の
８ビットシフトレジスタ回路６に入力されるべきデ−タ
（以下、このデ−タを「故障診断用デ−タ」と言
う。）、すなわち、シフトレジスタ型表示装置に故障が
ない場合に、第１の８ビットシフトレジスタ回路２を介
して第２の８ビットレジスタ回路６に入力される８ビッ
トデ−タが設定されるものである。８ビット比較器９
は、前述した第２の８ビットラッチ回路７のラッチデ−
タと、比較デ−タ設定器８に設定された８ビットデ−タ
とを比較し、双方のデ−タが一致していない場合には、
所定のエラ−信号（例えば、いわゆるＨｉｇｈ信号）を
出力するものである。

【００２７】上記構成における動作について、概略的に
説明すれば、ＬＥＤ表示部３７の第１の８ビットシフト
レジスタ回路２への表示デ−タの設定が終了すると、第
１の８ビットラッチ回路３のクロック入力にラッチパル
ス（ＬＡＴＣＨ−Ｐａ）が入力され、これにより、第１
の８ビットシフトレジスタ回路２に設定された表示デ−
タがラッチされる。そして、第１の８ビットレジスタ回
路２に表示デ−タがラッチされると同時に、ＬＥＤ４ａ
〜４ｈは、そのラッチデ−タに応じて点灯又は消灯され
ることとなる。一方、第２の８ビットレジスタ回路６に
おいては、第１の８ビットシフトレジスタ回路２へのデ
−タの設定が終了した後も同期パルス（ＣＬＫ−Ｐａ，
Ｐｂ）が引き続き入力されるので、この同期パルス（Ｃ
ＬＫ−Ｐａ，Ｐｂ）に同期して第１の８ビットシフトレ
ジスタ回路２から故障診断用デ−タが順に第２の８ビッ
トシフトレジスタ回路６に入力されて、この回路６内部
でシフトされることとなる。そして、第１の８ビットシ
フトレジスタ回路２からのデ−タが全て第２の８ビット
シフトレジスタ回路６に入力された時点において、第２
の８ビットシフトレジスタ回路６のクッロク入力（Ｃ
Ｋ）には、ラッチパルス（ＬＡＴＣＨ−Ｐｂ）が入力さ
れ、第２の８ビットシフトレジスタ回路６のデ−タがラ
ッチされることとなる。

【００２８】この時、８ビット比較器９には既に比較デ
−タ設定器８において設定された比較デ−タが入力され
ているので、第２の８ビットラッチ回路７においてラッ
チされたデ−タが、この第２の８ビットラッチ回路７の
ラッチ動作と同時に入力されると、即座に両デ−タの比
較・判定が行われる。そして、８ビット比較器９は、両
デ−タが一致している場合、いわゆるＬｏｗの論理出力
信号を、また、両デ−タが一致していない場合、いわゆ
るＨｉｇｈの論理出力信号をエラ−信号として、それぞ
れＣＰＵ１に出力する。

【００２９】図２には、図１において概略的に示された
シフトレジスタ型表示装置の故障診断装置のより具体的
な回路構成例が示されており、以下、同図を参照しつつ
具体回路例について説明する。図２において、第２の８
ビットシフトレジスタ回路６は、８個のＤ型フリップフ
ロップ１０ａ〜１０ｈを直列に接続してなるものであ
る。すなわち、初段のＤ型フリップフロップ１０ａの出
力Ｑは、次段のＤ型フリップフロップ１０ｂに接続さ
れ、さらに、このＤ型フリップフロップ１０ｂの出力Ｑ
は、後段のＤ型フリップフロップ１０ｃのＤ入力へとい
うように、前段の出力Ｑが後段のＤ入力へと順次接続さ
れているものである。一方、各Ｄ型フリップフロップ１
０ａ〜１０ｈのクロック入力（ＣＫ）は共に、ＬＥＤ表
示部３７の第１の８ビットシフトレジスタ回路２のクロ
ック入力（ＣＫ）に接続され、同期パルス（ＣＬＫ−Ｐ
ａ，Ｐｂ）が同時に入力されるようになっている。

【００３０】本実施例の第２の８ビットラッチ回路７
は、８個のＤ型フリップフロップ１１ａ〜１１ｈを有し
てなり、これらＤ型フリップフロップ１１ａ〜１１ｈの
Ｄ入力は、１個づつ上述した第２の８ビットシフトレジ
スタ回路７を構成するＤ型フリップフロップ１０ａ〜１
０ｈの出力Ｑに接続されている。また、これら８個のＤ
型フリップフロップ１１ａ〜１１ｈのクロック入力（Ｃ
Ｋ）は共に接続され、ＬＥＤ表示部３７を構成する第１
の８ビットラッチ回路３のクロック入力（ＣＫ）に接続
されており、ラッチパルス（ＬＡＴＣＨ−Ｐａ，Ｐｂ）
が同時に入力されるようになっている。また、Ｄ型フリ
ップフロップ１１ａ〜１１ｈの出力Ｑは、次述する８ビ
ット比較器９を構成する排他的論理和回路（以下、「Ex
OR 」と言う。）１２ａ〜１２ｈの一方の入力端子にぞ
れぞれ接続されている。

【００３１】本実施例の８ビット比較器９は、８個のEx
OR １２ａ〜１２ｈと、入力にこのEx OR １２ａ〜１２
ｈの出力が接続された論理和回路（以下、「ＯＲ」と言
う。）１３とを具備してなるものである。Ex OR １２ａ
〜１２ｈは２入力を有するもので、その一方の入力はそ
れぞれ既述した８ビット比較器９のＤ型フリップフロッ
プ１１ａ〜１１ｈの出力Ｑに接続されると共に、他方の
入力は次述する比較デ−タ設定器８に接続されている。
また、各Ex OR １２ａ〜１２ｈの出力は、８入力を有す
るＯＲ１３に接続されて、このＯＲ１３の出力が８ビッ
ト比較器９の出力となっている。Ex OR １２ａ〜１２ｈ
の動作は、よく知られているように、２入力の一方のみ
が、Ｈｉｇｈの論理値となった場合にのみ、Ｈｉｇｈの
論理出力信号を出力するものである。そして、Ex OR １
２ａ〜１２ｈの内１つでも出力がＨｉｇｈとなれば、こ
の８ビット比較器９の出力信号はＨｉｇｈとなるもので
ある。

【００３２】本実施例の比較デ−タ設定器８は、８ビッ
トの２進デ−タが手動設定できるもので、８個のスイッ
チ１４ａ〜１４ｈと、抵抗器１５ａ〜１５ｈとを具備し
てなり、スイッチ１４ａ〜１４ｈの一端は接地され、他
端はそれぞれ抵抗器１５ａ〜１５ｈを介して電源電圧Ｖ
ccが印加されるようになっている。そして、この比較デ
−タ設定器８においては、スイッチ１４ａ〜１４ｈが、
図２に示されたように開成状態である場合、論理値の１
が設定されたこととなり、逆にスイッチ１４ａ〜１４ｈ
が閉成状態である場合は、論理値の０が設定されたこと
となるものである。図２においては、全てのスイッチ１
４ａ〜１４ｈが開成状態であるので、比較デ−タ設定器
８の設定デ−タとしては、１６進法で表示すればＦＦH
（ここで、H は１６進法による数値表示を意味する添字
である）が設定されていることとなる。

【００３３】上記構成における本実施例の故障診断装置
の動作について、図３に示されたタイミング図を参照し
つつ以下に説明する。先ず、図３において、紙面横方向
は時刻を表すものとし、左から右方向へ向かうに従い時
刻が経過するものとして説明する。ＬＥＤ表示部３７を
介して本実施例のシフトレジスタ型表示装置の故障診断
装置Ｓに入力されるデ−タは、シリアルデ−タであり、
図３（ａ）に示されるように、先ず、故障診断用のデ−
タＣ１〜Ｃ８が、続いて表示用デ−タＤ１〜Ｄ８配置さ
れた構成となっている。ここで、デ−タＣ１〜Ｃ８は、
シフトレジスタ型表示装置が故障か否かを診断するため
のものであるので、そのデ−タ値としては特定の値に限
定されるものではない。したがって、例えば、この後に
続く表示用デ−タＤ１〜Ｄ８と同一であってもかまわま
いものである。本実施例においてデ−タＣ１〜Ｃ８は、
１６進法でＦＦHである。ここで、デ−タＣ１〜Ｃ８
は、故障診断用デ−タ発生器３９（図８参照）から、そ
して、デ−タＤ１〜Ｄ８は、Ｖ−ＲＡＭ３２（図８参
照）から、それぞれ出力されるものである。すなわち、
図８に示された画面コントロ−ラ３３が毎ラスタごと
に、先ず、故障診断用デ−タ発生器３９がデ−タＣ１〜
Ｃ８をＰ／Ｓ変換器３５を介してＬＥＤ表示部３７へ出
力するよう指示し、その後、Ｖ−ＲＡＭ３２がＰ／Ｓ変
換器３５を介してデ−タＤ１〜Ｄ８をＬＥＤ表示部３７
へ出力するよう指示する。

【００３４】そして、図３（ａ）に示された各シリアル
デ−タの略中央において立上りを有する同期パルス（Ｃ
ＬＫ−Ｐａ，Ｐｂ）が画面コントロ−ラ３３から入力さ
れると、ＬＥＤ表示部３７の第１の８ビットシフトレジ
スタ回路２の初段からデ−タＣ１、Ｃ２、Ｃ３・・・と
順に読み込まれると共に、同回路２内の後段のシフトレ
ジスタ（図示せず）へと順にシフトされてゆき、時刻ｔ
8 において、第１の８ビットシフトレジスタ回路２にお
けるデ−タＣ１〜Ｃ８の読み込みが終了する。もし、こ
こで、この第１の８ビットシフトレジスタ回路２の最終
段に、従来のように何等回路が接続されていない状態
で、同期パルス（ＣＬＫ−Ｐａ）のみが引き続いて入力
されるとすると、第１の８ビットシフトレジスタ回路２
の最終段には、デ−タＣ１の読み込み後、デ−タＣ２〜
Ｃ８が順に読み込まれることとなり、Ｃ８読み込み後
は、第１の８ビットレジスタ回路２へのデ−タパルス
（ＤＡＴＡ−Ｐａ）が論理値のＬｏｗであることから、
第１の８ビットシフトレジスタ回路２の出力も論理値Ｌ
ｏｗとなる。すなわち、従来のように、第１の８ビット
シフトレジスタ回路２の後段に何等回路が接続されてい
ない状態においては、この第１の８ビットシフトレジス
タ回路２に入力されたデ−タは、最終段で全て消滅して
しまうこととなる。

【００３５】ところが、本実施例においては、第１の８
ビットシフトレジタ回路２の最終段にはシフトレジスタ
型表示装置の故障診断装置Ｓを構成する第２の８ビット
シフトレジスタ回路６が接続されているので、第１の８
ビットシフトレジスタ回路２にデ−タＣ１〜Ｃ８が読み
込まれた後の、時刻ｔ9 においては、デ−タＣ１が第２
の８ビットシフトレジスタ回路２の初段のＤ型フリップ
フロップ回路１０ａに読み込まれる一方、ＬＥＤ表示部
３７を構成する第１の８ビットシフトレジスタ回路２の
初段には、デ−タＤ１が読み込まれることとなる（図３
参照）。そして、この後、同期パルス（ＣＬＫ−Ｐａ，
Ｐｂ）にしたがって、第１の８ビットシフトレジスタ回
路２には、デ−タＤ２〜Ｄ８が順に読み込まれてゆき、
また、第２の８ビットシフトレジスタ回路６にはデ−タ
Ｃ２〜Ｃ８が順に読み込まれてゆくこととなる。さら
に、時刻ｔ17のラッチパルス（ＬＡＴＣＨ−Ｐａ，Ｐ
ｂ）の立上りにおいて、第１の８ビットラッチ回路３に
はデ−タＤ１〜Ｄ８が、第２の８ビットラッチ回路７に
はデ−タＣ１〜Ｃ８がそれぞれラッチされる。

【００３６】そして、ＬＥＤ表示部３７においては、第
１の８ビットラッチ回路３のラッチと同時に、このラッ
チされたデ−タに応じてＬＥＤ４ａ〜４ｈ（図１参照）
が点灯又は消灯し、使用者はデ−タＤ１〜Ｄ８の内容を
視覚的に確認することができる。一方、故障診断装置Ｓ
においては、第２の８ビットラッチ回路７のラッチと同
時にそのラッチされたデ−タＣ１〜Ｃ８が８ビット比較
器９に入力されることとなり、予め比較デ−タ設定器８
に設定され、この比較デ−タ設定器８から入力されてい
る比較デ−タと一致しているか否かが比較、判定され、
即座に判定信号が出力される。すなわち、第２の８ビッ
トラッチ回路７から入力されたデ−タＣ１〜Ｃ８が比較
デ−タ設定器８に予め設定されたデ−タと異なる場合
（第１の８ビットシフトレジスタ回路２に故障が生じて
いる場合）は、Ex OR １２ａ〜１２ｈの少なくとも１個
の出力は、論理値のＨｉｇｈ（この時の出力信号を特
に、エラ−信号と言う。）となるので、ＯＲ１３の出力
も論理値のＨｉｇｈとなって、第１の８ビットシフトレ
ジスタ回路２に故障が発生していることが解ることとな
る。

【００３７】本実施例においては、８ビット比較器９か
らのエラ−信号に基づいて警報表示等するような回路
は、特に示していないが、例えば、エラ−信号を受けて
点灯するようなＬＥＤを用いて構成される公知・周知の
警報表示回路あるいは、ブザ−等の警報音を発生する素
子を用いた警報音発生回路を接続して故障の発生を確実
に認識できるようにしてもよく、このような付加は、い
わゆる当業者であれば当然に成し得ることである。

【００３８】本実施例においては、ＬＥＤ表示部３７を
構成する第１の８ビットシフトレジスタ回路２の後段に
同一ビット数を有する第２の８ビットシフトレジスタ回
路６を接続して、従来、第１の８ビットシフトレジスタ
回路２の終段においてそのまま消滅させていた一連のデ
−タを取り込めるようにし、８ビット比較器９におい
て、予め設定されてデ−タと比較することによって第１
の８ビットシフトレジスタ回路２における故障の有無を
診断できるようにしたので、従来のようにシフトレジス
タ型表示装置におけるＬＥＤの実際の点灯、消灯状態を
使用者が見ることによって表示装置における故障の有無
を判断する場合に比べ、表示装置で故障が生ずると即座
にエラ−信号が出力され、使用者の主観的判断に頼るこ
となく迅速、確実な故障診断ができるものである。

【００３９】

【発明の効果】以上、説明したように、本発明において
は、シフトレジスタ型表示装置の表示用デ−タを蓄積す
るシフトレジスタの最終段から、このシフトレジスタに
入力されたデ−タを取り出して、このデ−タを本来この
シフトレジスタの最終段から得られるべきデ−タと比較
し、表示装置おける故障の有無を判定できるように構成
したことにより、従来、表示装置の実際の表示内容を使
用者が視覚によって捕らえることによってその使用者の
主観に基づいて故障の有無を判断していたような人間の
主観的要素が排除されたので、故障判定が客観的にしか
も迅速、確実に行われ、ひいては故障発生から故障箇所
の修理を行って再び復帰するまでに要する保守時間（Ｍ
ＴＴＲ）が短縮され、その結果、シフトレジスタ型表示
装置の信頼性向上に寄与できるという種々の顕著な効果
を奏するものである。

【図面の簡単な説明】

【図１】本発明に係るシフトレジスタ型表示装置用故障
診断装置の概略構成の一例を示すブロック図である。

【図２】図１に示されたシフトレジスタ型表示装置用故
障診断装置の具体回路例を示す回路図である。

【図３】図２に示されたシフトレジスタ型表示装置用故
障診断装置の動作を説明するための主要な信号のタイミ
ング図である。

【図４】従来のシフトレジスタ型表示装置の概略構成の
一例を示すブロック図である。

【図５】図４に示された従来のシフトレジスタ型表示装
置の単位表示アレイの具体回路例を示す回路図である。

【図６】図４に示された従来のシフトレジスタ型表示装
置を構成するシフトレジスタ回路、ラッチ回路及び表示
アレイの具体回路例を示す回路図である。

【図７】図６に示された具体回路例における動作を説明
するための主要な信号のタイミング図である。

【図８】本発明に係るシフトレジスタ型表示装置の故障
検出装置及びシフトレジスタ型表示装置の概略構成図で
ある。

【符号の説明】

１…マイクロプロセッサ、 ２…第１の８ビットシフト
レジスタ回路、 ３…第１の８ビットラッチ回路、 ６
…第２の８ビットシフトレジスタ回路、 ７…第２の８
ビットシフトレジスタ回路、 ８…比較デ−タ設定器、
９…８ビット比較器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の発光素子を配すると共に、前記複
   数の発光素子の点灯、消灯のデ−タを蓄積するシフトレ
   ジスタを具備し、前記シフトレジスタの蓄積デ−タに基
   づいて前記複数の発光素子を駆動することによって所望
   の数値、文字等のデ−タを視認可能に表示するシフトレ
   ジスタ型表示装置の故障検出装置であって、前記シフト
   レジスタ型表示装置のシフトレジスタへ入力する故障診
   断用デ−タとこの故障診断用デ−タに続く表示用デ−タ
   とからなるシリアルデ−タを発生するデ−タ発生手段
   と、前記シフトレジスタのシフト動作に同期して該レジ
   スタから出力された故障診断用デ−タを蓄積する故障診
   断デ−タ蓄積手段と、前記シフトレジスタ型表示装置の
   シフトレジスタから出力されるべき故障診断用デ−タを
   設定する比較デ−タ設定手段と、前記故障診断デ−タ蓄
   積手段により前記シフトレジスタ型表示装置のシフトレ
   ジスタから出力された故障診断用デ−タの読み込みが完
   了した際に、前記故障診断デ−タ蓄積手段に蓄積された
   デ−タと前記比較デ−タ設定手段に設定されたデ−タと
   が一致しているか否かを比較・判定する比較判定手段
   と、を具備することを特徴とするシフトレジスタ型表示
   装置の故障検出装置。