JP4592163B2 - 制御システム及びセンサ信号変化通知回路 - Google Patents
制御システム及びセンサ信号変化通知回路 Download PDFInfo
- Publication number
- JP4592163B2 JP4592163B2 JP2000277111A JP2000277111A JP4592163B2 JP 4592163 B2 JP4592163 B2 JP 4592163B2 JP 2000277111 A JP2000277111 A JP 2000277111A JP 2000277111 A JP2000277111 A JP 2000277111A JP 4592163 B2 JP4592163 B2 JP 4592163B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- data
- state data
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control By Computers (AREA)
Description
【発明の属する技術分野】
この発明は、複数のセンサからのセンサ状態データに基づいて種々の制御を行う制御素子を有する制御システムと、上記制御システムにより用いられるセンサ信号変化通知回路に関する。
【0002】
【従来の技術】
従来、媒体、たとえば紙葉類を搬送する媒体搬送装置(ユニット制御システム)は、取込部、搬送部、集積部の各ユニットと、これらの各ユニットを制御する主制御部から構成されている。
【0003】
上記各ユニットには、それぞれ媒体の位置や状態等を検知するために多数のセンサ(例えば、光学センサ等)、及び上記主制御部により制御されるドライブ回路によって駆動されるパルスモータ、アクチュエータが装備されている。
【0004】
また、各ユニットには、上記センサからのセンサ状態データを上記主制御部からの同期信号に基づいて主制御部へ送信する送信回路と、主制御部からのドライブ信号に基づいて制御される上記ドライブ回路とからなるユニット制御部を有している。
【0005】
このようなユニット制御システムの主制御部において、各ユニットごとの各センサのセンサ状態データを1、0の状態で記憶するメモリを有し、このメモリの各記憶内容に基づいてCPUは種々の状態を判断している。
【0006】
この場合、CPUはセンサの変化情報を知るために、メモリの内容を周期的に読取ることにより実現している。たとえば、タイマーによる割込みを使い、メモリの内容を周期的に読取ることにより、常にセンサの変化が起こっていないか否かを判定するようになっている。
【0007】
このような従来の方法では、センサの変化が起こっていようと起こっていまいと、CPUが常にセンサの状態を監視しなけれならず、CPUに余計な負荷がかかってしまうという問題があった。
【0008】
【発明が解決しようとする課題】
上記したように、複数のセンサからのセンサ状態データに基づいて種々の制御を行う制御素子を有する制御システムにおいて、制御素子が常にセンサの状態を監視しなけれならず、制御素子に余計な負荷がかかってしまうという問題があった。
【0009】
この発明は、複数のセンサからのセンサ状態データに基づいて種々の制御を行う制御素子を有する制御システムにおいて、制御素子が常にセンサの状態を監視する必要がなく、制御素子の負荷が軽減できる制御システム及びセンサ信号変化通知回路を提供することを目的としている。
【0010】
【課題を解決するための手段】
この発明の制御システムは、複数のセンサからのセンサ状態データに基づいて種々の制御を行う制御システムにおいて、前記複数のセンサからのセンサ状態データを所定時間間隔ごとに更新記憶する第1の記憶手段と、この第1の記憶手段に記憶されているセンサのセンサ状態データに基づいて種々の制御を行う制御素子と、前記複数のセンサのセンサ状態データの変化を判断するセンサ信号変化判断回路とを具備し、前記センサ信号変化判断回路は、前記第1の記憶手段の更新記憶前の記憶データと更新記憶後の記憶データとを比較することにより、前記各センサのセンサ状態データがそれぞれ変化しているか否かを判断する判断手段と、この判断手段の判断結果に基づいて、前記複数のセンサのそれぞれに対応して変化が生じているか否かを示すデータを記憶する第2の記憶手段と、この第2の記憶手段の記憶内容により前記センサのセンサ状態データが変化していることを示す状態変化信号を前記制御素子へ通知する第1の通知手段と、この第1の通知手段に応答して供給されるリード信号に基づいて、前記第2の記憶手段に記憶されているセンサ状態データが変化しているセンサを示すデータを前記制御素子へ通知する第2の通知手段とを具備し、前記制御素子は、前記センサ信号変化判断回路から通知される状態変化信号に基いて、リード信号を前記センサ信号変化判断回路へ出力する出力手段と、この出力手段に応答して通知されるセンサ状態データが変化しているセンサを示すデータに基づいて種々の制御を行う制御手段とを具備し、前記第1の記憶手段は、センサのセンサ状態データとして1あるいは0を記憶するものであり、前記判断手段は、あらかじめ設定される複数のモードを有し、第1のモードの場合、センサのセンサ状態データが1から0に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第2のモードの場合、センサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第3のモードの場合、センサのセンサ状態データが1から0に変化した時及びセンサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであることを特徴とする。
【0011】
また、この発明のセンサ信号変化通知回路は、複数のセンサに対する現在のそれぞれのセンサ状態データを記憶する第1の記憶手段と、前記複数のセンサに対する所定時間前のそれぞれのセンサ状態データを記憶する第2の記憶手段と、前記第1の記憶手段に記憶されている現在のセンサ状態データと前記第2の記憶手段に記憶されている所定時間前のセンサ状態データとを前記各センサごとに比較することにより、前記各センサごとに変化が生じているか否かを判断する判断手段と、この判断手段の判断結果に基づいて、前記複数のセンサのそれぞれに対応して変化が生じているか否かを示すデータを記憶する第3の記憶手段と、この第3の記憶手段の記憶内容に基づいて、前記複数のセンサの少なくとも1つのセンサ状態データが変化している場合に、この変化を示すデータを通知する第1の通知手段と、前記第3の記憶手段に記憶されている前記センサごとに変化が生じていることを示すデータに基づいて、センサ状態データが変化しているセンサを示すデータを通知する第2の通知手段と、この第2の通知手段により通知された前記第3の記憶手段に記憶されている前記センサごとに変化が生じていることを示すデータを変化が生じていないデータに変更する変更手段とを具備し、前記第1、第2の記憶手段は、センサのセンサ状態データとして1あるいは0を記憶するものであり、前記判断手段は、あらかじめ設定される複数のモードを有し、第1のモードの場合、センサのセンサ状態データが1から0に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第2のモードの場合、センサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第3のモードの場合、センサのセンサ状態データが1から0に変化した時およびセンサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであることを特徴とする。
【0016】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態のユニット制御システムを説明する。
【0017】
この発明のユニット制御システムとして図1に示す媒体搬送制御システムを例に説明する。
【0018】
この媒体搬送制御システム1は、全体を制御する主制御部2と、この主制御部2とシリアル回線3により接続され、主制御部2により制御される複数のユニット4a、…により構成されている。
【0019】
上記各ユニット4a、4b、…は、媒体(紙葉類等)を取込む取込部、この取込部で取込んだ媒体を搬送する搬送部、この搬送部で搬送される媒体を集積する集積部等で構成され、最大16個まで接続可能である。
【0020】
上記ユニット4a、…には、それぞれ複数のセンサSa、…、パルスモータP、ソレノイドS、ユニット制御部5a、…が設けられている。
【0021】
上記センサSa、…は、媒体(紙葉類等)の位置や状態等を検知するための光学センサ等であり、パルスモータPは、媒体の搬送系駆動用であり、ソレノイドSは、媒体を振り分ける振分ゲートを駆動するものであり、ユニット制御部5a、…は、それぞれセンサSa、…のセンサ状態データを主制御部2に伝送したり、主制御部2からのコマンドを受付けこのコマンドに基づいてパルスモータP、ソレノイドS等を駆動するものである。上記センサSa、…は、最大16個設けることができるようになっている。
【0022】
上記主制御部2と上記各ユニット4a、…のユニット制御部5a、…とは、上記シリアル回線3により並列に接続されている。このシリアル回線3は6本の信号線3a、…3fにより構成されている。信号線3aは、主制御部2からのクリア信号をユニット制御部5a、…に伝送し、信号線3bは、主制御部2からの同期信号SYNCをユニット制御部5a、…に伝送し、信号線3cは、主制御部2からのアドレスと出力ポートデータをユニット制御部5a、…に伝送し、信号線3dは、ユニット制御部5a、…からのセンサ状態データ(後述する比較結果メモリの記憶内容)を主制御部2に伝送し、信号線3eは、主制御部2からのアドレスとコマンドデータをユニット制御部5a、…に伝送し、信号線3fは、ユニット制御部5a、…からのエコーバックデータ、レスポンスデータ、センサレベルデータを主制御部2に伝送するものである。
上記主制御部2は、図2に示すように、全体を制御するCPU11、制御プログラムが記憶されているメモリ12、SYNC発生部13、タイミング信号発生部14、シリアル−パラレル変換器15、17、パラレル−シリアル変換器16、18、コマンドメモリ19、レスポンスメモリ20、ポートデータメモリ21、セレクタ22、センサオン/オフ状態メモリ23、センサ信号変化判断回路(センサ信号変化通知回路)24、クロック発生部25、分周器26、及びアドレス発生部27からなり、ACICで構成されている。
【0023】
上記CPU11は、電源投入時にクリア信号を発生し、主制御部2の各部をクリアするとともに、信号線3aを介して各ユニット制御部5a、…に伝送する。
【0024】
SYNC発生部13は、クロック発生部25からの基準クロックに基づいて、各ユニット4a、4b、…の伝送タイミング用の同期信号SYNCを出力するものである。この同期信号SYNCは、図3の(a)(b)(c)に示すように、16μsecのローレベルの後、64μsecのハイレベルとなる、1サイクルが80μsecの信号であり、この1サイクルずつが各ユニット4a、4b、…(のユニット制御部5a、…)の伝送タイミングとなっている。
【0025】
すなわち、各ユニット4a、4b、…のユニット制御部5a、…が時分割でシリアル回線3を使用することにより、データ伝送が行われるようになっている。この例では、ユニット制御部5a、…の数が16での伝送の周期は1280μsecであり、1ユニット制御部の伝送時間は80μsecとなる。ただし、ユニット制御部のアドレス指定の時間(同期信号SYNCがローレベル)の間は、データが伝送できないため、実際に伝送に使える時間は64μsecとなる。
【0026】
この例では、1個の1ユニット制御部に16個のセンサを接続できる構成を考慮しているため、1センサ分の伝送時間は4μsecとなっている。
【0027】
主制御部2側では、信号線3bに伝送される同期信号SYNCがローレベルの間ごとに、ユニット制御部5a、…を順次選択するためのアドレスデータが信号線3cに出力されるようになっている。
ユニット制御部5a、…側では、信号線3bを介して伝送される同期信号SYNCがローレベルの間ごとに、信号線3cを介して伝送されるデータを監視し、自分のアドレスと一致すると、センサ状態データ(後述する比較結果メモリの記憶内容)を信号線3dに伝送するようになっている。また、上記アドレスに続けて伝送される出力ポートデータを受入れるようになっている。
【0028】
また、ユニット制御部5a、…側では、信号線3bを介して伝送される同期信号SYNCがローレベルの間ごとに、信号線3eを介して伝送されるデータを監視し、自分のアドレスと一致すると、このアドレスに続けて伝送されるコマンドデータを受入れるようになっている。
【0029】
タイミング信号発生部14は、SYNC発生部13からの同期信号SYNCとクロック発生部25からの基準クロックとに基づいて、データ伝送用のタイミング信号を発生するものであり、4μsecごとにタイミング信号を出力するものである。このタイミング信号発生部14からのタイミング信号はシリアル−パラレル変換器15、17、パラレル−シリアル変換器16、18に供給される。
【0030】
シリアル−パラレル変換器15は、タイミング信号発生部14からのタイミング信号に基づいて、信号線3dからのシリアルデータを16ビットのパラレルデータ(センサ状態データ、検知信号)に変換するものである。シリアル−パラレル変換器15からのパラレルデータはセレクタ22に供給される。
【0031】
シリアル−パラレル変換器17は、タイミング信号発生部14からのタイミング信号に基づいて、信号線3fからのシリアルデータを16ビットのパラレルデータ(レスポンスデータ)に変換するものである。シリアル−パラレル変換器17からのパラレルデータはレスポンスメモリ20に供給される。
【0032】
パラレル−シリアル変換器16は、タイミング信号発生部14からのタイミング信号に基づいて、アドレス発生部27からの4ビットのアドレスデータとコマンドメモリ19からの16ビットのパラレルデータ(コマンドテータ)とをシリアルデータに変換するものである。パラレル−シリアル変換器16からのシリアルデータは信号線3eにより伝送される。
【0033】
パラレル−シリアル変換器18は、タイミング信号発生部14からのタイミング信号に基づいて、アドレス発生部27からの4ビットのアドレスデータとポートデータメモリ21からの16ビットのパラレルデータ(ポートデータ)とをシリアルデータに変換するものである。パラレル−シリアル変換器18からのシリアルデータは信号線3cにより伝送される。
【0034】
コマンドメモリ19は、CPU11からのコマンドに対応して記憶されているコマンドデータを記憶するものである。コマンドデータとしては、ソレノイド駆動コマンド、モータ駆動コマンド、センサの読取りコマンド、センサレベルの書換えコマンド等がある。
【0035】
レスポンスメモリ20は、シリアル−パラレル変換器17からのレスポンスデータを記憶するものである
ポートデータメモリ21は、CPU11からのポートデータを記憶するものである。
【0036】
セレクタ22は、シリアル−パラレル変換器15から供給されるユニット制御部5a、…ごとの16ビットのセンサ状態データを、アドレス発生部27からの4ビットのアドレスデータに基づいて選択されるユニット制御部5a(5b、…)に対応するセンサオン/オフ状態メモリ23のアドレスに出力するものである。
【0037】
たとえば、ユニット制御部5aの各センサSa、…に対する16ビットのセンサ状態データが、それぞれセンサオン/オフ状態メモリ23の「0」アドレスから「15」アドレスに出力され、ユニット制御部5bの各センサSa、…に対する16ビットのセンサ状態データが、それぞれセンサオン/オフ状態メモリ23の「16」アドレスから「31」アドレスに出力され、………、ユニット制御部5pの各センサSa、…に対する16ビットのセンサ状態データが、それぞれセンサオン/オフ状態メモリ23の「240」アドレスから「255」アドレスに出力される。
【0038】
センサオン/オフ状態メモリ23は、セレクタ22から供給されるユニット4a、…のユニット制御部5a、…に対応する各センサSa、…のセンサ状態データ(1、0信号)をビット単位のアドレスに記憶するものである。すなわち、256ビットにより256個分のセンサSa、…に対する「1信号」あるいは「0信号」を記憶するものである。
【0039】
クロック発生部25は、図示しない発振器からの信号によりCPU11用の基準クロックを発生するものである。このクロック発生部25からの基準クロックはCPU11、SYNC発生部13、分周器26等に出力されるようになっている。
【0040】
分周器26は、クロック発生部25からの基準クロックを分周したクロックをセンサオン/オフ状態メモリ23、センサ信号変化判断回路24に出力するものである。クロックとしては各ユニット4a、…に対する1伝送周期と同じ1280μsec周期のもの、あるいは(1280×n)μsec周期のものとなっている。(nは2以上の整数)
アドレス発生部27は、SYNC発生部13からの同期信号SYNCがローレベルの間ごとに、ユニット制御部5a、…を順次選択するためのアドレスデータを出力するものである。このアドレス発生部27からのアドレスデータはパラレル−シリアル変換器16、18、セレクタ22に供給される。
【0041】
上記センサ信号変化判断回路24は、対応するユニット4a、…の各センサSa、…のセンサ状態データ(検知信号)が変化しているか否かを判断するものである。
【0042】
このセンサ信号変化判断回路24は、各センサSa、…のセンサ状態データの変化を判断した際、状態変化信号と変化しているセンサを示すデータとをCPU11へ出力するものである。変化しているセンサを示すデータとしては、変化位置メモリ部54(後述する)のアドレスがCPU11へ出力されることにより、このアドレスに対応するセンサ(Sa)のセンサ番号がCPU11にて判断されるようになっている。
【0043】
センサ信号変化判断回路24は、図4に示すように、今回のセンサオン/オフ状態メモリ51、前回のセンサオン/オフ状態メモリ52、比較器53、変化位置メモリ部54、オア回路55、ステータスレジスタ56、エンコーダ57、セレクタ58、リセット回路59により構成されている。
【0044】
今回のセンサオン/オフ状態メモリ51は、センサオン/オフ状態メモリ23から供給される今回のタイミングでのセンサオン/オフ状態メモリ23の記憶内容つまりユニット4a、…の各センサSa、…のセンサ状態データ(1、0信号)を記憶するものである。
【0045】
前回のセンサオン/オフ状態メモリ52は、今回のセンサオン/オフ状態メモリ51から供給される前回のタイミングでのセンサオン/オフ状態メモリ23の記憶内容つまりユニット4a、…の各センサSa、…のセンサ状態データ(1、0信号)を記憶するものである。
【0046】
たとえば、上記分周器26からのクロック(1280μsec、あるいはその整数倍の周期)に基づいて、センサオン/オフ状態メモリ23の記憶内容が今回のセンサオン/オフ状態メモリ51に記憶され、今回のセンサオン/オフ状態メモリ51の記憶内容が前回のセンサオン/オフ状態メモリ52に記憶されるようになっている。
【0047】
今回のセンサオン/オフ状態メモリ51の各ビットごとの出力と前回のセンサオン/オフ状態メモリ52の各ビットごとの出力は、比較器53に供給される。
【0048】
比較器53は、今回のセンサオン/オフ状態メモリ51の各ビットごとの出力と前回のセンサオン/オフ状態メモリ52の各ビットごとの出力とを比較し、この比較結果を変化位置メモリ部54に出力するものである。
【0049】
この比較器53は、CPU11からのモード設定信号により4つのモードに切り換えられるようになっている。このモード設定信号は2ビット構成であり、「00」「01」「10」「11」により4つのモードが設定されるようになっている。
【0050】
モード設定信号が「00」場合、比較結果を出力しないモードである。
【0051】
モード設定信号が「01」場合、前回のセンサ状態データが「0」で今回のセンサ状態データが「1」の際、あるいは前回のセンサ状態データが「1」で今回のセンサ状態データが「0」の際に、変化ありを示す「1」信号を出力するものである。
【0052】
モード設定信号が「10」場合、前回のセンサ状態データが「0」で今回のセンサ状態データが「1」の際に、変化ありを示す「1」信号を出力するものである。
【0053】
モード設定信号が「11」場合、前回のセンサ状態データが「1」で今回のセンサ状態データが「0」の際に、変化ありを示す「1」信号を出力するものであり、
変化位置メモリ部54は、比較器53からの出力により、対応するユニット4a、…の各センサSa、…のセンサ状態データが変化しているか否かを示すデータをビット単位に「1」、「0」を記憶することにより登録しているものである。上記「1」はセンサ状態データの変化有りを示し、「0」はセンサ状態データの変化なしを示している。
【0054】
変化位置メモリ部54は、256ビット構成であり、このアドレスとユニット4a、…の各センサSa、…のセンサ番号とが1対1に対応している。つまり、先頭アドレスがユニット4aの1番目のセンサSaに対応し、2番目のアドレスがユニット4aの2番目のセンサSaに対応し、…256番目のアドレスがユニット4pの16番目のセンサSaに対応している。
【0055】
変化位置メモリ部54の各ビット単位の出力はオア回路55及びエンコーダ57に出力される。
【0056】
オア回路55は、変化位置メモリ部54の各ビット単位の出力の論理和を取るものであり、この論理和の結果はステータスレジスタ56に出力される。
【0057】
このオア回路55は、変化位置メモリ部54内に1つ以上「1」が記憶されている際に、「1」信号を出力するものであり、変化位置メモリ部54内に1つも「1」が記憶されていない際に、「0」信号を出力するものである。
【0058】
ステータスレジスタ56は、オア回路55からの論理和の結果をステータスとして記憶するものである。変化位置メモリ部54内に1つ以上「1」が記憶されている際に、センサ(Sa)のセンサ状態データに変化ありを示すデータとしての「1」を記憶するものである。変化位置メモリ部54内に1つも「1」が記憶されていない際に、センサ(Sa)のセンサ状態データに変化なしを示すデータとしての「0」を記憶するものである。このステータスレジスタ56の記憶内容としてのセンサ(Sa)のセンサ状態データの変化の有無を示すデータがCPU11に出力される。
【0059】
エンコーダ57は、変化位置メモリ部54の若いアドレスに記憶されている1信号に基づいてこのビット位置のアドレスデータを変化位置を示すデータとして出力するものであり、この出力はCPU11及びセレクタ58へ供給される。
【0060】
セレクタ58は、供給されるアドレスデータに基づく前回センサの変化を読取ったビット位置(変化位置メモリ部54のビット位置に対応)から1信号を出力するデコーダであり、たとえばROMにより構成されており、この出力はリセット回路59へ供給されるものである。
【0061】
リセット回路59は、セレクタ58からの所定のビット位置からの1信号とCPU11から供給されるリード信号に応じて、変化位置メモリ部54にて前回センサの変化を読取ったビット位置のデータを「1」から「0」に変更(ビットリセット)するものである。たとえば各ビット単位のナンド回路により構成され、各ナンド回路の一端にCPU11からのリード信号に基づく0信号がインヒビットされて供給された際に、その他端にセレクタ58から1信号が供給されている1つのナンド回路から0信号が出力される。これにより、このナンド回路に対応する変化位置メモリ部54のビット位置のデータを「0」に書き換えるようになっている。
【0062】
上記構成において、図4の概略構成と図5のフローチャートを参照しつつ、上記各ユニット4a、…のセンサSa、…の少なくともいずれか1つのセンサ状態データが変化した際の処理について説明する。また、比較器53はCPU11によりあらかじめモード設定信号として「01」が設定され、前回のセンサ状態データが「0」で今回のセンサ状態データが「1」の際、あるいは前回のセンサ状態データが「1」で今回のセンサ状態データが「0」の際に、変化ありを示す「1」信号を出力するものとする。
【0063】
たとえば今、ユニット4a、…の各センサSa、…(16個ずつ)のセンサ状態データがユニット制御部5a、…により順次読取られ(図7参照)、信号線3dを介して主制御部2のシリアル−パラレル変換器15に順次転送される(図3の(a)〜(c)参照)。
【0064】
これにより、シリアル−パラレル変換器15は信号線3dを介して伝送される各ユニット4a、…のセンサSa、…のシリアルのセンサ状態データをタイミング信号発生部14からのタイミング信号に基づいて16ビットのパラレルのデータ列に変換し(ST1)、セレクタ22に出力する。
【0065】
セレクタ22は、アドレス発生部27からのアドレスに基づくユニット4a、…に対応するセンサオン/オフ状態メモリ23の16のアドレス(たとえば0アドレスから15アドレス)を選択し、シリアル−パラレル変換器15からのセンサ状態データをこの16ビット分のアドレスに出力する。
【0066】
この結果、センサオン/オフ状態メモリ23に、各ユニット4a、…のセンサSa、…のセンサ状態データが記憶される。
【0067】
ついで、分周器26からのクロックに基づいて、センサオン/オフ状態メモリ23の記憶内容が今回のセンサオン/オフ状態メモリ51に記憶され、今回のセンサオン/オフ状態メモリ51の記憶内容が前回のセンサオン/オフ状態メモリ52に記憶される。
【0068】
これにより、今回のセンサオン/オフ状態メモリ51の各ビットごとの出力と前回のセンサオン/オフ状態メモリ52の各ビットごとの出力とが比較器53により比較され、この比較の結果、前回のセンサ状態データが「0」で今回のセンサ状態データが「1」の際、あるいは前回のセンサ状態データが「1」で今回のセンサ状態データが「0」の際に、変化ありを示す「1」信号を出力する。
【0069】
この比較の結果が、ビット単位に変化位置メモリ部54に記憶される。つまり、変化位置メモリ部54に、ユニット4a、…の各センサSa、…のセンサ状態データが変化しているか否かを示すデータをビット単位に登録する。
【0070】
この変化位置メモリ部54の各ビット単位の出力の論理和がオア回路55により取られ、変化位置メモリ部54内に1つ以上「1」が記憶されている際に、「1」信号をステータスレジスタ56に出力する。これにより、ステータスレジスタ56は、センサ状態データに変化ありを示すデータとしての「1」を記憶し、センサ状態データの変化有りを示すデータをCPU11へ出力(通知)する(ST2)。
【0071】
この出力(割り込み信号)により、CPU11はリード信号をセンサ信号変化判断回路24のエンコーダ57及びリセット回路59に出力する。
【0072】
このリード信号により、エンコーダ57は、変化位置メモリ部54の若いアドレスに記憶されている1信号に基づいてこのビット位置のアドレスデータを変化位置を示すデータとしてCPU11へ出力(通知)する(ST3)。このアドレスデータはセレクタ58にも出力される。
【0073】
この結果、このセンサ信号変化判断回路24は、各センサSa、…のセンサ状態データの変化を判断した際、状態変化信号と変化しているセンサを示すデータとをCPU11へ出力する。
【0074】
この出力に基づいて、CPU11は上記センサの変化に伴う媒体の搬送状態や媒体の収納状態等を判断する。
【0075】
また、セレクタ58はエンコーダ57から供給されるアドレスデータに基づく前回センサの変化を読取ったビット位置から1信号を出力する。
【0076】
この結果、リセット回路59は、セレクタ58からの所定のビット位置からの1信号とCPU11から供給されるリード信号に応じて、変化位置メモリ部54にて前回センサの変化を読取ったビット位置のデータを「1」から「0」に変更(ビットリセット)する(ST3)。
【0077】
この後、変化位置メモリ部54内に1つ以上「1」が記憶されている際には、上記同様に処理が行われる。
【0078】
また、変化位置メモリ部54内が全て「0」となった際には、ステータスレジスタ56が「0」となり、CPU11に対して上記割込み信号による割込みが生じないため、センサ状態の判断処理以外の他の処理を行うことができる。
【0079】
上記ユニット4aのユニット制御部5aの構成を、図6を用いて説明する。
【0080】
ユニット制御部5aは、図6に示すように、伝送用タイミング信号発生部30、センサ用タイミング信号発生部31、スイッチ部32、A/Dコンバータ33、スライスレベルメモリ34、比較器35、比較結果メモリ36、パラレル−シリアル変換器37、センサレベルメモリ38、セレクタ39、パラレル−シリアル変換器40、シリアル−パラレル変換器41、45、コマンドメモリ42、コマンド解析部43、アドレス判別部44、47、出力ポート回路46により構成されている。
【0081】
上記伝送用タイミング信号発生部30は、上記主制御部2から信号線3bを介して伝送される同期信号SYNCに基づいてデータ伝送用のタイミング信号を発生するものである。たとえば、同期信号SYNCがローレベルからハイレベルへ変化して時点から4μsecごとに、データ伝送用のタイミング信号を発生するものである。このデータ伝送用のタイミング信号はパラレル−シリアル変換器37、40、シリアル−パラレル変換器41、45に供給される。
【0082】
上記センサ用タイミング信号発生部31は、このユニット制御部5aのセンサSa、…に対するスキャン用のタイミング信号を出力するものである。たとえば、図7に示すように、このシステム全体におけるセンサスキャンの周期が1280μsecであり、この先頭のユニット制御部5aに対するセンサスキャンタイミングは先頭の80μsecであり、この80μsecの中で4μsecごとのタイミング信号を発生するものである。
【0083】
このセンサ用タイミング信号発生部31からのタイミング信号は、スイッチ部32、スライスレベルメモリ34、比較結果メモリ36、センサレベルメモリ38、コマンド解析部43に供給される。
【0084】
上記スイッチ部32は、タイミング信号発生部31からのタイミング信号に基づいてセンサSa、…からのセンサ出力を順次取り込むものである。このスイッチ部32の出力はA/Dコンバータ33に供給される。
【0085】
上記A/Dコンバータ33は、上記スイッチ部32からのセンサ出力としてのアナログ値を多値(256段階)のデジタル値に変換するものである。A/Dコンバータ33からのデジタル値は比較器35、センサレベルメモリ38に供給される。
【0086】
上記スライスレベルメモリ34は、各センサSa、…ごとのスライスレベルを記憶しているものであり、上記タイミング信号発生部31からのタイミング信号に基づいて各センサSa、…ごとのスライスレベルを順次比較器35へ出力するものである。
【0087】
上記スライスレベルメモリ34は、コマンド解析部43からの書き換え信号と書き換えデータとに基づいて、各センサSa、…ごとのスライスレベルを書き換えるようになっている。
【0088】
上記比較器35は、各センサSa、…ごとのA/Dコンバータ33からのデジタル値と、上記スライスレベルメモリ34からのスライスレベルとを比較し、A/Dコンバータ33からのデジタル値がスライスレベルよりも大きい場合に、”1”信号を出力し、A/Dコンバータ33からのデジタル値がスライスレベルよりも小さい場合に、”0”信号を出力するものであり、各センサSa、…ごとの比較結果が上記タイミング信号発生部31からのタイミング信号に基づいて上記比較結果メモリ36に記憶される。
【0089】
上記パラレル−シリアル変換器37は、上記アドレス判別部47からのユニット制御部5aの判別信号が供給された際、比較結果メモリ36に記憶されている各センサSa、…ごとの比較結果としての16ビット分のセンサ状態データをシリアルデータに変換して出力するものである。このパラレル−シリアル変換器37からのシリアルデータは信号線3dにより伝送される。
【0090】
上記センサレベルメモリ38は、上記タイミング信号発生部31からのタイミング信号に基づいて各センサSa、…ごとのA/Dコンバータ33からのデジタル値を記憶するものである。このデジタル値はセレクタ39に出力される。
【0091】
上記セレクタ39は、上記センサレベルメモリ38からの各センサSa、…ごとのデジタル値としてのセンサレベルデータが供給されるとともに、コマンド解析部43からのエコーバックデータ、レスポンスデータが供給され、コマンド解析部43からの選択信号により、上記各センサSa、…ごとのセンサレベルデータ、コマンド解析部43からのエコーバックデータ、あるいはレスポンスデータを選択的に出力するものである。このセレクタ39の出力は上記パラレル−シリアル変換器40に供給される。
【0092】
上記パラレル−シリアル変換器40は、上記セレクタ39から供給されるたとえば上記センサレベルメモリ38からの出力をパラレルデータからシリアルデータに変換するものである。パラレル−シリアル変換器40からのシリアルデータは信号線3eにより伝送される。
【0093】
上記シリアル−パラレル変換器41は、信号線3fを介して伝送されるアドレスデータ、コマンドデータをシリアルデータからパラレルデータに変換するものである。上記シリアル−パラレル変換器41は、信号線3fを介して伝送されるデータの4ビットずつのデータ列をアドレス判別部44へ出力し、信号線3fを介して伝送されるデータの16ビットずつのデータ列を上記コマンドメモリ42に出力するものである。
【0094】
上記コマンドメモリ42は、上記信号線3bにより伝送される同期信号SYNCがハイレベルの際に、上記シリアル−パラレル変換器41からのコマンドデータを記憶するものであり、この記憶したコマンドデータは上記コマンド解析部43に供給される。
【0095】
上記コマンド解析部43は、コマンドメモリ42からのコマンドデータを上記タイミング信号発生部31からのタイミング信号に基づいて解析するものである。上記コマンド解析部43は、スライスレベルの変更のコマンドを解析した際、書き換え信号と書き換えデータとを上記スライスレベルメモリ34に出力し、各センサSa、…のセンサレベルの読取コマンドを解析した際、センサレベルメモリ38の選択信号を上記セレクタ39へ出力するものである。
【0096】
また、上記コマンド解析部43は、アドレス判別部44からこのユニット制御部5aの判別信号としての一致信号が供給された際、コマンド解析部43の選択信号を上記セレクタ39へ出力するとともに、コマンドメモリ42からのコマンドデータをエコーバックデータとして上記セレクタ39へ出力するものである。この後、上記コマンド解析部43は、コマンド解析部43の選択信号を上記セレクタ39へ出力するとともに、コマンドメモリ42からのコマンドデータを解析できたか否かを示すレスポンスデータを上記セレクタ39へ出力するものである。
【0097】
上記アドレス判別部44は、上記信号線3bにより伝送される同期信号SYNCがローレベルの際に、上記シリアル−パラレル変換器41から供給される4ビットずつのデータ列とこのユニット制御部5aのアドレスデータとが一致するか否かを判別するものである。このアドレス判別部44からのユニット制御部5aの判別信号としての一致信号はコマンド解析部43に出力される。
【0098】
上記シリアル−パラレル変換器45、信号線3cを介して伝送されるアドレスデータ、出力ポートデータをシリアルデータからパラレルデータに変換するものである。上記シリアル−パラレル変換器45は、信号線3cを介して伝送されるデータの4ビットずつのデータ列をアドレス判別部47へ出力し、信号線3cを介して伝送されるデータの16ビットずつのデータ列を上記出力ポート回路46に出力するものである。
【0099】
上記出力ポート回路46は、上記信号線3bにより伝送される同期信号SYNCがハイレベルの際に、上記シリアル−パラレル変換器45からのポートデータを記憶するものであり、この記憶したポートデータは図示しないドライバ等に出力される。
【0100】
上記アドレス判別部47は、上記信号線3bにより伝送される同期信号SYNCがローレベルの際に、上記シリアル−パラレル変換器45から供給される4ビットずつのデータ列とこのユニット制御部5aのアドレスデータとが一致するか否かを判別するものである。このアドレス判別部47からのユニット制御部5aの判別信号としての一致信号は上記パラレル−シリアル変換器37に出力される。
【0101】
なお、信号線3aを介して伝送されるクリア信号により、ユニット制御部5aの各部がクリアされるようになっている。
【0102】
また、ユニット4b、…のユニット制御部5b、…の構成も、上述したユニット4aのユニット制御部5aの構成と同様である。
【0103】
なお、上記各ユニット制御部5a、…に対するセンサスキャンはデータ伝送とほぼ同じ周期であるが、データ伝送とは同期しておらず、各ユニット制御部5a、…がデータを伝送するタイミングとユニット制御部5a、…によりセンサSa、…をスキャンするタイミングとは必ずしも一致していない。
【0104】
上記各ユニット制御部5a、…において、センサスキャンの周期も1280μsecであり、スキャンが一巡して伝送すべきセンサ状態データが揃うのに1280μsecを要するため、スキャンして得たセンサ状態データを保存しておくために、上記比較結果メモリ36が設けられている。
【0105】
次に、上記のような構成において、各ユニット制御部5a、…におけるセンサスキャン処理を、図3の(a)(b)(c)、図7、図8、図9の(a)から(e)を用いて説明する。
【0106】
図8はユニット制御部5a(5b、…)の要部を抜き出して示した図である。
【0107】
同図に示されるように、センサレベルメモリ38、スライスレベルメモリ34、比較結果メモリ36のいずれも、センサSa、…の数(16個)に対応する個数のデータを保持(記憶)する構成となっている。
【0108】
まず、たとえば図示しない電源投入時に、主制御部2のCPU11からクリア信号が出力され、主制御部2の各部がクリアされるとともに、信号線3aを介して各ユニット制御部5a、…にクリア信号が伝送される。これにより、各ユニット制御部5a、…の各部がクリアされる。
【0109】
これに伴い、主制御部2のSYNC発生部13からは、図9の(a)に示すような、同期信号SYNCが発生される。また、各ユニット制御部5a、…のセンサ用タイミング信号発生部31からは、ユニット制御部5aから順に、図7に示すように80μsecごとに、各センサSa、…に対する4μsecずつのタイミング信号を発生する。
【0110】
この結果、各ユニット制御部5a、…の各センサSa、…に対するセンサスキャンを行うのにかかる時間は1280μsとなる。
【0111】
また、主制御部2のSYNC発生部13からの同期信号SYNCは、信号線3bを介して各ユニット制御部5a、…に伝送される。また、この同期信号に合わせて主制御部2のアドレス発生部27からのアドレスデータが信号線3cを介して各ユニット制御部5a、…に伝送される。
【0112】
これにより、同期信号SYNCとアドレスデータとにより、ユニット制御部5a、…が順に80μsecごとにアドレス指定され、このアドレス指定されたユニット制御部5a、…から順次センサ状態データの伝送タイミングとなるものである。
【0113】
たとえば、図9の(a)(b)(d)、図3の(a)(b)(c)に示すように、80μsecのうち、初めのローレベル期間16μsにアドレスデータが割り当てられ、次のハイレベル期間64μsがセンサ状態データの伝送タイミングとなる。このセンサ状態データの伝送タイミング64μsをセンサの個数16個で分割した4μsが、センサ毎に割り当てられた伝送期間となる。
【0114】
たとえば今、ユニット制御部5aのセンサSa、…に対してスキャンされた各センサ信号は、A/Dコンバータ33でデジタルデータに変換され、センサレベルデータとして比較器35に供給されると共に、センサレベルメモリ38に保持される。
【0115】
比較器35では、A/Dコンバータ33からの各センサレベルデータとスライスレベルメモリ34からの各スライスレベルとが比較される。センサレベルデータの内容(信号レベル)がスライスレベル以上であれば、比較器35から明信号(論理“1”信号)が出力される。センサレベルデータの内容(信号レベル)がスライスレベル未満であれば、比較器35から暗信号(論理“0”信号)が出力される。これら明信号および暗信号はセンサ状態データとして比較結果メモリ36に保持される。
【0116】
また、他のユニット制御部5b、…のセンサSa、…に対するセンサ状態データも上記同様に、各ユニット制御部5b、…の比較結果メモリ36に保持される。
【0117】
また、ユニット制御部5a、…では、それぞれ図9の(a)に示すような、同期信号SYNCがローレベル期間においてアドレスデータの判定がなされ、アドレスデータが当該ユニット制御部のアドレスと一致した場合に比較結果メモリ36内のセンサ状態データが、図9の(c)に示すように、パラレル−シリアル変換され、主制御部2に伝送される。
【0118】
すなわち、ユニット制御部5a、…では、図9の(a)に示すような、同期信号SYNCがローレベル期間において、図9の(b)に示すような、信号線3cからのデータがシリアル−パラレル変換器45により4ビットずつのパラレルデータに変換されたデータ列とこのユニット制御部5aのアドレスデータとが一致するか否かをアドレス判別部47により判別する。このアドレス判別部47が一致を判断した際、上記パラレル−シリアル変換器37に一致信号が出力される。これにより、パラレル−シリアル変換器37は、図9の(c)に示すように、比較結果メモリ36内のセンサ状態データをシリアルデータに変換して信号線3dを介して主制御部2に伝送する。
【0119】
主制御部2では、ユニット制御部5a、…から伝送される各センサ状態データがシリアル−パラレル変換され、セレクタ22により各ユニット4a、…の各センサSa、…に対応するセンサオン/オフ状態メモリ23のアドレスにオン/オフ信号として出力され、このセンサオン/オフ状態メモリ23に保持される。
【0120】
すなわち、このシリアル−パラレル変換器15は信号線3dを介して伝送される各ユニット4a、…のセンサSa、…のシリアルのセンサ状態データをタイミング信号発生部14からのタイミング信号に基づいて16ビットのパラレルのデータ列に変換し、セレクタ22に供給される。
【0121】
セレクタ22は、アドレス発生部27からのアドレスに基づくユニット4a、…に対応するセンサオン/オフ状態メモリ23の16のアドレス(たとえば0アドレスから15アドレス)を選択し、シリアル−パラレル変換器15からのセンサ状態データをこの16ビット分のアドレスに出力する。
【0122】
このセンサオン/オフ状態メモリ23の記憶内容はセンサ信号変化判断回路24に出力される。
【0123】
これにより、このセンサ信号変化判断回路24は、上述したように、各センサSa、…のセンサ状態データの変化を示すデータを変化位置メモリ部54に登録し、この変化位置メモリ部54に上記データが登録されたと判断された際、状態変化信号をCPU11へ通知する。この通知により、CPU11がリード信号をセンサ信号変化判断回路24に出力する。そして、このリード信号により、センサ信号変化判断回路24と変化しているセンサを示すデータをCPU11へ出力する。
【0124】
この結果、CPU11はそのセンサ信号変化判断回路24からの出力に基づいて、媒体の搬送状態や媒体の収納状態等を判断するものである。
【0125】
次に、主制御部2からの所定のユニット制御部5a(5b、…)に対するセンサレベルデータの伝送処理について説明する。
【0126】
まず、主制御部2では、指定先のユニット制御部5a(5b、…)のセンサレベルメモリ38に保持されている各センサSa、…ごとのセンサレベルデータの伝送を要求するためのコマンドが定められ、それが指定先のユニット制御部5aに伝送される。
【0127】
指定先のユニット制御部5aでは、主制御部2から供給されるコマンドに基づき、センサレベルメモリ38に保持されている各センサレベルデータが読み出されて主制御部2に伝送される。
【0128】
主制御部2では、ユニット制御部5aから伝送される各センサSa、…に対するセンサレベルデータに基づいて、センサSa、…に対する複数のスライスレベルが設定され、その各スライスレベルをユニット制御部5aのスライスレベルメモリ34に保持させるためのコマンドが定められ、そのコマンドが対応するユニット制御部5aに伝送される。
【0129】
ユニット制御部5aでは、主制御部2から供給されるコマンドが解析されることにより、センサSa、…に対する複数のスライスレベルが求められ、それがスライスレベルメモリ34に保持される。
【0130】
なお、主制御部2から伝送された各コマンドは信号線3fにより伝送されてユニット制御部5aで受信されるが、その受信がなされたことの証として、同じコマンドが信号線3eにより即時に主制御部2に伝送される。
【0131】
このとき、主制御部2では、コマンド返送に基づくエコーバックチェックが実行される。
【0132】
また、上記コマンドデータを解析できたか否かを示すレスポンスデータを信号線3eにより主制御部2に伝送される。
【0133】
次に、上記主制御部2により上記ユニット制御部5aの各センサSa、…のセンサレベルデータを得る場合の処理について説明する。
【0134】
すなわち、CPU11は上記ユニット制御部5aの各センサSa、…のセンサレベルデータを得るためのコマンドデータ(センサレベルの読取コマンド)をコマンドメモリ19に設定し、アドレス発生期部27からユニット制御部5aのアドレスがパラレル−シリアル変換器16に供給された際に、コマンドメモリ19のコマンドデータもパラレル−シリアル変換器16に供給される。
【0135】
これにより、パラレル−シリアル変換器16は、ユニット制御部5aのアドレスとセンサレベルデータを得るためのコマンドデータとをシリアルデータに変換する。このパラレル−シリアル変換器16からのシリアルデータは信号線3eを介して各ユニット制御部5a、…のシリアル−パラレル変換器41に伝送される。
【0136】
上記各ユニット制御部5a、…のシリアル−パラレル変換器41は、伝送されるデータの4ビットずつのデータ列をアドレス判別部44へ出力し、伝送されるデータの16ビットずつのデータ列を上記コマンドメモリ42に出力する。
【0137】
この結果、上記ユニット制御部5aのアドレス判別部44は、図9の(a)に示すように、主制御部11から信号線3bを介して伝送される同期信号SYNCがローレベルの際に、シリアル−パラレル変換器41から供給される、図9の(d)に示すような、4ビットずつのデータ列と、このユニット制御部5aのアドレスデータとの一致を判別し、この一致信号をコマンド解析部43に出力する。
【0138】
また、上記コマンドメモリ42は、図9の(a)に示すように、主制御部11から信号線3bを介して伝送される同期信号SYNCがハイレベルの際に、図9の(d)に示すような、シリアル−パラレル変換器41から供給される16ビットずつのデータ列をコマンド解析部43に出力する。
【0139】
この際、コマンド解析部43は、コマンド解析部43の選択信号を上記セレクタ39へ出力するとともに、コマンドメモリ42からのコマンドデータをエコーバックデータとして上記セレクタ39へ出力する。
【0140】
これにより、コマンド解析部43が受付けたコマンドデータがセレクタ39を介してパラレル−シリアル変換器40に供給される。パラレル−シリアル変換器40は供給される、図9の(e)に示すような、エコーバックデータをシリアルデータに変換して、信号線3fを介して主制御部2のシリアル−パラレル変換器17へ伝送する。
【0141】
シリアル−パラレル変換器17は、信号線3fを介して伝送されるエコーバックデータをパラレルデータに変換してレスポンスメモリ20へ出力する。
【0142】
これにより、CPU11はレスポンスメモリ20に記憶されたエコーバックデータと上記伝送したコマンドデータとを比較することにより、エコーバックチェックを行うことにより、コマンドデータが正しく伝送されたか否かを確認することができる。
【0143】
また、上記コマンド解析部43は、コマンド解析部43の選択信号を上記セレクタ39へ出力するとともに、コマンドメモリ42からのコマンドデータを解析できたか否かを示すレスポンスデータを上記セレクタ39へ出力する。
【0144】
これにより、コマンド解析部43はコマンドデータを解析できたか否かを示すレスポンスデータをセレクタ39を介してパラレル−シリアル変換器40に供給する。パラレル−シリアル変換器40は供給される、図9の(e)に示すような、レスポンスデータをシリアルデータに変換して、信号線3fを介して主制御部2のシリアル−パラレル変換器17へ伝送する。
【0145】
シリアル−パラレル変換器17は、信号線3fを介して伝送されるレスポンスデータをパラレルデータに変換してレスポンスメモリ20へ出力する。
【0146】
これにより、CPU11はレスポンスメモリ20に記憶されたレスポンスデータにより、コマンドデータが解析できたか否かを確認することができる。
【0147】
また、上記コマンド解析部43は、各センサSa、…のセンサレベルの読取コマンドを解析した際、センサレベルメモリ38の選択信号をセレクタ39へ出力する。
【0148】
これにより、セレクタ39は、センサレベルメモリ38の各センサSa、…ごとのデジタル値をパラレル−シリアル変換器40に供給する。パラレル−シリアル変換器40は供給される各センサSa、…ごとのデジタル値をシリアルデータに変換して、信号線3fを介して主制御部2のシリアル−パラレル変換器17へ伝送する。
【0149】
シリアル−パラレル変換器17は、信号線3fを介して伝送される各センサSa、…ごとのデジタル値をパラレルデータに変換してレスポンスメモリ20へ出力する。
【0150】
これにより、CPU11はレスポンスメモリ20に記憶された各センサSa、…ごとのセンサレベルデータにより、各センサSa、…ごとのスライスレベルを設定することができる。
【0151】
この場合、センサの劣化によりセンサのレベル低下した際、白レベルに基づいた各センサSa、…からの多値の値をレスポンスメモリ20に登録することにより、CPU11は各センサSa、…のスライスレベルを判断できる。
【0152】
この結果、CPU11はユニット制御部5aの各センサSa、…の各スライスレベルをユニット制御部5aのスライスレベルメモリ34に保持させるためのコマンドがユニット制御部5aに伝送されて上述したセンサレベルの読取コマンドの場合と同様に処理される。
【0153】
このようにして、上記コマンド解析部43は、各センサSa、…の各スライスレベルをユニット制御部5aのスライスレベルメモリ34に保持させるためのコマンドを解析した際、コマンドデータに基づく各センサSa、…の各スライスレベルをスライスレベルメモリ34に記憶する。
【0154】
上記したように、複数のセンサに対する現在のそれぞれのセンサ状態データと、上記複数のセンサに対する所定時間前のそれぞれのセンサ状態データとを上記各センサごとに比較することにより、上記各センサごとに変化が生じているか否かを判断し、この判断結果に基づいて、上記複数のセンサのそれぞれに対応して変化が生じているかを否か示すデータを記憶し、この記憶内容に基づいて、上記複数のセンサの少なくとも1つのセンサ状態データが変化している場合に、この変化を示すデータをCPUへ通知し、また記憶されている上記センサごとに変化が生じていることを示すデータに基づいて、センサ状態データが変化しているセンサを示すデータをCPUへ通知するようにしたものである。
【0155】
この通知により、CPUは変化の生じたセンサに基づき、種々の状態を判断する。たとえば、搬送媒体の通過検知、収納媒体の取出し検知、集積部での媒体の在留検知等が行われる。
【0156】
これにより、CPUはセンサのセンサ状態データに変化が起こっていようが変化が起こっていまいと、常にセンサを監視する必要がなく、CPUの負荷を軽減できる。
【0157】
【発明の効果】
以上詳述したように、この発明によれば、複数のセンサからのセンサ状態データに基づいて種々の制御を行う制御素子を有する制御システムにおいて、制御素子が常にセンサの状態を監視する必要がなく、制御素子の負荷が軽減できる制御システム及びセンサ信号変化通知回路を提供できる。
【図面の簡単な説明】
【図1】この発明の実施形態を説明するためのユニット制御システムの概略構成を示す図。
【図2】主制御部の内部構成を説明するためのブロック図。
【図3】同期信号SYNCに対する各ユニット制御部の伝送タイミングと各ユニット制御部のセンサ状態データの伝送タイミングとを説明するためのタイミングチャート。
【図4】センサ信号変化判断回路の内部構成を説明するための回路図。
【図5】センサ信号変化判断回路による判断処理を説明するためのフローチャート。
【図6】ユニット制御部の内部構成を説明するためのブロック図。
【図7】各ユニット制御部のセンサスキャンタイミングを説明するためのタイミングチャート。
【図8】ユニット制御部の要部の内部構成を説明するためのブロック図。
【図9】同期信号SYNCに基づいて主制御部から各ユニット制御部に伝送されるデータと各ユニット制御部から主制御部に伝送されるデータを説明するためのタイミングチャート。
【符号の説明】
1…媒体搬送制御システム(ユニット制御システム)
2…主制御部
3…シリアル回線
3a、〜3f…信号線
4a、〜…ユニット
Sa、〜…センサ
5a、〜…ユニット制御部
11…CPU
13…SYNC発生部
14…タイミング信号発生部
15…シリアル−パラレル変換器
22…セレクタ
23…センサオン/オフ状態メモリ
24…センサ信号変化判断回路
25…クロック発生部
26…分周器
27…アドレス発生部
51…今回のセンサオン/オフ状態メモリ
52…前回のセンサオン/オフ状態メモリ
53…比較器
54…変化位置メモリ部
55…オア回路
56…ステータスレジスタ
57…エンコーダ
58…セレクタ
59…リセット回路
Claims (2)
- 複数のセンサからのセンサ状態データに基づいて種々の制御を行う制御システムにおいて、
前記複数のセンサからのセンサ状態データを所定時間間隔ごとに更新記憶する第1の記憶手段と、
この第1の記憶手段に記憶されているセンサのセンサ状態データに基づいて種々の制御を行う制御素子と、
前記複数のセンサのセンサ状態データの変化を判断するセンサ信号変化判断回路とを具備し、
前記センサ信号変化判断回路は、
前記第1の記憶手段の更新記憶前の記憶データと更新記憶後の記憶データとを比較することにより、前記各センサのセンサ状態データがそれぞれ変化しているか否かを判断する判断手段と、
この判断手段の判断結果に基づいて、前記複数のセンサのそれぞれに対応して変化が生じているか否かを示すデータを記憶する第2の記憶手段と、
この第2の記憶手段の記憶内容により前記センサのセンサ状態データが変化していることを示す状態変化信号を前記制御素子へ通知する第1の通知手段と、
この第1の通知手段に応答して供給されるリード信号に基づいて、前記第2の記憶手段に記憶されているセンサ状態データが変化しているセンサを示すデータを前記制御素子へ通知する第2の通知手段とを具備し、
前記制御素子は、
前記センサ信号変化判断回路から通知される状態変化信号に基いて、リード信号を前記センサ信号変化判断回路へ出力する出力手段と、
この出力手段に応答して通知されるセンサ状態データが変化しているセンサを示すデータに基づいて種々の制御を行う制御手段とを具備し、
前記第1の記憶手段は、センサのセンサ状態データとして1あるいは0を記憶するものであり、
前記判断手段は、あらかじめ設定される複数のモードを有し、第1のモードの場合、センサのセンサ状態データが1から0に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第2のモードの場合、センサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第3のモードの場合、センサのセンサ状態データが1から0に変化した時及びセンサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであることを特徴とする制御システム。 - 複数のセンサに対する現在のそれぞれのセンサ状態データを記憶する第1の記憶手段と、
前記複数のセンサに対する所定時間前のそれぞれのセンサ状態データを記憶する第2の記憶手段と、
前記第1の記憶手段に記憶されている現在のセンサ状態データと前記第2の記憶手段に記憶されている所定時間前のセンサ状態データとを前記各センサごとに比較することにより、前記各センサごとに変化が生じているか否かを判断する判断手段と、
この判断手段の判断結果に基づいて、前記複数のセンサのそれぞれに対応して変化が生じているか否かを示すデータを記憶する第3の記憶手段と、
この第3の記憶手段の記憶内容に基づいて、前記複数のセンサの少なくとも1つのセンサ状態データが変化している場合に、この変化を示すデータを通知する第1の通知手段と、
前記第3の記憶手段に記憶されている前記センサごとに変化が生じていることを示すデータに基づいて、センサ状態データが変化しているセンサを示すデータを通知する第2の通知手段と、
この第2の通知手段により通知された前記第3の記憶手段に記憶されている前記センサごとに変化が生じていることを示すデータを変化が生じていないデータに変更する変更手段とを具備し、
前記第1、第2の記憶手段は、センサのセンサ状態データとして1あるいは0を記憶するものであり、
前記判断手段は、あらかじめ設定される複数のモードを有し、第1のモードの場合、センサのセンサ状態データが1から0に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第2のモードの場合、センサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであり、第3のモードの場合、センサのセンサ状態データが1から0に変化した時およびセンサのセンサ状態データが0から1に変化した時に、センサのセンサ状態データが変化していると判断するモードであることを特徴とするセンサ信号変化通知回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277111A JP4592163B2 (ja) | 2000-09-12 | 2000-09-12 | 制御システム及びセンサ信号変化通知回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000277111A JP4592163B2 (ja) | 2000-09-12 | 2000-09-12 | 制御システム及びセンサ信号変化通知回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002091507A JP2002091507A (ja) | 2002-03-29 |
JP4592163B2 true JP4592163B2 (ja) | 2010-12-01 |
Family
ID=18762490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000277111A Expired - Lifetime JP4592163B2 (ja) | 2000-09-12 | 2000-09-12 | 制御システム及びセンサ信号変化通知回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592163B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3841023B2 (ja) | 2002-06-07 | 2006-11-01 | ブラザー工業株式会社 | プリンタの状態報知システム及び通知端末装置 |
KR100721768B1 (ko) * | 2006-11-17 | 2007-05-25 | 주식회사 진우엔지니어링 | 친환경적인 도로 방음벽 구조 |
-
2000
- 2000-09-12 JP JP2000277111A patent/JP4592163B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002091507A (ja) | 2002-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4547850A (en) | Priority control method and apparatus for common bus of data processing system | |
EP0386935A2 (en) | Apparatus capable of varying number of wait states for access | |
KR100231812B1 (ko) | 제어/관리 신호 전달/수신 시스템 | |
JP4592163B2 (ja) | 制御システム及びセンサ信号変化通知回路 | |
JP5254283B2 (ja) | 制御システム | |
US5479421A (en) | Data input control device for serial controller | |
JPH09289795A (ja) | パルスモータ駆動装置及びその制御方法 | |
JP2002087605A (ja) | ユニット制御システム | |
CN1141547A (zh) | 无线选呼接收机的数据发送控制装置 | |
JP2970707B2 (ja) | 時間スイッチメモリ監視方式 | |
JP4081534B2 (ja) | ステートマシーン | |
JP2007257060A (ja) | 制御システム | |
JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
JPH05292300A (ja) | 画像形成装置 | |
JP2005072657A (ja) | 受信装置、ボーレート変換装置、及びシリアルデータの受信方法 | |
JPH1117581A (ja) | 送受信装置 | |
JPH09207371A (ja) | 熱転写ラインプリンタ用データdma転送回路 | |
JPH1142835A (ja) | 画像形成装置 | |
KR0167309B1 (ko) | 메모리소자의 컬럼제어 장치 및 방법 | |
JP2001202588A (ja) | 制御システム | |
JP2001320642A (ja) | プログラマブル映像信号処理システム | |
JP2864238B2 (ja) | Atmセル発生装置 | |
JPH04226373A (ja) | Ledヘッド回路の動作状態判定方式 | |
JP2905572B2 (ja) | 時分割多重伝送システムの割込処理方式 | |
JPH04104535A (ja) | 操作部制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4592163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |