JP2002050730A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JP2002050730A
JP2002050730A JP2000232699A JP2000232699A JP2002050730A JP 2002050730 A JP2002050730 A JP 2002050730A JP 2000232699 A JP2000232699 A JP 2000232699A JP 2000232699 A JP2000232699 A JP 2000232699A JP 2002050730 A JP2002050730 A JP 2002050730A
Authority
JP
Japan
Prior art keywords
lead frame
lead
work table
manufacturing
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000232699A
Other languages
English (en)
Inventor
Iwao Sumimoya
岩夫 住母家
Hideto Nakano
英人 中野
Kenta Morimoto
健太 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Densho Engineering Kk
Original Assignee
Densho Engineering Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Densho Engineering Kk filed Critical Densho Engineering Kk
Priority to JP2000232699A priority Critical patent/JP2002050730A/ja
Publication of JP2002050730A publication Critical patent/JP2002050730A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボンディングが強固で通常の状態では剥がれ
る心配のないリードフレームと、その製造方法を提供す
る。 【解決手段】 金属薄板11に電子部品6と接続される
1又は2以上のリード群12を打ち抜いて形成したリー
ドフレーム10を、ワーク台20の平面上に載置し、上
記リードフレーム10の少なくとも1面に低圧のブラス
ト圧で、粒度の細かい砥粒を吹き付けてサンドブラスト
処理し、リードフレームの表面を粗面化する。表面が粗
面化することで接着面積が増加し、接着力が上がる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、電子部品(半導体
チップやトランジスタ等)にリードを取り付けるリード
フレームに関し、特に、その表面処理方法に関する。
【0002】
【従来の技術】図3は一般的なリードフレームの構造を
示している。リードフレーム10は、帯状の金属薄板1
1に、多数のリード群12が整列した状態で打ち抜き形
成されたものである。1つのリード群12に対し、端子
の無い1つの電子部品が載せられ、ボンディングワイヤ
で1つのリード群の全リードが1つの電子部品の接続端
部に接続され、端子付きの完成した電子部品が出来上が
ることになる。
【0003】図4は、1つのリード群12を拡大した図
である。1つのリード群12は、中央にダイパッド1を
有し、その周辺に、タイバー2と多数の内部リード3が
配置され、その外側に外部リード4があり、隣接するリ
ード群12との間、および、金属薄板11の端部との間
に、余白部としてのサイドレール5を有する。
【0004】図4に示すように、ダイパッド1上にパッ
ケージしようとする電子部品(半導体チップ)6を付着
してから、内部リード3とワイヤ7を半田等でボンディ
ングしてリードフレーム10と半導体チップ6の接続端
部を電気的に連結する。次に、リードフレーム10をモ
ールディング装備に配置してから、電子部品6とその周
辺をモールド樹脂で封止する。その後、外部リード4の
先端の位置でリード群12をリードフレーム10から切
り離し、内外部のリード3,4を折り曲げて電子部品が
完成する。
【0005】上記の構成において、金属薄板11として
は、銅や銅合金、鉄−ニッケル合金等で、板厚0.12〜0.
15mmのものが使用され、これに、幅0.13mmという細い内
外のリード3,4がプレス加工等により打ち抜かれて多
数形成される。
【0006】そして、リードフレーム10は、プレス加
工により内部リード3や外部リード4等が形成された後
は、バリ取り加工され、表面は鏡面のように平坦になっ
ている。そのため、半田等のボンディングが、後から剥
がれる可能性がある。また、完成した電子部品6のリー
ド3,4の表面が鏡面になっているので、これらのリー
ドとプリント基板などの接点との接続も剥がれやすくな
る。
【0007】
【発明が解決しようとする課題】本発明は、このような
問題を解決するためになされたもので、ボンディングが
強固で通常の状態では剥がれる心配のないリードフレー
ムと、その製造方法を提供することを目的としている。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに本発明のリードフレームの製造方法は、金属薄板に
電子部品と接続される1又は2以上のリード群を打ち抜
いて形成したリードフレームを、ワーク台の平面上に載
置する工程と、上記リードフレームの少なくとも1面に
低圧のブラスト圧で、粒度の細かい砥粒を吹き付けてサ
ンドブラスト処理する工程と、を有することを特徴とし
ている。
【0009】上記ワーク台が、上記リードフレームを吸
着するための固定手段を有し、リードフレームがワーク
台にほぼ密着した状態で保持される構成としたり、上記
ブラスト圧が0.03〜0.07MPaで、砥粒が#200〜#1,00
0である構成とすることができる。
【0010】本発明のリードフレームは、金属薄板から
なるフレームに電子部品と接続される複数のリードを打
ち抜いて形成し、少なくとも一方の面を粗面としたこと
を特徴としている。
【0011】
【発明の実施の形態】以下に本発明の実施例を図面によ
り説明する。図1は本発明のリードフレームの製造方法
を説明する図である。同図示すように、ワーク台20上
にワークとしてのリードフレーム10を載置する。リー
ドフレーム10には、図3に示すように多数のリード群
12が形成されている。ワーク台20の上面は平面であ
り、リードフレーム10も平らであるから、リードフレ
ーム10の各リード群12は、浮き上がることなく、ほ
ぼ全体がワーク台20に密着した状態で載置される。
【0012】そして、リードフレーム10の上方から、
加圧した空気流に砥粒を混入させて吹き付ける。すなわ
ち、サンドブラスト処理を行う。通常のサンドブラスト
処理は、エアー圧が0.6MPa程度で、目的にあった大
きさの砥粒を吹き付けるのであるが、リードフレーム1
0は、上述したように非常に薄く、また、内部リード3
や外部リード4は幅も狭いものであることから、砥粒の
衝突によって簡単に変形してしまう。そこで、本発明で
は、エアー圧を0.02〜0.06MPaと低く設定している。
【0013】また、砥粒は、通常のサンドブラストと同
様に炭化ケイ素やアルミナ等を用いているが、その粒度
は#200〜#1,000(平均粒径が16〜60μm)程度と非常
に小さくしている。このようにしたことによって、砥粒
がリードフレーム10に衝突したとき、薄くて細い内部
リード3や外部リード4を変形させることなく砥粒によ
る研削を行うことができ、リードフレーム10の表面を
鏡面から粗面へと変化させることができる。
【0014】また、研削材としての砥粒に細かな粒子を
使用することと、低圧、大流量のエアーによりリードフ
レーム10の表面に形成される凸凹が均一で密にするこ
とが可能になった。リードフレーム10をワーク台20
の平面上に置き、噴射方向を上から下方向にしているの
で、砥粒がリードフレームに衝突しても衝撃をワーク台
で受けることができ、ワークの変形を抑えることができ
る。
【0015】図2は、本発明に使用されるワーク台の他
の例である。ワーク台30には、4辺に沿って溝状の固
定手段31が形成されており、各固定手段31の底部に
は複数の吸引孔32がワーク台30を貫通して開けら
れ、図示しない真空ポンプなどに接続されている。リー
ドフレーム10をこのワーク台30に載置する場合、固
定手段31がリードフレーム10の孔の無い部分である
サイドレール5を吸着するようにすれば、リードフレー
ム10はワーク台30に密着するように張り付き、サン
ドブラスト処理中に動いたり、変形することをより確実
に防止できる。
【0016】上記の実施例では、固定手段31として真
空による吸着を使用したが、繰り返し接着、剥離が可能
な粘着テープを用いることもできる。また、機械的なク
ランプ装置を設けてもよい。
【0017】こうしてリードフレーム10は、粗面化さ
れるので、この後、電子部品6をダイパッド上に載せて
ボンディングワイヤを半田等で接続する際に、半田は粗
面化された凹凸のある面と接着するので、接着面積が増
加し、接着強度が向上することになる。
【0018】リードフレーム10は、上述のように一方
の面をサンドブラスト処理したら、裏返して反対面も同
様に粗面化することが望ましい。電子部品6は、リード
フレーム10の一方の面とのみ半田等で接着されるの
で、サンドブラスト処理も一方の面だけでもよい。しか
し、両面共に粗面化しておけば、電子部品との接続の際
に、リードフレーム10の粗面化された面を選ぶ必要が
なく、作業が簡略になる。また、完成した電子部品6の
リード3,4は、両面で半田接着される場合が多いの
で、両面が粗面化されていれば、接着力がより向上する
ことになる。
【0019】
【発明の効果】以上に説明したように本発明によれば、
金属薄板に電子部品と接続される1又は2以上のリード
群を打ち抜いて形成したリードフレームを、ワーク台の
平面上に載置する工程と、上記リードフレームに低圧の
ブラスト圧で、粒度の細かい砥粒を吹き付けてサンドブ
ラスト処理する工程とを有するので、薄い金属薄板から
なるリードフレームを、変形させることなく表面を粗面
化することができ、ボンディングした場合の接着面積を
増加し、接着力を向上させることができる。
【0020】ワーク台に固定手段を設けサンドブラスト
処理を受ける間、リードフレームをワーク台に吸着する
ようにすれば、リードフレームの変形を受ける可能性を
さらに減少させることができる。
【図面の簡単な説明】
【図1】本発明のリードフレームの製造方法を説明する
図である。
【図2】本発明のリードフレームの他の製造方法を説明
する図である。
【図3】従来のリードフレームの図である。
【図4】リードフレームに電子部品を載せてワイヤで接
続する状態を示す図である。
【符号の説明】
3,4 リード 6 電子部品 10 リードフレーム 11 金属薄板 20,30 ワーク台 31 固定手段 32 吸引孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 健太 埼玉県加須市川口4丁目1番地2 株式会 社電硝エンジニアリング内 Fターム(参考) 5F067 DA00 DF01

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 金属薄板に電子部品と接続される1又は
    2以上のリード群を打ち抜いて形成したリードフレーム
    を、ワーク台の平面上に載置する工程と、上記リードフ
    レームの少なくとも1面に低圧のブラスト圧で、粒度の
    細かい砥粒を吹き付けてサンドブラスト処理する工程
    と、を有することを特徴とするリードフレームの製造方
    法。
  2. 【請求項2】 上記ワーク台が、上記リードフレームを
    吸着するための固定手段を有し、リードフレームがワー
    ク台にほぼ密着した状態で保持されることを特徴とする
    請求項1記載のリードフレームの製造方法。
  3. 【請求項3】 上記ブラスト圧が0.03〜0.07MPaで、
    砥粒が#200〜#1,000であることを特徴とする請求項1
    又は2記載のリードフレームの製造方法。
  4. 【請求項4】 金属薄板からなるフレームに電子部品と
    接続される複数のリードを打ち抜いて形成し、少なくと
    も一方の面を粗面としたことを特徴とするリードフレー
    ム。
JP2000232699A 2000-08-01 2000-08-01 リードフレーム及びその製造方法 Pending JP2002050730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000232699A JP2002050730A (ja) 2000-08-01 2000-08-01 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000232699A JP2002050730A (ja) 2000-08-01 2000-08-01 リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002050730A true JP2002050730A (ja) 2002-02-15

Family

ID=18725338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000232699A Pending JP2002050730A (ja) 2000-08-01 2000-08-01 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002050730A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563144A (zh) * 2020-12-24 2021-03-26 新恒汇电子股份有限公司 一种引线框架表面处理工艺
WO2022172767A1 (ja) * 2021-02-12 2022-08-18 日本発條株式会社 回路基板及び製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563144A (zh) * 2020-12-24 2021-03-26 新恒汇电子股份有限公司 一种引线框架表面处理工艺
WO2022172767A1 (ja) * 2021-02-12 2022-08-18 日本発條株式会社 回路基板及び製造方法
JP7375229B2 (ja) 2021-02-12 2023-11-07 日本発條株式会社 回路基板及び製造方法

Similar Documents

Publication Publication Date Title
KR100970855B1 (ko) 양면 전극 패키지 및 그 제조방법
SG133406A1 (en) Substrates including innovative solder ball pad structure
JPH10199932A (ja) 半導体チップ部品の実装方法
JPH1154668A (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP3664045B2 (ja) 半導体装置の製造方法
US7030033B2 (en) Method for manufacturing circuit devices
JPH0394431A (ja) 半導体装置およびその製造方法
JPH10199905A (ja) チップ支持板の粗面化方法
US6841421B2 (en) Method of manufacturing wiring structure of a power semiconductor device
JPH0636852A (ja) プリント配線板への端子の接続法
JP2002050730A (ja) リードフレーム及びその製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JP2003318330A (ja) セラミック回路基板
KR20030023091A (ko) 리드프레임과 그 제조방법
JP2004247512A (ja) セラミック回路基板
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
EP1602494A3 (en) Method of manufacturing a thermal head
JPH02276259A (ja) 回路基板構造
JP2003060129A (ja) 回路基板及び回路基板の部分メッキ方法
KR100355744B1 (ko) 반도체 패키지 구조
KR100280085B1 (ko) 가요성회로기판 구조와 이를 이용한 반도체패키지 및 그제조방법
JP2001210775A (ja) リードフレーム、電子部品パッケージ、及びそれらの作製方法
JP3013611B2 (ja) 半導体装置の製造方法
JP3064843B2 (ja) チップのボンディング方法
JP2001102414A (ja) 半導体チップのボンディング方法